KR100967056B1 - 박막 캐패시터 및 박막 캐패시터 내장형 인쇄회로기판 - Google Patents
박막 캐패시터 및 박막 캐패시터 내장형 인쇄회로기판 Download PDFInfo
- Publication number
- KR100967056B1 KR100967056B1 KR1020070030876A KR20070030876A KR100967056B1 KR 100967056 B1 KR100967056 B1 KR 100967056B1 KR 1020070030876 A KR1020070030876 A KR 1020070030876A KR 20070030876 A KR20070030876 A KR 20070030876A KR 100967056 B1 KR100967056 B1 KR 100967056B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- bismuth
- thin film
- electrode
- film capacitor
- Prior art date
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 57
- 239000010409 thin film Substances 0.000 title claims abstract description 55
- 229910052797 bismuth Inorganic materials 0.000 claims abstract description 71
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims abstract description 68
- 239000002184 metal Substances 0.000 claims abstract description 50
- 229910052751 metal Inorganic materials 0.000 claims abstract description 50
- 229910044991 metal oxide Inorganic materials 0.000 claims abstract description 43
- 239000005300 metallic glass Substances 0.000 claims abstract description 43
- 150000004706 metal oxides Chemical class 0.000 claims abstract description 42
- 229910052786 argon Inorganic materials 0.000 claims abstract description 34
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 29
- 239000001301 oxygen Substances 0.000 claims abstract description 29
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 29
- JCXGWMGPZLAOME-UHFFFAOYSA-N bismuth atom Chemical compound [Bi] JCXGWMGPZLAOME-UHFFFAOYSA-N 0.000 claims description 78
- 239000000758 substrate Substances 0.000 claims description 23
- 238000000034 method Methods 0.000 claims description 21
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 19
- 238000004544 sputter deposition Methods 0.000 claims description 18
- 229910052802 copper Inorganic materials 0.000 claims description 11
- 239000010949 copper Substances 0.000 claims description 11
- 239000011889 copper foil Substances 0.000 claims description 11
- 238000000151 deposition Methods 0.000 claims description 8
- 230000008021 deposition Effects 0.000 claims description 7
- 229920000642 polymer Polymers 0.000 claims description 6
- 239000004642 Polyimide Substances 0.000 claims description 3
- 229910052782 aluminium Inorganic materials 0.000 claims description 3
- 239000003822 epoxy resin Substances 0.000 claims description 3
- 229910052759 nickel Inorganic materials 0.000 claims description 3
- 229910052763 palladium Inorganic materials 0.000 claims description 3
- 229910052697 platinum Inorganic materials 0.000 claims description 3
- 229920000647 polyepoxide Polymers 0.000 claims description 3
- 229920001721 polyimide Polymers 0.000 claims description 3
- 229910052709 silver Inorganic materials 0.000 claims description 3
- 238000010438 heat treatment Methods 0.000 abstract description 9
- IYNWNKYVHCVUCJ-UHFFFAOYSA-N bismuth Chemical compound [Bi].[Bi] IYNWNKYVHCVUCJ-UHFFFAOYSA-N 0.000 abstract 4
- 239000000126 substance Substances 0.000 description 7
- 238000010586 diagram Methods 0.000 description 5
- 229920005989 resin Polymers 0.000 description 5
- 239000011347 resin Substances 0.000 description 5
- 229910000416 bismuth oxide Inorganic materials 0.000 description 4
- TYIXMATWDRGMPF-UHFFFAOYSA-N dibismuth;oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[Bi+3].[Bi+3] TYIXMATWDRGMPF-UHFFFAOYSA-N 0.000 description 4
- 239000011810 insulating material Substances 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 239000003989 dielectric material Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000005259 measurement Methods 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 230000002411 adverse Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000001747 exhibiting effect Effects 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 238000010030 laminating Methods 0.000 description 2
- 229920000307 polymer substrate Polymers 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- 229910015902 Bi 2 O 3 Inorganic materials 0.000 description 1
- 238000004833 X-ray photoelectron spectroscopy Methods 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- -1 metal oxides form metal oxides Chemical class 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- CJJMLLCUQDSZIZ-UHFFFAOYSA-N oxobismuth Chemical class [Bi]=O CJJMLLCUQDSZIZ-UHFFFAOYSA-N 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 239000002861 polymer material Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/018—Dielectrics
- H01G4/06—Solid dielectrics
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
- H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/018—Dielectrics
- H01G4/06—Solid dielectrics
- H01G4/08—Inorganic dielectrics
- H01G4/10—Metal-oxide dielectrics
- H01G4/105—Glass dielectric
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/33—Thin- or thick-film capacitors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/01—Dielectrics
- H05K2201/0137—Materials
- H05K2201/0175—Inorganic, non-metallic layer, e.g. resist or dielectric for printed capacitor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/01—Dielectrics
- H05K2201/0137—Materials
- H05K2201/0179—Thin film deposited insulating layer, e.g. inorganic layer for printed capacitor
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/43—Electric condenser making
- Y10T29/435—Solid dielectric type
Abstract
고온 열처리 없이 소정의 유전상수를 나타내는 BiZnNb계 비정질 금속산화물을 이용하여 유전체를 형성하고, BiZnNb계 비정질 금속산화물의 금속상 비스무트의 함유량을 조절하여 원하는 유전상수값을 얻을 수 있으며, 이와 다른 함량의 금속상 비스무트를 포함하는 유전체층을 더 포함하여 누설전류특성이 향상된 박막 캐패시터 및 박막 캐패시터 내장형 인쇄회로기판이 제안된다. 본 발명에 따른 박막 캐패시터는 제1전극; 제1전극상에 형성된 BiZnNb계 비정질 금속산화물을 포함하는 유전체층; 및 유전체층 상에 형성된 제2전극;을 포함하는데, 특히 BiZnNb계 비정질 금속산화물은 금속상 비스무트를 포함한다.
금속상 비스무트, 인쇄회로기판, 아르곤, 산소플라즈마
Description
도 1은 본 발명의 일실시예에 따른 금속상 비스무트를 포함하는 유전체층을 포함하는 박막 캐패시터의 단면도이다.
도 2는 본 발명의 일실시예에 따른 서로 다른 금속상 비스무트의 함량을 갖는 2개의 유전체층을 포함하는 박막 캐패시터의 단면도이다.
도 3은 본 발명의 일실시예에 따른 서로 다른 금속상 비스무트의 함량을 갖는 3개의 유전체층을 포함하는 박막 캐패시터의 단면도이다.
도 4는 본 발명의 일실시예에 따른 서로 다른 금속상 비스무트의 함량을 갖는 3개의 유전체층을 포함하는 박막 캐패시터 및 기판을 포함하는 박막 캐패시터 내장형 인쇄회로기판의 단면도이다.
도 5는 유전체층 스퍼터링시, 아르곤 플라즈마만을 사용한 경우에 형성된 유전체층의 화학적 결합 상태를 측정하여 도시한 도면이고, 도 6은 유전체층 스퍼터링시, 아르곤 플라즈마와 산소 플라즈마를 함께 사용한 경우에 형성된 유전체층의 화학적 결합 상태를 측정하여 도시한 도면이다.
도 7은 각각 아르곤 플라즈마 및 산소 플라즈마의 비율을 달리하였을 때 형성된 유전체층의 화학적 결합 상태를 측정하여 도시한 도면이다.
<도면의 주요부분에 대한 부호의 설명>
10 제1전극 20 유전체층
30 제2전극
본 발명은 박막 캐패시터 및 박막 캐패시터 내장형 인쇄회로기판에 관한 것으로서, 상세하게는, 고온 열처리가 필요없이 원하는 유전상수를 얻을 수 있고, 누설전류특성이 향상된 박막 캐패시터 및 박막 캐패시터 내장형 인쇄회로기판에 관한 것이다.
인쇄회로기판상에 탑재되던 각종 수동소자는 제품의 소형화에 큰 장애가 되고 있다. 특히, 반도체 능동소자가 점차 내장화되고 그 입출력단자수가 증가함에 따라 그 능동소자 주위에 보다 많은 수동소자의 확보공간이 요구되고 있다. 대표적인 수동소자로는 캐패시터가 있다. 캐패시터는 운용주파수의 고주파화에 따른 유도 라 인덕턴스를 감소시키기 위하여 입력단자와 최근접 거리에 배치되는 것이 유리하다.
이러한 소형화와 고주파화의 요구를 충족시키기 위해 최근 내장형 캐패시터 의 구현방안이 활발이 연구되고 있다. 내장형 캐패시터는 인쇄회로기판에 내장된 형태로서, 제품의 크기를 획기적으로 감소시킬 수 있다. 또한, 능동소자의 입력단자에 근접거리에 배치할 수 있으므로 도선길이를 최소화하여 유도인덕턴스를 크게 저감시킬 수 있으며, 고주파 노이즈 제거에도 유리하다.
이러한 내장형 캐패시터를 구현하기 위하여 유전체로서, 유전율이 높은 강유전체를 수지에 분산시켜 사용하는 방법에 제안되었다. 그러나, 이 경우에도 정전용량의 한계로 인하여 소형화된 인쇄회로기판에 내장하기 어려운 점이 있었다.
즉, BaTiO3와 같은 강유전체는 상유전체보다 유전상수특성이 현저히 우수하나 이러한 우수한 유전상수특성을 구현하기 위하여는 고온, 예를 들면 550℃로 처리를 하여야 한다. 그러나, 이러한 열처리는 현재 수지와 같은 고분자를 사용하는 기판에는 수지의 내열성 부족으로 인하여 이를 이용한 인쇄회로기판에 적용되기 어렵다.
SiO2, Al2O3 또는 Ta2O5와 같은 상유전체는 물질 자체의 유전상수가 매우 낮다. 예를 들어, SiO2는 유전상수값이 3.9이다. 이 경우, 유전상수를 증가시키기 위한 처리를 할 수도 있으나 통상 캐패시터로서 사용될 수 있는 유전상수값에 도달시켜 사용하는 것에는 한계가 있다.
따라서, 캐패시터가 내장된 인쇄회로기판을 형성하기 위하여 고온 열처리공정을 수행하지 않고도 원하는 유전상수값을 갖고, 이와 함께 누설전류특성도 우수한 유전체층을 포함하는 박막 캐패시터의 개발에 대하여 지속적인 요청이 있어왔다.
본 발명은 상술한 문제점을 해결하기 위한 것으로, 본 발명의 목적은 고온 열처리 없이 소정의 유전상수를 나타내는 BiZnNb계 비정질 금속산화물을 이용하여 유전체를 형성하고, BiZnNb계 비정질 금속산화물의 금속상 비스무트의 함유량을 조절하여 원하는 유전상수값을 얻을 수 있으며, 이와 다른 함량의 금속상 비스무트를 포함하는 유전체층을 더 포함하여 누설전류특성이 향상된 박막 캐패시터 및 박막 캐패시터 내장형 인쇄회로기판을 제공하는데 있다.
상기 목적을 달성하기 위한 본 발명의 일측면에 따른 박막 캐패시터는 제1전극; 제1전극상에 형성된 BiZnNb계 비정질 금속산화물을 포함하는 유전체층; 및 유전체층상에 형성된 제2전극;을 포함하는데, 특히 BiZnNb계 비정질 금속산화물은 금속상 비스무트를 포함한다.
유전체층은 제1전극과의 사이에, 제1층보다 적은 양의 금속상 비스무트를 포함하는 BiZnNb계 비정질 금속산화물을 포함하는 제2층;을 더 포함할 수 있다. 아울러, 유전체층은 제2전극과의 사이에, 제1층보다 적은 양의 금속상 비스무트를 포함하는 BiZnNb계 비정질 금속산화물을 포함하는 제3층;을 더 포함할 수 있다.
제1전극은 Cu, Ni, Al, Pt, Pd, Ta, Au, 및 Ag로 구성된 군으로부터 선택되는 금속을 포함할 수 있다.
금속상 비스무트의 함량은 유전체층에 포함되어 있는 비스무트의 몰수를 기준으로 하여 46% 내지 50%이고, 유전체층의 유전상수는 50내지 220이며, 유전체층의 두께는 0.05 ㎛ 내지 1㎛일 수 있다. 유전체층은 스퍼터링 증착시 산소 플라즈마 및 아르곤 플라즈마의 비율을 조절하여 금속상 비스무트의 함량을 조절하여 증착되는데, 아르곤 플라즈마에 대한 산소 플라즈마의 비율은 0내지 70%일 수 있다.
본 발명의 다른 측면에 따르면, 기판; 제1전극, 제1전극상에 형성된 BiZnNb계 비정질 금속산화물을 포함하는 유전체층, 및 유전체층상에 형성된 제2전극을 포함하고, BiZnNb계 비정질 금속산화물은 금속상 비스무트를 포함하는 제1층인 것을 특징으로 하는 박막 캐패시터를 포함하는 박막 캐패시터 내장형 인쇄회로기판이 제공된다.
박막 캐패시터 내장형 인쇄회로기판의 기판은 동박적층판(Copper Clad Laminate, CCL)일 수 있고, 이 때, 제1전극은 동박적층판의 어느 한면의 동박일 수 있다. 또는 기판이 에폭시 수지 및 폴리이미드 중 어느 하나인 고분자로 구성될 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시형태를 설명한다. 그러나, 본 발명의 실시형태는 여러가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시형태로 한정되는 것은 아니다. 본 발명의 실시형태는 당업계에서 통상의 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되는 것이다. 이하에서는 동일한 구성요소에 대하여 동일한 도면부호를 부여하였고, 동일한 도면부호를 갖는 구성요소는 동일한 기능을 수행하는 것으로 이해되어야 한다.
도 1은 본 발명의 일실시예에 따른 금속상 비스무트를 포함하는 유전체층을 포함하는 박막 캐패시터의 단면도이다. 박막 캐패시터는 제1전극(10); 제1전극(10)상에 형성된 BiZnNb계 비정질 금속산화물을 포함하는 유전체층(20); 및 유전체층(20)상에 형성된 제2전극(30);을 포함하는데, 특히 BiZnNb계 비정질 금속산화물은 금속상 비스무트를 포함한다.
박막 캐패시터는 서로 다른 극성을 갖는 제1전극(10) 및 제2전극(30)을 포함 한다. 제1전극(10)과 제2전극(30)은 통상 캐패시터에 사용되는 금속이 사용될 수 있다. 예를 들어, 제1전극(10) 및 제2전극(30)은 Cu, Ni, Al, Pt, Pd, Ta, Au, 및 Ag로 구성된 군으로부터 선택되는 금속일 수 있다.
제1전극(10) 및 제2전극(30)사이에는 유전체층(20)이 형성된다. 본 발명에 따른 유전체층(20)은 BiZnNb계 비정질 금속산화물을 포함할 수 있다. BiZnNb계 비정질 금속산화물은 Bi2O3-ZnO-Nb2O5를 포함하나 그 조성이 일정하지 않은 비정질 산화물이다. BiZnNb계 비정질 금속산화물은 저온에서 열처리하는 경우에도 소정의 유전상수특성을 나타낸다. 통상의 유전체들은 고온열처리를 통하여 결정화과정을 거치고 결정화되어 캐패시터에 적합한 유전상수를 나타낼 수 있는데, BiZnNb계 비정질 금속산화물은 저온에서 금속산화물을 형성하고 높은 유전특성을 나타낸다. BiZnNb계 비정질 금속산화물에 대하여는 대한민국 특허출원 제 2005-0057907호에 개시되어 있다.
BiZnNb계 비정질 금속산화물이 BixZnyNbzO7으로 표현할 때 x,y,z는 1.3<x<2.0, 0.8<y<1.5, 1.4<z<1.6일 수 있다. BZN계 비정질 금속산화물은 저온에서 고온 열처리시에도 소정의 유전상수를 나타낼 수 있으므로 캐패시터가 형성되는 기판이 고온에 견디지 못하는 소재 예를 들면 고분자 소재의 기판에 내장된 경우에도, 사용될 수 있다.
유전체로서, 비정질 금속산화물층의 형성은 공지의 박막 형성방법, 예를 들면, 스퍼터링, PLD, CVD, 및 MOD 중 어느 하나의 방법을 통하여 형성가능하다. 전술한 바와 같이 유전체층은 저온에서 형성되는데, 예를 들면, 200℃에서 수행될 수 있다. 유전체층(20)의 두께는 0.05 ㎛ 내지 1㎛로 형성될 수 있다.
BiZnNb계 비정질 금속산화물은 금속상 비스무트를 포함하는 것이 바람직하다. '금속상 비스무트'는 BiZnNb계 비정질 금속산화물 중에 형성된 비스무트 산화물이 아닌 Bi-Bi결합을 이루는 비스무트 원자의 상(phase)을 의미한다. 같은 비스무트의 결합으로 존재하므로 금속상(metallic phase)이라 할 수 있다.
BiZnNb계 비정질 금속산화물 중에 금속상 비스무트를 형성하는 방법은 유전체층(20)형성시 형성조건을 달리하는 여러가지가 있을 수 있다. 그 중에서, 유전체층(20)을 스퍼터링(sputtering) 방법을 이용하여 형성하는 경우, 스퍼터링 조건을 조절하여 금속상 비스무트를 형성할 수 있다. 즉 유전체층(20)은 스퍼터링 증착시 산소 플라즈마 및 아르곤 플라즈마의 비율을 조절하여 금속상 비스무트의 함량을 조절하여 형성될 수 있어서, 그 유전상수는 스퍼터링 조건에 따라 변화할 수 있다.
스퍼터링은 큰 에너지를 갖는 이온을 타겟에 충돌시켜 타겟표면의 원자들을 기판으로 증착시키는 증착방법이다. 스퍼터링시 이온으로서, 아르곤 플라즈마 또는 산소 플라즈마를 이용할 수 있다. 아르곤 플라즈마 및 산소 플라즈마는 소정의 비율로 혼합되어 사용할 수 있다. 이 때, 금속상 비스무트를 형성하기 위하여는 산소 플라즈마의 비율을 가능한한 낮추는 것이 요구된다.
산소 플라즈마의 비율이 0인 경우, 즉 스퍼터링 이온으로서 아르곤 플라즈마만을 사용하는 경우, 금속상 비스무트가 형성될 가능성이 더욱 높아진다. 반대로 산소 플라즈마의 비율이 높고 아르곤 플라즈마의 비율이 낮은 경우에는 금속상 비스무트의 비율은 낮아지고 비스무트 산화물의 비율은 높아지게 된다. 아르곤 플라즈마를 기준으로 하여 그에 대한 산소플라즈마의 비율은 0% 내지 70%일 수 있다.
금속상 비스무트의 함량은 유전체층에 포함되어 있는 비스무트의 몰수를 기준으로 하여 46% 내지 50%인 것이 바람직하다. 금속상 비스무트 함량이 높을수록, BiZnNb계 비정질 금속산화물의 유전상수의 증가를 유도한다. 그러나, 비스무트의 함량이 50%를 초과할 정도로 높아지면 BiZnNb계 비정질 금속산화물에 포함되는 비스무트 산화물의 함량이 너무 적어지게 되어 유전체로서의 기능에 불리한 영향을 미칠 수 있다.
유전체층(20)의 유전상수는 50내지 220일 수 있다. 전술한 바와 같이 유전체층(20)의 유전상수는 박막 캐패시터에 사용될 수 있도록 소정값 이상을 나타내야 한다. 따라서, 유전체층(20)의 유전상수는 적어도 50이상이어야 한다. 또한, 유전 체층(20)의 유전상수는 금속상 비스무트를 포함하기 때문에 220정도의 높은 값을 나타낼 수 있다.
도 2는 본 발명의 일실시예에 따른 서로 다른 금속상 비스무트의 함량을 갖는 2개의 유전체층을 포함하는 박막 캐패시터의 단면도이다. 유전체층(20)은 제1전극(10)과의 사이에, 제1층(21)보다 적은 양의 금속상 비스무트를 포함하는 BiZnNb계 비정질 금속산화물을 포함하는 제2층(22);을 더 포함할 수 있다. 제1전극(10), 및 제2전극(30)의 설명에 대하여는 도 1에서 설명한 바와 같으므로 생략하기로 한다. 또한, 유전체층(20)의 특성도 이하 도 2를 특히 참조하여 설명하는 것 이외에는 동일하다 할 것이다.
도 2에서의 유전체층(20)은 2개의 서로 다른 층, 제1층(21) 및 제2층(22)으로 구성되어 있다. 제1층(21)에 포함된 금속상 비스무트 양은 제2층(22)에 포함된 금속상 비스무트보다 더 높다. 제2층(22)은 금속상 비스무트 함량이 낮은데, 그에 따라 금속상 비스무트를 포함하여 야기될 수 있는 누설전류량 특성 악화현상을 보상할 수 있다.
BiZnNb계 비정질 금속산화물에 금속상 비스무트가 존재하는 경우, 유전체로서의 누설전류특성이 악화될 수 있다. 즉, 누설전류량이 증가할 수 있다. 이는 비스무트 간의 공유결합에 기인하는 것으로 이해된다. 따라서, 금속상 비스무트의 양 이 증가할수록 유전체층(20)의 유전상수값은 높아져 유전특성은 향상되고, 이와 반대로 누설전류량은 커지게 되어 누설전류특성은 악화된다.
따라서, 이러한 누설전류특성을 유리하게 향상시키기 위하여, 제1층(21)을 형성할 후에, 제2층(22)을 형성할 수 있다. 제2층(22)은 BiZnNb계 비정질 금속산화물로 구성될 수 있으나 금속상 비스무트의 양은 제1층(21)의 경우보다 더 적게 포함하거나 또는 포함하지 않는 것이 바람직하다. 이 경우 제2층(22)은 보다 우수한 누설전류특성을 나타내어 제2전극(30) 및 제1층(21)과의 경계에 위치하여 제1층(21)으로부터 누설되는 전류를 억제하는 기능을 할 수 있다. 비록, 도 2에서는 제2층(22)이 제1층(21) 및 제2전극(30) 사이에 형성되는 것으로 도시하였으나, 제1층(21) 및 제1전극(10) 사이에 형성될 수 있음은 자명하다 할 것이다.
도 3은 본 발명의 일실시예에 따른 서로 다른 금속상 비스무트의 함량을 갖는 3개의 유전체층을 포함하는 박막 캐패시터의 단면도이다. 제1전극(10), 및 제2전극(30)의 설명에 대하여는 도 1에서 설명한 바와 같으므로 생략하기로 한다. 또한, 유전체층(20)의 특성도 이하 도 3를 특히 참조하여 설명하는 것 이외에는 도 1 및 도 2에 대하여 설명한 것과 동일하다 할 것이다.
도 2에서는 제1층(21)이 형성되고, 이와 금속상 비스무트의 함량이 다른 1개의 층이 형성된다. 그러나, 도 3에서, 유전체층(20)은 제2전극(30)과의 사이에, 제 1층(21)보다 적은 양의 금속상 비스무트를 포함하는 BiZnNb계 비정질 금속산화물을 포함하는 제3층(23);을 더 포함할 수 있다.
제3층(23)이 더 형성되는 경우, 제1층(21), 제2층(22), 및 제3층(23)은 하나의 유전체층(20)을 형성하는데, 제1층(21)에서 증가된 유전상수 특성과 제2층(22) 및 제3층(23)에서 향상된 누설전류 특성이 합해져 우수한 특성을 갖는 유전체층(20)이 형성될 수 있다. 제2층(22) 및 제3층(23)에서의 금속상 비스무트 양은 서로 동일하거나 또는 상이할 수 있고, 다만 이들은 제1층(21)보다 더 낮은 금속상 비스무트 양을 나타내야 한다.
예를들면, 제1층(21)은 아르곤 플라즈마만을 이용한 스퍼터링을 증착되고, 제2층(22) 및 제3층(23)은 아르곤 플라즈마에 대한 산소 플라즈마의 비율을 50%로 하여 증착될 수 있다. 이 때, 제1층(21)의 금속상 비스무트의 양은 제2층(22) 및 제3층(23)에서의 금속상 비스무트의 양보다 많다. 따라서, 유전체층(20)은 그 전체로 보아 높은 유전상수를 나타낼 것으로 예상된다. 그러나, 제2층(22) 및 제3층(23)은 제1층(21)보다 낮은 함량의 금속상 비스무트를 형성하게 될 것으로 예상되므로 누설전류량은 감소될 것으로 예상된다.
도 4는 본 발명의 일실시예에 따른 서로 다른 금속상 비스무트의 함량을 갖는 3개의 유전체층을 포함하는 박막 캐패시터 및 기판을 포함하는 박막 캐패시터 내장형 인쇄회로기판의 단면도이다. 본 실시예에서는, 본 발명에 따라 박막 캐패시터가 인쇄회로기판에 내장되는 방법의 일예를 설명하는 것으로, 인쇄회로기판에서 내장되는 형태에 대해서는 특별히 제한하고자 하는 의도는 아니다.
본 발명에 따른 박막 캐패시터 내장형 인쇄회로기판은 기판(100); 제1전극(110), 제1전극(110) 상에 형성된 BiZnNb계 비정질 금속산화물을 포함하는 유전체층(200), 및 유전체층(200)상에 형성된 제2전극(300)을 포함한다. 유전체층(200)은 금속상 비스무트를 포함하는 BiZnNb계 비정질 금속산화물을 포함하는 제1층(210)일 수 있다.
박막 캐패시터 내장형 인쇄회로기판의 기판은 동박적층판(Copper Clad Laminate, CCL)일 수 있다. 이 때, 제1전극(110)은 동박적층판의 어느 한면의 동박일 수 있다. 따라서, 기판(100)은 제3층(230)과 접촉하는 제1전극(110), 절연재료(120) 및 제1전극(110)의 반대편에 형성된 동박(130)을 포함한다. CCL은 중심부에 절연재료(120)를 적층하고, 절연재료(120) 양측면에 동박을 적층하여 형성한 기판재료로서, 본 발명에서와 같이 인쇄회로기판 자체에 캐패시터를 내장시키는 경우, 일측면의 동박을 전극으로 이용하여 제1전극(110)을 별도로 형성할 필요가 없는 장점이 있다.
기판(100)은 동박적층판이거나 또는 고분자로 구성될 수 있다. 고분자로는 에폭시 수지 또는 폴리이미드 중 어느 하나일 수 있다. 고분자 기판인 경우에는 제1전극(110)은 별도로 형성되어야 한다. 절연재료(120)는 수지일 수 있다. 따라서, 기판이 동박적층판이거나 고분자기판인 경우, 수지 등은 고온에 견디지 못하므로 강유전체를 이용하여 고온열처리로 결정화하는 공정을 수행한다면 문제가 발생하나 본원에서처럼 BiZnNb계 비정질 금속산화물을 저온에서 형성하는 경우에는 기판에 불리한 영향을 미치지 않을 수 있다.
박막 캐패시터 내장형 인쇄회로기판을 제조하는 방법은 먼저, 기판(100)상에, 관통홀을 형성하여 제1전극(110) 및 동박(130)을 전기적으로 연결하고, 유전체층(200)을 형성한 후에, 기판(100)을 에칭하여 전기적으로 연결한다. 제2전극(300)을 형성하고, 동박(130) 및 제2전극(300)에 절연층을 형성하여 전류의 누설을 방지한다. 절연층에는 비아를 형성하고 필요한 정도의 절연층 및 비아를 형성하여 외부전원과 연결한다. 여기서, 제1전극(110), 제2전극(300), 유전체층(200) 및 동박등에 관통홀이나 비아를 형성하여 전기적으로 연결하는 과정은 공지의 기술이므로 이는 도면에 나타내지 않았으며 이에 대한 설명도 생략하기로 한다.
이하, 실시예를 통하여 본 발명을 더욱 상세하게 설명하나, 이는 본발명을 설명하기 위한 예시로서 이해되어야 하고, 본 발명은 이러한 실시예의 기재에 의하여 제한되는 것은 아니다.
<
실시예1
>
기판으로서는 CCL을 이용하는데, 먼저 CCL의 일면을 전해도금한다. 5㎛ 내지 10 ㎛의 두께로 동도금을 하여 CCL의 동박의 결함을 감소시키고, 표면의 거칠음을 낮춘다.
동도금된 CCL 상에 스퍼터링방법을 이용하여 유전체 박막을 증착한다. 파워는 500 W이고, 압력은 4mTorr 내지 12mTorr로 스퍼터링을 수행하였다. 산소 플라즈마의 비율은 아르곤 플라즈마를 기준으로 하여 0% 내지 70%로 변화시켜 증착하였다. 증착한 유전체 박막을 X선 광전자 분광기를 이용하여 화학적 결합 상태를 분석하였다.
도 5는 유전체층 스퍼터링시, 조건A로서, 아르곤 플라즈마(300 sccm)만을 사용한 경우에 형성된 유전체층의 화학적 결합 상태를 측정하여 도시한 도면이고, 도 6는 조건 B로서, 아르곤 플라즈마(300 sccm)와 산소 플라즈마(20 sccm)를 함께 사용하여 스퍼터링한 경우에 형성된 유전체층의 화학적 결합 상태를 측정하여 도시한 도면이다.
도 5로부터, 금속상 비스무트의 피크가 명확히 나타나 있는 것을 알 수 있다. 즉, 아르곤 플라즈마만을 사용한 경우, 유전체 박막에 금속상 비스무트가 존재하는 것을 알 수 있다. 금속상 비스무트의 양은 비스무트 산화물의 양과 거의 대등 한 정도의 양으로 존재하고 있음을 피크의 형상으로부터 알 수 있다.
이에 반해, 도 6에서는 유전체 박막에 금속상 비스무트의 피크가 거의 나타나지 않았다. 대신, 비스무트 산화물만이 뚜렷한 피크를 나타내고 있다. 그러므로 산소 플라즈마를 아르곤 플라즈마와 함께 사용한 경우, 금속상 비스무트의 함량이 낮아졌음을 알 수 있다.
양 조건에서의 금속상 비스무트 양 및 유전특성을 이하의 표1에 나타내었다.
| 조건1 | 조건2 | |||||
| 압력(mTorr) | 금속상 비스무트(%) |
유전상수(k) | 손실계수 | 금속상 비스무트 |
유전상수(k) | 손실계수 |
| 4.3 | 50.3 | 200 | 0.6 | 24.5 | 35 | 0.04 |
| 8 | 49.9 | 201 | 0.6 | 23.3 | 35 | 0.02 |
| 12 | 46.1 | 217 | 0.5 | 16.4 | 34 | 0.02 |
표1에서, 조건1의 경우, 금속상 비스무트의 양은 약 45내지 약 50%로 나타났는데, 이와 함께 유전상수값은 약 200 내지 약 220으로서 조건2의 경우에서보다 우수한 유전특성을 나타내었다. 유전상수값이 크므로 손실계수면은 비교하지 않기로 한다.
<
실시예2
>
실시예2에서는 증착압력을 12mTorr로 고정하고 아르곤 플라즈마의 양을 100 sccm 사용하면서 산소 플라즈마의 양을 변화시키는 것을 제외하고는 실시예1과 동일하게 유전체박막을 증착하였다.
도 7은 실시예2에서와 같이 아르곤 플라즈마 및 산소 플라즈마의 비율을 달리하였을 때 형성된 유전체층의 화학적 결합 상태를 측정하여 도시한 도면이다. 도면에서는 1, 2, 3, 4, 및 5개의 그래프가 도시되어 있는데, 각각 아르곤 플라즈마/산소 플라즈마는 100, 100/5, 100/20, 100/50, 100/70이다.
도 7을 참고하면, 1번의 경우, 즉 아르곤 플라즈마만을 100 sccm 사용한 경우에만 화살표부근에서 금속상 비스무트의 피크가 나타남을 알 수 있다. 이 경우, 금속상 비스무트의 양은 50%였다. 이외의 경우, 산소 플라즈마를 함께 사용한 경우에는 금속상 비스무트의 피크를 볼 수 없었다. 이에 대하여는 실시예 1에서보다 적은 양의 아르곤 플라즈마를 사용할 때, 산소 플라즈마의 비율이 너무 높아 금속상 비스무트가 거의 형성되지 않았을 것으로 추측된다.
전술한 유전체 박막의 유전특성을 이하의 표2에 나타내었다.
| 샘플번호 | 아르곤/산소 | 유전상수 | 손실계수 |
| 1 | 100/0 | 113 | 0.25 |
| 2 | 100/5 | 28 | 0.04 |
| 3 | 100/20 | 29 | 0.015 |
| 4 | 100/50 | 36 | 0.015 |
| 5 | 100/70 | 24 | 0.015 |
아르곤 플라즈마만을 사용한 경우, 높은 유전상수를 나타내었고, 산소플라즈마를 함께 사용한 경우, 전체적으로 유전특성은 낮았으며, 산소플라즈마의 비율은 유전상수에 많은 영향을 미치지 않았다.
이러한 실시를 통하여 높은 유전율과 낮은 손실계수를 갖는 최적의 유전체층을 형성하기 위한 조건을 도출하였다. 먼저, 2.0 mTorr의 압력에서 아르곤플라즈마/산소플라즈마를 100sccm/50sccm으로 10분간 증착하고, 2.8mTorr의 압력에서 아르곤플라즈마만 이용하여 28분간 증착하고, 마지막으로 2.0 mTorr의 압력에서 아르곤플라즈마/산소플라즈마를 100sccm/50sccm으로 10분간 증착하여 3개의 층을 포함하는 유전체층을 형성한다. 이 때, 유전체층의 유전상수는 102이고, 정전용량밀도는 200nF/cm2이었으며 손실계수는 0.15였으며, 이러한 수치는 내장형 박막 캐패시터로서 사용할 수 있는 우수한 특성이었다.
따라서, 유전체층을 3개의 층으로 형성하여 전극층 등과 접촉하는 외부층은 금속상 비스무트의 함량을 작게하여 누설전류특성을 높이고, 내부의 층은 유전체층의 전체적인 유전특성을 높이기 위하여 금속상 비스무트의 함량을 높이기 위하여 아르곤 플라즈마만을 이용한 스퍼터링 방법을 사용하였다.
본 발명에서 전술한 실시형태는 하나의 예시로서, 본 발명이 여기에 한정되는 것은 아니다. 본 발명의 특허청구범위에 기재된 기술적 사상과 실질적으로 동일한 구성을 갖고 동일한 작용효과를 이루는 것은 어떠한 것이어도 본 발명의 기술적 범위에 포함된다. 따라서, 당해 기술분야의 통상의 지식을 가진 자가 본 발명의 특허청구범위에 기재된 본 발명의 기술사상을 벗어나지 않는 범위내에서 다양한 형태의 치환, 변형, 변경이 가능할 것이며, 이러한 것들은 본 발명의 범위에 속한다고 할 것이다.
이상 설명한 바와 같이 본 발명에 따른 박막 캐패시터는 고온 열처리 없이 커패시터로서 요구되는 유전상수를 나타낼 수 있는 BiZnNb계 비정질 금속산화물을 이용하여 박막 캐패시터를 형성할 수 있는 효과가 있다.
또한, BiZnNb계 비정질 금속산화물에서 금속상 비스무트의 함량에 따라 유전상수가 증가하는 경향을 이용하여 금속상 비스무트의 함유량을 조절하는 방법을 통하여 원하는 유전상수값을 얻을 수 있는 효과가 있다.
아울러, 서로 다른 함량의 금속상 비스무트를 포함하는 유전체층을 더 포함하여 누설전류특성이 향상되는 효과도 있다.
Claims (15)
- 제1전극;상기 제1전극 상에 형성된 유전체층; 및상기 유전체층 상에 형성된 제2전극;을 포함하고,상기 유전체층은,금속상 비스무트를 포함하는 BiZnNb계 비정질 금속산화물을 포함하는 제1층;상기 제1전극과 상기 제1층 사이에 형성되며, 상기 제1층보다 적은 양의 금속상 비스무트를 포함하는 BiZnNb계 비정질 금속산화물을 포함하는 제2층; 및,상기 제2전극과 상기 제1층 사이에 형성되며, 상기 제1층보다 적은 양의 금속상 비스무트를 포함하는 BiZnNb계 비정질 금속산화물을 포함하는 제3층;을 포함하는 것을 특징으로 하는 박막 캐패시터.
- 삭제
- 삭제
- 제1항에 있어서,상기 제1전극은 Cu, Ni, Al, Pt, Pd, Ta, Au, 및 Ag로 구성된 군으로부터 선택되는 금속을 포함하는 것을 특징으로 하는 박막 캐패시터.
- 제1항에 있어서,상기 금속상 비스무트의 함량은 상기 유전체층에 포함되어 있는 비스무트의 몰수를 기준으로 하여 46% 내지 50%인 것을 특징으로 하는 박막 캐패시터.
- 제1항에 있어서,상기 유전체층의 유전상수는 50내지 220인 것을 특징으로 하는 박막 캐패시터.
- 제 1항에 있어서,상기 유전체층의 두께는 0.05 ㎛ 내지 1㎛임을 특징으로 하는 박막 캐패시터.
- 제 1항에 있어서,상기 유전체층은 스퍼터링 증착시 산소플라즈마 및 아르곤 플라즈마의 비율을 조절하여 상기 금속상 비스무트의 함량을 조절하여 증착되는 것을 특징으로 하는 박막 캐패시터.
- 제 8항에 있어서,상기 아르곤 플라즈마에 대한 상기 산소플라즈마의 비율은 0내지 70%인 것을 특징으로 하는 박막 캐패시터.
- 제 1항에 있어서,상기 유전체층은 상기 제1층의 스퍼터링 증착시, 아르곤 플라즈마만을 사용하여 증착하고, 상기 제2층 및 제3층의 스퍼터링 증착시 산소플라즈마/아르곤 플라즈마의 비율은 50/100으로 하여 증착하여 상기 금속상 비스무트의 함량을 조절하여 증착되는 것을 특징으로 하는 박막 캐패시터.
- 기판; 및제1전극, 상기 제1전극 상에 형성되는 유전체층, 및 상기 유전체층 상에 형성된 제2전극을 포함하며, 상기 유전체층은 금속상 비스무트를 포함하는 BiZnNb계 비정질 금속산화물을 포함하는 제1층, 상기 제1전극과 상기 제1층 사이에 형성되며, 상기 제1층보다 적은 양의 금속상 비스무트를 포함하는 BiZnNb계 비정질 금속산화물을 포함하는 제2층, 및 상기 제2전극과 상기 제1층 사이에 형성되며, 상기 제1층보다 적은 양의 금속상 비스무트를 포함하는 BiZnNb계 비정질 금속산화물을 포함하는 제3층을 포함하는 것을 특징으로 하는 박막 캐패시터;를 포함하는 박막 캐패시터 내장형 인쇄회로기판.
- 제11항에 있어서,상기 기판은 동박적층판(Copper Clad Laminate, CCL)인 것을 특징으로 하는 박막 캐패시터 내장형 인쇄회로기판.
- 제12항에 있어서,상기 제1전극은 상기 동박적층판의 어느 한면의 동박인 것을 특징으로 하는 박막 캐패시터 내장형 인쇄회로기판.
- 제11항에 있어서,상기 기판은 고분자로 구성된 기판인 것을 특징으로 하는 박막 캐패시터 내장형 인쇄회로기판.
- 제14항에 있어서,상기 고분자는 에폭시 수지 및 폴리이미드 중 어느 하나를 포함하는 것을 특징으로 박막 캐패시터 내장형 인쇄회로기판.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070030876A KR100967056B1 (ko) | 2007-03-29 | 2007-03-29 | 박막 캐패시터 및 박막 캐패시터 내장형 인쇄회로기판 |
| US12/076,989 US7943858B2 (en) | 2007-03-29 | 2008-03-26 | Thin film capacitor, thin film capacitor-embedded printed circuit board and manufacturing method of thin film capacitor |
| CN2008100888192A CN101276690B (zh) | 2007-03-29 | 2008-03-28 | 薄膜电容器及制造方法、和薄膜电容器嵌入式印刷电路板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070030876A KR100967056B1 (ko) | 2007-03-29 | 2007-03-29 | 박막 캐패시터 및 박막 캐패시터 내장형 인쇄회로기판 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20080088223A KR20080088223A (ko) | 2008-10-02 |
| KR100967056B1 true KR100967056B1 (ko) | 2010-06-29 |
Family
ID=39792304
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020070030876A KR100967056B1 (ko) | 2007-03-29 | 2007-03-29 | 박막 캐패시터 및 박막 캐패시터 내장형 인쇄회로기판 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US7943858B2 (ko) |
| KR (1) | KR100967056B1 (ko) |
| CN (1) | CN101276690B (ko) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101010361B1 (ko) * | 2008-11-11 | 2011-01-25 | 삼성전기주식회사 | 캐패시터 |
| KR101025523B1 (ko) * | 2008-12-04 | 2011-04-04 | 삼성전기주식회사 | 캐패시터 |
| KR101155377B1 (ko) * | 2009-05-26 | 2012-06-19 | 전자부품연구원 | 커패시터 유전체용 조성물 |
| JP6247684B2 (ja) | 2013-03-22 | 2017-12-13 | 国立研究開発法人科学技術振興機構 | 誘電体層及び誘電体層の製造方法、並びに固体電子装置及び固体電子装置の製造方法 |
| CN107665879A (zh) | 2016-07-29 | 2018-02-06 | 奥特斯奥地利科技与系统技术有限公司 | 器件载体及包括所述器件载体的电子系统 |
| CN107995770B (zh) * | 2017-11-10 | 2021-04-02 | 惠科股份有限公司 | 一种柔性扁平排线和显示面板 |
| CN108962597B (zh) * | 2018-07-18 | 2020-12-18 | 清华大学 | 一种高温高性能电容器薄膜连续生产装置及方法 |
| CN111834341B (zh) * | 2020-06-17 | 2021-09-21 | 珠海越亚半导体股份有限公司 | 电容电感嵌埋结构及其制作方法和基板 |
| CN112864319B (zh) * | 2021-01-07 | 2022-07-22 | 长鑫存储技术有限公司 | 电容结构的制备方法、电容结构及存储器 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010020940A (ko) * | 1999-06-07 | 2001-03-15 | 카네코 히사시 | 박막 커패시터와 그 제조 방법 |
| JP2001189229A (ja) * | 1999-12-27 | 2001-07-10 | Murata Mfg Co Ltd | コンデンサ |
| US20060234852A1 (en) | 2005-03-28 | 2006-10-19 | Il-Doo Kim | High K-gate oxide TFTs built on transparent glass or transparent flexible polymer substrate |
| KR20070002393A (ko) * | 2005-06-30 | 2007-01-05 | 삼성전기주식회사 | 내장형 박막 캐패시터, 적층구조물 및 제조방법 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5434102A (en) * | 1991-02-25 | 1995-07-18 | Symetrix Corporation | Process for fabricating layered superlattice materials and making electronic devices including same |
| US5767543A (en) * | 1996-09-16 | 1998-06-16 | Motorola, Inc. | Ferroelectric semiconductor device having a layered ferroelectric structure |
| WO2001031687A2 (en) * | 1999-10-27 | 2001-05-03 | The Penn State Research Foundation | Pyrochlore thin films and process for making |
| JP2002226259A (ja) * | 2000-11-29 | 2002-08-14 | Murata Mfg Co Ltd | セラミック電子部品の基体用組成物、セラミック電子部品および積層型セラミック電子部品の製造方法 |
| US7732002B2 (en) * | 2001-10-19 | 2010-06-08 | Cabot Corporation | Method for the fabrication of conductive electronic features |
| US6900150B2 (en) * | 2003-04-29 | 2005-05-31 | Cts Corporation | Ceramic composition and method |
| KR100619367B1 (ko) * | 2004-08-26 | 2006-09-08 | 삼성전기주식회사 | 고유전율을 갖는 커패시터를 내장한 인쇄회로기판 및 그제조 방법 |
-
2007
- 2007-03-29 KR KR1020070030876A patent/KR100967056B1/ko not_active IP Right Cessation
-
2008
- 2008-03-26 US US12/076,989 patent/US7943858B2/en not_active Expired - Fee Related
- 2008-03-28 CN CN2008100888192A patent/CN101276690B/zh not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010020940A (ko) * | 1999-06-07 | 2001-03-15 | 카네코 히사시 | 박막 커패시터와 그 제조 방법 |
| JP2001189229A (ja) * | 1999-12-27 | 2001-07-10 | Murata Mfg Co Ltd | コンデンサ |
| US20060234852A1 (en) | 2005-03-28 | 2006-10-19 | Il-Doo Kim | High K-gate oxide TFTs built on transparent glass or transparent flexible polymer substrate |
| KR20070002393A (ko) * | 2005-06-30 | 2007-01-05 | 삼성전기주식회사 | 내장형 박막 캐패시터, 적층구조물 및 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101276690B (zh) | 2012-01-11 |
| KR20080088223A (ko) | 2008-10-02 |
| US20080236878A1 (en) | 2008-10-02 |
| US7943858B2 (en) | 2011-05-17 |
| CN101276690A (zh) | 2008-10-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100967056B1 (ko) | 박막 캐패시터 및 박막 캐패시터 내장형 인쇄회로기판 | |
| KR100755603B1 (ko) | 내장형 박막 캐패시터, 적층구조물 및 제조방법 | |
| KR100345031B1 (ko) | 전자장치 및 그 제조방법 | |
| KR100465140B1 (ko) | 적층 콘덴서 | |
| KR101630043B1 (ko) | 기판 내장용 적층 세라믹 전자부품, 그 제조방법 및 적층 세라믹 전자부품 내장형 인쇄회로기판 | |
| US11715593B2 (en) | Multi-layer ceramic capacitor | |
| JP4406420B2 (ja) | 薄膜キャパシタが内蔵された印刷回路基板及びその製造方法 | |
| US11094460B2 (en) | Capacitor component | |
| US11581148B2 (en) | Thin film capacitor, circuit board incorporating the same, and thin film capacitor manufacturing method | |
| WO2018021001A1 (ja) | 薄膜キャパシタ、及び電子装置 | |
| US20060072282A1 (en) | Dielectric thin film, thin film capacitor element, and method for manufacturing thin film capacitor element | |
| KR100735396B1 (ko) | 박막 캐패시터, 박막 캐패시터 내장형 인쇄회로기판 및 그제조방법 | |
| KR100714580B1 (ko) | 박막 커패시터 내장된 인쇄회로기판 제조방법 및 그로부터제조된 인쇄회로기판 | |
| KR100898974B1 (ko) | 박막 커패시터, 적층구조물 및 그 제조방법 | |
| US7886436B2 (en) | Thin film capacitor-embedded printed circuit board and method of manufacturing the same | |
| KR100691370B1 (ko) | 박막 캐패시터의 제조방법과 박막 캐패시터 내장형인쇄회로기판 | |
| JP2001185443A (ja) | 薄膜コンデンサ | |
| KR20200002124A (ko) | 적층 세라믹 커패시터 | |
| KR100714625B1 (ko) | 박막 캐패시터 내장형 인쇄회로기판의 제조방법 | |
| JP4496858B2 (ja) | 電子部品及び多層基板 | |
| KR100665290B1 (ko) | 박막 커패시터 내장형 인쇄회로기판의 제조방법 | |
| KR100781964B1 (ko) | 내장형 커패시터 및 그 제조 방법 | |
| JP2002111220A (ja) | 多層配線基板およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| AMND | Amendment | ||
| E601 | Decision to refuse application | ||
| J201 | Request for trial against refusal decision | ||
| AMND | Amendment | ||
| E801 | Decision on dismissal of amendment | ||
| B601 | Maintenance of original decision after re-examination before a trial | ||
| J301 | Trial decision |
Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20090302 Effective date: 20100527 |
|
| S901 | Examination by remand of revocation | ||
| GRNO | Decision to grant (after opposition) | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130403 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20140325 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20170102 Year of fee payment: 8 |
|
| LAPS | Lapse due to unpaid annual fee |