KR100691370B1 - 박막 캐패시터의 제조방법과 박막 캐패시터 내장형인쇄회로기판 - Google Patents

박막 캐패시터의 제조방법과 박막 캐패시터 내장형인쇄회로기판 Download PDF

Info

Publication number
KR100691370B1
KR100691370B1 KR1020050095957A KR20050095957A KR100691370B1 KR 100691370 B1 KR100691370 B1 KR 100691370B1 KR 1020050095957 A KR1020050095957 A KR 1020050095957A KR 20050095957 A KR20050095957 A KR 20050095957A KR 100691370 B1 KR100691370 B1 KR 100691370B1
Authority
KR
South Korea
Prior art keywords
metal foil
heat treatment
dielectric layer
thin film
film capacitor
Prior art date
Application number
KR1020050095957A
Other languages
English (en)
Inventor
고민지
정율교
박은태
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020050095957A priority Critical patent/KR100691370B1/ko
Priority to TW095136508A priority patent/TW200731306A/zh
Priority to US11/541,676 priority patent/US20070081297A1/en
Priority to JP2006277769A priority patent/JP2007110127A/ja
Priority to CN2006101400454A priority patent/CN1949421B/zh
Application granted granted Critical
Publication of KR100691370B1 publication Critical patent/KR100691370B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C26/00—Coating not provided for in groups C23C2/00 - C23C24/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1236—Ceramic dielectrics characterised by the ceramic dielectric material based on zirconium oxides or zirconates
    • H01G4/1245—Ceramic dielectrics characterised by the ceramic dielectric material based on zirconium oxides or zirconates containing also titanates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/33—Thin- or thick-film capacitors 
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0175—Inorganic, non-metallic layer, e.g. resist or dielectric for printed capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0179—Thin film deposited insulating layer, e.g. inorganic layer for printed capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0355—Metal foils
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0353—Making conductive layer thin, e.g. by etching
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0369—Etching selective parts of a metal substrate through part of its thickness, e.g. using etch resist

Abstract

하부전극의 산화를 방지하고 나아가 하부전극과 유전체층의 계면에서 결함을 방지하여 BDV특성을 확보할 수 있는 박막 캐패시터의 제조방법과 이 박막캐패시터가 내장된 인쇄회로기판이 제공된다. 박막 캐패시터의 제조방법은, 금속호일을 재결정 열처리하는 단계와, 상기 재결정 열처리한 금속호일의 상부에 유전체층을 형성하는 단계와, 상기 금속호일과 유전체층을 열처리하는 단계와, 상기 열처리한 유전체층의 상부에 상부전극을 형성하는 단계를 포함하여 이루어진다.
본 발명에서 금속호일의 재결정은 저온에서 단시간에 행해지므로 금속호일의 산화가 방지되면서 재결정된다. 따라서, 유전체층의 고온열처리가 가능해지고 이에 따라 박막 캐패시터의 전기적특성 및 제품의 신뢰성을 개선할 수 있다.
내장형 캐패시터, 인쇄회로기판, 재결정, Cu, 산화

Description

박막 캐패시터의 제조방법과 박막 캐패시터 내장형 인쇄회로기판{Method of manufacturing thin flim capacitor and printed circuit board embedded capacitor}
도 1은 재결정열처리의 채택 유무에 따른 전기적특성을 나타내는 그래프로서,
도 1(a)는 DC전압에 따른 전류특성에 대한 그래프이며,
도 1(b)는 주파수에 따른 정전용량밀도를 나타내는 그래프이다.
도 2는 재결정 열처리조건에 따른 전기전특성을 나타내는 그래프로서,
도 2(a)는 주파수에 따른 정전용량밀도를 나타내는 그래프이고,
도 2(b)는 전압에 따른 누설전류 특성을 나타내는 그래프이다.
미국특허공보 5,079,069,
미국특허공보 5,261,153,
미국특허공보 5800,575,
미국 공개특허공보 2005-11857,
미국특허공보 6,841,080)
미국 공개특허공보 2003-207150
미국 공개특허공보 2002-195612
본 발명은 박막 캐패시터의 제조방법과 이로부터 제조되는 박막 캐패시터가 내장된 인쇄회로기판에 관한 것이다. 보다 상세하게는 정전용량의 특성과 BDV의 특성을 향상시킬 수 있는 박막 캐패시터의 제조방법과 이 박막 캐패시터가 내장된 인쇄회로기판에 관한 것이다.
인쇄회로기판상에 탑재되던 각종 수동소자는 제품의 소형화에 큰 장애가 되고 있다. 특히, 반도체 능동소자가 점차 내장화되고 그 입출력단자수가 증가함에 따라 그 능동소자 주위에 보다 많은 수동소자의 확보공간이 요구되고 있다.
대표적인 수동소자로는 캐패시터가 있다. 캐패시터는 운용주파수의 고주파화에 따라 인덕턴스를 감소시키기 위하여 입력단자와 최근접 거리에 배치되는 것이 유리하다.
이러한 소형화와 고주파화의 요구를 충족시키기 위해 최근 내장형 캐패시터의 구현방안이 활발이 연구되고 있다. 내장형 캐패시터는 인쇄회로기판에 내장된 형태로서, 제품의 크기를 획기적으로 감소시킬 수 있다. 또한, 능동소자의 입력단자에 근접거리에 배치할 수 있으므로 도선길이를 최소화하여 유도인덕턴스를 크게 저감 시킬 수 있으며, 고주파 노이즈 제거에도 유리하다.
내장형 캐패시터의 대표적인 예가 미국특허공보 5,079,069, 5,261,153, 5,800,575호에 제안되어 있다. 이들 특허는 미국의 산미나(sanmina)사가 제안한 기술로서, 인쇄회로기판(PCB)의 내층에 캐패시터 특성을 갖는 별도의 유전체층을 삽입하여 캐패시터를 구현하는 것이다. 이 기술에서 유전체층은 FR4로 알려진 PCB자재를 이용하여도 특성이 구현된다고 알려져 있다. 또한, 요구하는 정전용량을 구현하기 위하여 유전체층으로서, 유전율이 높은 강유전체 분말이 분산된 에폭시의 폴리머(폴리머-세라믹 복합체)가 될 수 있다고 알려져 있다.
그러나, 폴리머-세라믹의 복합체를 유전체층으로 사용하는 경우 정전용량의 한계로 인하여 패키지(pacakage) 수준의 소형 크기에 내장할 수 없는 문제점이 있다. 따라서, 전자산업에 요구되는 대부분의 디커플링 캐패시터를 내장시키기 위해서는 유전율을 향상시키고 유전체층의 두께를 줄이는 다양한 박막화 기술이 요구된다.
내장형 박막 캐패시터의 유전체층으로 폴리머-세라믹의 복합체가 아닌 세라믹을 사용하는 기술이 미국 공개특허공보 2005-11857호에 제안되어 있다. 이 기술은 미처리 금속 호일의 상부에 세라믹의 유전체층을 형성한 다음에 800~1050℃의 온도에서 어닐링하고, 얻어진 유전체를 재-산소화처리한 후에 전도성층을 형성하는 것이다. 이 방법에서는 미처리 금속호일을 유전체층과 함께 고온에서 어닐링하기 때 문에 금속호일이 산화에 의해 정전용량이 감소된다. 또한, 금속호일이 유전체층에 스트레스를 부가하여 금속호일과 유전체층과의 계면에서 결함이 생겨 BDV특성이 저하되는 등의 한계를 가지고 있다.
열처리과정중에 금속호일의 산화를 방지하기 위하여 금속호일과 유전체층의 사이에 Ni 등의 배리어층을 형성하여 산화를 방지하는 방법(미국특허공보 6,841,080)과 유전체층과의 어닐링공정에서 분압을 조절하는 방법(미국 공개특허공보 2003-207150) 등이 제안되어 있다. 이러한 방법에 의해서는 금속호일의 산화는 어느 정도 방지할 수 있다.
한편, 미국 공개특허공보 2002-195612호에는 니켈코팅된 구리기판을 유전체층의 어닐링 온도(500~600℃) 보다 높은 온도에서 무산소분위기로 예비 어닐링하는 방법이 제안되어 있다. 이 방법은 금속호일과 유전체층의 어닐링과정에서 구리이온이 유전체층으로의 이동을 방지하기 위하여 예비 어닐링하는데, 예비어닐링은 400~820℃의 온도에서 충분한 시간 동안 열처리하는 것이다. 예비 어닐링온도가 400℃의 경우에는 약 120분 동안 장시간 열처리하는 것이다. 그리고, 배리어층인 니켈막 두께는 0.1~2.0㎛ 수준이다.
이 기술에 따라 무산소분위기에서 예비열처리를 하더라도 구리의 산화가 진행되어 정전용량의 특성이 급격히 저하되는 문제점이 있다
본 발명은 박막 캐패시터의 하부전극의 산화를 방지하고 나아가 하부전극과 유전체층과의 계면에서 결함의 생성을 방지하여 BDV특성을 확보할 수 있는 박막 캐패시터의 제조방법과 이 박막캐패시터가 내장된 인쇄회로기판을 제공하는데, 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명의 박막 캐패시터의 제조방법은,
금속호일을 재결정 열처리하는 단계,
상기 재결정 열처리한 금속호일의 상부에 유전체층을 형성하는 단계,
상기 금속호일과 유전체층을 열처리하는 단계,
상기 열처리한 유전체층의 상부에 상부전극을 형성하는 단계를 포함하여 이루어진다.
본 발명에서는 금속호일을 사전에 재결정 열처리하여 유전체층과의 열처리과정에서 금속호일과 유전체층의 계면에서 결함의 발생을 방지하는 것이다.
본 발명에 따르면, 금속호일의 재결정열처리는 금속호일의 재결정을 위한 것이므로 고온이 아니어도 가능하며, 단시간에도 가능하다. 고온이 아니고 단시간에 행하므로 재결정열처리를 대기분위기에서 행하더라도 금속호일의 산화에 대한 우려 가 없는 것이다.
바람직한 금속호일의 재결정열처리온도는 100~450℃로서, 400~450℃와 같이 다소 높은 온도 영역에서는 단시간에 행하는 것이 바람직하다. 장시간 행하게 되면 산화에 의해 정전용량의 유전특성이 저하된다.
본 발명의 특허청구범위에 기재된 기술사상에 기초하여 다양한 변경이 가능한데, 가장 바람직한 실시형태는 다음과 같다.
금속호일을 100~450℃의 온도에서 5~30분 동안 재결정 열처리하는 단계,
상기 재결정 열처리한 금속호일의 상부에 유전체층을 형성하는 단계,
상기 금속호일과 유전체층을 열처리하는 단계,
상기 열처리한 유전체층의 상부에 상부전극을 형성하는 단계를 포함하여 구성되는 것이다.
본 발명에서 재결정열처리에서 그 분위기에 특별히 관리하지 않아도 되는 것으로 대기분위기에서도 행할 수 있다.
본 발명에서 금속호일은 Cu 또는 Cu합금에서 선택된 1종이 바람직하다.
재결정 열처리전 금속호일의 상부에는 배리어층이 추가로 형성되는데, 배리어층은 Ni이 가장 바람직하다.
본 발명에서 유전체층은 강유전체이면 가능하며, 그 예로는 PZT, PLZT에서 선택된 1종일 수 있다.
본 발명에서 상부전극은 도전성금속이면 가능하며, 그 예로는 Cu, Ni, Au, Ag, Pt, Pd의 그룹에서 선택된 1종일 수 있다.
본 발명에 따라 제조되는 박막 캐패시터는 인쇄회로기판에 적용될 수 있다.
이하, 본 발명을 상세히 설명한다.
본 발명은 박막 캐패시터에서 정전용량의 감소와 BDV의 특성이 저하되는 원인을 분석한 결과에 의해 완성된 것이다. 즉, 금속호일과 유전체층의 동시 열처리과정에서는 금속호일의 재결정에 의해 유전체층에 응력을 부가하여 금속호일과 유전체층의 계면에서 결함이 발생하여 BDV특성이 저하된다는 점 또한, 금속호일의 산화에 의해 정전용량이 감소되는 것이다.
금속호일의 재결정의 문제를 극복하기 위해서는 결정화 온도가 낮은 유전체 재료를 사용하거나 또는 금속 전극으로서 재결정화 온도가 높은 금속재료를 사용하는 방법이 있다. 그러나, 전자의 경우 금속의 재결정화 온도 보다 낮은 온도에서 결정화하는 유전체 재료는 알려진 바 없으며, 후자의 경우 Pt, Pd 등의 금속재료가 있기는 한데, 이들 재료를 사용할 경우 재료 단가가 높아지게 된다.
따라서, 본 발명에서는 금속호일의 재결정열처리 기술을 도입한 것이다.
지금까지 금속호일의 산화에 기인한 여러 가지 문제들에 대해서는 보고가 되어 있으나, 금속호일의 재결정 관점에서 금속호일을 열처리하는 기술에 대한 보고는 없다.
물론, 미국 공개특허공보 2002-195612호에서는 유전체층의 형성전에 구리호일 을 예비열처리하고 있다. 여기서 예비열처리는 재결정의 관점이 아니고 구리의 원자가 유전체층으로의 확산을 방지하는 관점에서 고온 또는 저온의 경우에는 장시간 열처리하는 것이다.
이 기술에서 구리이온의 확산방지는 얇은 산화막의 유도에 의한 것으로 추정된다. 본 발명자들의 실험에 따르면 무산화분위기에서 저온에서 열처리하더라도 장시간 열처리하는 경우에는 구리호일의 산화에 의해 정전용량의 감소가 필연적으로 수반되는 문제를 확인하였다. 또한, 이 기술에서는 배리어층인 니켈막 두께는 0.1~2.0㎛ 수준인데, 본 발명자들의 실험 결과에 의하면 이러한 니켈막 두께는 열처리과정에서 휘발되는 문제점을 나타내었다.
따라서, 본 발명자들은 금속호일의 산화를 방지할 수 있는 재결정열처리 기술을 도입하여 정전용량의 감소와 BDV특성의 저하를 해결하는데, 특징이 있다. 이를 공정단계별로 구체적으로 설명한다.
먼저, 본 발명에 따라 금속호일을 재결정 열처리한다. 금속호일은 캐패시터를 지지하는 기재로서 하부전극의 역할을 하는 것이다. 금속호일로는 저렴하고 취급이 용이한 Cu 또는 Cu의 합금이 바람직하다.
금속호일에는 배리어층이 추가로 형성될 수 있다. 배리어층은 금속호일의 일측면 또는 양측면상에 형성될 수 있다. 배리어층은 산화를 방지하는 것으로, 이러 한 작용을 할 수 있는 금속이면 어떠한 것이던 채용 가능하다. 그러한 예로는 Ni이 있으며, 이 경우 P가 3~15% 정도가 포함될 수도 있다. 배리어층은 도금 또는 증착과 같은 수단에 의해 형성될 수 있다. 도금은 전해도금과 무전해도금 어떠한 것이든 적용 가능하다. 배리어층으로 Ni이 채용되는 경우에 Ni은 열처리과정에서 휘발될 수 있으며, 그 두께는 0.8㎛이상이 바람직하며, 보다 바람직하게는 0.8~4㎛의 두께로 형성되는 것이다.
다음으로 재결정열처리를 행한다. 금속호일 또는 배리어층이 형성된 금속호일의 재결정열처리는 금속호일의 재결정을 위한 것이므로 고온이 아니어도 가능하며, 단시간에도 가능하다. 고온이 아니고 단시간에 행하므로 재결정열처리를 대기분위기에서 행하더라도 금속호일의 산화에 대한 우려가 없는 것이다.
바람직한 금속호일의 재결정열처리온도는 100~450℃로서, 400~450℃와 같이 다소 높은 온도 영역에서는 단시간에 행하는 것이 바람직하다. 장시간 행하게 되면 산화에 의해 정전용량의 유전특성이 저하된다. 100℃이상~400℃미만의 영역에서는 시간을 제한하지는 않으나, 400~450℃의 구간에서는 산화의 우려가 높아지므로 5~30분 동안 행하는 것이 바람직하다. 재결정열처리온도가 너무 낮거나 시간이 충분하지 않으면 재결정이 일어나지 않으며, 재결정 열처리온도가 너무 높거나 400~450℃와 같은 온도에서 열처리시간이 30분을 초과하면 산화의 우려가 있다. 400℃미만의 저온에서는 다소 시간이 길어져도 산화의 우려는 적다.
본 발명의 재결정열처리에서 분위기는 특별히 제어하지 않으며, 대기분위기에서 행해도 무방하다. 재결정열처리가 저온 또는 400~450℃의 구간에서는 단시간에 행하므로, 산화의 우려가 없기 때문이다. 비산화분위기 보다 대기분위기는 공정상 관리가 용이하다.
재결정열처리한 다음에, 금속호일 또는 배리어층이 형성된 금속호일의 상부에는 유전체층을 형성한다. 유전체층의 형성은 졸-겔, 스핀코팅, 또는 증착방법이 적용될 수 있다. 증착은 PVD, ALD, CVD법이 있다. 유전체층은 10~1000nm의 두께로 형성하는 것이 바람직하다. 유전체는 박막 캐패시터에서 사용하는 통상의 유전체이면 적용 가능하며, 바람직하게는 강유전체이다. 강유전체로는 PZT [Pb(Zr, Ti)O3], 또는 PLZT [(Pb, La)(Zr, Ti)O3], BTO(BaTiO3) 등이 있다.
유전체층을 형성한 다음에 열처리한다. 열처리는 유전체층의 결정화를 위한 온도에서 행하는 것이다.
결정화된 유전체박막의 상부에는 상부전극을 형성한다. 상부전극은 박막 캐패시터에 적용되는 금속들이면 가능하며, 그 예로는 Pt, Au, Ag, Cu, Ni, Pd 등이 있다. 상부 전극막의 형성은 증착 또는 도금 또는 이들을 병행하여 사용될 수 있다. 증착은 PVD, CVD 등이 가능하며, 도금은 무전해 도금 또는 전해 도금 등이 적용될 수 있다. 상부 전극막의 두께는 0.1~100㎛가 바람직하다.
본 발명에 따라 제조되는 박막 캐패시터는 인쇄회로기판에 내장되기에 적합하다. 본 발명의 박막캐패시터는 하나 이상의 라미네이트층에 적층될 수 있다. 예를 들면 CCL(Copper Clad Laminate)과 같이 자재의 상부에 폴리머 기재를 적층하고, 이 폴리머의 기재상에 박막 캐패시터를 적층하여 압착하여 인쇄회로기판을 제조할 수 있다. 본 발명에 따라 제조된 박막 캐패시터는 통상의 인쇄회로기판의 제조공정에 따라 인쇄회로기판에 내장될 수 있는 것이다.
이하, 본 발명을 실시예를 통하여 보다 구체적으로 설명한다.
[실시예]
Cu호일의 상부에 Ni(P를 8~12%함유)을 무전해 도금에 의해 4㎛의 두께로 형성하였다. Ni도금된 Cu호일을 300℃에서 10분간 대기분위기에서 열처리하여 재결정화시켰다. 재결정화처리한 다음 Ni의 상부에 PZT의 강유전체 졸을 3000rpm으로 20초간 스핀코팅하여 유전체층을 형성하였다. 이어 450℃에서 10분간 열처리한 후 질소분위기에서 550℃, 30분간 유지하여 결정화시켰다. 질소분위기하에서 열처리시 승온속도는 분당 2℃, 질소가스 유입량은 5리터로 하였다. 열처리된 유전체층의 상부에 DC 스퍼터를 이용하여 Au를 증착하였다. 이를 상부전극으로 하여 전기적특성을 측정하였다. 전기적특성은 도 1에 나타내었다.
도 1(a)에 나타난 바와 같이, 금속재결정층이 없는 종래예의 경우 낮은 누설전류특성을 보이지만 전압이 증가함에 따라 누설전류의 증가가 커졌다. 또한, 6~8V의 전압사이에서 절연파괴현상을 나타냄을 확인하였다. 이런 브레이크 다운은 유전체가 더 이상 유전체로서의 역할을 할 수 없음을 의미한다. 반면, 본 발명에 따라 재결정열처리한 경우에는 10V까지 BDV의 특성을 나타내지 않았다.
도 1(b)에는 주파수에 따른 정전용량밀도 특성이 나타나 있다. 본 발명에 따라 재결정 열처리한 경우에는, 재결정 열처리하지 않는 종래예에 비해 정전용량 특성이 개선되는 것을 확인할 수 있다.
[실시예 2]
Cu호일의 상부에 Ni(P를 8~12%함유)을 무전해 도금에 의해 4㎛의 두께로 형성하였다. Ni도금된 Cu호일을 대기분위기에서 도 2의 조건으로 열처리하여 재결정화시켰다.
재결정화처리한 다음 Ni의 상부에 PZT의 강유전체 졸을 3000rpm으로 20초간 스핀코팅하여 유전체층을 형성하였다. 이어 450℃에서 10분간 열처리한 후 질소분위기에서 550℃, 30분간 유지하여 결정화시켰다. 질소분위기하에서 열처리시 승온속도는 분당 2℃, 질소가스 유입량은 5리터로 하였다. 열처리된 유전체층의 상부에 DC 스퍼터리를 이용하여 Au를 증착하였다. 이를 상부전극으로 하여 전기적특성을 측정하였다. 전기적특성은 도 2에 나타내었다.
도 2에 나타난 바와 같이, 300℃에서 10분간 열처리한 경우가 정전용량 특성이 가장 우수하였다. 400℃에서 60분간 열처리한 경우는 누설전류의 특성은 좋으나 정전용량의 특성이 좋지 않았다.
본 발명에서 상기 실시형태는 하나의 예시로서, 본 발명이 여기에 한정되는 것은 아니다. 본 발명의 특허청구범위에 기재된 기술적 사상과 실질적으로 동일한 구성을 갖고 동일한 작용효과를 이루는 것은 어떠한 것이어도 본 발명의 기술적 범위에 포함된다. 예를 들어, 본 발명의 실시예에서는 유전체로서 PZT를 사용하고 있지만, 이외에도 내장형 캐패시터에서 사용되는 강유전체는 적용 가능하다.
상술한 바와 같이, 본 발명에 따르면 금속호일의 산화를 방지하면서 재결정열처리를 행하기 때문에 유전체층의 고온열처리가 가능하게 되고 이에 따라 박막 캐패시터의 전기적특성 및 제품의 신뢰성을 개선할 수 있다.

Claims (13)

  1. 금속호일을 재결정 열처리하는 단계,
    상기 재결정 열처리한 금속호일의 상부에 유전체층을 형성하는 단계,
    상기 금속호일과 유전체층을 열처리하는 단계,
    상기 열처리한 유전체층의 상부에 상부전극을 형성하는 단계를 포함하여 이루어지는 박막 캐패시터의 제조방법.
  2. 제 1항에 있어서, 상기 재결정열처리는 100℃이상~400℃미만의 온도에서 행하는 것을 특징으로 하는 박막 캐패시터의 제조방법.
  3. 제 1항에 있어서, 상기 재결정열처리는 100~450℃의 온도에서 5~30분동안 행하는 것을 특징으로 하는 박막 캐패시터의 제조방법.
  4. 금속호일을 100~450℃의 온도에서 5~30분 동안 재결정 열처리하는 단계,
    상기 재결정 열처리한 금속호일의 상부에 유전체층을 형성하는 단계,
    상기 금속호일과 유전체층을 열처리하는 단계,
    상기 열처리한 유전체층의 상부에 상부전극을 형성하는 단계를 포함하여 이루어지는 박막 캐패시터의 제조방법.
  5. 제 1항 또는 제 4항에 있어서, 상기 재결정열처리는 대기분위기에서 행하는 것을 특징으로 하는 박막 캐패시터의 제조방법.
  6. 제 1항 또는 제 4항에 있어서, 상기 금속호일은 Cu 또는 Cu합금에서 선택된 1종임을 특징으로 하는 박막캐패시터의 제조방법.
  7. 제 1항 또는 제 4항에 있어서, 상기 재결정 열처리전 상기 금속호일의 상부에 배리어층이 추가로 형성되는 것을 특징으로 하는 박막 캐패시터의 제조방법.
  8. 제 7항에 있어서, 상기 배리어층은 Ni임을 특징으로 하는 박막 캐패시터의 제조방법.
  9. 제 8항에 있어서, Ni의 배리어층은 0.8~4㎛임을 특징으로 하는 박막 캐패시터의 제조방법.
  10. 제 1항에 있어서, 상기 유전체층은 PZT, PLZT에서 선택된 1종임을 특징으로 하는 박막캐패시터의 제조방법.
  11. 제 1항에 있어서, 상기 상부전극은 Cu, Ni, Au, Ag, Pt, Pd의 그룹에서 선택된 1종임을 특징으로 하는 박막 캐패시터의 제조방법.
  12. 제 1항 또는 제 4항의 방법으로 제조된 박막 캐패시터.
  13. 폴리머의 기재상에 청구항 12의 박막 캐패시터가 적층되는 것을 포함하여 이루어지는 박막 캐패시터 내장형 인쇄회로기판.
KR1020050095957A 2005-10-12 2005-10-12 박막 캐패시터의 제조방법과 박막 캐패시터 내장형인쇄회로기판 KR100691370B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020050095957A KR100691370B1 (ko) 2005-10-12 2005-10-12 박막 캐패시터의 제조방법과 박막 캐패시터 내장형인쇄회로기판
TW095136508A TW200731306A (en) 2005-10-12 2006-10-02 Method of manufacturing thin film capacitor and printed circuit board having thin film capacitor embedded therein
US11/541,676 US20070081297A1 (en) 2005-10-12 2006-10-03 Method of manufacturing thin film capacitor and printed circuit board having thin film capacitor embedded therein
JP2006277769A JP2007110127A (ja) 2005-10-12 2006-10-11 薄膜キャパシタの製造方法、それにより製造される薄膜キャパシタおよびこれを有する薄膜キャパシタ内蔵型印刷回路基板
CN2006101400454A CN1949421B (zh) 2005-10-12 2006-10-11 薄膜电容器的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050095957A KR100691370B1 (ko) 2005-10-12 2005-10-12 박막 캐패시터의 제조방법과 박막 캐패시터 내장형인쇄회로기판

Publications (1)

Publication Number Publication Date
KR100691370B1 true KR100691370B1 (ko) 2007-03-12

Family

ID=37910894

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050095957A KR100691370B1 (ko) 2005-10-12 2005-10-12 박막 캐패시터의 제조방법과 박막 캐패시터 내장형인쇄회로기판

Country Status (5)

Country Link
US (1) US20070081297A1 (ko)
JP (1) JP2007110127A (ko)
KR (1) KR100691370B1 (ko)
CN (1) CN1949421B (ko)
TW (1) TW200731306A (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100024181A1 (en) * 2008-07-31 2010-02-04 E. I. Dupont De Nemours And Company Processes for forming barium titanate capacitors on microstructurally stable metal foil substrates
CN102129910B (zh) * 2010-12-24 2012-12-05 珠海格力新元电子有限公司 一种降低薄膜电容器噪音的工艺方法
CN102354600B (zh) * 2011-07-01 2013-05-29 上海上电电容器有限公司 高比能脉冲电容器元件热定型工艺
CN103173704B (zh) * 2013-03-01 2015-04-01 溧阳华晶电子材料有限公司 一种薄膜电容器用复合基板的制造方法
CN108520825A (zh) * 2018-04-02 2018-09-11 华中科技大学 一种用于井下特种电源的高温脉冲电容器及其制造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000041957A (ko) * 1998-12-24 2000-07-15 윤종용 반도체 디램 셀 캐패시터의 제조 방법
KR20010087297A (ko) * 2000-03-01 2001-09-15 추후제출 스토리지 커패시터의 제조방법 및 이 방법으로 제조된스토리지 커패시터를 이용하여 제조된 반도체 구성요소

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4189331A (en) * 1978-06-22 1980-02-19 Canada Wire And Cable Limited Oxidation resistant barrier coated copper based substrate and method for producing the same
US5079069A (en) * 1989-08-23 1992-01-07 Zycon Corporation Capacitor laminate for use in capacitive printed circuit boards and methods of manufacture
US5800575A (en) * 1992-04-06 1998-09-01 Zycon Corporation In situ method of forming a bypass capacitor element internally within a capacitive PCB
US5261153A (en) * 1992-04-06 1993-11-16 Zycon Corporation In situ method for forming a capacitive PCB
US6679951B2 (en) * 2000-05-15 2004-01-20 Asm Intenational N.V. Metal anneal with oxidation prevention
US6649930B2 (en) * 2000-06-27 2003-11-18 Energenius, Inc. Thin film composite containing a nickel-coated copper substrate and energy storage device containing the same
US6541137B1 (en) * 2000-07-31 2003-04-01 Motorola, Inc. Multi-layer conductor-dielectric oxide structure
US6936301B2 (en) * 2002-05-06 2005-08-30 North Carolina State University Methods of controlling oxygen partial pressure during annealing of a perovskite dielectric layer
US7029971B2 (en) * 2003-07-17 2006-04-18 E. I. Du Pont De Nemours And Company Thin film dielectrics for capacitors and methods of making thereof
US7541265B2 (en) * 2005-01-10 2009-06-02 Endicott Interconnect Technologies, Inc. Capacitor material for use in circuitized substrates, circuitized substrate utilizing same, method of making said circuitized substrate, and information handling system utilizing said circuitized substrate

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000041957A (ko) * 1998-12-24 2000-07-15 윤종용 반도체 디램 셀 캐패시터의 제조 방법
KR20010087297A (ko) * 2000-03-01 2001-09-15 추후제출 스토리지 커패시터의 제조방법 및 이 방법으로 제조된스토리지 커패시터를 이용하여 제조된 반도체 구성요소

Also Published As

Publication number Publication date
CN1949421A (zh) 2007-04-18
CN1949421B (zh) 2010-12-01
JP2007110127A (ja) 2007-04-26
US20070081297A1 (en) 2007-04-12
TW200731306A (en) 2007-08-16

Similar Documents

Publication Publication Date Title
JP4522774B2 (ja) コンデンサ用薄膜誘電体およびその製造方法
US7572518B2 (en) Articles comprising manganese doped barium titanate thin film compositions
US11715593B2 (en) Multi-layer ceramic capacitor
US20140022694A1 (en) Method for manufacturing high performance multilayer ceramic capacitors
US7795663B2 (en) Acceptor doped barium titanate based thin film capacitors on metal foils and methods of making thereof
EP1793416B1 (en) Capacitor and method for manufacturing the same
KR100691370B1 (ko) 박막 캐패시터의 제조방법과 박막 캐패시터 내장형인쇄회로기판
JP5267251B2 (ja) 薄膜コンデンサ、及び薄膜コンデンサの製造方法
KR100967056B1 (ko) 박막 캐패시터 및 박막 캐패시터 내장형 인쇄회로기판
JP2023090965A (ja) 積層セラミック電子部品及びその製造方法
KR100735396B1 (ko) 박막 캐패시터, 박막 캐패시터 내장형 인쇄회로기판 및 그제조방법
US20060099803A1 (en) Thin film capacitor
KR100898974B1 (ko) 박막 커패시터, 적층구조물 및 그 제조방법
JP2007329189A (ja) 薄膜コンデンサ及びその製造方法
JP4604939B2 (ja) 誘電体薄膜、薄膜誘電体素子およびその製造方法
US11462339B2 (en) Dielectric film, dielectric element, and electronic circuit board
KR100714625B1 (ko) 박막 캐패시터 내장형 인쇄회로기판의 제조방법
JP2008153623A (ja) 厚膜上部電極を使用して金属箔上に薄膜コンデンサを作製する方法
KR20060076702A (ko) 구리 호일 상의 바륨 티타네이트의 산소 도핑된 소성법
KR100665290B1 (ko) 박막 커패시터 내장형 인쇄회로기판의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120116

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20130111

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee