KR20060076702A - 구리 호일 상의 바륨 티타네이트의 산소 도핑된 소성법 - Google Patents

구리 호일 상의 바륨 티타네이트의 산소 도핑된 소성법 Download PDF

Info

Publication number
KR20060076702A
KR20060076702A KR1020050130331A KR20050130331A KR20060076702A KR 20060076702 A KR20060076702 A KR 20060076702A KR 1020050130331 A KR1020050130331 A KR 1020050130331A KR 20050130331 A KR20050130331 A KR 20050130331A KR 20060076702 A KR20060076702 A KR 20060076702A
Authority
KR
South Korea
Prior art keywords
dielectric layer
firing
zone
forming
copper
Prior art date
Application number
KR1020050130331A
Other languages
English (en)
Inventor
윌리엄 제이. 볼랜드
Original Assignee
이 아이 듀폰 디 네모아 앤드 캄파니
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이 아이 듀폰 디 네모아 앤드 캄파니 filed Critical 이 아이 듀폰 디 네모아 앤드 캄파니
Publication of KR20060076702A publication Critical patent/KR20060076702A/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • H01G4/1209Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • H01G4/1227Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates based on alkaline earth titanates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/16Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/162Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/09Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092Dispersed materials, e.g. conductive pastes or inks
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0137Materials
    • H05K2201/017Glass ceramic coating, e.g. formed on inorganic substrate
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0335Layered conductors or foils
    • H05K2201/0355Metal foils
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09763Printed component having superposed conductors, but integrated in one circuit layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1126Firing, i.e. heating a powder or paste above the melting temperature of at least one of its constituents
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1283After-treatment of the printed patterns, e.g. sintering or curing methods
    • H05K3/1291Firing or sintering at relative high temperatures for patterns on inorganic boards, e.g. co-firing of circuits on green ceramic sheets
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/24Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24917Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Inorganic Chemistry (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

본 발명은, 금속 호일을 제공하는 단계, 금속 호일 상에 제1 유전체층을 형성하는 단계, 제1 유전체층의 적어도 일부 위에 도전체층을 형성하는 단계, 조절된 분위기의 산소 함량을 조절하는 단계, 및 상기 조절된 분위기 하에 소성 영역 내에서 제1 유전체층 및 도전체층을 소성하는 단계를 포함하는 내장형 축전기 및 인쇄 배선 기판을 제조하는 방법에 관한 것이다.
내장형 축전기, 인쇄 배선 기판, 산소 도핑된 소성, 구리 호일, 바륨 티타네이트

Description

구리 호일 상의 바륨 티타네이트의 산소 도핑된 소성법{OXYGEN DOPED FIRING OF BARIUM TITANATE ON COPPER FOIL}
도 1a 내지 1d는 금속 호일 디자인 상의 단층 축전기의 제조 방법을 예시하는 일련의 정면도.
도 2는 다양한 온도 및 산소 분압에서의 금속 및 이의 산화물의 상 안정성 도표.
도 3은 산소 분압의 함수로서 예측된 900 ℃에서 소성된 순 바륨 티타네이트에 대한 평형 산소결핍 결함 농도 (Vo)의 계산된 그래프.
<도면의 주요 부분에 대한 부호의 설명>
110 : 금속 호일 112 : 언더프린트
120 : 제1 유전체층 125 : 제2 유전체층
128 : 단일 유전체 130 : 도전체층
132 : 상부 전극
본 발명의 기술 분야는 일반적으로 축전기이다. 보다 구체적으로는, 본 발 명의 기술 분야는 인쇄 회로 기판에 내장된 축전기, 및 보다 더 구체적으로는 구리 호일 상에 형성된 후막 축전기로부터 제조되는 내장형 축전기를 포함한다.
인쇄 회로 기판 (PCB) 또는 인쇄 배선 기판 (PWB)의 내장형 축전기의 사용은 회로 크기를 감소시키고 회로 성능을 개선시킨다. 축전기는 전형적으로 적재되고 상호연결 회로에 의해 연결된 패널에 내장되며, 상기 패널의 적재물이 인쇄 회로 기판을 형성한다. 적재된 패널은 일반적으로 "내부층 패널"이라 한다.
축전기 및 다른 수동 회로 부품을 호일 상 소성(fired-on-foil) 기술에 의해 형성된 인쇄 회로 기판에 내장할 수 있다. 금속성 호일 기판 상에 후막 축전기 재료층을 침착시키고, 상기 후막 축전기 재료층 상에 상부 전극 재료를 침착시키고, 후막 소성 조건 하에 소성시킴으로써, 1개 이상의 "별도로 호일 상 소성"된 축전기를 제조한다. 소성 후 적층 및 에칭 단계를 수행한다. 생성된 물품은 내장형 축전기를 함유하는 다층 인쇄 배선 기판을 형성하기 위해 다른 층들과 함께 적층될 수 있다.
내장형 축전기는 허용가능한 파괴 전압, 명시된 온도 범위 내에서의 전기용량 안정도, 저 유전 손실, 고 절연 저항, 및 인쇄 회로 기판 제조 기술에 대한 순응도와 같은 조건을 필요로 한다.
후막 소성 조건은 일반적으로 후막 축전기의 소성 동안 노(furnace) 내의 조건과 관련된다. 이러한 조건에는 소성 최고 온도, 최고 온도에서의 시간, 가열 및 냉각 속도, 및 노 내에 함유된 분위기의 유형이 포함된다. 전형적인 구리 후막 소성 조건으로는 약 900 ℃의 최고 온도, 약 10 분의 최고 온도에서의 시간, 및 분당 약 50 ℃의 가열 및 냉각 속도가 있다. 구리가 산화되는 것을 방지하기 위해 질소로 구성된 분위기가 노 내로 계속하여 유입되도록 설계한다. 질소를 노 내로 흘려보내어 소성되는 부분이 노를 통과할 때 이들이 계속하여 신선한 질소에 노출되도록 한다. 이는 질소를 상기 노의 다양한 부분 내로 공급하여 질소 가스 흐름이 노 벨트 방향과 반대가 되도록 함으로써 수행한다. 일반적으로 질소는 액체 질소 공급원으로부터 공급되고, 전형적으로 100만 당 1 부 (ppm) 미만의 산소 함유량을 갖는다.
후막 축전기 재료에는 고 유전 상수 (K)의 기능상(phase), 유리 및(또는) 도핑제가 포함될 수 있고, 소성 이후 고 유전 상수를 가져야 한다. 고 유전 상수 기능상은 유전 상수가 1000 초과하는 물질로 정의될 수 있다. 이러한 물질로는 화학식 AB03의 페로브스카이트, 예컨대 결정성 바륨 티타네이트 (BT), 납 지르코네이트 티타네이트 (PZT), 납 란타늄 지르코네이트 티타네이트 (PLZT), 납 마그네슘 니오베이트 (PMN), 및 바륨 스트론튬 티타네이트 (BST)가 있다.
그러나 상기 물질들은 노 분위기 상태와 관련하여 안정성의 정도가 다양하다. 노 내의 분위기가 고온에서 지나치게 환원되면, 일부 환원 형태에 의해 손상될 것이다. 예를 들어, 바륨 티타네이트는 결정 격자로부터 산소가 손실되어 산소 결핍이 일어나고, 이로써 축전기 내에서의 절연 저항이 낮아진다.
따라서 구리 호일을 산화시키지 않으면서 유전체에서 환원 전위를 유의하게 감소시키는 방법이 필요하다.
한 실시양태에서, 본원 발명의 방법은 절연 저항이 높은 축전기의 제조 방법은 금속 호일을 제공하는 단계, 금속 호일 상에 유전체를 형성하는 단계, 유전체의 일부에 제1 전극을 형성하는 단계, 및 산소가 도핑된 질소 분위기 내에서 상기 성분들을 소성시키는 단계를 포함한다.
상기 방법에 따라 제조된 축전기는 상대적으로 높은 절연 저항을 가지며, 내부층 패널에 내장될 수 있으며, 이어서 인쇄 배선 기판 내로 삽입될 수 있다. 생성된 축전기는 다른 바람직한 특성과 함께 높은 절연 저항을 갖는다.
당업자들은 하기 상세한 설명을 읽으면서 상기 기재된 이점 및 본원에 기재된 다양한 추가 실시양태 및 양상의 기타 이점을 이해하게 될 것이다.
상세한 설명은 첨부된 도면을 참조로 한다.
통상적인 방법에 따라, 도면의 다양한 부분들은 반드시 일정한 비율로 도시할 필요는 없다. 다양한 부분들의 크기가 개시된 다양한 실시양태들을 보다 명확하게 도시하기 위해서 확대 또는 감소될 수 있다.
구리 호일 상에서 후막 축전기의 절연 저항을 개선시키는 방법을 개시한다.
본원의 교시에 따라 제조된 축전기는 1 GΩ 초과하는 절연 저항을 가지면서 상대적으로 높은 유전 상수 및 상대적으로 낮은 손실 계수(dissipation factor)와 같은 다른 바람직한 특성도 가질 수 있다.
도 1a 내지 1d는 금속 호일 디자인 상에 단층 축전기를 제조하는 방법을 도 시한다. 설명을 위해서, 축전기 2개만 단면도로 나타낸다. 그러나, 1개, 2개, 3개, 또는 그이상의 축전기가 본원에 기재된 방법에 의해 호일 상에 형성될 수 있다. 하기 기재된 설명은 간략화를 위해 예시된 축전기 중 단지 하나의 형성에 대해서만 소개한다.
도 1a에서, 금속 호일 (110)을 제공한다. 금속 호일 (110)은 산업상 일반적으로 가능한 유형, 예를 들면, 구리, 구리-인바-구리, 인바, 니켈, 니켈-코팅된 구리, 또는 후막 페이스트의 소성 온도를 초과하는 융점을 갖는 다른 금속 및 합금일 수 있다. 적합한 호일에는 주로 구리로 구성된 호일, 예컨대 역처리된 구리 호일, 이중처리된 구리 호일, 및 다층 인쇄 회로 기판 산업에서 통상적으로 사용되는 기타 구리 호일이 포함된다. 금속 호일 (110)의 두께는 예를 들면, 약 1 내지 100 ㎛의 범위 내일 수 있다. 다른 두께 범위로는 3 내지 75 ㎛, 보다 구체적으로는 12 내지 36 ㎛가 있다. 상기 두께 범위는 약 1/3 온스 내지 1 온스의 구리 호일에 상응한다.
호일 (110)은 호일 (110)에 언더프린트 (112)를 도포함으로써 전처리될 수 있다. 도 1a에서 언더프린트 (112)는 표면 코팅으로서 나타나며, 호일 (110)의 성분측 표면에 도포되는 상대적으로 박층일 수 있다. 언더프린트 (112)는 금속 호일 (110)에 잘 접착되고 이어서 상기 언더프린트 (112) 상에 적층되는 층들에 잘 부착되는 것으로 선택된다. 언더프린트 (112)는 예를 들어, 호일 (110)의 융점보다 낮은 온도에서 소성되는 호일 (110)에 도포되는 페이스트로부터 제조될 수 있다. 언더프린트 페이스트는 호일 (110)의 전체 표면 상에 개방 코팅으로서 인쇄될 수 있 거나, 또는 호일(110)의 선택된 영역 상에 인쇄될 수 있다. 일반적으로 언더프린트 페이스트를 호일 (110) 전체에 인쇄하는 것보다 호일 (110)의 선택 영역 상에 인쇄하는 것이 보다 경제적이다. 그러나, 산소 도핑된 소성을 구리 호일 (110)과 함께 사용하는 경우에는 호일 (110)의 전체 표면을 코팅하는 것이 바람직할 수 있는데, 이는 언더프린트 중의 유리 함량이 구리 호일 (110)의 산화 부식을 지연시키기 때문이다.
언더프린트 (112)로서 사용하기에 적합한 페이스트의 한 예는 하기 조성 (하기 양은 질량비임)을 갖는다:
구리 분말 58.4
유리 A 1.7
산화제1구리 분말 5.8
비히클 11.7
텍사놀(TEXANOL; 등록상표) 용매 12.9
계면활성제 0.5
91.0
상기 조성물 중,
유리 A는 조성 Pb5Ge3O11의 납 게르마네이트를 포함하고,
비히클은 에틸 셀룰로오스 N200 11% 및 텍사놀(등록상표) 용매 89%를 포함하고,
계면활성제는 바리쿼트(VARIQUAT; 등록상표) CC-9 NS 계면활성제를 포함하며,
텍사놀(등록상표)은 이스트만 케미칼 컴파니(Eastman Chemical Co.)로부터, 바리쿼트(등록상표) CC-9 NS는 아쉬랜드 인크(Ashland Inc.)로부터 입수가능하다.
유전체를 호일 (110) 상의 언더프린트 (112) 위에 침착시켜 제1 유전체층 (120)을 형성한다 (도 1a). 축전기 유전체는 예를 들면, 호일 (110) 상으로 스크린 인쇄된 후막 축전기 페이스트일 수 있다. 이어서 제1 유전체층 (120)을 건조시킨다. 이어서 도 1b에서, 제2 유전체층 (125)를 도포하고, 건조시킨다. 별법의 실시양태에서, 축전기 유전체의 단층이 단일 스크린 인쇄 단계로 2개의 층 (120), (125)과 동일한 두께로 침착될 수 있다. 호일 상 소성 실시양태에서 사용하기 위해 개시된 적합한 후막 축전기 재료 중 하나는 하기 조성 (하기 양은 질량비임)을 갖는다:
바륨 티타네이트 분말 68.55
플루오르화리튬 1.0
플루오르화바륨 1.36
플루오르화아연 0.74
유리 A 10.25
유리 B 1.0
유리 C 1.0
비히클 5.9
텍사놀(등록상표) 용매 8.7
산화제 1.0
인산 습윤제 0.5
100.00
상기 조성물 중,
유리 A는 조성 Pb5Ge3O11의 납 게르마네이트를 포함하고,
유리 B는 Pb4BaGe1 .5Si1 .5O11을 포함하고,
유리 C는 Pb5GeSiTi011을 포함하고,
비히클은 에틸 셀룰로오스 N200 11% 및 텍사놀(등록상표) 용매 89%를 포함하고,
산화제는 질산바륨 분말 84% 및 비히클 16%를 포함한다.
도 1c에서, 도전체층 (130)을 제2 유전체층 (125) 상에 형성하고, 건조시킨다. 도전체층 (130)은 예를 들면, 제2 유전체층 (125) 상에 후막 금속 페이스트를 스크린 인쇄함으로써 형성할 수 있다. 또한 언더프린트 (112)를 형성하기 위해 사용된 페이스트가 도전체층 (130)을 형성하는데 적합하다. 이 실시양태를 위해 일반적으로, 상부 평면도 (여기에 나타내지 않음)로 본다면, 제1 및 제2 유전체층 (120, 125)의 표면적이 도전체층 (130)의 면적보다 크다.
이어서 제1 유전체층 (120), 제2 유전체층 (125), 및 도전체층 (130)을 동시 소성시켜서 상기 생성된 구조물을 함께 소결시킨다.
소성 후 구조물 단면이 도 1d에 정면도로 보여진다. 유전체층 (120)과 (125) 간의 경계는 동시 소성시 효과적으로 제거되므로, 소성으로 유전체층 (120) 및 (125)으로부터 단일 유전체 (128)이 형성된다. 또한 상기 동시 소성 단계로부터 상부 전극 (132)도 생성된다.
도 2는 문헌 ["Electronic Ceramics", R. Buchanan, Ed., Chap. 8, Marcel Dekker, New York, 1990]으로부터 발췌한 다양한 온도 및 산소 분압 (PO2)에서의 다양한 산화물의 상 안정성 도표이다. 도표로부터, 주어진 온도에서 임의 산화물 또는 금속이 안정하게 잔류하도록 하는 적절한 분위기를 결정할 수 있다. 예를 들면, 도표에 의하면, 900 ℃ 및 10-8 atm의 산소 분압에서 구리는 그의 산화물과 평형을 이루는 것으로 예측된다. 대부분 후막 조성물은 산화구리를 함유한다. 그러므로 산화구리를 산화구리로 유지하기 위해서, 산소 분압이 10-8 atm 초과하는 분위 기를 선택할 수 있다. 전형적인 순수 액체 질소를 의미하는 경우, 약 10-6 atm의 산소 분압 (약 산소 1 ppm)이 일반적으로 선택된다. 900 ℃에서의 상기 수준의 산소는 처음에는 구리를 약간 산화시키므로 해로운 것처럼 보일 수 있다. 그러나, 이런 분위기에서의 구리의 산화 속도는 매우 느려서, 산소가 100만 당 몇 부로 존재하는 분위기 내에서 900 ℃에서 소성된 구리는 여전히 본질적으로는 산화되지 않은 상태이다. 또한, 구리는 보다 저온에서 심하게 산화되지 않고 훨씬 더 높은 수준의 산소를 견딜 수 있다.
또한, 도 2는 탄소에 대한 안정성 열역학을 도시한다. 탄소는 축전기 재료 비히클 시스템의 성분으로서, 노의 연소완료 영역 내에서 소성의 초기 단계 동안 제거된다. 연소완료 영역 내에서 탄소가 완벽하게 제거되지 않으면, 900 ℃에서 약 10-18 atm의 산소 분압을 갖는 고도의 환원 국소 분위기가 생성된다. 상기 온도에서 탄소와 직접 접촉하거나 그의 국소 분위기 내에 있게 되면, 바륨 티타네이트는 부분적으로 환원되고, 산화구리 및 산화납과 같은 산화물은 신속하게 금속으로 환원된다. 이러한 반응으로 절연 저항이 많이 낮아지거나 유전체에 단락이 발생한다. 그러므로, 연소완료 영역 내로의 질소 흐름 중의 산소의 총 수준이 비히클 시스템의 유기 성분들을 완전히 산화시키고 제거하기에 충분한 것이 중요하다. 상기 양을 기판 상에 침착된 페이스트의 양 및 노를 통한 부품들의 처리량으로부터 계산할 수 있다.
예를 들어, 기판 상에 침착된, 에틸 셀룰로오스 약 1 중량%를 함유하는 습윤 페이스트 총 3 그램의 경우, 질소 유속은 연소완료 영역 내로 1 시간 당 1100 입방 피트이고, 산소 약 20 ppm이면 충분하다.
도 3은 산소 분압의 함수로서 예측된 900 ℃에서 소성된 순 바륨 티타네이트에 대한 평형 산소결핍 결함 농도 (Vo)의 추정 그래프이다. 문헌 ["Defect Chemistry of Metal Oxide", D.M. Smyth, Chap. 14, Oxford University Press, 2000]에 개시된 산소결핍 농도의 실험적인 활성 에너지 데이타로부터 상기 그래프를 유도한다. 도 3에 따르면, 10-6 atm의 산소 분압 하의 900 ℃에서 바륨 티타네이트를 소성시키면, 약 8-10 ppm의 결함 밀도가 생성된다 (도 3의 "A" 지점 참조). 이러한 결함 밀도는 약간 낮아졌으나 허용가능한 절연 저항을 생성한다.
그러나, 비히클 시스템의 유기 성분이 완벽하게 제거되지 않는다면, 상기 기재한 바와 같이 약 10-18 atm의 국소 산소 분압이 900 ℃에서 형성된다. 이러한 경우에, 상기 분위기 근처의 바륨 티타네이트는 약 600 ppm의 결함 밀도 (도 3의 "B" 지점 참조)를 생성하여, 보다 낮고 바람직하지 않는 절연 저항을 생성한다. 연소완료 과정 동안 탄소를 제거하는 것은 양호한 절연 저항을 갖는 소성된 바륨 티타네이트를 제조하기 위해 필요하다.
그러므로, 구리 호일 상의 바륨 티타네이트 기재 유전체로 제조한 축전기의 최적 소성 방법은 산소 도핑된 연소완료 영역을 사용하여, 구리 호일을 심하게 산화시키지 않으면서, 비히클 시스템의 유기 성분을 효과적으로 산화시키고 완벽하게 제거하는 단계를 포함한다. 연소완료 영역 내에서 필요한 실질적인 산소 도핑제 수준은 페이스트 침착물의 중량, 처리량, 및 연소완료 영역 내로의 질소 유동에 의존한다. 필요한 산소의 이론치를 결정하기 위한 계산이 가능하다.
실질적으로 산소 수준을 확인하기 위해서, 부품들이 완전 적재된 상태로 노를 통과할 때 임의 연소완료 영역 내 산소 수준이 1 ppm 미만으로 절대 떨어지지 않도록 산소 도핑제 수준을 연소완료 영역 내에서 조절할 수 있다. 이로써 확실하게 이 시간대 동안 비히클 시스템으로부터의 모든 유기 물질이 본질적으로 제거된다. 소성 영역이 저 산소 함량을 갖도록 조절하여, 바륨 티타네이트가 심하게 환원되지 않으면서 구리가 저 산화 상태를 유지하도록 한다. 또한 냉각 영역의 산소 수준을 증가시켜 냉각 시 바륨 티타네이트에 대해 상대적으로 산화 조건이 존재하도록 할 수 있으되, 온도는 구리 호일이 심하게 산화되지 않도록 충분히 낮춘다.
<실시예 1 내지 11>
도핑되지 않은 소성 및 도핑된 소성 시 절연 저항 (930 ℃에서 1회 소성; 48개의 축전기의 평균; 15초 동안 100V에서 IR 측정함)
실시예 산소 도핑제 수준 (ppm O2) IR (메가옴) 구리 호일 상태
연소완료 영역 소성 영역 냉각 영역
1 0 0 0 22 광택있음
2 0 0 0 557 광택있음
3 24 3 3 1050 광택있음
4 39 3 3 1987 광택있음
5 24 3 12 3875 광택있음
6 24 3 10 2589 광택있음
7 20 3 10 4192 광택있음
8 24 6 6 3435 산화됨
9 39 6 6 264 매우 산화됨
10 24 12 12 2118 산화됨
11 39 12 12 105 매우 산화됨
표 1에서 실시예 1 내지 11은, 최적 소성 영역 산소 수준이 약 3 ppm인 것으로 나타난다. 소성 영역에서 3 ppm이 사용된 모든 경우에, 절연 저항은 1 GΩ 초과한다. 상기 실시예에서, 최적 연소완료 영역 산소는 약 20 ppm 이상이다. 상기 범위는 매우 클 수 있으며 적어도 40 ppm까지 확장될 수 있는 것으로 나타난다. 최적량은 호일 상의 페이스트 침착물의 양 및 노를 통한 처리량에 의존하고, 고침착 및 높은 처리량의 경우 40 ppm 초과할 수 있다. 소성 영역 내에서 저 산소 및 연소완료 영역 내에서 20 내지 29 ppm의 산소와 조합된 경우, 냉각 영역도 유사하게 3 ppm 내지 18 ppm의 적당히 넓은 범위에서 양호한 절연 저항을 갖고 구리의 산화가 적다.
상기 실시양태에서, 후막 페이스트는 세라믹, 유리, 금속 또는 다른 고체의 미분된 입자를 포함할 수 있다. 상기 입자는 약 1 ㎛ 이하의 크기를 가질 수 있고, 분산제 및 유기 용매의 혼합물 중에 용해된 중합체를 포함하는 "유기 비히클" 중에 분산될 수 있다. 전형적으로, 축전기 재료의 후막 유리 성분은 고 K 기능상에 대해 비활성이고, 본질적으로 복합체를 서로 접착성 결합시키고 축전기 복합체를 기판에 결합시킨다. 바람직하게는, 유리를 단지 소량만 사용하여, 고 유전 상수 K의 기능상이 지나치게 희석되지 않도록 한다. 상대적으로 유전 상수가 높은 유리를 사용하는 것이 바람직한데, 이는 희석 효과가 덜 유의하고 복합체의 높은 유전 상수를 유지할 수 있기 때문이다. 조성이 Pb5Ge3O11인 납 게르마네이트 유리는 유전 상수가 약 150인 강유전성 유리이므로 적합하다. 또한 납 게르마네이트를 개질시킨 변형물도 적합하다. 예를 들어, 납을 바륨으로 부분 치환할 수 있고, 게르마늄을 규소, 지르코늄, 및(또는) 티타늄으로 부분 치환할 수 있다.
소성하는 동안, 최고 소성 온도에 도달하기 전에 축전기 재료의 유리 성분은 연화되어 흐르고 합체되어 기능상을 캡슐화하여 소성된 축전기 복합체를 형성한다.
전극층을 형성하기 위해 사용된 페이스트는 구리, 니켈, 은, 은-팔라듐 조성물, 또는 이들 화합물의 혼합물의 분말에 기재할 수 있다. 구리 분말 조성물이 일부 용도에서 바람직할 수 있다.
바람직한 소결 온도는 금속 기판 융점, 전극 융점, 및 유전체 조성물의 화학적 및 물리적 특정에 의해 결정된다. 예를 들어, 상기 실시양태에서 사용하기에 적합한 소결 조건의 하나의 설정은 900 ℃ 초과하는 온도에서 10 분의 체류 시간 및 930 ℃의 최고 온도에서 6 분의 체류 시간을 갖는 질소 소성 과정이다.
상기 발명의 구성은 본 발명을 예시하고 기재하고 있다. 또한, 본원의 교시가 기타 다양한 조합, 변형 및 환경을 사용할 수 있으며, 본 발명이 본원에 나타낸 본 발명의 개념, 상기 교시에 상응하고(하거나) 관련 분야의 기술 또는 지식의 범주 내에서 변화 및 변형될 수 있음이 이해되어야 한다.
상기 기재된 실시양태는 본 발명을 실시하는 알려진 최선의 방법을 설명하고자 의도되는 것이며, 당업자가 본 발명의 구체적인 적용 또는 사용에 의해 요구되는 기타 구현예 및 다양한 변형을 행하여 본 발명을 사용할 수 있다. 따라서, 상세한 설명은 본원에 기재된 특정한 형태에 본 교시의 용도를 한정하고자 하는 것은 아니다. 또한, 첨부되는 특허청구범위가 상세한 설명에 명확하게 한정된 것 뿐만 아니라 별법의 실시양태를 포함하는 것으로 해석된다.
본 발명에 따라 제조된 축전기는 1 GΩ 초과하는 절연 저항을 가지면서 상대적으로 높은 유전 상수 및 상대적으로 낮은 손실 계수와 같은 다른 바람직한 특성도 가질 수 있다.

Claims (20)

  1. 금속 호일을 제공하는 단계,
    금속 호일 상에 제1 유전체층을 형성하는 단계,
    제1 유전체층의 적어도 일부 위에 도전체층을 형성하는 단계,
    조절된 분위기의 산소 함량을 조절하는 단계, 및
    상기 조절된 분위기 하에 소성 영역 내에서 제1 유전체층 및 도전체층을 소성시키는 단계를 포함하는,
    축전기의 제조 방법.
  2. 제1항에 있어서, 상기 조절된 분위기의 산소 함량을 조절하는 단계가,
    소성 영역 내에서 제1 산소 수준을 이루는 단계,
    상기 제1 산소 수준보다 높은 제2 산소 수준 갖는 연소완료 영역을 제공하는 단계, 및
    연소완료 작업을 수행하여 축전기 내에 존재하는 임의 유기 물질을 제거하는 단계를 포함하는 제조 방법.
  3. 제2항에 있어서, 소성 영역 내 제1 산소 수준이 약 3 ppm인 제조 방법.
  4. 제2항에 있어서, 연소완료 영역 내 제2 산소 수준이 20 ppm 이상인 제조 방 법.
  5. 제4항에 있어서, 연소완료 영역 내 제2 산소 수준이 40 ppm 미만인 제조 방법.
  6. 제2항에 있어서, 영역 내 산소 수준이 3 내지 18 ppm의 범위인 냉각 영역을 소성 영역 이후에 제공하는 것을 추가로 포함하는 제조 방법.
  7. 제2항에 있어서,
    소성 영역 이후 냉각 영역을 제공하는 것을 추가로 포함하고,
    소성 영역 내 제1 산소 수준이 약 3 ppm이고,
    연소완료 영역 내 제2 산소 수준이 약 20 내지 40 ppm의 범위이고,
    냉각 영역 내 산소 수준이 약 3 내지 18 ppm의 범위인 제조 방법.
  8. 제1항에 있어서, 제1 유전체층 상에 제2 유전체층을 형성하고, 상기 제2 유전체층 및 제1 유전체층의 적어도 일부 위에 도전체층을 형성하는 것을 추가로 포함하는 제조 방법.
  9. 제8항에 있어서, 제1 유전체층 및 제2 유전체층을 함께 단일 유전체층으로 형성하는 것을 추가로 포함하는 제조 방법.
  10. 제1항에 있어서, 상기 제1 유전체층의 형성 및 상기 도전체층의 형성 이전에, 언더프린트 층을 금속 호일 상에 형성하여 금속 호일 및 제1 유전체층에 접착되도록 하는 것을 추가로 포함하는 제조 방법.
  11. 제10항에 있어서, 언더프린트 층이 유리를 포함하는 것인 제조 방법.
  12. 제10항에 있어서, 언더프린트 층이 납 게르마네이트를 포함하는 것인 제조 방법.
  13. 제10항에 있어서, 언더프린트 층이 구리를 포함하는 것인 제조 방법.
  14. 제10항에 있어서, 언더프린트 층이 금속 분말을 포함하는 것인 제조 방법.
  15. 제10항에 있어서, 금속 호일의 융점보다 낮은 온도에서 언더프린트 층을 소성시키는 것을 추가로 포함하는 제조 방법.
  16. 제1항에 있어서, 상기 금속 호일을 제공하는 단계가 구리, 구리-인바-구리, 인바, 니켈, 및 니켈-코팅된 구리로 이루어진 군으로부터 선택되는 호일을 제공하는 것을 포함하는 제조 방법.
  17. 제1항에 있어서, 상기 제1 유전체층이 바륨을 포함하는 것인 제조 방법.
  18. 제1항에 있어서, 상기 도전체층을 형성하는 단계가 구리, 니켈, 은 및 은-팔라듐으로 이루어진 군으로부터 선택되는 금속을 포함하는 금속 분말을 포함하는 페이스트를 제공하는 것을 포함하는 제조 방법.
  19. 제1항의 방법에 의해 제조된 내장형 축전기.
  20. 제19항의 내장형 축전기를 포함하는 인쇄 배선 기판.
KR1020050130331A 2004-12-28 2005-12-27 구리 호일 상의 바륨 티타네이트의 산소 도핑된 소성법 KR20060076702A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/023815 2004-12-28
US11/023,815 US20060141225A1 (en) 2004-12-28 2004-12-28 Oxygen doped firing of barium titanate on copper foil

Publications (1)

Publication Number Publication Date
KR20060076702A true KR20060076702A (ko) 2006-07-04

Family

ID=36121293

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050130331A KR20060076702A (ko) 2004-12-28 2005-12-27 구리 호일 상의 바륨 티타네이트의 산소 도핑된 소성법

Country Status (6)

Country Link
US (1) US20060141225A1 (ko)
EP (1) EP1677320A1 (ko)
JP (1) JP2006191110A (ko)
KR (1) KR20060076702A (ko)
CN (1) CN1848320A (ko)
TW (1) TWI295475B (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015182114A1 (ja) 2014-05-30 2015-12-03 パナソニックIpマネジメント株式会社 半導体装置、内蔵用キャパシタユニット、半導体実装体と、内蔵用キャパシタユニットの製造方法
WO2016031206A1 (ja) 2014-08-29 2016-03-03 パナソニックIpマネジメント株式会社 半導体装置、実装体、車両

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4190854A (en) * 1978-02-15 1980-02-26 National Semiconductor Corporation Trim structure for integrated capacitors
US4517155A (en) * 1982-05-18 1985-05-14 Union Carbide Corporation Copper base metal termination for multilayer ceramic capacitors
US4528613A (en) * 1984-02-24 1985-07-09 Trw Inc. Ceramic glass material, capacitor made therefrom and method of making the same
US5362534A (en) * 1993-08-23 1994-11-08 Parlex Corporation Multiple layer printed circuit boards and method of manufacture
US5600533A (en) * 1994-06-23 1997-02-04 Murata Manufacturing Co., Ltd. Multilayer ceramic capacitor having an anti-reducing agent
US6631551B1 (en) * 1998-06-26 2003-10-14 Delphi Technologies, Inc. Method of forming integral passive electrical components on organic circuit board substrates
US6420740B1 (en) * 1999-05-24 2002-07-16 Sharp Laboratories Of America, Inc. Lead germanate ferroelectric structure with multi-layered electrode
US6252761B1 (en) * 1999-09-15 2001-06-26 National Semiconductor Corporation Embedded multi-layer ceramic capacitor in a low-temperature con-fired ceramic (LTCC) substrate
US6317023B1 (en) * 1999-10-15 2001-11-13 E. I. Du Pont De Nemours And Company Method to embed passive components
JP3511061B2 (ja) * 1999-11-09 2004-03-29 Tdk株式会社 積層セラミックコンデンサの製造方法
EP1265466A3 (en) * 2001-06-05 2004-07-21 Dai Nippon Printing Co., Ltd. Method for fabrication wiring board provided with passive element and wiring board provided with passive element
JP3785966B2 (ja) * 2001-08-23 2006-06-14 株式会社村田製作所 積層セラミック電子部品の製造方法および積層セラミック電子部品
US6860000B2 (en) * 2002-02-15 2005-03-01 E.I. Du Pont De Nemours And Company Method to embed thick film components
US20040099999A1 (en) * 2002-10-11 2004-05-27 Borland William J. Co-fired capacitor and method for forming ceramic capacitors for use in printed wiring boards
WO2004040604A1 (ja) * 2002-10-30 2004-05-13 Mitsui Mining & Smelting Co.,Ltd. キャパシタ層形成用の誘電体層付銅箔並びにその誘電体層付銅箔を用いたキャパシタ層形成用の銅張積層板及びそのキャパシタ層形成用の誘電体層付銅箔の製造方法
US6910264B2 (en) * 2003-01-03 2005-06-28 Phoenix Precision Technology Corp. Method for making a multilayer circuit board having embedded passive components
US20040175585A1 (en) * 2003-03-05 2004-09-09 Qin Zou Barium strontium titanate containing multilayer structures on metal foils
US7100277B2 (en) * 2004-07-01 2006-09-05 E. I. Du Pont De Nemours And Company Methods of forming printed circuit boards having embedded thick film capacitors

Also Published As

Publication number Publication date
TW200629311A (en) 2006-08-16
JP2006191110A (ja) 2006-07-20
TWI295475B (en) 2008-04-01
EP1677320A1 (en) 2006-07-05
CN1848320A (zh) 2006-10-18
US20060141225A1 (en) 2006-06-29

Similar Documents

Publication Publication Date Title
EP0615262B1 (en) Non-reducing dielectric ceramic composition
KR100465140B1 (ko) 적층 콘덴서
US7072167B2 (en) Co-fired ceramic capacitor and method for forming ceramic capacitors for use in printed wiring boards
KR100668562B1 (ko) 커패시터용 박막 유전체 및 그의 제조 방법
KR100949254B1 (ko) 망간 도핑된 바륨 티타네이트 박막 조성물, 커패시터, 및그의 제조 방법
JP3874041B2 (ja) Cr複合電子部品とその製造方法
EP1667206A1 (en) Thick-film capacitors and methods of making them
KR100888132B1 (ko) 세라믹 상호접속 기판 상의 후막 커패시터
WO2001033589A1 (fr) Composant electronique ceramique multicouche
KR100803499B1 (ko) 후막 유전성 및 전도성 조성물
KR100691370B1 (ko) 박막 캐패시터의 제조방법과 박막 캐패시터 내장형인쇄회로기판
KR20060076702A (ko) 구리 호일 상의 바륨 티타네이트의 산소 도핑된 소성법
US7688569B2 (en) Thick-film dielectric and conductive compositions
JP2006510233A (ja) 低インダクタンス埋め込みキャパシタを有するプリント配線板およびその製造方法
US7818855B2 (en) Method of making thin-film capacitors on metal foil using thick top electrodes
JP2008166470A (ja) 電子部品及びその製造方法
US20050204864A1 (en) Thick-film dielectric and conductive compositions
JP2006093484A (ja) コンデンサ内蔵ガラスセラミック多層配線基板
JP2004289089A (ja) 積層セラミック電子部品の製造方法
JP3070238B2 (ja) 積層型セラミック素子の製造方法
JPH0198294A (ja) セラミック配線基板の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B601 Maintenance of original decision after re-examination before a trial
E801 Decision on dismissal of amendment
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20071207

Effective date: 20080828