JP2006191110A - 銅箔上のチタン酸バリウムの酸素ドープされた焼成 - Google Patents

銅箔上のチタン酸バリウムの酸素ドープされた焼成 Download PDF

Info

Publication number
JP2006191110A
JP2006191110A JP2005379769A JP2005379769A JP2006191110A JP 2006191110 A JP2006191110 A JP 2006191110A JP 2005379769 A JP2005379769 A JP 2005379769A JP 2005379769 A JP2005379769 A JP 2005379769A JP 2006191110 A JP2006191110 A JP 2006191110A
Authority
JP
Japan
Prior art keywords
dielectric layer
firing
layer
copper
ppm
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005379769A
Other languages
English (en)
Inventor
William J Borland
ウィリアム ジェイ.ボーランド
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
EIDP Inc
Original Assignee
EI Du Pont de Nemours and Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by EI Du Pont de Nemours and Co filed Critical EI Du Pont de Nemours and Co
Publication of JP2006191110A publication Critical patent/JP2006191110A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • H01G4/1209Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • H01G4/1227Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates based on alkaline earth titanates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/16Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/162Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/09Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092Dispersed materials, e.g. conductive pastes or inks
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0137Materials
    • H05K2201/017Glass ceramic coating, e.g. formed on inorganic substrate
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0335Layered conductors or foils
    • H05K2201/0355Metal foils
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09763Printed component having superposed conductors, but integrated in one circuit layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1126Firing, i.e. heating a powder or paste above the melting temperature of at least one of its constituents
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1283After-treatment of the printed patterns, e.g. sintering or curing methods
    • H05K3/1291Firing or sintering at relative high temperatures for patterns on inorganic boards, e.g. co-firing of circuits on green ceramic sheets
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/24Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24917Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Inorganic Chemistry (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】銅箔の酸化なしに、誘電体における還元電位を著しく低減するプロセスを提供する。
【解決手段】本発明は、埋込コンデンサおよびプリント配線板を作る方法に関し、金属箔を提供することと、金属箔を覆って第1の誘電体層を形成することと、第1の誘電体層の少なくとも一部を覆って導電層を形成することと、制御された雰囲気の酸素含有量を制御することと、制御された雰囲気における焼成領域で第1の誘電体層および導電層を焼成することとを含む。
【選択図】図3

Description

技術分野は、全般的にコンデンサである。より詳細には、技術分野は、プリント回路板に埋め込まれたコンデンサを含み、さらにより詳細には、銅箔上に形成された厚膜コンデンサから作られた埋込コンデンサを含む。
プリント回路板(Printed Circuit Board、PCB)またはプリント配線板(Printed Wiring Board、PWB)における埋込コンデンサの実施は、低減された回路サイズおよび改善された回路性能を可能にする。コンデンサは、典型的に、積み重ねられかつ相互接続回路によって接続されたパネルに埋め込まれ、該パネルの積み重ね(stack)が、プリント回路板を形成する。積み重ねられたパネルは、一般に、「内層パネル」と呼ばれる。
コンデンサおよび他の受動回路コンポーネントは、箔上焼成(fired−on−foil)技術によって形成されたプリント回路板に埋め込むことができる。1つ以上の「別個の箔上焼成」コンデンサは、金属箔基板上に厚膜コンデンサ材料層を堆積し、厚膜コンデンサ材料層を覆って上部電極材料を堆積し、かつ厚膜焼成条件下で焼成することによって形成される。焼成の後に、積層およびエッチングステップが続く。結果として生じた物品は、埋込コンデンサを含む多層プリント配線板を形成するように、他の層で積層することができる。
埋込コンデンサは、許容可能な絶縁破壊電圧、特定の温度範囲内のキャパシタンスの安定性、低い誘電損失、高い絶縁抵抗、およびプリント回路板製造技術に対する順応性などの要件に従うべきである。
厚膜焼成条件は、一般に、厚膜コンデンサの焼成の間に炉内に存在する条件に関係する。そのような条件は、焼成ピーク温度、ピーク温度での時間、加熱および冷却速度、および炉内に含まれる雰囲気のタイプを含む。典型的な銅厚膜焼成条件は、約900℃のピーク温度、約10分間のピーク温度での時間、および約50℃/分の加熱および冷却速度を含む。炉内に連続して流れ込む窒素からなる雰囲気は、銅を酸化から保護するように設計される。炉内への窒素の流れは、部品が炉を通過するとき、焼成されるべき部品を新鮮な窒素に連続して曝す。これは、炉の様々な部分に窒素を供給することによって達成され、窒素ガスの流れは、炉のベルト方向の流れとは反対である。窒素は、一般に液体窒素源から供給され、かつ典型的には1ppmより小さい酸素含有量を有する。
厚膜コンデンサ材料は、高い誘電定数(K)の機能相、ガラス、および/またはドーパントを含むことができ、かつ焼成後に高い誘電定数を有するべきである。高い誘電定数の機能相は、1000より高い誘電定数を有する材料として定義されることもできる。そのような材料は、結晶チタン酸バリウム(BT)、チタン酸ジルコン酸鉛(PZT)、チタン酸ジルコン酸ランタン鉛(PLZT)、ニオブ酸鉛マグネシウム(PMN)、およびチタン酸バリウムストロンチウム(BST)などの一般式ABO3のペロブスカイトを含む。
しかしながら、これらの材料は、炉雰囲気条件に対して様々な程度の安定性を有する。炉内の雰囲気が、高温であまりにも還元性になるなら、それらは、ある形態の還元を受けるかもしれない。例えば、チタン酸バリウムは、酸素欠損へとつながる結晶格子からの酸素の損失を受け、結果としてコンデンサにおける低絶縁抵抗を生じる。
"Electronic Ceramics", R. Buchanan, Ed., Chap. 8, Marcel Dekker, New York, 1990 "Defect Chemistry of Metal Oxide", D. M. Smyth, Chap. 14, Oxford University Press, 2000
したがって必要なことは、銅箔の酸化なしに、誘電体における還元電位(reduction potential)を著しく低減するプロセスである。
一実施形態によれば、高い絶縁抵抗を有するコンデンサを作る方法は、金属箔を提供することと、前記金属箔を覆って誘電体を形成することと、前記誘電体の一部を覆って第1の電極を形成することと、酸素でドープされた窒素雰囲気でコンポーネントを焼成することとを含む。
上記プロセスにより作られたコンデンサは、比較的高い絶縁抵抗を有し、内側パネル内に埋め込むことができ、内側パネルは、順にプリント配線板に組み込むことができる。結果として生じたコンデンサは、他の望ましい特性とともに高い絶縁抵抗を有する。
当業者は、以下の詳細な説明を読むときに、上述する本開示の様々な追加の実施形態および態様の利点および他の利益を理解するだろう。
銅箔上の厚膜コンデンサの絶縁抵抗を改善する方法が開示される。
この開示の教示により製造されたコンデンサは、比較的高い誘電定数および比較的低い散逸率など他の望ましい特性とともに、1GΩより大きい絶縁抵抗を有することができる。
図1A〜図1Dは、金属箔電極形(metallic foil design)上に単一層コンデンサを製造する方法を示す。図示の目的のために、ただ2つのコンデンサが、断面図に見ることができる。しかしながら、1つ、2つ、3つ、またはより多くのコンデンサが、本開示に記載される方法によって箔上に形成することができる。以下に書かれた記載は、簡単のためにただ1つの図示されたコンデンサの形成に向けられる。
図1Aにおいて、金属箔110が提供される。金属箔110は、例えば、銅、銅−アンバー−銅、アンバー、ニッケル、ニッケル被覆された銅、または他の金属、および厚膜ペーストに関する焼成温度を超える融点を有する合金など、工業において一般に入手可能なタイプであることができる。適切な箔は、逆処理(reverse treated)された銅箔、両面処理(double−treated)された銅箔、および多層プリント回路板工業で一般に使用される他の銅ホイルなどの主に銅からなる箔を含む。金属箔110の厚みは、例えば約1〜100μmの範囲にあることができる。他の厚みの範囲は、3〜75μmを含み、より詳細には12〜36μmを含む。これらの厚みの範囲は、約1/3オンス(9.45g)から1オンス(28.35g)の銅箔に対応する。
箔110は、箔110にアンダープリント112を付することによって前処理することができる。アンダープリント112は、図1Aにおいて表面被覆として示され、かつ箔110のコンポーネント側の表面に付された比較的薄い層であることができる。アンダープリント112は、金属箔110、およびアンダープリント112を覆って次いで堆積される層に良好に接着するように選択される。アンダープリント112は、例えば、箔110の融点より下の温度で焼成される箔110に付されたペーストから形成できる。アンダープリントペーストは、箔110の全表面を覆って開被覆(open coating)としてプリントされ、または箔110の選択された領域を覆って印刷できる。箔110全体を覆うより、箔110の選択された領域を覆ってアンダープリントペーストをプリントすることが、一般により経済的である。しかしながら、アンダープリントにおけるガラス含有量は、銅箔110の酸化腐食を遅らせるので、酸素ドープされた焼成が、銅箔110とともに使用されるなら、箔110の全表面を被覆することが望ましいだろう。
アンダープリント112として使用するのに適した一例示的なペーストは、以下の組成(質量による相対量)を有する。
Figure 2006191110
この組成において、
ガラスAは、組成Pb5Ge311のゲルマニウム酸鉛からなり、
ビヒクルは、エチルセルロースN200 11%からなり、
TEXANOL(登録商標)は、89%であり、
表面活性剤は、VARIQUAT(登録商標)CC−9NS表面活性剤からなり、
TEXANOL(登録商標)は、Eastman Chemical Co.から入手可能であり、
VARIQUAT(登録商標)CC−9NSは、Ashland Inc.から入手可能である。
誘電材料は、箔110上のアンダープリント112を覆って堆積され、第1の誘電体材料層120を形成する(図1A)。コンデンサ誘電材料は、例えば、箔110上にスクリーン印刷される厚膜コンデンサペーストであることができる。第1の誘電体材料層120は、次に乾燥される。図1Bにおいて第2の誘電体材料層125は、次に付され、かつ乾燥される。代わりの実施形態において、コンデンサ誘電体材料の単一層が、単一のスクリーン印刷ステップにおいて、2つの層120、125と等価な厚みに堆積できる。箔上焼成(fired−on−foil)実施形態での使用に関して開示される1つの適した厚膜コンデンサ材料は、以下の組成を有する(質量による相対量)。
Figure 2006191110
この組成において、
ガラスAは、組成Pb5Ge311のゲルマニウム酸鉛からなり、
ガラスBは、Pb4BaGe1.5Si1.511からなり、
ガラスCは、Pb5GeSiTiO11からなり、
ビヒクルは、エチルセルロースN200 11%からなり、
TEXANOL(登録商標)は、89%であり、
酸化剤は、硝酸バリウム粉末84%からなり、
ビヒクルは、16%である。
図1Cにおいて、導電材料層130は、第2の誘電体材料層125を覆って形成されかつ乾燥される。導電材料層130は、例えば、厚膜金属ペーストをスクリーン印刷することによって、第2の誘電体材料層125を覆って形成できる。アンダープリント112を形成するために使用されるペーストは、導電材料層130を形成するにも適している。一般に、この実施形態に関して、平面図(図示せず)で見られるように第1の誘電体層120および第2の誘電体層125の表面積は、導電材料層130の面積より大きい。
第1の誘電体層120、第2の誘電体層125、および導電材料層130は、次に、得られた構造をともに焼結するために共焼成される。
後焼成される構造部分は、図1Dにおける前面図に示される。焼成は、結果として誘電体層120および125から形成された単一の誘電体128を生じる。なぜなら、誘電体層120および125間の境界は、共焼成の間に効果的に取り除かれるからである。上部電極132も、共焼成ステップからの結果である。
図2は、非特許文献1から選ばれる、様々な温度および酸素の分圧(P02)での様々な酸化物に関する相安定性ダイヤグラムである。ダイヤグラムから、任意の酸化物または金属が所定の温度に関して安定性を維持することを可能にする、適切な雰囲気を決定することができる。例えば、銅が、900℃で10-8atmの酸素分圧でその酸化物と平衡であることを、ダイヤグラムは予測する。多くの厚膜組成物は、酸化銅を含む。したがって、酸化銅としての酸化銅を維持するために、10-8atmの酸素分圧より大きい雰囲気が選択できる。それが、液体窒素の一般的な純度を示すので、約10-6atmの酸素分圧(〜1ppmの酸素)が、一般に選択される。900℃での酸素のこのレベルは、一見したところ銅に対する酸化であり、有害であるように思われる。しかしながら、これらの雰囲気での銅の酸化速度は、非常に遅く、酸素の数ppmの雰囲気における900℃で焼成されたその銅は、まだ本質的に酸化はない。さらに銅は、著しい酸化なしに、より低い温度で酸素の非常により高いレベルを許容することができる。
図2は、また炭素に関する安定性熱力学を示す。炭素は、コンデンサ材料ビヒクル系の構成要素であり、かつ炉の焼却領域(burnout zones)における焼成の初期段階の間に取り除かれる。炭素は、焼却領域において完全に取り除かれないなら、10-18atmの酸素分圧を有する900℃での高度に還元的な局所雰囲気を作る。炭素との直接接触におけるとき、またはこの温度でのその局所雰囲気内で、チタン酸バリウムが、部分的に還元され、かつ酸化銅および酸化鉛などの酸化物は、金属に迅速に還元される。そのような反応は、誘電体の非常に低い絶縁抵抗または短絡を結果として生じる。したがって、焼却領域への窒素流内の酸素の全体レベルが、ビヒクル系の有機構成要素を完全に酸化しかつ取り除くのに十分であることが重要である。この量は、基板上に堆積されたペーストの量、および炉を通る部品の処理能力(throughput)から計算できる。
例えば、基板上に堆積されかつ約1重量%のエチルセルロースを含む、合計で3グラムのウエットペーストに関して、約20ppmの酸素を有する、焼却領域への1時間当たり1100立方フィートの窒素の流れで十分であろう。
図3は、酸素分圧の関数として900℃で焼成された純チタン酸バリウムで予測される平衡酸素空孔欠陥濃度(Vo)の計算されたプロットである。プロットは、非特許文献2に開示される、酸素空孔欠陥濃度データの実験による活性エネルギーから導き出された。図3によれば、10-6atmの酸素分圧における900℃で焼成されたチタン酸バリウムは、約8〜10ppmの欠陥密度を結果として生じる(図3において点「A」を参照)。そのような欠陥密度は、わずかに低減されるが許容可能な絶縁抵抗を結果として生じる。
しかしながら、前述のように、ビヒクル系の有機構成要素が完全に取り除かれないなら、10-18atmの局所酸素分圧は、900℃で生じる。そのような場合において、その雰囲気に近接するチタン酸バリウムは、約600ppmの欠陥密度を生成し(図3における点「B」を参照)、結果としてずっと低くかつ望ましくない絶縁抵抗を生じる。焼却プロセスの間の炭素の除去は、良好な絶縁抵抗を有する焼成されたチタン酸バリウムの生成に必要である。
したがって、銅箔上のチタン酸バリウムベースの誘電体をもって作製された焼成コンデンサの最適プロセスは、著しい銅箔の酸化なしに、ビヒクル系の有機含有量を効果的に酸化しかつ完全に取り除くために、酸素ドープされた焼却領域を利用することを含む。焼却領域に必要な実際の酸素添加物レベル(oxygen dopant level)は、ペースト堆積の重量、処理能力、および焼却領域への窒素流に依存する。計算は、必要な酸素の理論量を決定するように実行できる。
酸素レベルを実際に確認するため、部品が完全に充填された状態で炉を通過するとき、任意の焼却領域において酸素レベルが1ppm未満に決して低下しないように、酸素添加物レベルを焼却領域で調整できる。これは、ビヒクル系からの本質的にすべての有機材料が、この時間枠の間に取り除かれることを確実にする。焼成ゾーンは、著しいチタン酸バリウムの還元なしに銅の低酸化を維持するため、低酸素含有量に調整される。冷却領域は、増大した酸素レベルを有することもでき、チタン酸バリウムに関する相対的な酸化条件は、冷却時に存在するが、温度は、十分に低く、銅箔は著しくは酸化されない。
Figure 2006191110
表1において、例1から例11は、最適な焼成領域の酸素レベルが、約3ppmであることを示す。3ppmが焼成領域で使用されるすべての場合において、絶縁抵抗は1GΩより高い。最適な焼却領域酸素は、この例に関して約20ppm以上である。この範囲は、非常に大きくでき、かつ少なくとも40ppmに拡張されることができるように思われる。最適な量は、箔上のペースト堆積量および炉を通過する処理能力に依存し、高い堆積および処理能力に関して40ppmより大きくできる。冷却領域は、3ppmから18ppmの妥当な広い範囲が、焼成領域における低酸素および焼却領域における20〜39ppmの酸素と組み合わせられたとき、非常に良好な絶縁抵抗および銅の低酸化を有する点において同様である。
上記実施形態において、厚膜ペーストは、セラミック、ガラス、金属、または他の固体の微細に分割された粒子を含むことができる。粒子は、1μm以下の程度の寸法を有することができ、分散剤および有機溶剤の混合物に溶解されたポリマーを含む「有機ビヒクル」に分散できる。一般的に、コンデンサ材料の厚膜ガラス構成要素は、高K機能相に関して不活性であり、かつ本質的に複合材料(composite)同士を密接に結合し、かつ基板にコンデンサ複合材料を結合するように作用する。好ましくは、高K機能相の誘電体定数が過剰に弱められないよう、ごく少量のガラスが使用される。比較的高い誘電定数を有するガラスの使用は好ましい。なぜなら、希釈作用が、あまり重要ではなく、複合材料の高い誘電定数を維持できる。組成Pb5Ge311のゲルマニウム酸鉛ガラスは、約150の誘電定数を有する強誘電体ガラスであり、したがって適切である。ゲルマニウム酸鉛の修正形(modified version)も適している。例えば、鉛は、バリウムで部分的に置換されることができ、ゲルマニウムは、シリコン、ジルコニウム、および/またはチタンで部分的に置換できる。
焼成の間、コンデンサ材料のガラス構成要素は、ピーク焼成温度に到達する前に軟化しかつ流動し、融合し、焼成されたコンデンサ複合材料を形成する機能相を封入する。
電極層を形成するために使用されるペーストは、銅、ニッケル、銀、銀パラジウム組成物、これらの化合物の混合物の金属粉末をベースとすることができる。銅粉末組成は、いくつかの適用において好ましいといえる。
所望の焼結温度は、金属基板溶融温度、電極溶融温度、および誘電体組成の化学的および物理的特徴によって決定される。例えば、上記実施形態での使用に適する焼結条件の1組の焼結条件は、900℃より高い10分間の滞留時間、および930℃のピーク温度での6分間の滞留時間を有する窒素焼成プロセスである。
これまでの開示は、様々な実施形態を示しかつ記載する。さらに、この開示の教示は、様々な他の組合せ、修正、および環境で使用することができ、かつ本明細書内で表現されるような発明概念の範囲内で、上記教示にふさわしく、および/または関連技術の技能または知識内で、変更または修正が可能である。
本明細書で上述された実施形態は、本発明の実施で知られている最良の態様を説明し、かつ、当業者がそのように開示された実施形態または他の実施形態において、特定の適用または意図される使用によって必要であり、および当業者によって認識される様々な修正を付して本発明を利用することを可能にすることを意図される。したがって、記載は、本明細書に開示される特定の形態に対する教示の適用を限定することを意図しない。また、添付の特許請求項は、詳細な記載において明示して規定されない代わりの実施形態も含むように構成されることが意図される。
詳細な説明は、以下の図面を参照する。
一般的な慣例により、図面の様々な特徴は、必ずしも同一の尺度で描かれる必要はない。様々な特徴の寸法は、様々な開示された実施形態をより良好に示すために拡張または低減されることができる。
金属箔電極形(metallic foil design)上に単一層コンデンサを製造する方法を示す立面図である。 金属箔電極形(metallic foil design)上に単一層コンデンサを製造する方法を示す立面図である。 金属箔電極形上に単一層コンデンサを製造する方法を示す立面図である。 金属箔電極形上に単一層コンデンサを製造する方法を示す立面図である。 様々な温度および酸素分圧での金属およびそれらの酸化物の相安定性ダイヤグラムである。 900℃で焼成された純チタン酸バリウムに関する酸素分圧の関数として予測された、平衡酸素空孔欠陥濃度(Vo)の計算されたプロットである。

Claims (20)

  1. コンデンサを作る方法であって、
    金属箔を提供することと、
    前記金属箔を覆って第1の誘電体層を形成することと、
    前記第1の誘電体層の少なくとも一部を覆って導電層を形成することと、
    制御された雰囲気の酸素含有量を制御することと、
    前記制御された雰囲気における焼成領域で前記第1の誘電体層および前記導電層を焼成することとを含むことを特徴とする方法。
  2. 前記制御された雰囲気の酸素含有量を制御することが、
    前記焼成領域内に第1の酸素レベルを確立することと、
    前記第1の酸素レベルより高い第2の酸素レベルを有する焼却領域を提供することと、
    焼却操作に影響を与えることによって、前記コンデンサに存在する任意の有機材料を取り除くこととを含むことを特徴とする請求項1に記載の方法。
  3. 前記焼成領域における前記第1の酸素レベルは、約3ppmであることを特徴とする請求項2に記載の方法。
  4. 前記焼却領域における前記第2の酸素レベルは、少なくとも20ppmであることを特徴とする請求項2に記載の方法。
  5. 前記焼却領域における前記第2の酸素レベルは、40ppmより少ないことを特徴とする請求項4に記載の方法。
  6. 前記焼成領域の後に冷却領域を提供することをさらに含み、前記冷却領域における酸素レベルは、3〜18ppmの範囲であることを特徴とする請求項2に記載の方法。
  7. 前記焼成領域の後に冷却領域を提供することをさらに含み、
    前記焼成領域における前記第1の酸素レベルは、約3ppmであり、
    前記焼却領域における前記第2の酸素レベルは、約20〜40ppmの範囲であり、
    前記冷却領域における酸素レベルは、約3〜18ppmの範囲であることを特徴とする請求項2に記載の方法。
  8. 前記第1の誘電体層を覆って第2の誘電体層を形成することをさらに含み、前記導電層は、前記第2の誘電体層および前記第1の誘電体層の少なくとも一部を覆って形成されることを特徴とする請求項1に記載の方法。
  9. 前記第1の誘電体層および前記第2の誘電体層を、ともに単一の誘電体層に形成することをさらに含むことを特徴とする請求項8に記載の方法。
  10. 前記第1の誘電体層を形成することおよび前記導電層を形成することの前に、前記金属箔上にアンダープリント層を形成することをさらに含み、前記アンダープリント層は、前記金属箔および前記第1の誘電体層に接着されることを特徴とする請求項1に記載の方法。
  11. 前記アンダープリント層は、ガラスを含むことを特徴とする請求項10に記載の方法。
  12. 前記アンダープリント層は、ゲルマニウム酸鉛を含むことを特徴とする請求項10に記載の方法。
  13. 前記アンダープリント層は、銅を含むことを特徴とする請求項10に記載の方法。
  14. 前記アンダープリント層は、金属粉末を含むことを特徴とする請求項10に記載の方法。
  15. 前記金属箔の融点より低い温度で前記アンダープリント層を焼成することをさらに含むことを特徴とする請求項10に記載の方法。
  16. 前記金属箔を提供することは、銅、銅−アンバー(invar)−銅、アンバー、ニッケル、およびニッケル被覆された銅からなるグループから選択された箔を提供することを含むことを特徴とする請求項1に記載の方法。
  17. 前記第1の誘電体層は、バリウムを含むことを特徴とする請求項1に記載の方法。
  18. 前記導電層を形成することは、金属粉末からなるペーストを提供することを含み、前記金属粉末は、銅、ニッケル、銀、および銀−パラジウムからなるグループから選択された金属を含むことを特徴とする請求項1に記載の方法。
  19. 請求項1に記載の方法によって製造されたことを特徴とする埋込コンデンサ。
  20. 請求項19に記載の埋込コンデンサを含むことを特徴とするプリント配線板。
JP2005379769A 2004-12-28 2005-12-28 銅箔上のチタン酸バリウムの酸素ドープされた焼成 Pending JP2006191110A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US11/023,815 US20060141225A1 (en) 2004-12-28 2004-12-28 Oxygen doped firing of barium titanate on copper foil

Publications (1)

Publication Number Publication Date
JP2006191110A true JP2006191110A (ja) 2006-07-20

Family

ID=36121293

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005379769A Pending JP2006191110A (ja) 2004-12-28 2005-12-28 銅箔上のチタン酸バリウムの酸素ドープされた焼成

Country Status (6)

Country Link
US (1) US20060141225A1 (ja)
EP (1) EP1677320A1 (ja)
JP (1) JP2006191110A (ja)
KR (1) KR20060076702A (ja)
CN (1) CN1848320A (ja)
TW (1) TWI295475B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015182114A1 (ja) * 2014-05-30 2015-12-03 パナソニックIpマネジメント株式会社 半導体装置、内蔵用キャパシタユニット、半導体実装体と、内蔵用キャパシタユニットの製造方法
WO2016031206A1 (ja) * 2014-08-29 2016-03-03 パナソニックIpマネジメント株式会社 半導体装置、実装体、車両

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4190854A (en) * 1978-02-15 1980-02-26 National Semiconductor Corporation Trim structure for integrated capacitors
US4517155A (en) * 1982-05-18 1985-05-14 Union Carbide Corporation Copper base metal termination for multilayer ceramic capacitors
US4528613A (en) * 1984-02-24 1985-07-09 Trw Inc. Ceramic glass material, capacitor made therefrom and method of making the same
US5362534A (en) * 1993-08-23 1994-11-08 Parlex Corporation Multiple layer printed circuit boards and method of manufacture
US5600533A (en) * 1994-06-23 1997-02-04 Murata Manufacturing Co., Ltd. Multilayer ceramic capacitor having an anti-reducing agent
US6631551B1 (en) * 1998-06-26 2003-10-14 Delphi Technologies, Inc. Method of forming integral passive electrical components on organic circuit board substrates
US6420740B1 (en) * 1999-05-24 2002-07-16 Sharp Laboratories Of America, Inc. Lead germanate ferroelectric structure with multi-layered electrode
US6252761B1 (en) * 1999-09-15 2001-06-26 National Semiconductor Corporation Embedded multi-layer ceramic capacitor in a low-temperature con-fired ceramic (LTCC) substrate
US6317023B1 (en) * 1999-10-15 2001-11-13 E. I. Du Pont De Nemours And Company Method to embed passive components
JP3511061B2 (ja) * 1999-11-09 2004-03-29 Tdk株式会社 積層セラミックコンデンサの製造方法
EP2315510A3 (en) * 2001-06-05 2012-05-02 Dai Nippon Printing Co., Ltd. Wiring board provided with passive element
JP3785966B2 (ja) * 2001-08-23 2006-06-14 株式会社村田製作所 積層セラミック電子部品の製造方法および積層セラミック電子部品
US6860000B2 (en) * 2002-02-15 2005-03-01 E.I. Du Pont De Nemours And Company Method to embed thick film components
US20040099999A1 (en) * 2002-10-11 2004-05-27 Borland William J. Co-fired capacitor and method for forming ceramic capacitors for use in printed wiring boards
US7524552B2 (en) * 2002-10-30 2009-04-28 Mitsui Mining And Smelting Co., Ltd. Copper foil provided with dielectric layer for forming capacitor layer, copper clad laminate for formation of capacitor layer using such copper foil with dielectric layer, and method for manufacturing producing such copper foil with dielectric layer for formation of capacitor layer
US6910264B2 (en) * 2003-01-03 2005-06-28 Phoenix Precision Technology Corp. Method for making a multilayer circuit board having embedded passive components
US20040175585A1 (en) * 2003-03-05 2004-09-09 Qin Zou Barium strontium titanate containing multilayer structures on metal foils
US7100277B2 (en) * 2004-07-01 2006-09-05 E. I. Du Pont De Nemours And Company Methods of forming printed circuit boards having embedded thick film capacitors

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015182114A1 (ja) * 2014-05-30 2015-12-03 パナソニックIpマネジメント株式会社 半導体装置、内蔵用キャパシタユニット、半導体実装体と、内蔵用キャパシタユニットの製造方法
JPWO2015182114A1 (ja) * 2014-05-30 2017-04-20 パナソニックIpマネジメント株式会社 半導体装置、内蔵用キャパシタユニット、半導体実装体と、内蔵用キャパシタユニットの製造方法
US9905501B2 (en) 2014-05-30 2018-02-27 Panasonic Intellectual Property Management Co., Ltd. Semiconductor device, embedded capacitor unit, semiconductor package, and method of manufacturing embedded capacitor unit
WO2016031206A1 (ja) * 2014-08-29 2016-03-03 パナソニックIpマネジメント株式会社 半導体装置、実装体、車両
JPWO2016031206A1 (ja) * 2014-08-29 2017-06-15 パナソニックIpマネジメント株式会社 半導体装置、実装体、車両
US10186479B2 (en) 2014-08-29 2019-01-22 Panasonic Intellectual Property Management Co., Ltd. Semiconductor device, package, and vehicle

Also Published As

Publication number Publication date
EP1677320A1 (en) 2006-07-05
TWI295475B (en) 2008-04-01
US20060141225A1 (en) 2006-06-29
KR20060076702A (ko) 2006-07-04
TW200629311A (en) 2006-08-16
CN1848320A (zh) 2006-10-18

Similar Documents

Publication Publication Date Title
JP2023003087A (ja) セラミック電子部品
KR100465140B1 (ko) 적층 콘덴서
JP2004134806A (ja) 同時焼成セラミックコンデンサ、およびプリント配線基板で使用するためのセラミックコンデンサを形成する方法
TW201302660A (zh) 塗佈金屬箔的陶瓷之製造方法以及金屬箔陶瓷電容器之形成方法
WO2001033589A1 (fr) Composant electronique ceramique multicouche
KR100691370B1 (ko) 박막 캐패시터의 제조방법과 박막 캐패시터 내장형인쇄회로기판
KR100803499B1 (ko) 후막 유전성 및 전도성 조성물
JP2006191110A (ja) 銅箔上のチタン酸バリウムの酸素ドープされた焼成
JP2006253651A (ja) 積層セラミックコンデンサ及びその製造方法
JP2005101317A (ja) セラミック電子部品及びその製造方法
US7818855B2 (en) Method of making thin-film capacitors on metal foil using thick top electrodes
US20050207094A1 (en) Thick-film dielectric and conductive compositions
WO2020144746A1 (ja) 積層セラミックコンデンサ用ニッケルペースト
JP2008166470A (ja) 電子部品及びその製造方法
JPH0684693A (ja) 積層セラミックコンデンサ
JP2006093484A (ja) コンデンサ内蔵ガラスセラミック多層配線基板
JP2002043759A (ja) 多層配線基板
JP2005142352A (ja) 内部電極用シートおよびその製造方法
KR20240014364A (ko) 적층형 세라믹 소자의 습식 제조방법
JP4478526B2 (ja) 非合金金属粉末及び合金金属粉末の製造方法
JP2006269320A (ja) 電極用ペーストならびにこれを用いた積層セラミック電子部品の製造方法
JP2024011125A (ja) 積層セラミック電子部品およびその製造方法
JPS61292392A (ja) セラミツク配線基板の製造方法
JPH09134842A (ja) 積層セラミック電子部品の製造方法
JP2008135478A (ja) 端子電極形成方法及び電子部品の製造方法