JP4496858B2

JP4496858B2 - 電子部品及び多層基板

Info

Publication number: JP4496858B2
Application number: JP2004190277A
Authority: JP
Inventors: 稔高谷; 敏一遠藤
Original assignee: TDK Corp
Current assignee: TDK Corp
Priority date: 2004-06-28
Filing date: 2004-06-28
Publication date: 2010-07-07
Anticipated expiration: 2024-06-28
Also published as: JP2006013249A

Description

本発明は、電子部品及び多層基板に係り、より詳しくは１００ＭＨｚ以上の高周波領域において有用な電子部品及び多層基板に関する。

近年、通信情報の急増に伴い、通信機器の小型化、軽量化が強く望まれており、これに伴って電子部品の小型化、軽量化が望まれている。一方、携帯移動通信、衛星通信においては、ギガＨｚ帯の高周波域の電波が使用されるようになってきている。

上記のような高周波域の電波に対応するためには、電子部品においてエネルギー損失ないし伝送損失が小さいことが必要である。すなわち電子部品においては、誘電損失といわれる伝送過程における伝送損失が生じるが、この伝送損失は、熱エネルギーとして電子部品内で消費され、電子部品における発熱の原因となるため好ましくない。

伝送損失は一般に下記式：
伝送損失＝係数×周波数×（誘電率）^1/2×誘電正接
で表されるため、伝送損失を低くするためには、誘電率、誘電正接を小さくする必要がある。

一方、電子部品の小型化、軽量化を図るためには、単位面積あたりの静電容量値をあげて電極面積を小さくする必要がある。

静電容量値は一般的に下記式：
静電容量値＝真空の誘電率×材料の比誘電率×電極面積／絶縁層厚み
で表されるため、静電容量値を高くするには材料の比誘電率を上げる必要がある。

よって、高周波域における伝送損失の低減及び電子部品の小型化、軽量化をすべて達成するためには、誘電率を高くし且つ誘電正接を低くしたバランスの取れた材料が望まれる。

一般に、誘電率が高い材料としては、ポリフッ化ビニリデン、トリフルオロエチレン−テトラフルオロエチレンの共重合体、シアノ基含有ポリマーなどが知られているが、周波数特性、低誘電正接、耐熱性の点で問題があり、電子部品を構成する絶縁材料として使用することに適しているとは言えない。

また誘電率が低い材料としては、ポリオレフィン、塩化ビニル樹脂、フッソ樹脂、シンジオタクティックポリスチレン、芳香族ポリエステル樹脂等の熱可塑性樹脂、不飽和ポリエステル樹脂、ポリイミド樹脂、エポキシ樹脂、ビスマレイミドトリアジン樹脂(ＢＴレ
ジン)、架橋性ポリフェニレンオキサイド、硬化性ポリフェニレンオキサイド、ポリビニ
ルベンジルエーテル樹脂、ベンゾシクロブテン樹脂等、さまざまな樹脂が知られているが、これらは上述したように高周波域の電波の使用に対応できないばかりか、耐熱性、薄膜加工性、耐薬品性、絶縁性、低誘電正接、低吸水率等の電子部品に要求される基本的性能をすべて満足するものはないのが現実であり、また上記樹脂のみでは高誘電率で且つ低誘電正接を実現するのは困難であるのが実情である。

そこで、電子部品に要求される基本性能を満足しつつ、複合誘電体層の高誘電率及び低誘電正接を達成するべく、電子部品の複合誘電体層を構成する絶縁材料として、ポリビニルベンジルエーテル化合物に誘電体セラミック粉末を分散したものが知られている（特開２００１−２４７７３３号公報）。
特開２００１−２４７７３３号公報

しかしながら、上述した特許文献１の複合誘電体層を用いた電子部品においては、複合誘電体層の誘電率や誘電正接（ｔａｎδ）等の電気的特性は良好であるものの、その材料は強度面で優れているわけではない。従って、特許文献１に記載の電子部品には、強度面で未だ改良の余地が残されていた。

本発明は、上記事情に鑑みてなされたものであり、電気的特性及び強度を十分に向上させることができる電子部品及び多層基板を提供することを目的とする。

上記課題を解決するため、本発明者らは、上記課題を解決するため鋭意検討した結果、多層基板及び電子部品を以下の構成とすることによって上記課題を解決しうることを見出し、本発明を完成するに至った。

即ち本発明の多層基板は、樹脂を含む２つの第１誘電体層と、前記２つの第１誘電体層の間に配置され、樹脂を含む複数の第２誘電体層と、複数の導体層とを積層して構成される多層基板であって、最外層が前記第１誘電体層及びこれに隣接する前記第２誘電体層を有し、前記最外層の両側にそれぞれ前記導体層が設けられており、前記第２誘電体層の誘電正接ｔａｎδが０．０１以下であり、前記第１誘電体層の限界たわみ量が、前記第２誘電体層の１．３倍以上であることを特徴とする。
また本発明の電子部品は、樹脂を含む２つの第１誘電体層と、前記２つの第１誘電体層の間に配置され、樹脂を含む複数の第２誘電体層と、複数の導体層と、を積層して構成される電子部品であって、最外層が前記第１誘電体層及びこれに隣接する前記第２誘電体層を有し、前記最外層の両側にそれぞれ前記導体層が設けられており、前記第２誘電体層の誘電正接ｔａｎδが０．０１以下であり、前記第１誘電体層の限界たわみ量が、前記第２誘電体層の１．３倍以上であることを特徴とする。

この多層基板及び電子部品によれば、第１誘電体層の限界たわみ量が第２誘電体層の１．３倍以上となっており、第２誘電体層の誘電正接ｔａｎδが０．０１以下となっている。即ち本発明の多層基板及び電子部品は、機械的強度に優れた誘電体層と、電気的特性に優れた誘電体層とを含む。このため、多層基板又は電子部品に過大な負荷が加えられても、電気的特性を良好に維持しながら多層基板又は電子部品における欠損の発生を十分に防止することが可能となる。加えて、本発明の多層基板及び電子部品によれば、最外層が第１誘電体層及びこれに隣接する第２誘電体層を有し、最外層の両側に導体層が設けられる。そして、第２誘電体層は電気的特性に優れている。このため、最外層が第２誘電体層を有しない場合に比べて、最外層の両側に設けられる導体層のうち第２誘電体層側の導体層による電気的特性をより向上させることができる。更に、最外層に第１誘電体層のみならず第２誘電体層も含まれるようにしたため、最外層の間に配置される第２誘電体層の数を減らすことが可能となり、多層基板及び電子部品を薄型化することが可能となる。

上記第２誘電体層が、当該第２誘電体層に含まれる上記樹脂よりも誘電率の大きいセラミック粉末を更に含んでもよい。この場合、誘電率の小さい樹脂を用いる場合でも、良好な電気的特性を維持することが可能となる。

上記多層基板及び電子部品においては、前記第１誘電体層のピール強度が、前記第２誘電体層のピール強度の１．５倍以上であることが好ましい。この場合、多層基板又は電子部品に過大な負荷が加えられても、電気的特性を良好に維持しながら多層基板又は電子部品における欠損の発生をより十分に防止することが可能となる。

また本発明の多層基板は、樹脂を含む２つの第１誘電体層と、前記２つの第１誘電体層の間に配置され、樹脂を含む複数の第２誘電体層と、複数の導体層とを積層して構成される多層基板であって、最外層が前記第１誘電体層及びこれに隣接する前記第２誘電体層を有し、前記最外層の両側にそれぞれ前記導体層が設けられており、前記第２誘電体層の誘電正接ｔａｎδが０．０１以下であり、前記第１誘電体層のピール強度が、前記第２誘電体層のピール強度の１．５倍以上であることを特徴とする。
また本発明の電子部品は、樹脂を含む２つの第１誘電体層と、前記２つの第１誘電体層の間に配置され、樹脂を含む複数の第２誘電体層と、複数の導体層と、を積層して構成される電子部品であって、最外層が前記第１誘電体層及びこれに隣接する前記第２誘電体層を有し、前記最外層の両側にそれぞれ前記導体層が設けられており、前記第１誘電体層のピール強度が、前記第２誘電体層のピール強度の１．５倍以上であることを特徴とする。

これら多層基板及び電子部品によれば、ピール強度が、前記第２誘電体層のピール強度の１．５倍以上となっており、第２誘電体層の誘電正接ｔａｎδが０．０１以下となっている。即ち本発明の多層基板及び電子部品は、機械的強度に優れた誘電体層と、電気的特性に優れた誘電体層とを含む。このため、多層基板又は電子部品に過大な負荷が加えられても、電気的特性を良好に維持しながら多層基板又は電子部品における欠損の発生を十分に防止することが可能となる。加えて、本発明の多層基板及び電子部品によれば、最外層が第１誘電体層及びこれに隣接する第２誘電体層を有し、最外層の両側に導体層が設けられる。そして、第２誘電体層は電気的特性に優れている。このため、最外層が第２誘電体層を有しない場合に比べて、最外層の両側に設けられる導体層のうち第２誘電体層側の導体層による電気的特性をより向上させることができる。更に、最外層に第１誘電体層のみならず第２誘電体層も含まれるようにしたため、最外層の間に配置される第２誘電体層の数を減らすことが可能となり、多層基板及び電子部品を薄型化することが可能となる。

上記多層基板及び電子部品においては、上記第１誘電体層のピール強度は８Ｎ／ｃｍ以上であることが好ましい。この場合、第１誘電体層のピール強度が８Ｎ／ｃｍ未満である場合に比べて、実装する受動素子及び能動素子の固着強度及び引き剥がし強度や、多層基板及び電子部品の電極強度がより向上する。

また本発明は、上述した多層基板と、多層基板に設けられる電気素子とを備えることを特徴とする電子部品である。この場合でも、多層基板が、機械的強度に優れた誘電体層と、電気的特性に優れた誘電体層とを含むため、製品化後において電子部品に過大な負荷が加えられても、電気的特性を良好に維持しながら多層基板又は電子部品における欠損の発生を十分に防止することが可能となる。加えて、本発明の電子部品によれば、最外層が第１誘電体層及びこれに隣接する第２誘電体層を有し、最外層の両側に導体層が設けられる。そして、第２誘電体層は電気的特性に優れている。このため、最外層が第２誘電体層を有しない場合に比べて、最外層の両側に設けられる導体層のうち第２誘電体層側の導体層による電気的特性をより向上させることができる。更に、最外層に第１誘電体層のみならず第２誘電体層も含まれるようにしたため、最外層の間に配置される第２誘電体層の数を減らすことが可能となり、多層基板を薄型化することが可能となり、ひいては電子部品を薄型化することが可能となる。

なお、本発明の多層基板及び電子部品において、限界たわみ量とは、縦１００ｍｍ、横７５ｍｍ、厚さ０．６ｍｍの矩形平板状の第１誘電体層又は第２誘電体層に厚さ１２μｍのＣｕ箔を積層したものを加重によりたわませたときに、第１誘電体層又は第２誘電体層が破壊するか、又は第１誘電体層又は第２誘電体層に欠損（クラック）が発生するときのたわみ量のことを言うものとし、たわみ量は３点曲げによる測定（ＪＩＳＣ６４８１に記載の曲げ強さの試験方法に準拠した測定）によって得られるたわみ量のことを言う。また、ピール強度とは、ＪＩＳＣ６４８１で定義される引き剥がし強さを言うものとする。

本発明の電子部品及び多層基板によれば、電気的特性及び強度を十分に向上させることができる。

以下、本発明の実施形態について詳細に説明する。なお、全図中、同一又は同等の構成要素には同一符号を付し、重複する説明を省略する。

図１は、本発明の電子部品の第１実施形態を示す部分断面図である。

図１には、電子部品として、多層基板２と、多層基板２上に設けられる電気素子５ａ，５ｂとを備えたパワーアンプ１００が示されている。

多層基板２は、樹脂を含む複数（本実施形態では７つ）の構成層２ａ〜２ｇを備えており、構成層２ａと構成層２ｇとの間に構成層２ｂ〜２ｆが配置されている。ここで、構成層２ａ及びこれに隣接する構成層２ｂが１つの最外層３ａを構成し、構成層２ｆ及びこれに隣接する構成層２ｇがもう１つの最外層３ｂを構成している。すなわち、最外層３ａにおいては、構成層２ａが構成層２ｂよりも外側に配置され、最外層３ｂにおいては、構成層２ｇが構成層２ｆよりも外側に配置されている。そして、構成層２ａ，２ｇの限界たわみ量は、構成層２ｂ〜２ｆの１．３倍以上となっており、構成層２ｂ〜２ｆの誘電正接ｔａｎδはいずれも０．０１以下となっている。なお、最外層３ａ，３ｂと構成層２ｂ〜２ｆとは通常、同じ厚さを有する。

また多層基板２は、最外層３ａの表面上、構成層２ｂと構成層２ｃとの間、構成層２ｃと構成層２ｄとの間、構成層２ｄと構成層２ｅとの間、構成層２ｅと構成層２ｆとの間、及び最外層３ｂの表面上にそれぞれ、導体層４ａ〜４ｆを有している。従って、最外層３ａの両側には導体層４ａ、４ｂが、最外層３ｂの両側には導体層４ｇ、４ｈが設けられることになる。また最外層３ａ、３ｂ、構成層２ｂ〜２ｆ、導体層４ａ〜４ｆは積層して構成されている。なお、各構成層においては、一方の面側では、導体層がその一方の面から外側に突出しており、当該一方の面と反対の面側では、導体層が当該反対の面に対し構成層の内側に入り込んでいる。

即ち多層基板２は、機械的強度に優れた構成層２ａ，２ｇと、電気的特性に優れた構成層２ｂ〜２ｆとを含む。このため、パワーアンプ１００に過大な負荷が加えられても、電気的特性を良好に維持しながら多層基板２における欠損の発生を十分に防止することが可能となる。

また、通常は、多層基板２を曲げたりたわませたりした場合には、破断するのは表層部分からである場合が多く、多層基板の強度は最外層の強度に依存する割合が非常に大きいが、多層基板２においては、機械的強度の大きい材料からなる構成層２ａ又は２ｇが最外層３ａ，３ｂにおいて構成層２ｂ又は２ｆよりも外側に配置されているため、多層基板２の破断がより十分に防止される。

加えて、構成層２ａ及び構成層２ｂが最外層３ａを構成し、構成層２ｆ及び構成層２ｇが最外層３ｂを構成し、最外層３ａ，３ｂの両側に導体層が設けられる。そして、構成層２ｂ、２ｆは電気的特性に優れている。このため、最外層３ａ，３ｂがそれぞれ構成層２ｂ、２ｆを有しない場合に比べて、最外層３ａ，３ｂの両側に設けられる導体層のうち構成層２ｂ，２ｆ側の導体層４ｂ，４ｅによる電気的特性をより向上させることができる。従って、導体層４ｂ，４ｅによってコイルを構成したり、導体層４ｂと導体層４ｃ、又は導体層４ｅと導体層４ｄとによってコンデンサを構成することがパワーアンプ１００の電気的特性を向上させる上で有効である。一方、最外層３ａ，３ｂの両側に設けられる導体層のうち構成層２ａ，２ｇ側の導体層４ａ，４ｆは、パワーアンプ１００の電気的特性を最大限に発揮するためには、グランドパターン、配線パターンなどの高い電気的特性が要求されないものであることが好ましい。

更に、最外層３ａ，３ｂに構成層２ａ，２ｇのみならず構成層２ｂ，２ｆも含まれるようにしたため、最外層３ａ，３ｂの間に配置される構成層の数を減らすことが可能となり、多層基板２を薄型化することが可能となる。すなわちパワーアンプ１００を薄型化することが可能となる。

なお、構成層２ａ，２ｇの限界たわみ量が構成層２ｂ〜２ｆの１．３倍未満では、多層基板２の強度アップにはつながりにくく、過大な負荷が加えられた場合の多層基板２における欠損の発生を十分に防止することができない。また、構成層２ｂ〜２ｆの誘電正接ｔａｎδが０．０１を超えると、ｔａｎδが０．０１以下である場合に比べて、パワーアンプ１００のＱ値が大幅に減少し、電気的特性が良好に維持されなくなる。

構成層２ａ，２ｇの限界たわみ量は、パワーアンプ１００の機械的強度を増大させる観点からは、構成層２ｂ〜２ｆの１．５倍以上であることが好ましいが、２０倍以下であることが好ましい。限界たわみ量が２０倍を超えると、工程上の取扱いが困難となる。また構成層２ｂ〜２ｆの誘電正接ｔａｎδは０．００５以下であることが好ましい。この場合、ｔａｎδが０．００５を超える場合に比べて、電気的特性をより良好なものとすることが可能となる。

構成層２ｂ〜２ｆに含まれる樹脂は特に制限されない。この樹脂としては、例えばテトラフロオロエチレン、芳香族液晶ポリエステル、ポリフェニレンサルファイド、ポリビニルベンジルエーテル化合物、ジビニルベンゼン、フマレート、ポリフェニレンオキサイド(エーテル)、シアネートエステル、ビスマレイミドトリアジン、ポリエーテルエーテルケトン、ポリイミドなどが挙げられる。なお、上記樹脂としては、エポキシ樹脂と高いＱ値を有する活性エステル硬化樹脂との混合物を用いてもよい。

但し、構成層２ｂ〜２ｆは、上記樹脂のほか、この樹脂よりも誘電率の大きいセラミック粉末を更に含んでも良い。この場合、誘電率の小さい樹脂を用いる場合でも、構成層２ｂ〜２ｆにおいて、誘電正接ｔａｎδを０．０１以下とすることが可能となる。

このようなセラミック粉末は、誘電体セラミック粉末と磁性体粉末とに分けられる。

上記誘電体セラミック粉末は、マグネシウム、ケイ素、アルミニウム、チタン、亜鉛、カルシウム、ストロンチウム、ジルコニウム、バリウム、スズ、ネオジウム、ビスマス、リチウム、サマリウム及びタンタルからなる群より選ばれる少なくとも１つの金属を含む金属酸化物粉末であって、比誘電率が３．７〜３００であり、Ｑ値が５００〜１００，０００である金属酸化物粉末であることが好ましい。

金属酸化物粉末の比誘電率が３．７未満である場合は、構成層２ｂ〜２ｆの比誘電率を高くすることができず、パワーアンプ１００の小型化、軽量化が困難となる傾向がある。金属酸化物粉末の比誘電率が３００を超えるか、Ｑ値が５００未満である場合、使用時にパワーアンプ１００が過剰に発熱すると共に、伝送損失が低下する傾向がある。なお、上記誘電体セラミック粉末は通常、単結晶や多結晶で構成される。

上記誘電体セラミック粉末の具体例としては、下記成分を主成分とするものが挙げられる。

すなわちＭｇ₂ＳｉＯ₄[ε＝７、Ｑ＝２００００]、Ａｌ₂Ｏ₃[ε＝９.８、Ｑ＝４００００]、ＭｇＴｉＯ₃[ε＝１７、Ｑ＝２２０００]、ＺｎＴｉＯ₃[ε＝２６、Ｑ＝８００]、Ｚｎ₂ＴｉＯ₄[ε＝１５、Ｑ＝７００]、ＴｉＯ₂[ε＝１０４、Ｑ＝１５０００]、ＣａＴｉＯ₃[ε＝１７０、Ｑ＝１８００]、ＳｒＴｉＯ₃[ε＝２５５、Ｑ＝７００]、ＳｒＺｒＯ₃[ε＝３０、Ｑ＝１２００]、ＢａＴｉ₂Ｏ₅[ε＝４２・Ｑ＝５７００]、ＢａＴｉ₄Ｏ₉[ε＝３８、Ｑ＝９０００]、Ｂａ₂Ｔｉ₉Ｏ₂₀[ε＝３９、Ｑ＝９０００]、Ｂａ₂(Ｔｉ,Ｓｎ)₉Ｏ₂₀[ε＝３７、Ｑ＝５０００]、ＺｒＴｉＯ₄[ε＝３９、Ｑ＝７０００]、(Ｚｒ，Ｓｎ)ＴｉＯ₄[ε＝３８、Ｑ＝７０００]、ＢａＮｄ₂Ｔｉ₅Ｏ₁₄[ε＝８３、Ｑ＝２１００]、ＢａＮｄ₂Ｔｉ₄Ｏ₁₂[ε＝９２、Ｑ＝１７００]、ＢａＳｍ₂ＴｉＯ₁₄[ε＝７４、Ｑ＝２４００]、ＢａＯ−ＣａＯ−Ｎｄ₂Ｏ₃−ＴｉＯ₂[ε＝９０、Ｑ＝２２００]、ＢａＯ−ＳｒＯ−Ｎｄ₂Ｏ₃−ＴｉＯ₂[ε＝９０、Ｑ＝１７００]、ＢａＯ−Ｎｄ₂Ｏ₃、ＭｇＯ−ＴｉＯ₂、ＭｇＯ−ＳｉＯ₂[ε＝６．１、Ｑ＝５０００]、ＺｎＯ−ＴｉＯ₂[ε＝２６、Ｑ＝８４０]、Ｂｉ₂Ｏ₃−ＢａＯ−Ｎｄ₂Ｏ₃−ＴｉＯ₂[ε＝８８、Ｑ＝２０００]、ＰｂＯ−ＢａＯ−Ｎｄ₂Ｏ₃-ＴｉＯ₂[ε＝９０、Ｑ＝５２００]、(Ｂｉ₂Ｏ₃、ＰｂＯ)−ＢａＯ−Ｎｄ₂Ｏ₃−ＴｉＯ₂[ε＝１０５、Ｑ＝２５００]、Ｌａ₂Ｔｉ₂Ｏ₇[ε＝４４、Ｑ＝４０００]、Ｎｄ₂Ｔｉ₂Ｏ₇[ε＝３７、Ｑ＝１１００]、(Ｌｉ，Ｓｍ)ＴｉＯ₃[ε＝８１、Ｑ＝２０５０]、Ｂａ(Ｍｇ_1/3Ｔａ_2/3)Ｏ₃[ε＝２５、Ｑ＝３５０００]、Ｂａ(Ｚｎ_1/3Ｔａ_2/3)Ｏ₃[ε＝３０、Ｑ＝１４０００]、Ｂａ(Ｚｎ_1/3，Ｎｂ_2/3)Ｏ₃[ε＝４１、Ｑ＝９２００]、Ｓｒ(Ｚｎ_1/3Ｎｂ_2/3)Ｏ₃[ε＝４０、Ｑ＝４０００]、ＢａＴｉＯ₃(ε＝１５００、Ｑ＝１００)、（Ｂａ，Ｐｂ）ＴｉＯ₃(ε＝６０００)、Ｂａ（Ｔｉ，Ｚｒ）Ｏ₃(ε＝９０００)又は、（Ｂａ，Ｓｒ）ＴｉＯ₃(ε＝７０００)。

上記誘電体セラミック粉末のうち、Ｑが高く且つεが樹脂よりも大きいという理由から、ＴｉＯ₂、ＣａＴｉＯ₃、ＳｒＴｉＯ₃、ＢａＯ−Ｎｄ₂Ｏ₃−ＴｉＯ₂、ＢａＯ−ＣａＯ−Ｎｄ₂Ｏ₃−ＴｉＯ₂、ＢａＯ−ＳｒＯ−Ｎｄ₂Ｏ₃−ＴｉＯ₂、ＢａＯ−Ｓｍ₂Ｏ₃−ＴｉＯ₂、ＢａＴｉ₄Ｏ₉、Ｂａ₂Ｔｉ₉Ｏ₂₀、Ｂａ₂(Ｔｉ,Ｓｎ)₉Ｏ₂₀、ＭｇＯ−ＴｉＯ₂、ＺｎＯ−ＴｉＯ₂、ＭｇＯ−ＳｉＯ₂、Ａｌ₂Ｏ₃の成分を主成分とするものが好ましい。上記成分を主成分とする誘電体セラミック粉末は単独で用いてもよく、２種類以上を組み合わせて用いてもよい。

上記誘電体セラミック粉末としては、上述した構成層２ｂ〜２ｆ中に含まれる誘電体セラミック粉末の具体例として挙げたもののほか、シリカ、ガラス、水酸化物(水酸化アルミニウム、水酸化マグネシウム等)等の絶縁性を有するものが挙げられる。誘電体セラミック粉末の形状は、球状、破砕状、鱗片状、針状のいずれの形状でもよい。

上記誘電体セラミック粉末の平均粒径は、０．０１〜１００μｍの範囲内にあることが好ましく、０．２〜２０μｍの範囲内にあることがさらに好ましい。平均粒径が０．０１μｍ未満では、ワニス粘度の増加、樹脂組成物の流動性の低下を起こし、接着性能が発現しなくなるおそれがあり、１００μｍを超えるとプリプレグ作製時に誘電体セラミック粉末が沈降するおそれがある。

また誘電体セラミック粉末の添加量は、樹脂１００体積部に対して５〜１８５体積部の範囲とすることが好ましく、この範囲内で、必要とされる誘電率及び誘電正接に応じて適切な量を選択すればよい。誘電体セラミック粉末の添加量が５体積部未満では、誘電体セラミック粉末により誘電率を増加させることが困難となる傾向があり、１８５体積部を超えると、構成層２ｂ〜２ｆの導体層に対する密着性が低下し、長期間の使用により導体層が複合誘電体層から剥離し、パワーアンプ１００の性能が変動するおそれがある。

一方、磁性体粉末は、構成層２ｂ〜２ｆに磁気特性を付加し、線膨張係数を低減し、材料強度を向上させることができる。

上記磁性体粉末としては、Ｍｎ−ＭｇＺｎ、Ｎｉ−Ｚｎ、Ｍｎ−Ｍｇ、プラナ材等のフェライトもしくはカルボニル鉄、鉄−シリコン系合金、鉄−アルミ−珪素系合金、鉄−ニッケル系合金、アモルファス系の強磁性金属が挙げられる。これらは単独で用いてもよく、２種類以上を組み合わせて用いてもよい。

上記磁性体粉末の平均粒径は、０.０１〜１００μｍの範囲内にあることが好ましく、０.２〜２０μｍの範囲内にあることがさらに好ましい。磁性体粉末の平均粒径が０．０１μｍ未満では、樹脂の混練がしにくくなる傾向があり、１００μｍを超えると、均一な分散を行うことができなくなる傾向がある。

また磁性体粉末の添加量は、樹脂１００体積部に対して５〜１８５体積部の範囲とすることが好ましく、この範囲内で適切な量を選択すればよい。５体積部未満では、粉末添加の効果が表れない傾向があり、１８５重量部を超えると、流動性が悪くなる。

構成層２ａ，２ｇに含まれる樹脂としては、構成層２ｂ〜２ｆに含まれる樹脂のほか、エポキシ樹脂やフェノール樹脂なども挙げられるが、構成層２ａ，２ｇは、上記樹脂のほか、この樹脂よりも誘電率の大きいセラミック粉末を更に含んでも良い。但し、構成層２ａ，２ｇがセラミック粉末を多く含むと、構成層２ａ，２ｇの限界たわみ量を構成層２ｂ〜２ｆの１．３倍以上とすることが困難となる。一方、構成層２ａ，２ｇがセラミック粉末を多く含むと、電気的特性はより向上する。従って、セラミック粉末は、適度に加えることが好ましく、具体的には、樹脂１００体積部に対してセラミック粉末を１０〜２００体積部添加することが好ましい。

なお、構成層２ｂ〜２ｆに含まれる樹脂として、ベンジルエーテル化合物を用いる場合は、ベンジルエーテル化合物よりも曲げ強度が強く、曲げ弾性率が低く、同じ熱硬化性樹脂であって、他の樹脂と比較して硬化温度が比較的近いという理由から、構成層２ａ，２ｇに含まれる樹脂として、エポキシ樹脂を用いることが好ましい。

上記多層基板２においては、構成層２ａ，２ｇのピール強度が、構成層２ｂ〜２ｆのピール強度の１．５倍以上であることが好ましい。この場合、パワーアンプ１００に過大な負荷が加えられても、電気的特性を良好に維持しながら多層基板２における欠損の発生を十分に防止することが可能となることに加え、１．５倍未満である場合に比べて実装する受動・能動素子（電気素子５ａ，５ｂ）の固着強度及び引き剥がし強度がより向上したり、多層基板２、及び電子部品としてのパワーアンプ１００の電極としての導体層４ｆの強度がより向上したりする。

構成層２ａ，２ｇのピール強度は、構成層２ｂ〜２ｆのピール強度の２倍以上であることがより好ましい。但し、構成層２ａ，２ｇのピール強度は、構成層２ｂ〜２ｆのピール強度の２０倍以下であることが好ましい。構成層２ａ，２ｇのピール強度が構成層２ｂ〜２ｆのピール強度の２０倍を超えると、導体層（例えば銅箔）をかなり粗くしなければならず、パワーアンプ１００の高周波特性に悪影響が生じる。

構成層２ａ，２ｇのピール強度は具体的には、８Ｎ／ｃｍ以上であることが好ましく、１０Ｎ／ｃｍ以上であることがより好ましい。この場合、構成層２ａ，２ｇのピール強度が８Ｎ／ｃｍ未満である場合に比べて、実装部品としての電気素子５ａ，５ｂの応力による欠損や端子としての導体層４ｆの剥がれ等の問題がより起こりにくくなるという利点が得られる。

構成層２ａ，２ｇのピール強度は、１００Ｎ／ｃｍ以下であることが好ましい。構成層２ａ，２ｇのピール強度が１００Ｎ／ｃｍを超えると、導体層（例えば銅箔）をかなり粗くしなければならず、パワーアンプ１００の高周波特性に悪影響が生じる。

なお、図１において、構成層２ｄは、強化繊維からなるクロス１０を有し、コア基板を構成している。この場合、強化繊維からなるクロス１０により多層基板２の機械強度が増強され、パワーアンプ１００の欠損又は変形等がクロス１０を有しない場合に比べてより十分に防止される。

上記強化繊維の材質は、Ｅガラス、Ｄガラス、ＮＥガラス、Ｈガラス、Ｔガラス又はアラミド繊維のいずれかであることが好ましい。これらのうち、ＮＥガラスは低誘電正接であり、Ｈガラスは高誘電率を有し、Ｅガラスは、コストとのバランスが取れる。従って、要求する特性に応じて、適宜使い分ければよい。

クロス１０の厚さは、２０〜３００μｍであることが好ましく、必要とする厚さ、特性に応じて適宜使い分ければよい。

クロス１０の具体例としては、１０１（厚さ２０μｍ）、１０６（厚さ３０μｍ）、１０８０（厚さ５０μｍ)、２１１６(厚さ１００μｍ)、７６２８（厚さ２００μｍ）などが挙げられる。

またクロス１０の表面には、必要に応じて開繊、閉塞等の処理を施してもよく、さらにはクロス１０の表面に、樹脂との密着力を高めるためにカップリング剤等による表面処理を施しても良い。

上記導体層４ａ〜４ｆを構成する材料は、導電材料であれば特に制限されず、かかる導電材料としては、Ｃｕ、Ｎｉ、Ａｌ、Ａｕ、Ａｇ等が挙げられる。これらの中でもＣｕがより好ましい。Ｃｕは内部抵抗を小さくし、マイグレーションを起こしにくいためである。また電気素子５ａ，５ｂとしては、例えばコンデンサ、インダクタ、半導体、レジスタ等が用いられる。

上記多層基板２は、ビルドアップ工法、一括積層工法等の一般的なプリント基板の工法を用いて製造することが可能である。

本発明は、前述した実施形態に限定されるものではない。例えば上記実施形態では、最外層３ａ，３ｂの間に構成層２ｃ〜２ｅが設けられているが、これらは必ずしも必要ではなく、必要に応じて省略することができる。例えば図２に示すように、パワーアンプ１００から構成層２ｃ及び構成層２ｅを省略し、構成層２ｄの両側にそれぞれ最外層３ａ，３ｂが設けられる構成としてもよい。更に、図３に示すように、パワーアンプ１００から構成層２ｃ及び構成層２ｅのみならず、構成層２ｄを省略することも可能である。この場合、パワーアンプの十分な薄型化が可能となり、小型電子機器（例えば携帯電話）の電子部品として適用することが可能となる。

また上記実施形態では、最外層３ａが構成層２ａ，２ｂで構成され、最外層３ｂが構成層２ｇ，２ｆで構成されているが、最外層３ａが構成層２ａ，２ｂ、２ｃで構成され、最外層３ｂが構成層２ｇ，２ｆ，２ｅで構成されるようにしても構わない。但し、この場合、構成層２ａおよび構成層２ｂのそれぞれの片側にのみ導体層が設けられ、構成層２ｇ，２ｅのそれぞれの片側にのみ導体層が設けられる。

更に上記実施形態では、各構成層において、一方の面側では、導体層がその一方の面から外側に突出し、当該一方の面と反対の面側では導体層が当該反対の面に対し構成層の内側に入り込んでいるが、当該一方の面と反対側の面側では、導体層は、当該反対の面から構成層の外側に突出していてもよい。

更にまた、上記実施形態では、電子部品が多層基板のほか、電気素子を有しているが、電気素子は必ずしも必要なものではなく、省略することも可能である。この場合、電子部品は、多層基板で構成されることになる。

また上記実施形態では、電子部品としてパワーアンプ１００が用いられているが、本発明の電子部品は、上記パワーアンプのほかに、キャパシタ、インダクタ、ＶＣＯ、アンテナスイッチモジュール、フロントエンドモジュール、ＰＬＬモジュール、ＲＦチューナーモジュール、ＲＦユニット、重畳モジュール、ＴＣＸＯ等に適用することも可能である。

また、上記実施形態では、最外層３ａ、３ｂに含まれる構成層２ａ，２ｇの限界たわみ量が、構成層２ａ，２ｇの間に配置される構成層２ｂ〜２ｆの１．３倍以上となっているが、最外層３ａ，３ｂに含まれる構成層２ａ，２ｇのピール強度が、構成層２ａ，２ｇの間に配置される構成層２ｂ〜２ｆの１．５倍以上となっていれば、必ずしも最外層の限界たわみ量が、それらの間に配置される構成層の１．３倍以上となっている必要はない。この場合でも、電子部品に過大な負荷が加えられても、電気的特性を良好に維持しながら電子部品における欠損の発生を十分に防止することが可能となる。なお、最外層のピール強度は、それらの間に配置される構成層の２０倍以下であることが好ましい。最外層のピール強度がそれらの間に配置される構成層のピール強度の２０倍を超えると、導体層（例えば銅箔）をかなり粗くしなければならず、電子部品の高周波特性に悪影響が生じる。

以下、実施例により本発明の内容をより具体的に説明するが、本発明はこれら実施例に限定されるものではない。

（実施例１）
以下のようにして、図１に示す電子部品としてのパワーアンプモジュールを作製した。

まず下記構造式（Ｉ）：

（上記式（Ｉ）中、Ｒ_１はメチル基、Ｒ_２がベンジル基、Ｒ_３がビニルベンジル基を表し、ｎは３である）
で表される分子量約６０００のビニルベンジル樹脂（ポリビニルベンジルエーテル化合物（ＶＢ））とタフテックＨ１０４３をトルエンに入れ、完全に溶解するまで撹拌した。そこに、ＳＡＹＴＥＸＢＴ９３、ジクミルパーオキサイド、ＢａＮｄ_２Ｔｉ_４Ｏ_１２（平均粒径０．２μｍ、比誘電率９３）、ＫＢＭ５７３と、２０ｍｍφのジルコニアボールを２００ｇ入れ、４時間ボールミルで混合した。

こうしてペースト（以下、「ペーストＡ」という）を得た。このとき、ペーストＡ中のセラミック粉末の含有率が約４０体積％となるようにした。そして、ペーストＡを１２μｍ電解銅箔（ＪＴＣ、日鉱マテリアルズ(株)）上にドクターブレードを用いて塗工し、１２０℃で５分の乾燥処理を行い、シート（以下、「シートＡ」という）を得た。得られたシートＡの厚さは５０μｍであった。上記のようにして同一のシートＡを２枚用意した。

一方、エポキシ樹脂に、溶融シリカからなるセラミック粉末（電気化学工業ＦＢ−３ＳＸ）をコンポジットし、ペースト（以下、「ペーストＢ」という）を得た。このとき、ペーストＢ中のセラミック粉末の含有率が約１５体積％となるようにした。そして、ペーストＢを１２μｍ電解銅箔（ＪＴＣ、日鉱マテリアルズ(株)）上にドクターブレードを用いて塗工し、１１０℃で５分の乾燥処理を行い、厚さ１９μｍの乾燥体を得た。続いて、上記ペーストＡを上記乾燥体上にドクターブレードを用いて塗工し、１１０℃で５分の乾燥処理を行い、厚さ１９μｍの乾燥体をさらに得た。こうしてシート（以下、「シートＢ」という）を得た。得られたシートＢの厚さは５０μｍであった。上記のようにしてシートＢを２枚用意した。

次に、２枚のシートＢの間に、ペーストＡ及び厚さ約９５μｍのガラスクロス１０で構成される厚さ１５０μｍのコア基板を配置し、２枚のシートＢとコア基板との間にはそれぞれ、シートＡを１枚ずつ配置した。そして、シートＡ、コア基板及びシートＢを重ねて高温真空プレス機（ＫＶＨＣ型、北川精機(株)）を用い、プレス圧を４ＭＰａに保持しながら、３℃／分で昇温した後、１５０℃で４０分保持し、４℃／分で昇温した後、２００℃で１８０分保持するという条件でプレスを行った。こうして、構成層２ａ〜２ｇ及び導体層４ａ〜４ｆで構成される多層基板２を得た。

続いて、多層基板２上に、電気素子として、増幅回路を内蔵した半導体のベアチップ５ａをワイヤボンディングによって実装した後、このベアチップ５ａをエポキシ樹脂及びシリカからなる樹脂組成物でモールドした。更に多層基板上には電気素子としてチップコンデンサ５ｂを実装した。こうして図１に示すパワーアンプモジュール１００を得た。

なお、上記シートＡ及びシートＢと同様のものを別途用意し、シートＡ及びシートＢのそれぞれについて上記と同様の条件でプレスを行い、シートＡの硬化体（第２誘電体層）及びシートＢの硬化体（第１誘電体層）を得た。そして、シートＡの硬化体及びシートＢの硬化体のそれぞれについて誘電率、ｔａｎδ、曲げ強度、曲げ弾性率、ピール強度及び限界たわみ量を測定した。その結果、シートＡの硬化体の誘電率は約１０、ｔａｎδは約０．００２５であった。またシートＡの硬化体の曲げ強度は８０ＭＰａ、曲げ弾性率は８ＧＰａであり、ピール強度は１２μｍ銅箔で４．２Ｎ／ｃｍであった。またシートＡの硬化体の限界たわみ量は３．６ｍｍであった。

また、シートＢの硬化体の誘電率は約３．２、ｔａｎδは約０．０１１であった。またシートＢの硬化体の曲げ強度は１４０ＭＰａであり、曲げ弾性率は５ＧＰａであった。ピール強度は１２μ銅箔で１１Ｎ／ｃｍであり、シートＡの硬化体のピール強度の２．６倍であった。またシートＢの硬化体の限界たわみ量は５．７ｍｍであり、シートＡの硬化体の１．５８倍であった。

なお、曲げ強度は、ＪＩＳＣ６４８１に準拠して測定し、曲げ弾性率は、ＪＩＳＫ６９１１に準拠して測定した。また誘電正接は、シートＡの硬化体及びシートＢの硬化体を、長さ１００ｍｍ、幅１．５ｍｍ、厚さ０．５ｍｍの棒状試料とし、空洞共振器摂動法（ＴＤＫ（株）開発高周波誘電特性測定装置、ヒューレットパッカード(株)製８３６２０Ａ及び８７５７Ｄを使用）にて２ＧＨｚの周波数にて測定した。

（実施例２）
２枚のシートＡ及びコア基板を用いず、２枚のシートＢのうち一方について銅箔の形成されていない残りの面に更に１２μｍ電解銅箔（ＪＴＣ、日鉱マテリアルズ(株)）を設けたこと以外は実施例１と同様にしてパワーアンプモジュールを得た。

（比較例１）
シートＢを全てシートＡに代えた以外は実施例１と同様にしてパワーアンプモジュールを得た。従って、このパワーアンプモジュールにおいては、最外層の限界たわみ量は、その内側の層の１倍となり、最外層のピール強度は、その内側の層の１倍となる。

（電気的特性及び機械的特性試験）
上記のようにして得られた実施例１〜２及び比較例１のパワーアンプモジュールについて以下のようにして電気的特性及び機械的特性の試験を行った。

即ち電気的特性の試験はシグナルジェネレータ、パワーメータ、スペクトラムアナライザ等の測定器を用い、出力レベル、効率、歪み等の測定を行った。一方、機械的特性の試験は、実装部品であるチップコンデンサ５ｂの横押し強度、たわみ試験、固着強度試験、引き剥がし試験を、いずれもＪＩＳＣ７２１０に従って測定した。

その結果、実施例１〜２及び比較例１のパワーアンプモジュールのいずれにおいても、電気的特性が良好に維持されていることが分かった。これに対し、実施例１〜２のパワーアンプモジュールは、比較例１のパワーアンプモジュールよりも欠損の発生を十分に防止できることが分かった。

図１は、本発明の電子部品の第１実施形態を示す部分断面図である。図２は、本発明の電子部品の第２実施形態を示す部分断面図である。図３は、本発明の電子部品の第３実施形態を示す部分断面図である。

符号の説明

２ａ，２ｇ…構成層（第１誘電体層）、２ｂ〜２ｆ…構成層（第２誘電体層）、４ａ〜４ｆ…導体層、２…多層基板、１００…電子部品、５ａ，５ｂ…電気素子。

Claims

樹脂を含む２つの第１誘電体層と、
前記２つの第１誘電体層の間に配置され、樹脂を含む複数の第２誘電体層と、
複数の導体層と、
を積層して構成される多層基板であって、
最外層が前記第１誘電体層及びこれに隣接する前記第２誘電体層を有し、
前記最外層の両側にそれぞれ前記導体層が設けられており、
前記第２誘電体層の誘電正接ｔａｎδが０．０１以下であり、
前記第１誘電体層の限界たわみ量が、前記第２誘電体層の１．３倍以上であることを特徴とする多層基板。
前記第２誘電体層が、前記第２誘電体層に含まれる前記樹脂よりも比誘電率の大きいセラミック粉末を更に含むことを特徴とする請求項１に記載の多層基板。
前記第１誘電体層のピール強度が、前記第２誘電体層のピール強度の１．５倍以上であることを特徴とする請求項１又は２に記載の多層基板。
樹脂を含む２つの第１誘電体層と、
前記２つの第１誘電体層の間に配置され、樹脂を含む複数の第２誘電体層と、
複数の導体層と、
を積層して構成される多層基板であって、
最外層が前記第１誘電体層及びこれに隣接する前記第２誘電体層を有し、
前記最外層の両側にそれぞれ前記導体層が設けられており、
前記第２誘電体層の誘電正接ｔａｎδが０．０１以下であり、
前記第１誘電体層のピール強度が、前記第２誘電体層のピール強度の１．５倍以上であることを特徴とする多層基板。
前記第１誘電体層のピール強度が８Ｎ／ｃｍ以上であることを特徴とする請求項３又は４に記載の多層基板。
樹脂を含む２つの第１誘電体層と、
前記２つの第１誘電体層の間に配置され、樹脂を含む複数の第２誘電体層と、
複数の導体層と、
を積層して構成される電子部品であって、
最外層が前記第１誘電体層及びこれに隣接する前記第２誘電体層を有し、
前記最外層の両側にそれぞれ前記導体層が設けられており、
前記第２誘電体層の誘電正接ｔａｎδが０．０１以下であり、
前記第１誘電体層の限界たわみ量が、前記第２誘電体層の１．３倍以上であることを特徴とする電子部品。
前記第２誘電体層が、前記第２誘電体層に含まれる前記樹脂よりも比誘電率の大きいセラミック粉末を更に含むことを特徴とする請求項６に記載の電子部品。
前記第１誘電体層のピール強度が、前記第２誘電体層のピール強度の１．５倍以上であることを特徴とする請求項６又は７に記載の電子部品。
樹脂を含む２つの第１誘電体層と、
前記２つの第１誘電体層の間に配置され、樹脂を含む複数の第２誘電体層と、
複数の導体層と、
を積層して構成される電子部品であって、
最外層が前記第１誘電体層及びこれに隣接する前記第２誘電体層を有し、
前記最外層の両側にそれぞれ前記導体層が設けられており、
前記第１誘電体層のピール強度が、前記第２誘電体層のピール強度の１．５倍以上であることを特徴とする電子部品。
前記第１誘電体層のピール強度が８Ｎ／ｃｍ以上であることを特徴とする請求項８又は９に記載の電子部品。
請求項１〜５のいずれか一項に記載の多層基板と、
前記多層基板に設けられる電気素子と、
を備えることを特徴とする電子部品。