CN103052279A

CN103052279A - 线路板及其制作方法

Info

Publication number: CN103052279A
Application number: CN2011103064228A
Authority: CN
Inventors: 余丞博; 黄培彰; 林爱华; 黄瀚霈
Original assignee: Xinxing Electronics Co Ltd
Current assignee: Xinxing Electronics Co Ltd; Unimicron Technology Corp
Priority date: 2011-10-11
Filing date: 2011-10-11
Publication date: 2013-04-17

Abstract

本发明公开一种线路板及其制作方法。此制作方法是先在介电核心层上压合第一预胶层与第一导电层，其中第一导电层的面向介电核心层的表面的粗糙度小于或等于1.5μm。然后，在第一导电层、第一预胶层与介电核心层中形成第一导通孔。接着，将第一导电层与第一预胶层图案化，以形成第一线路层。而后，压合第一介电层、第二预胶层与第二导电层于第一线路层上，其中第二导电层的面向第一介电层的表面的粗糙度大于1.5μm且小于3μm。继之，在第二导电层、第二预胶层与第一介电层中形成第二导通孔。之后，将第二导电层与第二预胶层图案化，以形成第二线路层。

Description

线路板及其制作方法

技术领域

本发明涉及一种线路板及其制作方法，且特别是涉及一种包含细线路且具有高可靠度的线路板及其制作方法。

背景技术

近年来，随着电子技术的日新月异，高科技电子产业的相继问世，使得更人性化、功能更佳的电子产品不断地推陈出新，并朝向轻、薄、短、小的趋势设计。在这些电子产品内通常会配置具有导电线路的线路板。

为了提高线路板中的布线密度，一般是利用减成制作工艺(substrativeprocess)来将线路板中的线路层制作为具有40μm以上的线宽。然而，对于欲制作出40μm以下的线宽(一般称为细线路)来说，利用减成制作工艺来制作线路层将导致产品良率降低。在减成制作工艺的过程中，若形成线路层的导电层的厚度过厚，将使得蚀刻时间过长，致使蚀刻液会在线路图案之间滞积成水池状而影响蚀刻能力。此外，在蚀刻的过程中，若导电层的厚度过厚，往往需要较长的蚀刻时间，使得蚀刻液会对线路图案的侧壁产生严重的侧蚀效应，因而影响线路品质与可靠度，且不利于细线路的制作。

为了制作具有40μm以下的线宽的线路层，目前大多使用具有低粗糙度的超薄铜箔来作为导电层，以避免因蚀刻时间过长而影响线路品质与可靠度。

然而，具有低粗糙度的超薄铜箔会使得线路层与介电层之间的附着力降低，导致最外层的线路层容易自介电层剥离，因而降低了线路板的可靠度。

发明内容

本发明的目的在于提供一种线路板的制作方法，用以制作包含细线路且具有高可靠度的线路板。

本发明另一目的在于提供一种线路板，其包含细线路且具有高可靠度。

本发明提出一种线路板的制作方法，此方法是先于介电核心层上压合第一预胶层(primer)与第一导电层，其中第一导电层的面向介电核心层的表面的粗糙度小于或等于1.5μm。然后，在第一导电层、第一预胶层与介电核心层中形成第一导通孔。接着，将第一导电层图案化，以形成第一线路层。而后，压合第一介电层、第二预胶层与第二导电层于第一线路层上，其中第二导电层的面向第一介电层的表面的粗糙度大于1.5μm且小于3μm。继之，在第二导电层、第二预胶层与第一介电层中形成第二导通孔。之后，将第二导电层图案化，以形成第二线路层。

依照本发明实施例所述的线路板的制作方法，上述的第一导电层的面向介电核心层的表面的中心线平均粗糙度与十点平均粗糙度例如小于或等于1.5μm。

依照本发明实施例所述的线路板的制作方法，上述的第二导电层的面向第一介电层的表面的中心线平均粗糙度与十点平均粗糙度例如大于1.5μm且小于3μm。

依照本发明实施例所述的线路板的制作方法，上述在形成第一线路层之后以及在压合第一介电层、第二预胶层与第二导电层之前，还可以于第一线路层上形成至少一个线路结构。

依照本发明实施例所述的线路板的制作方法，上述的线路结构与的形成方法例如是先将第二介电层、第三预胶层与第三导电层压合于第一线路层上，其中第三导电层的面向第二介电层的表面的粗糙度小于或等于1.5μm。然后，在第三导电层、第三预胶层与第二介电层中形成第三导通孔。之后，将第三导电层图案化，以形成第三线路层。

依照本发明实施例所述的线路板的制作方法，上述的第三导电层的面向第二介电层的表面的中心线平均粗糙度与十点平均粗糙度例如小于或等于1.5μm。

本发明另提出一种一种线路板，其包括介电核心层、第一线路层、第一预胶层、第一导通孔、第一介电层、第二线路层、第二预胶层以及第二导通孔。第一预胶层配置于介电核心层上。第一线路层配置于第一预胶层上。第一线路层包括第一导电层，其中第一导电层的面向该介电核心层的表面的粗糙度小于或等于1.5μm。第一导通孔配置于介电核心层与第一预胶层中，且与第一线路层电连接。第一介电层配置于介电核心层上，且覆盖第一线路层。第二预胶层配置于第一介电层上。第二线路层配置于第二预胶层上。第二线路层包括第二导电层，其中第二导电层的面向第一介电层的表面的粗糙度大于1.5μm且小于3μm。第二导通孔配置于第二介电层与第二预胶层中，且电连接第一线路层与第二线路层。

依照本发明实施例所述的线路板，上述的第一导电层的面向介电核心层的表面的中心线平均粗糙度与十点平均粗糙度例如小于或等于1.5μm。

依照本发明实施例所述的线路板，上述的第二导电层的面向第一介电层的表面的中心线平均粗糙度与十点平均粗糙度例如大于1.5μm且小于3μm。

依照本发明实施例所述的线路板，更包括配置于第一线路层与第一介电层之间的至少一个线路结构。

依照本发明实施例所述的线路板，上述的线路结构包括第二介电层、第三线路层、第三预胶层以及第三导通孔。第二介电层配置于核心介电层上，且覆盖第一线路层。第三预胶层配置于第二介电层上。第三线路层配置于第三预胶层上。第三线路层包括第三导电层，其中第三导电层的面向该第二介电层的表面的粗糙度小于或等于1.5μm。第三导通孔配置于第三介电层与第二介电层中，且电连接第一线路层与第三线路层，而第二导通孔电连接第二线路层与第三线路层。

依照本发明实施例所述的线路板，上述的第三导电层的面向第二介电层的表面的中心线平均粗糙度与十点平均粗糙度例如小于或等于1.5μm。

基于上述，本发明在用以形成线路层的导电层与介电层之间形成预胶层，使得上述导电层可以具有较低的粗糙度，且因此可具有较薄的厚度，因而有利于形成具有40μm以下的线宽的线路层。此外，在本发明中，形成最外层的线路层的导电层的粗糙度大于形成内层线路层的导电层的粗糙度，使得最外层的线路层可以承受较大的拉力，因而提高了线路板的可靠度。

为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附附图作详细说明如下。

附图说明

图1A至图1D为依照本发明一实施例所绘示的线路板的制作流程剖视图；

图2A至图2B为依照本发明另一实施例所绘示的线路板的制作流程剖视图。

主要元件符号说明

10、20：线路板

100：介电核心层

100a：第一表面

100b：第二表面

102a、102b、114a、114b、126a、126b：预胶层

104a、104b、108a、108b、116a、116b、120a、120b、128a、128b、132a、132b：导电层

106：导通孔

110a、110b、122a、122b、134a、134b：线路层

112a、112b、124a、124b：介电层

118a、118b、130a、130b：导通孔

具体实施方式

图1A至图1D为依照本发明一实施例所绘示的线路板的制作流程剖视图。在本实施例中，将以核心层的相对二面皆具有线路层的线路板作说明，但本发明并不限于此。首先，请参照图1A，提供介电核心层100。介电核心层100具有彼此相对的第一表面100a与第二表面100b。然后，在第一表面100a上压合预胶层102a与导电层104a，以及在第二表面100b压合预胶层102b与导电层104b。预胶层102a、102b的材料例如为B阶(B-stage)树脂，其在压合前呈半固化状态而在进行热压合后则呈固化状态。因此，在进行压合之后，预胶层102a可使导电层104a牢固地压合于第一表面100a上，且预胶层102b可使导电层104b牢固地压合于第二表面100b上。如此一来，便可以使用具有较低粗糙度的导电层104a、104b。此外，由于导电层104a、104b具有较低的粗糙度，其厚度可因此而减少，因此在后续以减成制作工艺制作线路层时可减少蚀刻时间，避免过蚀刻(over etching)的情形发生。且因此，所形成的线路层的品质与可靠度可以被提升，且有利于制作出具有40μm以下的线宽的细线路。

因此，在本实施例中，导电层104a、104b的面向介电核心层100的表面的粗糙度小于或等于1.5μm。进一步说，导电层104a、104b的面向介电核心层100的表面的中心线平均粗糙度(Ra)与十点平均粗糙度(Rz)例如皆小于或等于1.5μm。关于上述粗糙度的定义与量测方法可参考日本工业标准JIS B0601的内容。导电层104a、104b例如为铜箔层

然后，请参照图1B，在导电层104a、预胶层102a、介电核心层100与预胶层102b中形成导通孔106。导通孔106的形成方法例如是先进行激光钻孔制作工艺，在导电层104a、预胶层102a、介电核心层100与预胶层102b中形成暴露出部分导电层104b的盲孔。然后，以电镀的方式于盲孔中填入导电材料。此外，在进行电镀的过程中，同时会于导电层104a上形成导电层108a，以及于导电层104b上形成导电层108b。之后，进行图案化制作工艺，移除部分导电层108a、104a以形成线路层110a，以及移除部分导电层108b、104b以形成线路层110b。线路层110a与线路层110b通过导通孔106而电连接。上述移除部分导电层的步骤一般称为减成制作工艺。

如上所述，在移除部分导电层108a、104a、108b、104b的过程中，由于导电层104a、104b具有较小的厚度，因而可减少蚀刻时间，且因此有利于制作出具有40μm以下的线宽的细线路，即线路层110a、110b。

接着，请参照图1C，在线路层110a上压合介电层112a、预胶层114a与导电层116a，以及于线路层110b上压合介电层112b、预胶层114b与导电层116b。预胶层114a、114b的材料可与预胶层102a、102b的材料相同，用以使导电层116a、116b分别牢固地压合于介电层112a、112b上。同样地，通过预胶层102a、102b，导电层116a、116b可具有较低的粗糙度与较小的厚度，因而可以减少后续利用减成制作工艺制作线路层时的蚀刻时间，避免过蚀刻的情形发生，且因此有利于制作出具有40μm以下的线宽的细线路。

此外，在本实施例中，导电层116a、116b用以形成线路板中最外层的线路层，为了避免最外层的线路层自介电层112a、112b脱离，导电层116a、116b的粗糙度较佳大于导电层104a、104b的粗糙度。在本实施例中，导电层116a、116b的面向介电层112a、112b的表面的粗糙度大于1.5μm且小于3μm。进一步说，导电层116a、116b的面向介电层112a、112b的表面的中心线平均粗糙度与十点平均粗糙度例如皆大于1.5μm且小于3μm。如此一来，由导电层116a、116b所形成的线路层可以承受较大的拉力，进而提高了线路板的可靠度。导电层116a、116b可承受的拉力例如大于1kgf/cm²。

之后，请参照图1D，在导电层116a、预胶层114a与介电层112a中形成导通孔118a，以及于导电层116b、预胶层114b与介电层112b中形成导通孔118b。导通孔118a、118b的形成方法与导通孔106相同，在此不另行说明。此外，在形成导通孔118a、118b的过程中，同样会于导电层116a、116b上分别形成导电层120a、120b。然后，进行图案化制作工艺，移除部分导电层108a、104a以形成线路层110a，以及移除部分导电层108b、104b以形成线路层110b。线路层122a与线路层110a通过导通孔118a而电连接，且线路层122b与线路层110b通过导通孔118b而电连接。如此一来，即形成了具有四层线路层的线路板10。

在线路板10中，由于线路层110a与介电核心层100之间配置有预胶层102a，因此通过预胶层102a具有较高的结合力并在线路层110a与介电核心层100之间维持一定程度的结合力情形下，使构成线路层110a的导电层104a可以具有较低的粗糙度(粗糙度小于或等于1.5μm)，且因此可以减少导电层104a的厚度，以利于制作出具有40μm以下的线宽的线路层110a。因此，线路层110a可具有较佳的品质与可靠度。同样地，由于线路层110b与介电核心层100之间配置有预胶层102b，线路层122a与介电层112a之间配置有预胶层114a，线路层122b与介电层112b之间配置有预胶层114b，因此构成线路层110b的导电层104b、构成线路层122a的导电层116a以及构成线路层122b的导电层116b可以具有较低的粗糙度与较小的厚度，且因此所形成的具有40μm以下的线宽的线路层可具有较佳的品质与可靠度。

此外，在线路板10中，为了避免最外层的线路层122a、122b分别自介电层112a、112b脱离，因此导电层116a、116b的粗糙度大于导电层104a、104b的粗糙度，使得线路层122a、122b可以承受较大的拉力(例如大于1kgf/cm²)，且由此提高了线路板10的可靠度。

在本实施例中，线路板10为具有四层线路层的线路板，但本发明并不限于此。在其他实施例中，也可以类似的方式形成具有更多层线路层的线路板。

图2A至图2B为依照本发明另一实施例所绘示的线路板的制作流程剖视图。首先，请参照图2A，在图1B所述的步骤之后，采用类似于图1C至图1D的步骤，将介电层124a、预胶层126a与导电层128a压合于线路层110a上，以及将介电层124b、预胶层126b与导电层128b压合于线路层110b上。导电层128a、128b例如与导电层104a、104b相同，且其面向介电层124a、124b的表面的粗糙度小于或等于1.5μm。然后，在导电层128a、预胶层126a与介电层124a中形成导通孔130a且同时于导电层128a上形成导电层132a，以及于导电层128b、预胶层126b与介电层124b中形成导通孔130b且同时于导电层128b上形成导电层132b。接着，进行图案化制作工艺，以形成线路层134a、134b。

当然，视实际需求，可继续重复图2A所述的步骤，以形成更多层的内层线路层。

之后，请参照图2B，进行与图1C至图1D相同的步骤，以得到具有六层线路层的线路板20。

虽然结合以上实施例揭露了本发明，然而其并非用以限定本发明，任何所属技术领域中熟悉此技术者，在不脱离本发明的精神和范围内，可作些许的更动与润饰，故本发明的保护范围应以附上的权利要求所界定的为准。

Claims

1.一种线路板的制作方法，包括：

在一介电核心层上压合一第一预胶层与一第一导电层，其中该第一导电层的面向该介电核心层的表面的粗糙度小于或等于1.5μm；

在该第一导电层、该第一预胶层与该介电核心层中形成一第一导通孔；

将该第一导电层图案化，以形成一第一线路层；

压合一第一介电层、一第二预胶层与一第二导电层于该第一线路层上，其中该第二导电层的面向该第一介电层的表面的粗糙度大于1.5μm且小于3μm；

在该第二导电层、该第二预胶层与该第一介电层中形成一第二导通孔；以及

将该第二导电层图案化，以形成一第二线路层。

2.如权利要求1所述的线路板的制作方法，其中该第一导电层的面向该介电核心层的表面的中心线平均粗糙度与十点平均粗糙度小于或等于1.5μm。

3.如权利要求1所述的线路板的制作方法，其中该第二导电层的面向该第一介电层的表面的中心线平均粗糙度与十点平均粗糙度大于1.5μm且小于3μm。

4.如权利要求1所述的线路板的制作方法，其中在形成该第一线路层之后以及在压合该第一介电层、该第二预胶层与该第二导电层之前，还包括在该第一线路层上形成至少一线路结构。

5.如权利要求4所述的线路板的制作方法，其中该线路结构与的形成方法包括：

将一第二介电层、一第三预胶层与一第三导电层压合于该第一线路层上，其中该第三导电层的面向该第二介电层的表面的粗糙度小于或等于1.5μm；

在该第三导电层、该第三预胶层与该第二介电层中形成一第三导通孔；以及

将该第三导电层图案化，以形成一第三线路层。

6.如权利要求5所述的线路板的制作方法，其中该第三导电层的面向该第二介电层的表面的中心线平均粗糙度与十点平均粗糙度小于或等于1.5μm。

7.一种线路板，包括：

介电核心层；

第一预胶层，配置于该介电核心层上；

第一线路层，配置于该第一预胶层上，该第一线路层包括一第一导电层，其中该第一导电层的面向该介电核心层的表面的粗糙度小于或等于1.5μm；

第一导通孔，配置于该介电核心层与该第一预胶层中，且与该第一线路层电连接；

第一介电层，配置于该介电核心层上，且覆盖该第一线路层；

第二预胶层，配置于该第一介电层上；

第二线路层，配置于该第二预胶层上，该第二线路层包括一第二导电层，其中该第二导电层的面向该第一介电层的表面的粗糙度大于1.5μm且小于3μm；以及

第二导通孔，配置于该第二介电层与该第二预胶层中，且电连接该第一线路层与该第二线路层。

8.如权利要求7所述的线路板，其中该第一导电层的面向该介电核心层的表面的中心线平均粗糙度与十点平均粗糙度小于或等于1.5μm。

9.如权利要求7所述的线路板，其中该第二导电层的面向该第一介电层的表面的中心线平均粗糙度与十点平均粗糙度大于1.5μm且小于3μm。

10.如权利要求7所述的线路板，还包括至少一线路结构，配置于该第一线路层与该第一介电层之间。

11.如权利要求10所述的线路板，其中该线路结构包括：

第二介电层，配置于该核心介电层上，且覆盖该第一线路层；

第三预胶层，配置于该第二介电层上；

第三线路层，配置于该第三预胶层上，该第三线路层包括一第三导电层，其中该第三导电层的面向该第二介电层的表面的粗糙度小于或等于1.5μm；以及

第三导通孔，配置于该第三介电层与该第二介电层中，且电连接该第一线路层与该第三线路层，而该第二导通孔电连接该第二线路层与该第三线路层。

12.如权利要求11所述的线路板，其中该第三导电层的面向该第二介电层的表面的中心线平均粗糙度与十点平均粗糙度小于或等于1.5μm。