JP3748361B2 - 電気素子内蔵型配線基板 - Google Patents
電気素子内蔵型配線基板 Download PDFInfo
- Publication number
- JP3748361B2 JP3748361B2 JP2000158824A JP2000158824A JP3748361B2 JP 3748361 B2 JP3748361 B2 JP 3748361B2 JP 2000158824 A JP2000158824 A JP 2000158824A JP 2000158824 A JP2000158824 A JP 2000158824A JP 3748361 B2 JP3748361 B2 JP 3748361B2
- Authority
- JP
- Japan
- Prior art keywords
- electric element
- wiring board
- built
- electric
- conductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
Landscapes
- Structure Of Printed Boards (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、電気素子内蔵型配線基板に関し、高周波特性に優れ、小型、高密度実装を可能にするために、電気素子を内蔵してなる低インダクタンスの電気素子内蔵型配線基板に関するものである。
【０００２】
【従来技術】
近年、電子機器の高性能化、小型化の要求に伴い、回路部品の高密度、高機能化に対応した配線基板が要求されている。このような配線基板としては、例えば、特開平１１−２２０２６２号公報に開示されているようなものが知られている。
【０００３】
この公報に開示された配線基板では、樹脂製の配線基板内部に、チップ状のコンデンサやインダクタから選ばれる少なくとも一つの電気素子を埋設して構成されており、半導体素子とはビアホール導体により電気的に接続されている。
【０００４】
このような配線基板では、コンデンサ等の電気素子を半導体素子の近傍に配置し、電子回路の配線長を短くできるため、配線部のインダクタンスを低減することができる。
【０００５】
【発明が解決しようとする課題】
近年においては、半導体素子に関して、動作周波数のより高周波化が進むにつれて、電気素子自体のインダクタンスの低減のみならず、その配線部の低インダクタンス化が要求されるようになってきているが、上記特開平１１−２２０２６２号公報では、電気素子を内蔵した配線基板のインピーダンスが大きくなり、効果的なノイズ除去が困難であった。
【０００６】
即ち、上記特開平１１−２２０２６２号公報では、半導体素子やチップ状の電気素子を配線基板に内蔵する構造についての記載はあるものの、配線基板のビアホール導体や電気回路を形成する導体層との関係、さらには、複数の電気素子に接続されたビアホール導体間の関係については記載されておらず、例えば、電気の流れる向きが同一方向のビアホール導体が近接した場合には、低周波では、ビアホール導体間における相互インダクタンスの影響は殆ど無いが、高周波になると、それらの影響が顕著となり配線部のインダクタンスが増加するという問題があった。
【０００７】
従って、本発明は、電気素子を内蔵した配線基板のインダクタンスを効果的に低減できる電気素子内蔵型配線基板を提供することを目的とする。
【０００８】
【課題を解決するための手段】
本発明の電気素子内蔵型配線基板は、絶縁基板の内部に複数のチップ状の電気素子として静電容量の異なるコンデンサを内蔵した電気素子内蔵型配線基板において、前記複数の電気素子が、それぞれ第１外部電極および第２外部電極を具備するとともに、前記電気素子と前記絶縁基板表面との間の絶縁基板内部に、その厚み方向に所定間隔を置いて第１導体層および第２導体層を形成してなり、前記複数の電気素子の前記第１、第２外部電極を、前記第１、第２導体層にビアホール導体を介して電気的に接続するとともに、隣設する前記電気素子間における最も近接する一対のビアホール導体を、それぞれ異なる導体層に接続したものである。
【０００９】
このような構成によれば、配線基板に、複数のチップ状の電気素子を内蔵することにより、高機能化した配線基板を提供できるとともに、隣設する電気素子間において、電気素子の外部電極に接続されたビアホール導体のうち、最も近接する一対のビアホール導体を、それぞれ異なる導体層に接続することにより、即ち、最も近接する一対のビアホール導体を流れる電流の向きを逆にすることにより、ビアホール導体を含む配線部の相互インダクタンスを低減することができる。
【００１０】
例えば、電気素子としてコンデンサを用いた場合、複数のコンデンサを並列接続し、さらに、最も近接する一対のビアホール導体において、電流の向きを逆にすることにより、コンデンサならびに配線部のインダクタンスを低減することができる。
【００１１】
上記電気素子内蔵型配線基板は、隣設する電気素子間において、最も近接する一対のビアホール導体の間隔が０．５ｍｍ以下の場合に好適に用いることができる。この場合、配線基板の小型、高密度化ができ、そのような形態においても、インダクタンスの低い配線基板を形成することができる。
【００１２】
上記電気素子内蔵型配線基板では、電気素子が、電気素子本体の主面に導体を形成してなる外部電極を具備することが望ましい。このような構成を採用することにより配線基板内に形成したビアホール導体の一端を電気素子本体の主面に形成された導体に容易且つ強固に接合できる。
【００１３】
上記電気素子内蔵型配線基板では、電気素子が、それぞれ複数の第１外部電極および複数の第２外部電極を具備することが望ましい。例えば、コンデンサの主面に複数の第1、第２外部電極を形成することにより、電気素子内を流れる電流を分散できることから、コンデンサの電磁界分布を均一化し、自己インダクタンスを低くすることができる。さらには、例えば、電気素子本体の表面に交互に異なる極性の外部電極を形成した場合には、さらに、電磁界分布が均等化され、自己インダクタンスを大きく低減することができる。
【００１４】
上記電気素子内蔵型配線基板では、電気素子として、コンデンサを用いることにより、デカップリングコンデンサとして機能させることができ、配線基板に搭載した半導体素子が動作した際のスイッチングノイズを効果的に低減できる。
【００１５】
上記電気素子内蔵型配線基板では、絶縁基板の内部に静電容量の異なるコンデンサを内蔵することが重要である。これは、異なる共振周波数を有する複数のコンデンサを、一体化した形態で機能させることができるために、低インピーダンスの領域を広域化でき、広い周波数の領域において、インダクタンスを低く抑えることができる。
【００１６】
上記電気素子内蔵型配線基板では、絶縁基板として、熱硬化性樹脂からなる有機樹脂が望ましい。有機樹脂を用いることで、低温での熱処理が可能となり、電気素子の特性を変化させることなく、電気素子を容易に埋設して内蔵できる。
【００１７】
【発明の実施の形態】
（配線基板の構造）
本発明の配線基板の一形態について、図１の概略断面図をもとに詳細に説明する。本発明の配線基板Ａは、絶縁層１、３、５、７、９を５層積層して構成された絶縁基板１１の両表面に表面導体層１３ａ、１３ｂを形成して構成されている。また、これらの絶縁層１、３、５、７、９には、その厚み方向にビアホール導体１５が形成されている。
【００１８】
絶縁基板１１の上面の表面導体層１３ａには、例えば、半導体素子２がはんだバンプ４により接続されている。
【００１９】
ビアホール導体１５は、絶縁基板１１の表面の表面導体層１３ａ、１３ｂと、絶縁基板１１の内部の導体層１７、１９を電気的に接続したり、絶縁基板１１の両表面の表面導体層１３ａ、１３ｂを電気的に接続している。
【００２０】
絶縁層７には、２つのキャビティ２１が形成されており、その内部には、それぞれコンデンサ素子からなる電気素子２３が、相互に短絡しない程度の適当な間隔をおいて埋設され、キャビティ２１の上下面の絶縁層５、９に樹脂接着剤２４により接着されている。
【００２１】
絶縁基板１１中に内蔵されている電気素子２３は、例えば、図２に示すように、複数の内部電極層２５ａ、２５ｂと複数の誘電体層２６とを交互に積層してなる電気素子本体２８と、該電気素子本体２８の外周部にそれぞれ設けられた4個の第1外部電極２７ａ、4個の第2外部電極２７ｂとから構成されており、内部電極層２５ａは第1外部電極２７ａと、内部電極層２５ｂは第2外部電極２７ｂとそれぞれ電気的に接続されている。尚、外部電極２７ａ、２７ｂは電気素子本体２８の外周に所定間隔を置いて交互に設けられている。
【００２２】
尚、上記のように、外部電極２７ａ、２７ｂが電気素子２３の端面から主面にかけて形成されている構造であれば、図３（ａ）に示すように、外部電極２９を４つ形成した電気素子、図３（ｂ）に示すように外部電極３０を２つ形成した電気素子も用いることができる。
【００２３】
そして、図１に示したように、電気素子２３と半導体素子搭載面表面との間の絶縁基板１１内部には、その厚み方向に所定間隔をおいて、即ち、絶縁層３を挟持するように、第1導体層１７、および第2導体層１９が形成されており、図４（ａ）に示すように、電気素子２３ａの２３ｂと対向する端部には手前側から外部電極２７ａ、２７ｂ、２７ａが形成されている。電気素子２３ａの外部電極２７ａはビアホール導体１５ａにより第１導体層１７に接続され、外部電極２７ｂは第２導体層１９にビアホール導体１５ｂにより接続されている。
【００２４】
一方、隣設している電気素子２３ｂの端部には手前側から電気素子２３ａの場合と同じく外部電極２７ａ、２７ｂ、２７ａが形成され、外部電極２７ａはビアホール導体１５ｂにより第２導体層１９に接続され、外部電極２７ｂは第１導体層１７にビアホール導体１５ａにより接続されている。
【００２５】
図４（ｂ）に示しているように、電気素子の各外部電極に接続されたビアホール導体のうち、最も近接する一対のビアホール導体１５ａ、１５ｂは、それぞれ異なる導体層に接続されており、この場合には、最も近接するビアホール導体に流れる電流は対向した向きに流れる。一方、図４（ｃ）に示しているように、各電気素子の外部電極に接続された最近接するビアホール導体１５ａ、１５ｂを、同じ第１導体層１７に接続した場合には、電流は同じ方向へ流れる。
【００２６】
そして、最も近接するビアホール導体１５ａ、１５ｂの間隔をＬとした場合、この間隔Ｌは０．５ｍｍ以下とされている。なお、第１導体層１７には、第２導体層１９に接続するビアホール導体１５ｂと接触しないように開口部３９が形成されている。
【００２７】
（絶縁層材料）
本発明の配線基板Ａにおける絶縁基板１１の材質としては、上記のような電気素子内蔵構造が形成可能であれば、いわゆる焼結体からなるセラミック系絶縁材料、または絶縁成分として、少なくとも有機樹脂を含有する有機系絶縁材料のいずれであってもよいが、予め形成された複数の電極を具備する電気素子２３を基板内部に埋設した構造を形成する上では、焼成工程を必要としない有機樹脂を含有するもの、特に無機フィラーと有機樹脂からなる絶縁材料が望ましい。
【００２８】
また、配線基板Ａにおける絶縁基板１１は、熱硬化性樹脂と無機フィラーとの複合体からなる絶縁層１、３、５、７、９によって構成されている。無機フィラーは、例えば、ＳｉＯ2、Ａｌ2Ｏ3、ＢａＴｉＯ3の群から選ばれる少なくとも１種を好適に用いることができる。
【００２９】
無機フィラーとして、ＳｉＯ2を用いた場合は絶縁層の比誘電率を小さくすることができる。また、無機フィラーとして、Ａｌ2Ｏ3を用いた場合には配線基板の熱伝導率を高めることができる。無機フィラーとして、ＢａＴｉＯ3を用いた場合には絶縁層の比誘電率を高めることができる。特に、電子機器の小型化、高性能化を目的として、高速伝送を行うためには、低誘電率のＳｉＯ2を用いることが望ましい。
【００３０】
上記の絶縁層に含まれる熱硬化性樹脂としては、ポリフェニレンエーテル（ＡＰＰＥ）系樹脂、エポキシ系樹脂およびシアネート系樹脂の群から選ばれる少なくとも１種が好ましい。ＡＰＰＥ樹脂は比誘電率が低く、誘電損失が低く、吸水率が低く、さらに、ガラス転移点が高いために、高耐熱性であることから、特に好ましい。さらに、混合物はフィラーとのぬれ性を改善するために、分散剤やカップリング剤を含んでもよい。
【００３１】
（製法）
絶縁層形成用として、ポリフェニレンエーテル系樹脂、エポキシ系樹脂などの熱硬化性樹脂と、ＳｉＯ2、Ａｌ2Ｏ3などの不定形の無機質フィラーとの混合材料からなる未硬化状態の絶縁シートを作製する。
【００３２】
そして、図５（ａ）、（ｂ）、（ｃ）、（ｅ）に示すように、絶縁層１、３、５、９となる絶縁シート４５、４７、４９、５１にビアホール５３を炭酸ガスレーザーやパンチングなどによって形成する。次に、図３（ｄ）に示すように、上記絶縁層７となる絶縁シート５５に対して、電気素子２３を内蔵するキャビティ５７、およびビアホール５９を形成する。
【００３３】
次に、図５（ｆ）に示すように、絶縁層４５、４７、４９、５１、５５のビアホール５３、５９に、Ｃｕ粉末を含有する導電性ペーストを充填して、ビアホール導体６１を形成する。
【００３４】
その後、この絶縁シート４５、４７、４９、５１の表面に、導体層６３を形成する。これらの導体層６３は、例えば、銅箔、Ａｌ箔などの金属箔を絶縁シート４５、４７、４９、５１の表面に転写した後、レジスト塗布、露光、現像、エッチング、レジスト除去の工程によって、所定のパターンの導体層を形成する方法、または、あらかじめ、樹脂フィルムの表面に前記絶縁シートの表面に転写する方法がある。このうち、後者の方法は、絶縁シートがエッチング液などにさらされることがなく、絶縁シートが劣化することがない点で後者の方が好適である。
【００３５】
そして、絶縁シート５５のキャビティ５７、ビアホール５９内に電気素子２３を設置し、電気素子２３の両表面に球状の無機フィラーを含む樹脂接着剤２４を塗布した後、この絶縁シート５５の上下に、前記絶縁シート４５、４７、４９、５１を積層し、この積層物を前記絶縁シート中の熱硬化性樹脂が硬化する温度よりも、低い温度で予め予備加熱を行い、電気素子２３に塗布した樹脂接着剤２４を硬化することにより、内蔵した電気素子２３と絶縁層の界面の接着を強固にし、後の硬化過程における基板の変形を抑えることができる。この後、熱硬化性樹脂が硬化する温度で加熱加圧して配線基板を硬化する。
【００３６】
このように、無機フィラーと熱硬化性樹脂との混合材料からなる未硬化の絶縁シートにビアホール導体や配線回路層を形成した後、積層して配線基板を作製することから、高密度の配線基板を作製することができる。
【００３７】
（作用）
以上のように構成された電気素子内蔵型配線基板には、電気素子２３として、例えば、高周波化、低電圧化する半導体素子の電源補償回路部品となるコンデンサを用いることができる。さらに、小型、高容量でしかも低インダクタンスのセラミックコンデンサが好適に用いられる。
【００３８】
また、電気素子内蔵型配線基板に複数のコンデンサを内蔵することもできる。例えば、並列に接続したコンデンサの特性は、コンデンサの数をｎとした場合、静電容量はｎ倍に、一方、自己インダクタンスは１／ｎ倍になる性質を示すことにより、低インダクタンスのデカップリングコンデンサを配線基板の内部に形成することができる。
【００３９】
更に、静電容量の異なるコンデンサを内蔵した場合にも、コンデンサ同士を一体化した形態で機能させることができることから、静電容量の違いにより、共振周波数が異なることを利用して、共振周波数の領域、即ち、低インピーダンスの周波数領域を拡大できることから、電気素子内蔵型配線基板の低インダクタンス化を効果的に図ることができる。
【００４０】
図４（ａ）、（ｂ）に示したように、隣設する電気素子２３ａ、２３ｂにおいて、最も近接し、対を成しているビアホール導体１５ａ、１５ｂの間隔をＬとした場合、この間隔Ｌが狭いほどビアホール導体を流れる電流による磁界が強くなる。そこで、電流の向きを逆方向にすることにより、磁界を相殺することができ、ビアホール導体に起因したインダクタンスを低減することができる。このため、最も近接する一対のビアホール導体の間隔を０．５ｍｍ以下として、小型、高密度化を図る場合に、特に、本発明の構造が効果的である。
【００４１】
他方、図４（ｃ）に示しているように、各電気素子の外部電極に接続された最近接するビアホール導体１５ａ、１５ｂを、同じ第１導体層１７に接続した場合には、電流は同じ方向へ流れるため、ビアホール導体間の磁界が大きくなり相互インダクタンスが高くなるが、本発明では、最も近接する一対のビアホール導体をそれぞれ異なる導体層に接続したため、電流の向きが逆になり、インダクタンスを低減できる。
【００４２】
さらに、電気素子内蔵型配線基板のインダクタンスを低減する方法としては、内蔵した電気素子２３と半導体素子搭載面との間の絶縁層の厚みを薄くすることが効果的である。具体的には、基板表面から電気素子との間の距離を０．３ｍｍ以下とすることが望ましい。
【００４３】
これらの絶縁層は、１層当りの厚みが、５０〜１５０μｍ程度であって、電気素子内蔵型配線基板の電気設計において、インピーダンス整合を行う場合に任意に調整することも可能である。また、電気素子２３を内蔵する絶縁層にあっては、電気素子などの大きさに応じて適宜所定の厚みに積層形成することができる。
【００４４】
尚、本発明では、絶縁基板１１内に電気素子２３として、コンデンサを内蔵した例について説明したが、電気素子としてコンデンサ以外のインダクタ、ＬＣ部品等を内蔵してもよい。
【００４５】
【実施例】
先ず、内蔵する電気素子として、例えば、セラミックコンデンサを次のように作製した。ＢａＴｉＯ3系の複数のセラミック誘電体シートの表面に、Ｎｉの金属ペーストを用いて図２（ｂ）、（ｃ）に示したような内部電極パターンをスクリーン印刷した。その後、それらのシートを温度５５℃、圧力１５０ｋｇ／ｃｍ2下で積層密着させ、グリーンの状態でカッターを用いて切断した後、還元雰囲気１２５０℃の温度において焼成してコンデンサ素体を作製した。
【００４６】
そして、このコンデンサ素体の表面に、Ｃｕ／Ｎｉのペーストを外部電極形成部に塗布して温度８５０℃で焼付け、図２（ａ）に示したようなセラミックコンデンサを作製した。なお、このコンデンサは、その寸法が１．６ｍｍ×１．６ｍｍ×０．３ｍｍ、静電容量が１０ｎＦ、自己インダクタンスが８０ｐＨのものと同じサイズで、静電容量が５ｎＦ、自己インダクタンスが８０ｐＨのものであった。
【００４７】
次に、図１に示すような電気素子内蔵型配線基板を、表１に示すように、コンデンサの外部電極個数、絶縁基板内に内蔵するコンデンサの個数、最も近接するビアホール導体間の間隔、そして、対向するビアホール導体を流れる電流の向きを変更して作製した。
【００４８】
先ず、ＡＰＰＥ樹脂に対し、不定形のシリカ粉末を所定量の割合となるように、ワニス状態の樹脂と粉末を混合し、ドクターブレード法により、厚さ１２０μｍの絶縁シートを作製し、それらの絶縁シートに、炭酸ガスレーザーにより、ビアホール（直径０．１ｍｍ）を形成し、そのビアホールに、Ｃｕ粉末を含有する導電性ペーストを充填してビアホール導体を形成し、図１の絶縁層１、３、５、９となる絶縁シート４５、４７、４９、５１を作製した。
【００４９】
次に、上記絶縁シート４５、４７、４９、５１と同等の試料厚の絶縁シート５５に、炭酸ガスレーザーによるトレパン加工により、収納するコンデンサの大きさよりもわずかに大きいキャビティ用貫通孔と、同じく、炭酸ガスレーザーにより、ビアホール（直径０．１ｍｍ）を形成し、そのビアホールに、Ｃｕ粉末を含有する導電性ペーストを充填してビアホール導体を形成し、図１の絶縁層７となる絶縁シート５５を作製した。
【００５０】
次に、ポリエチレンテレフタレート（ＰＥＴ）樹脂からなる転写シートの表面に接着剤を塗布し、厚さ１２μｍ、表面粗さ０．８μｍの銅箔を一面に接着した。そして、ドライフィルムレジストを貼り、露光、現像を行った後、これを塩化第二鉄溶液を用いたスプレー式エッチング装置を用いて、非パターン部をエッチング除去して、銅箔からなる導体層を形成した転写シートを作製した。
【００５１】
そして、ビアホール導体を含む絶縁シート４５、４７、４９、５１の表面に、転写シートの導体層側を１３０℃、２０ｋｇ／ｃｍ2の条件で圧着した後、転写シートを剥がして、導体層を絶縁シート４５、４７、４９、５１に転写した。
【００５２】
次に、キャビティ用貫通孔、およびビアホール導体を形成した絶縁シート５５のキャビティ内に積層セラミックコンデンサを仮設置した。
【００５３】
そして、コンデンサ素子の両表面に、球状シリカを含んだエポキシ系樹脂接着剤２４を塗布した。その絶縁シート５５の表面および裏面に、上記の工程を経て作製された導体層およびビアホール導体を有する絶縁シート４５、４７、４９、５１を仮積層した。
【００５４】
そして、この積層物を真空ホットプレス装置内に置き、圧力１０ｋｇ／ｃｍ2、昇温速度７℃／ｍｉｎ．で加熱し、１００℃に到達したところで、３０分間の保持を行い、コンデンサ素子を絶縁層に固着した。その後、同じ昇温速度で、圧力４０ｋｇ／ｃｍ2で、２２０℃まで昇温し、最高温度２２０℃で、１時間加熱して、完全硬化させて、絶縁層１、３、５、７、９の厚みが０．１ｍｍと０．０８ｍｍの図１に示した電気素子内蔵配線基板を作製した。そして、作製した電気素子内蔵配線基板に対して、以下の検討を行った。
【００５５】
インピーダンスアナライザを用いて、周波数１．０ＭＨｚ〜１．８ＭＨｚにおいて、インピーダンスの周波数特性を測定し、同時に、１ＭＨｚでのコンデンサの静電容量を測定し、そして、ｆ0＝１／（２π（Ｌ／Ｃ）1/2）（式中、ｆ0：共振周波数（Ｈｚ）、Ｃ：静電容量（Ｆ）、Ｌ：インダクタンス（Ｈ））に基づいて、共振周波数からインダクタンスを計算で求めた（Ｌ（室温））。また、インピーダンスが０．１Ω以下を示す周波数範囲（Δｆ）はインピーダンス特性曲線から読み取りで求めた。これらの結果を表１に記載した。
【００５６】
【表１】
【００５７】
表１の結果から明らかなように、最も近接する一対のビアホール導体の電流の向きを対向させて形成した本発明の試料Ｎｏ．１、９、１１では、電流の向きを同じ方向に形成した試料Ｎｏ．２、１０、１２に比較して、配線基板のインダクタンスを低減できた。また、１層あたりの絶縁層厚みを０．０８ｍｍに薄くして作製した試料Ｎｏ．１３では、０．１ｍｍで作製した試料（Ｎｏ．１）に比較して、さらにインダクタンスを低減することができた。
【００５８】
また、静電容量が１０ｎＦと５ｎＦのコンデンサを内蔵した試料Ｎｏ．３では、同じ静電容量のセラミックコンデンサを内蔵した場合（試料Ｎｏ．１）に比較して、例えば、０．１Ω以下のインピーダンスを示す周波数幅が９２ＭＨｚとなり、インピーダンスの低い周波数幅を広げることができた。
【００５９】
さらに、最も近接したビアホール導体の間隔を２ｍｍから０．５ｍｍまで狭くした場合（試料番号４、５、６）では、ビアホール導体の電流の向きを逆向きに形成することによってインダクタンスを低くできることがわかる。
【００６０】
また、内蔵するコンデンサの数を４個と8個に増やした場合の試料番号７、８では、コンデンサの並列接続の効果により、更に、インダクタンスの低減を図ることができた。
【００６１】
【発明の効果】
上述した通り、本発明によれば、隣設する電気素子の電極に接続されたビアホール導体のうち、最も近接するビアホール導体同士を、それぞれ異なる導体層に接続することにより、即ち、最も近接する一対のビアホール導体を流れる電流の向きを逆にすることにより、ビアホール導体を含む配線部の相互インダクタンスを低減することができる。
【図面の簡単な説明】
【図１】本発明の電気素子内蔵型配線基板の概略断面図である。
【図２】本発明で用いられる電気素子（コンデンサ素子）を説明するためのものであって、（ａ）は全体斜視図、（ｂ）、（ｃ）は内部電極のパターン図である。
【図３】本発明で用いられる電気素子（コンデンサ素子）を説明するためのものであって、（ａ）は４端子、（ｂ）2端子の模式図である。
【図４】（ａ）は、本発明の電気素子内蔵型配線基板における電気素子の外部電極と、ビアホール導体の接続状況を示す斜視図であり、（ｂ）は対向するビアホール導体の向きが逆の場合の模式図であり、（ｃ）は電流の向きが同じ場合の模式図である。
【図５】本発明の電気素子内蔵型配線基板の工程図である。
【符号の説明】
Ａ 電気素子内蔵型配線基板
１、３、５、７、９ 絶縁層
１１ 絶縁基板
１５、１５ａ、１５ｂ ビアホール導体
１７ 第１導体層
１９ 第２導体層
２３、２３ａ、２３ｂ 電気素子
２７ａ、２７ｂ、２９、３０ 外部電極
【発明の属する技術分野】
本発明は、電気素子内蔵型配線基板に関し、高周波特性に優れ、小型、高密度実装を可能にするために、電気素子を内蔵してなる低インダクタンスの電気素子内蔵型配線基板に関するものである。
【０００２】
【従来技術】
近年、電子機器の高性能化、小型化の要求に伴い、回路部品の高密度、高機能化に対応した配線基板が要求されている。このような配線基板としては、例えば、特開平１１−２２０２６２号公報に開示されているようなものが知られている。
【０００３】
この公報に開示された配線基板では、樹脂製の配線基板内部に、チップ状のコンデンサやインダクタから選ばれる少なくとも一つの電気素子を埋設して構成されており、半導体素子とはビアホール導体により電気的に接続されている。
【０００４】
このような配線基板では、コンデンサ等の電気素子を半導体素子の近傍に配置し、電子回路の配線長を短くできるため、配線部のインダクタンスを低減することができる。
【０００５】
【発明が解決しようとする課題】
近年においては、半導体素子に関して、動作周波数のより高周波化が進むにつれて、電気素子自体のインダクタンスの低減のみならず、その配線部の低インダクタンス化が要求されるようになってきているが、上記特開平１１−２２０２６２号公報では、電気素子を内蔵した配線基板のインピーダンスが大きくなり、効果的なノイズ除去が困難であった。
【０００６】
即ち、上記特開平１１−２２０２６２号公報では、半導体素子やチップ状の電気素子を配線基板に内蔵する構造についての記載はあるものの、配線基板のビアホール導体や電気回路を形成する導体層との関係、さらには、複数の電気素子に接続されたビアホール導体間の関係については記載されておらず、例えば、電気の流れる向きが同一方向のビアホール導体が近接した場合には、低周波では、ビアホール導体間における相互インダクタンスの影響は殆ど無いが、高周波になると、それらの影響が顕著となり配線部のインダクタンスが増加するという問題があった。
【０００７】
従って、本発明は、電気素子を内蔵した配線基板のインダクタンスを効果的に低減できる電気素子内蔵型配線基板を提供することを目的とする。
【０００８】
【課題を解決するための手段】
本発明の電気素子内蔵型配線基板は、絶縁基板の内部に複数のチップ状の電気素子として静電容量の異なるコンデンサを内蔵した電気素子内蔵型配線基板において、前記複数の電気素子が、それぞれ第１外部電極および第２外部電極を具備するとともに、前記電気素子と前記絶縁基板表面との間の絶縁基板内部に、その厚み方向に所定間隔を置いて第１導体層および第２導体層を形成してなり、前記複数の電気素子の前記第１、第２外部電極を、前記第１、第２導体層にビアホール導体を介して電気的に接続するとともに、隣設する前記電気素子間における最も近接する一対のビアホール導体を、それぞれ異なる導体層に接続したものである。
【０００９】
このような構成によれば、配線基板に、複数のチップ状の電気素子を内蔵することにより、高機能化した配線基板を提供できるとともに、隣設する電気素子間において、電気素子の外部電極に接続されたビアホール導体のうち、最も近接する一対のビアホール導体を、それぞれ異なる導体層に接続することにより、即ち、最も近接する一対のビアホール導体を流れる電流の向きを逆にすることにより、ビアホール導体を含む配線部の相互インダクタンスを低減することができる。
【００１０】
例えば、電気素子としてコンデンサを用いた場合、複数のコンデンサを並列接続し、さらに、最も近接する一対のビアホール導体において、電流の向きを逆にすることにより、コンデンサならびに配線部のインダクタンスを低減することができる。
【００１１】
上記電気素子内蔵型配線基板は、隣設する電気素子間において、最も近接する一対のビアホール導体の間隔が０．５ｍｍ以下の場合に好適に用いることができる。この場合、配線基板の小型、高密度化ができ、そのような形態においても、インダクタンスの低い配線基板を形成することができる。
【００１２】
上記電気素子内蔵型配線基板では、電気素子が、電気素子本体の主面に導体を形成してなる外部電極を具備することが望ましい。このような構成を採用することにより配線基板内に形成したビアホール導体の一端を電気素子本体の主面に形成された導体に容易且つ強固に接合できる。
【００１３】
上記電気素子内蔵型配線基板では、電気素子が、それぞれ複数の第１外部電極および複数の第２外部電極を具備することが望ましい。例えば、コンデンサの主面に複数の第1、第２外部電極を形成することにより、電気素子内を流れる電流を分散できることから、コンデンサの電磁界分布を均一化し、自己インダクタンスを低くすることができる。さらには、例えば、電気素子本体の表面に交互に異なる極性の外部電極を形成した場合には、さらに、電磁界分布が均等化され、自己インダクタンスを大きく低減することができる。
【００１４】
上記電気素子内蔵型配線基板では、電気素子として、コンデンサを用いることにより、デカップリングコンデンサとして機能させることができ、配線基板に搭載した半導体素子が動作した際のスイッチングノイズを効果的に低減できる。
【００１５】
上記電気素子内蔵型配線基板では、絶縁基板の内部に静電容量の異なるコンデンサを内蔵することが重要である。これは、異なる共振周波数を有する複数のコンデンサを、一体化した形態で機能させることができるために、低インピーダンスの領域を広域化でき、広い周波数の領域において、インダクタンスを低く抑えることができる。
【００１６】
上記電気素子内蔵型配線基板では、絶縁基板として、熱硬化性樹脂からなる有機樹脂が望ましい。有機樹脂を用いることで、低温での熱処理が可能となり、電気素子の特性を変化させることなく、電気素子を容易に埋設して内蔵できる。
【００１７】
【発明の実施の形態】
（配線基板の構造）
本発明の配線基板の一形態について、図１の概略断面図をもとに詳細に説明する。本発明の配線基板Ａは、絶縁層１、３、５、７、９を５層積層して構成された絶縁基板１１の両表面に表面導体層１３ａ、１３ｂを形成して構成されている。また、これらの絶縁層１、３、５、７、９には、その厚み方向にビアホール導体１５が形成されている。
【００１８】
絶縁基板１１の上面の表面導体層１３ａには、例えば、半導体素子２がはんだバンプ４により接続されている。
【００１９】
ビアホール導体１５は、絶縁基板１１の表面の表面導体層１３ａ、１３ｂと、絶縁基板１１の内部の導体層１７、１９を電気的に接続したり、絶縁基板１１の両表面の表面導体層１３ａ、１３ｂを電気的に接続している。
【００２０】
絶縁層７には、２つのキャビティ２１が形成されており、その内部には、それぞれコンデンサ素子からなる電気素子２３が、相互に短絡しない程度の適当な間隔をおいて埋設され、キャビティ２１の上下面の絶縁層５、９に樹脂接着剤２４により接着されている。
【００２１】
絶縁基板１１中に内蔵されている電気素子２３は、例えば、図２に示すように、複数の内部電極層２５ａ、２５ｂと複数の誘電体層２６とを交互に積層してなる電気素子本体２８と、該電気素子本体２８の外周部にそれぞれ設けられた4個の第1外部電極２７ａ、4個の第2外部電極２７ｂとから構成されており、内部電極層２５ａは第1外部電極２７ａと、内部電極層２５ｂは第2外部電極２７ｂとそれぞれ電気的に接続されている。尚、外部電極２７ａ、２７ｂは電気素子本体２８の外周に所定間隔を置いて交互に設けられている。
【００２２】
尚、上記のように、外部電極２７ａ、２７ｂが電気素子２３の端面から主面にかけて形成されている構造であれば、図３（ａ）に示すように、外部電極２９を４つ形成した電気素子、図３（ｂ）に示すように外部電極３０を２つ形成した電気素子も用いることができる。
【００２３】
そして、図１に示したように、電気素子２３と半導体素子搭載面表面との間の絶縁基板１１内部には、その厚み方向に所定間隔をおいて、即ち、絶縁層３を挟持するように、第1導体層１７、および第2導体層１９が形成されており、図４（ａ）に示すように、電気素子２３ａの２３ｂと対向する端部には手前側から外部電極２７ａ、２７ｂ、２７ａが形成されている。電気素子２３ａの外部電極２７ａはビアホール導体１５ａにより第１導体層１７に接続され、外部電極２７ｂは第２導体層１９にビアホール導体１５ｂにより接続されている。
【００２４】
一方、隣設している電気素子２３ｂの端部には手前側から電気素子２３ａの場合と同じく外部電極２７ａ、２７ｂ、２７ａが形成され、外部電極２７ａはビアホール導体１５ｂにより第２導体層１９に接続され、外部電極２７ｂは第１導体層１７にビアホール導体１５ａにより接続されている。
【００２５】
図４（ｂ）に示しているように、電気素子の各外部電極に接続されたビアホール導体のうち、最も近接する一対のビアホール導体１５ａ、１５ｂは、それぞれ異なる導体層に接続されており、この場合には、最も近接するビアホール導体に流れる電流は対向した向きに流れる。一方、図４（ｃ）に示しているように、各電気素子の外部電極に接続された最近接するビアホール導体１５ａ、１５ｂを、同じ第１導体層１７に接続した場合には、電流は同じ方向へ流れる。
【００２６】
そして、最も近接するビアホール導体１５ａ、１５ｂの間隔をＬとした場合、この間隔Ｌは０．５ｍｍ以下とされている。なお、第１導体層１７には、第２導体層１９に接続するビアホール導体１５ｂと接触しないように開口部３９が形成されている。
【００２７】
（絶縁層材料）
本発明の配線基板Ａにおける絶縁基板１１の材質としては、上記のような電気素子内蔵構造が形成可能であれば、いわゆる焼結体からなるセラミック系絶縁材料、または絶縁成分として、少なくとも有機樹脂を含有する有機系絶縁材料のいずれであってもよいが、予め形成された複数の電極を具備する電気素子２３を基板内部に埋設した構造を形成する上では、焼成工程を必要としない有機樹脂を含有するもの、特に無機フィラーと有機樹脂からなる絶縁材料が望ましい。
【００２８】
また、配線基板Ａにおける絶縁基板１１は、熱硬化性樹脂と無機フィラーとの複合体からなる絶縁層１、３、５、７、９によって構成されている。無機フィラーは、例えば、ＳｉＯ2、Ａｌ2Ｏ3、ＢａＴｉＯ3の群から選ばれる少なくとも１種を好適に用いることができる。
【００２９】
無機フィラーとして、ＳｉＯ2を用いた場合は絶縁層の比誘電率を小さくすることができる。また、無機フィラーとして、Ａｌ2Ｏ3を用いた場合には配線基板の熱伝導率を高めることができる。無機フィラーとして、ＢａＴｉＯ3を用いた場合には絶縁層の比誘電率を高めることができる。特に、電子機器の小型化、高性能化を目的として、高速伝送を行うためには、低誘電率のＳｉＯ2を用いることが望ましい。
【００３０】
上記の絶縁層に含まれる熱硬化性樹脂としては、ポリフェニレンエーテル（ＡＰＰＥ）系樹脂、エポキシ系樹脂およびシアネート系樹脂の群から選ばれる少なくとも１種が好ましい。ＡＰＰＥ樹脂は比誘電率が低く、誘電損失が低く、吸水率が低く、さらに、ガラス転移点が高いために、高耐熱性であることから、特に好ましい。さらに、混合物はフィラーとのぬれ性を改善するために、分散剤やカップリング剤を含んでもよい。
【００３１】
（製法）
絶縁層形成用として、ポリフェニレンエーテル系樹脂、エポキシ系樹脂などの熱硬化性樹脂と、ＳｉＯ2、Ａｌ2Ｏ3などの不定形の無機質フィラーとの混合材料からなる未硬化状態の絶縁シートを作製する。
【００３２】
そして、図５（ａ）、（ｂ）、（ｃ）、（ｅ）に示すように、絶縁層１、３、５、９となる絶縁シート４５、４７、４９、５１にビアホール５３を炭酸ガスレーザーやパンチングなどによって形成する。次に、図３（ｄ）に示すように、上記絶縁層７となる絶縁シート５５に対して、電気素子２３を内蔵するキャビティ５７、およびビアホール５９を形成する。
【００３３】
次に、図５（ｆ）に示すように、絶縁層４５、４７、４９、５１、５５のビアホール５３、５９に、Ｃｕ粉末を含有する導電性ペーストを充填して、ビアホール導体６１を形成する。
【００３４】
その後、この絶縁シート４５、４７、４９、５１の表面に、導体層６３を形成する。これらの導体層６３は、例えば、銅箔、Ａｌ箔などの金属箔を絶縁シート４５、４７、４９、５１の表面に転写した後、レジスト塗布、露光、現像、エッチング、レジスト除去の工程によって、所定のパターンの導体層を形成する方法、または、あらかじめ、樹脂フィルムの表面に前記絶縁シートの表面に転写する方法がある。このうち、後者の方法は、絶縁シートがエッチング液などにさらされることがなく、絶縁シートが劣化することがない点で後者の方が好適である。
【００３５】
そして、絶縁シート５５のキャビティ５７、ビアホール５９内に電気素子２３を設置し、電気素子２３の両表面に球状の無機フィラーを含む樹脂接着剤２４を塗布した後、この絶縁シート５５の上下に、前記絶縁シート４５、４７、４９、５１を積層し、この積層物を前記絶縁シート中の熱硬化性樹脂が硬化する温度よりも、低い温度で予め予備加熱を行い、電気素子２３に塗布した樹脂接着剤２４を硬化することにより、内蔵した電気素子２３と絶縁層の界面の接着を強固にし、後の硬化過程における基板の変形を抑えることができる。この後、熱硬化性樹脂が硬化する温度で加熱加圧して配線基板を硬化する。
【００３６】
このように、無機フィラーと熱硬化性樹脂との混合材料からなる未硬化の絶縁シートにビアホール導体や配線回路層を形成した後、積層して配線基板を作製することから、高密度の配線基板を作製することができる。
【００３７】
（作用）
以上のように構成された電気素子内蔵型配線基板には、電気素子２３として、例えば、高周波化、低電圧化する半導体素子の電源補償回路部品となるコンデンサを用いることができる。さらに、小型、高容量でしかも低インダクタンスのセラミックコンデンサが好適に用いられる。
【００３８】
また、電気素子内蔵型配線基板に複数のコンデンサを内蔵することもできる。例えば、並列に接続したコンデンサの特性は、コンデンサの数をｎとした場合、静電容量はｎ倍に、一方、自己インダクタンスは１／ｎ倍になる性質を示すことにより、低インダクタンスのデカップリングコンデンサを配線基板の内部に形成することができる。
【００３９】
更に、静電容量の異なるコンデンサを内蔵した場合にも、コンデンサ同士を一体化した形態で機能させることができることから、静電容量の違いにより、共振周波数が異なることを利用して、共振周波数の領域、即ち、低インピーダンスの周波数領域を拡大できることから、電気素子内蔵型配線基板の低インダクタンス化を効果的に図ることができる。
【００４０】
図４（ａ）、（ｂ）に示したように、隣設する電気素子２３ａ、２３ｂにおいて、最も近接し、対を成しているビアホール導体１５ａ、１５ｂの間隔をＬとした場合、この間隔Ｌが狭いほどビアホール導体を流れる電流による磁界が強くなる。そこで、電流の向きを逆方向にすることにより、磁界を相殺することができ、ビアホール導体に起因したインダクタンスを低減することができる。このため、最も近接する一対のビアホール導体の間隔を０．５ｍｍ以下として、小型、高密度化を図る場合に、特に、本発明の構造が効果的である。
【００４１】
他方、図４（ｃ）に示しているように、各電気素子の外部電極に接続された最近接するビアホール導体１５ａ、１５ｂを、同じ第１導体層１７に接続した場合には、電流は同じ方向へ流れるため、ビアホール導体間の磁界が大きくなり相互インダクタンスが高くなるが、本発明では、最も近接する一対のビアホール導体をそれぞれ異なる導体層に接続したため、電流の向きが逆になり、インダクタンスを低減できる。
【００４２】
さらに、電気素子内蔵型配線基板のインダクタンスを低減する方法としては、内蔵した電気素子２３と半導体素子搭載面との間の絶縁層の厚みを薄くすることが効果的である。具体的には、基板表面から電気素子との間の距離を０．３ｍｍ以下とすることが望ましい。
【００４３】
これらの絶縁層は、１層当りの厚みが、５０〜１５０μｍ程度であって、電気素子内蔵型配線基板の電気設計において、インピーダンス整合を行う場合に任意に調整することも可能である。また、電気素子２３を内蔵する絶縁層にあっては、電気素子などの大きさに応じて適宜所定の厚みに積層形成することができる。
【００４４】
尚、本発明では、絶縁基板１１内に電気素子２３として、コンデンサを内蔵した例について説明したが、電気素子としてコンデンサ以外のインダクタ、ＬＣ部品等を内蔵してもよい。
【００４５】
【実施例】
先ず、内蔵する電気素子として、例えば、セラミックコンデンサを次のように作製した。ＢａＴｉＯ3系の複数のセラミック誘電体シートの表面に、Ｎｉの金属ペーストを用いて図２（ｂ）、（ｃ）に示したような内部電極パターンをスクリーン印刷した。その後、それらのシートを温度５５℃、圧力１５０ｋｇ／ｃｍ2下で積層密着させ、グリーンの状態でカッターを用いて切断した後、還元雰囲気１２５０℃の温度において焼成してコンデンサ素体を作製した。
【００４６】
そして、このコンデンサ素体の表面に、Ｃｕ／Ｎｉのペーストを外部電極形成部に塗布して温度８５０℃で焼付け、図２（ａ）に示したようなセラミックコンデンサを作製した。なお、このコンデンサは、その寸法が１．６ｍｍ×１．６ｍｍ×０．３ｍｍ、静電容量が１０ｎＦ、自己インダクタンスが８０ｐＨのものと同じサイズで、静電容量が５ｎＦ、自己インダクタンスが８０ｐＨのものであった。
【００４７】
次に、図１に示すような電気素子内蔵型配線基板を、表１に示すように、コンデンサの外部電極個数、絶縁基板内に内蔵するコンデンサの個数、最も近接するビアホール導体間の間隔、そして、対向するビアホール導体を流れる電流の向きを変更して作製した。
【００４８】
先ず、ＡＰＰＥ樹脂に対し、不定形のシリカ粉末を所定量の割合となるように、ワニス状態の樹脂と粉末を混合し、ドクターブレード法により、厚さ１２０μｍの絶縁シートを作製し、それらの絶縁シートに、炭酸ガスレーザーにより、ビアホール（直径０．１ｍｍ）を形成し、そのビアホールに、Ｃｕ粉末を含有する導電性ペーストを充填してビアホール導体を形成し、図１の絶縁層１、３、５、９となる絶縁シート４５、４７、４９、５１を作製した。
【００４９】
次に、上記絶縁シート４５、４７、４９、５１と同等の試料厚の絶縁シート５５に、炭酸ガスレーザーによるトレパン加工により、収納するコンデンサの大きさよりもわずかに大きいキャビティ用貫通孔と、同じく、炭酸ガスレーザーにより、ビアホール（直径０．１ｍｍ）を形成し、そのビアホールに、Ｃｕ粉末を含有する導電性ペーストを充填してビアホール導体を形成し、図１の絶縁層７となる絶縁シート５５を作製した。
【００５０】
次に、ポリエチレンテレフタレート（ＰＥＴ）樹脂からなる転写シートの表面に接着剤を塗布し、厚さ１２μｍ、表面粗さ０．８μｍの銅箔を一面に接着した。そして、ドライフィルムレジストを貼り、露光、現像を行った後、これを塩化第二鉄溶液を用いたスプレー式エッチング装置を用いて、非パターン部をエッチング除去して、銅箔からなる導体層を形成した転写シートを作製した。
【００５１】
そして、ビアホール導体を含む絶縁シート４５、４７、４９、５１の表面に、転写シートの導体層側を１３０℃、２０ｋｇ／ｃｍ2の条件で圧着した後、転写シートを剥がして、導体層を絶縁シート４５、４７、４９、５１に転写した。
【００５２】
次に、キャビティ用貫通孔、およびビアホール導体を形成した絶縁シート５５のキャビティ内に積層セラミックコンデンサを仮設置した。
【００５３】
そして、コンデンサ素子の両表面に、球状シリカを含んだエポキシ系樹脂接着剤２４を塗布した。その絶縁シート５５の表面および裏面に、上記の工程を経て作製された導体層およびビアホール導体を有する絶縁シート４５、４７、４９、５１を仮積層した。
【００５４】
そして、この積層物を真空ホットプレス装置内に置き、圧力１０ｋｇ／ｃｍ2、昇温速度７℃／ｍｉｎ．で加熱し、１００℃に到達したところで、３０分間の保持を行い、コンデンサ素子を絶縁層に固着した。その後、同じ昇温速度で、圧力４０ｋｇ／ｃｍ2で、２２０℃まで昇温し、最高温度２２０℃で、１時間加熱して、完全硬化させて、絶縁層１、３、５、７、９の厚みが０．１ｍｍと０．０８ｍｍの図１に示した電気素子内蔵配線基板を作製した。そして、作製した電気素子内蔵配線基板に対して、以下の検討を行った。
【００５５】
インピーダンスアナライザを用いて、周波数１．０ＭＨｚ〜１．８ＭＨｚにおいて、インピーダンスの周波数特性を測定し、同時に、１ＭＨｚでのコンデンサの静電容量を測定し、そして、ｆ0＝１／（２π（Ｌ／Ｃ）1/2）（式中、ｆ0：共振周波数（Ｈｚ）、Ｃ：静電容量（Ｆ）、Ｌ：インダクタンス（Ｈ））に基づいて、共振周波数からインダクタンスを計算で求めた（Ｌ（室温））。また、インピーダンスが０．１Ω以下を示す周波数範囲（Δｆ）はインピーダンス特性曲線から読み取りで求めた。これらの結果を表１に記載した。
【００５６】
【表１】
表１の結果から明らかなように、最も近接する一対のビアホール導体の電流の向きを対向させて形成した本発明の試料Ｎｏ．１、９、１１では、電流の向きを同じ方向に形成した試料Ｎｏ．２、１０、１２に比較して、配線基板のインダクタンスを低減できた。また、１層あたりの絶縁層厚みを０．０８ｍｍに薄くして作製した試料Ｎｏ．１３では、０．１ｍｍで作製した試料（Ｎｏ．１）に比較して、さらにインダクタンスを低減することができた。
【００５８】
また、静電容量が１０ｎＦと５ｎＦのコンデンサを内蔵した試料Ｎｏ．３では、同じ静電容量のセラミックコンデンサを内蔵した場合（試料Ｎｏ．１）に比較して、例えば、０．１Ω以下のインピーダンスを示す周波数幅が９２ＭＨｚとなり、インピーダンスの低い周波数幅を広げることができた。
【００５９】
さらに、最も近接したビアホール導体の間隔を２ｍｍから０．５ｍｍまで狭くした場合（試料番号４、５、６）では、ビアホール導体の電流の向きを逆向きに形成することによってインダクタンスを低くできることがわかる。
【００６０】
また、内蔵するコンデンサの数を４個と8個に増やした場合の試料番号７、８では、コンデンサの並列接続の効果により、更に、インダクタンスの低減を図ることができた。
【００６１】
【発明の効果】
上述した通り、本発明によれば、隣設する電気素子の電極に接続されたビアホール導体のうち、最も近接するビアホール導体同士を、それぞれ異なる導体層に接続することにより、即ち、最も近接する一対のビアホール導体を流れる電流の向きを逆にすることにより、ビアホール導体を含む配線部の相互インダクタンスを低減することができる。
【図面の簡単な説明】
【図１】本発明の電気素子内蔵型配線基板の概略断面図である。
【図２】本発明で用いられる電気素子（コンデンサ素子）を説明するためのものであって、（ａ）は全体斜視図、（ｂ）、（ｃ）は内部電極のパターン図である。
【図３】本発明で用いられる電気素子（コンデンサ素子）を説明するためのものであって、（ａ）は４端子、（ｂ）2端子の模式図である。
【図４】（ａ）は、本発明の電気素子内蔵型配線基板における電気素子の外部電極と、ビアホール導体の接続状況を示す斜視図であり、（ｂ）は対向するビアホール導体の向きが逆の場合の模式図であり、（ｃ）は電流の向きが同じ場合の模式図である。
【図５】本発明の電気素子内蔵型配線基板の工程図である。
【符号の説明】
Ａ 電気素子内蔵型配線基板
１、３、５、７、９ 絶縁層
１１ 絶縁基板
１５、１５ａ、１５ｂ ビアホール導体
１７ 第１導体層
１９ 第２導体層
２３、２３ａ、２３ｂ 電気素子
２７ａ、２７ｂ、２９、３０ 外部電極
Claims (6)
- 絶縁基板の内部に複数のチップ状の電気素子として静電容量の異なるコンデンサを内蔵した電気素子内蔵型配線基板において、前記複数の電気素子が、それぞれ第１外部電極および第２外部電極を具備するとともに、前記電気素子と前記絶縁基板表面との間の絶縁基板内部に、その厚み方向に所定間隔を置いて第１導体層および第２導体層を形成してなり、前記複数の電気素子の前記第１、第２外部電極を、前記第１、第２導体層にビアホール導体を介して電気的に接続するとともに、隣設する前記電気素子間における最も近接する一対のビアホール導体を、それぞれ異なる導体層に接続したことを特徴とする電気素子内蔵型配線基板。
- 隣設する電気素子間において、最も近接する一対のビアホール導体の間隔が０．５ｍｍ以下であることを特徴とする請求項１記載の電気素子内蔵型配線基板。
- 電気素子は、電気素子本体の主面に導体を形成してなる外部電極を具備することを特徴とする請求項１または２記載の電気素子内蔵型配線基板。
- 電気素子は、それぞれ複数の第１外部電極および複数の第２外部電極を具備することを特徴とする請求項１乃至３のうちいずれかに記載の電気素子内蔵型配線基板。
- 絶縁基板は少なくとも有機樹脂を含有することを特徴とする請求項１乃至４のうちいずれかに記載の電気素子内蔵型配線基板。
- 電気素子と半導体素子搭載面との間の距離が０．３ｍｍ以下であることを特徴とする請求項１乃至５のうちいずれかに記載の電気素子内蔵型配線基板。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000158824A JP3748361B2 (ja) | 2000-05-29 | 2000-05-29 | 電気素子内蔵型配線基板 |
| US09/717,541 US6370013B1 (en) | 1999-11-30 | 2000-11-21 | Electric element incorporating wiring board |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000158824A JP3748361B2 (ja) | 2000-05-29 | 2000-05-29 | 電気素子内蔵型配線基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001339163A JP2001339163A (ja) | 2001-12-07 |
| JP3748361B2 true JP3748361B2 (ja) | 2006-02-22 |
Family
ID=18663238
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000158824A Expired - Fee Related JP3748361B2 (ja) | 1999-11-30 | 2000-05-29 | 電気素子内蔵型配線基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3748361B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2011074283A1 (ja) * | 2009-12-15 | 2011-06-23 | 日本特殊陶業株式会社 | キャパシタ内蔵配線基板及び部品内蔵配線基板 |
-
2000
- 2000-05-29 JP JP2000158824A patent/JP3748361B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001339163A (ja) | 2001-12-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100755088B1 (ko) | 다층 기판 및 그 제조방법 | |
| GB2437465A (en) | Multilayer wiring board, method for manufacturing such multilayer wiring board, and semiconductor device, and electronic device using multilayer wiring board | |
| JP3956851B2 (ja) | 受動素子内蔵基板及びその製造方法 | |
| JPH11312868A (ja) | 素子内蔵多層配線基板およびその製造方法 | |
| JP4428852B2 (ja) | 積層型電子部品およびその製法 | |
| JP3630367B2 (ja) | 回路基板および回路基板の製造方法 | |
| JP3199664B2 (ja) | 多層配線基板の製造方法 | |
| JP4683770B2 (ja) | 電気素子内蔵配線基板およびその製法 | |
| JP3540976B2 (ja) | 電気素子内蔵配線基板 | |
| JP2002344106A (ja) | 回路部品内蔵基板とその製造方法 | |
| JP4610067B2 (ja) | 電気素子内蔵型配線基板の製造方法 | |
| JP3398351B2 (ja) | コンデンサ内蔵型配線基板 | |
| JP3748361B2 (ja) | 電気素子内蔵型配線基板 | |
| JP3673448B2 (ja) | コンデンサ素子内蔵配線基板 | |
| JP4511604B2 (ja) | 電気素子内蔵配線基板 | |
| JP2006237446A (ja) | 多層配線基板およびその製造方法 | |
| JP3472523B2 (ja) | 電気素子内蔵配線基板 | |
| JP2004072124A (ja) | 電気素子内蔵配線基板 | |
| KR100567094B1 (ko) | 임베디드 커패시터가 형성된 인쇄회로 기판 및 그 제조방법 | |
| JP2005019732A (ja) | 配線基板およびこれを用いた電子装置 | |
| JP4509147B2 (ja) | 電気素子内蔵配線基板 | |
| JP5111530B2 (ja) | 電気素子内蔵配線基板の製法 | |
| JP2010171348A (ja) | 配線基板及び積層セラミックコンデンサ | |
| JP2004296927A (ja) | 電子部品収納用配線基板 | |
| JP2002344145A (ja) | 多層配線基板及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050310 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050412 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050610 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051122 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051125 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3748361 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091209 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101209 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101209 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111209 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111209 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121209 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131209 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |