JP3630367B2 - 回路基板および回路基板の製造方法 - Google Patents

回路基板および回路基板の製造方法 Download PDF

Info

Publication number
JP3630367B2
JP3630367B2 JP2000341452A JP2000341452A JP3630367B2 JP 3630367 B2 JP3630367 B2 JP 3630367B2 JP 2000341452 A JP2000341452 A JP 2000341452A JP 2000341452 A JP2000341452 A JP 2000341452A JP 3630367 B2 JP3630367 B2 JP 3630367B2
Authority
JP
Japan
Prior art keywords
circuit board
metal
layer
board according
capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000341452A
Other languages
English (en)
Other versions
JP2001203455A (ja
Inventor
誠一 中谷
浩一 平野
幹也 嶋田
康博 菅谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2000341452A priority Critical patent/JP3630367B2/ja
Publication of JP2001203455A publication Critical patent/JP2001203455A/ja
Application granted granted Critical
Publication of JP3630367B2 publication Critical patent/JP3630367B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Non-Adjustable Resistors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、回路基板、および回路基板の製造方法に関する。
【0002】
【従来の技術】
近年、電子機器の高性能化、小型化の要求に伴い、半導体素子の高密度、高機能化が求められている。これに伴い、半導体素子を実装するため回路基板も、小型で高密度なものが求められている。
【0003】
さらに、高密度に半導体素子を実装すると、部品からの発熱やノイズの発生が問題となる。したがって、高密度に半導体素子を実装するためには、高密度の実装が可能で、放熱性、耐ノイズ性に優れた回路基板が必要とされる。
【0004】
回路基板の放熱性を改良する技術として、熱硬化性樹脂と無機フィラーとを用いた熱伝導性基板が提案されている(特開平10−173097号公報参照)。また、無機フィラーと熱硬化性樹脂とを混合したシート状物を加熱・加圧することによって半導体素子の実装と封止とを同時に行う方法が提案されている(特開平11−168112号公報)。
【0005】
また、耐ノイズ性を高める方法としては、回路基板にノイズ除去を行うコンデンサ部品を実装することにより、高周波ノイズやリップルの吸収を行う方法が一般的である。しかしながら、コンデンサを回路基板に実装する場合には、コンデンサの搭載面積を確保するために、回路基板のサイズが大きくなってしまうという問題がある。このため、コンデンサを回路基板に内蔵する試みが行われている。
【0006】
たとえば、セラミック基板の内部にコンデンサを形成する方法が提案されている(特開昭62−131411号公報、特開平1−152688号公報、特開平2−305490号公報)。これらの方法は、セラミック基板材料と、基板材料と同じ条件で焼成できるセラミック誘電体材料とを多層化し、同時焼成することによってセラミック基板内にコンデンサを形成する方法である。
【0007】
【発明が解決しようとする課題】
しかしながら、従来のコンデンサ内蔵セラミック基板は、コストが高いという問題があった。また、試作や設計変更に時間がかかるという問題もあった。一方、焼結体からなる誘電体を備えるコンデンサを安価な樹脂基板内に形成する方法では、基板を積層して多層化する際に、焼結体が破壊されてしまう場合があるという問題があった。
【0008】
上記問題を解決するため、本発明は、高密度実装が可能で、耐ノイズ性および放熱性に優れた安価な回路基板を形成できるコンデンサ搭載金属箔およびその製造方法を提供することを目的とする。また、本発明は、高密度実装が可能で、耐ノイズ性および放熱性に優れた安価な回路基板およびその製造方法を提供することを目的とする。
【0009】
【課題を解決するための手段】
上記目的を達成するため、本発明の回路基板の製造方法は、金属箔上に金属層を配置し、前記金属層上に誘電体層を形成し、前記誘電体層上に導電層を形成して、コンデンサ搭載金属箔を得る工程と、(ii)インービアが形成されたプリプレグと前記コンデンサ搭載金属箔とを重ね、前記金属層、前記誘電体層、前記導電層を前記プリプレグに埋設する工程と、(iii)前記プリプレグを硬化させる工程と、(iv)前記(ii)の工程の後、前記金属箔の一部を除去することによって配線パターンを形成する工程と、を含むことを特徴とする。上記コンデンサ搭載金属箔は、コンデンサを備えるため、耐ノイズ性に優れた回路基板を製造できる。また、上記コンデンサ搭載金属箔は柔軟であるため、樹脂を用いて回路基板を製造でき、高密度実装が可能で放熱性に優れた安価な回路基板を製造できる。
【0010】
なお、この明細書において、金属箔とは、膜、層、シートなどをすべて含む。この明細書では、理解を容易にするために、「金属箔」という用語と「金属膜」という用語を別の部材に用いる場合があるが、両者の意味に違いはない。
【0011】
上記回路基板の製造方法では、前記(a)の工程が、(a−1)前記金属箔上に金属膜を形成する工程と、(a−2)前記金属膜の一部の表面を粗面化する工程と、(a−3)粗面化された前記金属膜の表面を酸化することによって前記金属層と前記誘電体層とを形成する工程と、前記(a−1)の工程ののちに前記金属膜の一部を除去する工程とを含んでもよい。
【0012】
また、上記回路基板の製造方法では、前記(a−2)の工程が、化学エッチング、電解エッチングおよびサンドブラスト処理から選ばれる少なくとも1つの方法で行ってもよい。
【0013】
また、前記(a−3)の工程において、前記金属膜の表面を陽極酸化法によって酸化を行ってもよい。
【0014】
上記回路基板の製造方法では、前記誘電体層が、前記金属層を構成する金属の酸化物からなるものでもよい。上記構成によれば、製造が容易になる。
【0015】
上記回路基板の製造方法では、前記金属層が、アルミニウム、タンタルまたはニオブからなるものでもよい。上記構成によれば、アルミ電解コンデンサやタンタルコンデンサなどを形成できる。
【0016】
上記回路基板の製造方法では、前記金属箔が銅またはニッケルからなるものでもよい。上記構成によれば、低抵抗でハンダ付けが容易な配線パターンを形成できる。
【0017】
上記配線基板の製造方法では、前記導電層が、前記金属箔側から順に積層された導電性高分子層と金属からなる電極とを含んでもよい。上記構成によれば、等価直列抵抗(Equivalent series resistance。以下、ESRという場合がある)が小さいコンデンサを製造できる。
【0018】
上記回路基板の製造方法では、前記誘電体層が非導電性ポリマーからなるものでもよい。非導電性ポリマーは、誘電率が低いが機械的な強度が強いため、上記構成によれば、取り扱いが容易になる。また、基板と積層したときのダメージを受けにくくなる。
【0019】
上記配線基板の製造方法では、前記金属箔上に形成された抵抗体をさらに備えてもよい。上記構成によれば、コンデンサに加えて抵抗体も回路基板に内蔵することができ、回路基板のさらなる高密度化が図れる。
【0020】
上記配線基板の製造方法では、前記金属箔上であって前記コンデンサが形成されていない部分に絶縁性の高分子層を備えてもよい。上記構成によれば、エッチングや酸化処理の際に、金属箔がダメージを受けることを防止できる。また、絶縁性の高分子層の高さをコンデンサの高さと略等しくすることによって、回路基板を加圧・加熱する際にコンデンサに機械的ストレスが集中することを防止できる。また、回路基板を製造する際に、絶縁性の高分子層を接着層として利用することができる。
【0021】
また、上記回路基板の製造方法では、前記プリプレグは前記金属箔と接する側とは反対側の表面に金属膜を備え、前記( iii )の工程は、前記プリプレグを硬化させるとともに、前記コンデンサと前記金属膜とを電気的に接続する工程を含んでもよい。
【0022】
また、上記回路基板の製造方法では、前記金属膜の一部を除去することによる配線パターン形成工程をさらに含んでもよい。
【0023】
また、上記回路基板の製造方法では、前記( iv )の工程によって得られた基板上に、前記(i)の工程によってコンデンサが形成された前記金属箔とプリプレグとをさらに積層して多層基板を形成する工程を含んでもよい。
【0024】
また、本発明の回路基板は、絶縁性の基体と、前記基体の2つの主面上に少なくとも形成された複数の配線パターンと、前記複数の配線パターンを接続するように前記基体の内部に形成されたインナービアと、前記複数の配線パターンから選ばれる少なくとも1つの配線パターンの表面に形成され、前記基体の内部に配置された複数のコンデンサとを含み、前記コンデンサが、前記少なくとも1つの配線パターン上に設けられて前記配線パターンと接している金属層と、前記金属層上に設けられた誘電体層と、前記誘電体層上に設けられた導電層と、を含む。上記回路基板によれば、高密度実装が可能で、耐ノイズ性および放熱性に優れた安価な回路基板が得られる。特に、上記回路基板は、コンデンサと配線パターンとがインナービアを介して接続されるため、高周波回路のノイズ低減、および回路部品の高密度化に極めて効果的である。また、上記回路基板では、基板の厚さ方向にコンデンサを接続できるため、ESL(equivalent series inductance)を小さくできる。
【0025】
上記回路基板では、前記複数の配線パターンが、前記基体の内部に形成された配線パターンを含んでもよい。上記構成によれば、配線パターンが多層に形成された回路基板が得られる。これによって、自由度が高く、極めて高密度で小型な実装が可能となる。
【0026】
上記回路基板では、前記コンデンサが、前記少なくとも1つの配線パターンと前記誘電体層との間に配置された金属層をさらに備え、前記誘電体層と接する前記金属層の表面が粗面化されていてもよい。
【0027】
上記回路基板では、前記誘電体層が、前記金属層を構成する金属の酸化物からなるものでもよい。
【0028】
上記回路基板では、前記金属層が、アルミニウム、タンタルまたはニオブからなるものでもよい。
【0029】
上記回路基板では、前記少なくとも1つの配線パターンと前記金属層とが、金属結合によって接着されていてもよい。
【0030】
上記回路基板では、前記少なくとも1つの配線パターンが、銅またはニッケルからなるものでもよい。
【0031】
上記回路基板では、前記導電層が、前記少なくとも1つの配線パターン側から順に積層された導電性高分子層と金属からなる電極とを含んでもよい。
【0032】
上記回路基板では、前記電極が、銀、銅、ニッケルおよびアルミニウムから選ばれる少なくとも1つの金属からなるものでもよい。
【0033】
上記回路基板では、前記導電層が、前記少なくとも1つの配線パターン側から順に積層された導電性高分子層とカーボン層とを含んでもよい。
【0034】
上記回路基板では、前記誘電体層が、非導電性ポリマーからなるものでもよい。
【0035】
上記回路基板では、前記少なくとも1つの配線パターンの配線間に配置された抵抗体をさらに備えてもよい。
【0036】
上記回路基板では、前記複数のコンデンサが、前記少なくとも1つの配線パターン上にグリッドアレイ状に配置されていてもよい。上記構成によれば、コンデンサを必要とする電源回路や信号回路の接続が容易になる
上記回路基板では、前記複数のコンデンサのすべてが、前記インナービアに接続されていてもよい。
【0037】
上記回路基板では、前記基体が、熱硬化性樹脂と無機フィラーとを含んでもよい。上記構成によれば、放熱性が高い回路基板が得られる。また、上記構成によれば、基体の物性を均一にできるため、信頼性が高い回路基板が得られる。
【0038】
上記回路基板では、前記基体が、熱硬化性樹脂と補強材(たとえば、織布や不織布)とを含んでもよい。上記構成によれば、従来から用いられている回路基板の材料を使用できる。
【0039】
【発明の実施の形態】
以下、本発明の実施の形態について、図面を参照しながら一例を説明する。なお、本発明は、以下で説明する実施の形態には限定されない。また、以下で用いる図面は、模式的な図面であり必要に応じて表示を簡略化している。
【0040】
(実施形態1)
実施形態1では、本発明のコンデンサ搭載金属箔について一例を説明する。
【0041】
実施形態1のコンデンサ搭載金属箔100について、平面図を図1(A)に、図1(A)の線X−Xにおける断面図を図1(B)に示す。
【0042】
図1(A)および(B)を参照して、コンデンサ搭載金属箔100は、金属箔101と、金属箔101上に形成された複数のコンデンサ110(ハッチングは省略する)および抵抗体120とを備える。なお、図1には、一例として複数のコンデンサ110がグリッドアレイ状に配置される場合を示しているが、コンデンサ110の配置はどのようなものであってもよい。
【0043】
コンデンサ110の拡大図を図1(C)に示す。コンデンサ110は、固体電解コンデンサである。コンデンサ110は、金属箔101上に、金属箔101側から順に積層された金属層111、誘電体層112、および導電層113を備える。
【0044】
金属箔101は、たとえば、回路基板の配線パターンを形成する金属の材料からなる。具体的には、銅またはニッケルからなる金属箔を用いることができる。銅箔の場合には、取り扱いが容易で低抵抗な圧延銅箔を用いることが好ましい。金属箔101の厚さは、3μm〜70μmの範囲内であることが好ましい。
【0045】
金属層111は、コンデンサ110の電極(陽極)として機能する。金属層111は、たとえば、アルミニウム、タンタルまたはニオブによって形成できる。金属層111の厚さは、10μm〜100μmの範囲内であることが好ましい。
【0046】
誘電体層112と接する金属層111の表面は、接触面積を増やすため粗面化されていることが好ましい。金属層111の表面の粗さは、たとえば面積率で表すことができる。ここで、面積率とは、平滑な面の一定面積が粗面化された場合に、粗面化後の表面積が粗面化前の表面積の何倍になったかで表される値である。すなわち、金属層111の表面の面積率が高いほど、容量が大きいコンデンサが得られる。一般的に、この面積率(粗面化前後の表面積の比)は、10倍以上が好ましい。
【0047】
金属箔101と金属層111は、金属結合によって接着されていることが好ましい。具体的には、金属箔101および金属層111として、熱間圧延法または冷間圧延法で形成されたクラッド材を用いることが好ましい。
【0048】
誘電体層112は、たとえば、金属層111を構成する金属の酸化物によって形成されてもよい。具体的には、誘電体層112として、酸化アルミニウム、酸化タンタル、または酸化ニオブからなる層を用いることができる。誘電体層112に酸化アルミニウムを用いることによって、アルミ電解コンデンサを形成できる。誘電体層112に酸化タンタルを用いることによってタンタルコンデンサを形成できる。また、誘電体層112は、非導電性ポリマーによって形成されてもよい。誘電体層112を形成する非導電性ポリマーとしては、たとえば、ポリイミド、アクリル、ポリフェニレンサルファイドなどのポリマーを用いることができる。誘電体層112の厚さは、特に限定はないが、たとえば、2nm〜2μmの範囲内である。
【0049】
導電層113は、コンデンサ110の電極(陰極)として機能する。導電層113は、金属箔101側から順次積層された導電性高分子層113aと、金属からなる電極113bとを備える。導電性高分子層113aは、誘電体層112と電極113bとの接触面積を実質的に増大させる働きを有する。導電性高分子層113aには、たとえば、ポリピロールを用いることができる。また、電極113bは、たとえば、銀、銅、ニッケルおよびアルミニウムから選ばれる少なくとも1つの金属によって形成することができる。また、金属からなる電極113bの代わりに、カーボンからなる電極を用いてもよい。さらに、導電層113は、導電性高分子層113aと電極113bとの間に配置されたカーボン粒子からなる層を備えてもよい。
【0050】
抵抗体120は、たとえば、複数のコンデンサ110の金属層111間を接続するように形成される。抵抗体120は、たとえば、エポキシ樹脂などの熱硬化性樹脂に導電性の粉末を分散させたペーストを用いて形成できる。
【0051】
なお、以下の実施形態で説明するように、本発明のコンデンサ搭載金属箔は、金属箔101上であってコンデンサ110が形成されていない部分に絶縁性の高分子層を備えてもよい。
【0052】
また、本発明のコンデンサ搭載金属箔および回路基板では、コンデンサの形状、コンデンサの配置、抵抗体の有無、および絶縁性高分子層の有無については、自由に選択できる。
【0053】
(実施形態2)
実施形態2では、本発明の回路基板について一例を説明する。なお、上記実施形態と同様の部分については、同様の符号を付して重複する説明を省略する(以下の実施形態において同様である)。
【0054】
実施形態2の回路基板200について、一例の平面図を図2(A)に、図2(A)の線Y−Yにおける断面図を図2(B)に示す。
【0055】
図2を参照して、回路基板200は、絶縁性の基体201と、基体201の2つの主面上に形成された2つの配線パターン202aおよび202bと、基体201の内部に形成されたインナービア203と、配線パターン202b上に形成された複数のコンデンサ110とを備える。コンデンサ110は、実施形態1で説明したものと同様である。
【0056】
基体201は、絶縁性の材料からなる。たとえば、基板201は、無機フィラー(無機物からなる粉末)を混入した熱硬化性樹脂によって形成してもよい。また、基板201は、熱硬化性樹脂を含浸させた補強材(たとえば、織布や不織布)によって形成してもよい。
【0057】
複数の配線パターン202(202aおよび202b)は、基体201の2つの主面201a上および201b上に形成される。なお、以下で説明するように、複数の配線パターン202は、基体201の内部に形成された配線パターンをさらに備えてもよい。配線パターン202は、一般的な電気配線に用いられる材料によって形成でき、たとえば銅やニッケルによって形成できる。コンデンサ110が形成された配線パターン202bは、コンデンサ搭載金属箔100の金属箔101をエッチングすることによって容易に形成できる。
【0058】
インナービア203は、配線パターン202aと配線パターン202bとを、直接または間接的に電気的に接続するように基体201内部に配置される。インナービア203は、たとえば、基体201に形成された孔に導電性ペーストを充填することによって形成できる。導電性ペーストには、金、銀、銅、ニッケルまたは錫などの金属粉末と熱硬化性樹脂とを混合したものを用いることができる。具体的には、たとえば、80重量%〜90重量%の金属粉末を液状のエポキシ樹脂に混合した導電性ペーストを用いることができる。銅粉末は、酸化しやすいが、電気伝導性や耐マイグレーション性に優れる。また、銀粉末は電気伝導性に優れる。
【0059】
コンデンサ110は、図1に示したようにグリッドアレイ状に配置されてもよいし、任意の位置に配置されてもよい(以下の実施形態において同様である)。図2には、コンデンサ110をグリッドアレイ状に配置し、一部の格子点(grid−point)には、コンデンサ110の代わりに金属層204を配置した例を示している。
【0060】
なお、回路基板200は、複数のコンデンサ110の金属層111を接続するように形成された抵抗体120を備えてもよい。また、必要に応じてすべてのコンデンサ110が、インナービア203に接続されてもよい。
【0061】
(実施形態3)
実施形態3では、本発明の回路基板の他の一例について説明する。実施形態3の回路基板300は、3層の配線パターンを備える点のみが実施形態2の回路基板と異なるため、重複する説明は省略する。
【0062】
回路基板300の断面図を図3に示す。図3を参照して、回路基板300は、絶縁性の基体301と、配線パターン202a、202bおよび302aと、基体301の内部に形成されたインナービア203と、配線パターン302b上に形成された複数のコンデンサ110とを備える。回路基板300は、実施形態2で説明した回路基板200に、さらに絶縁性の基板301aを積層し、配線パターン302aを形成したものである。
【0063】
回路基板300は、3層の配線パターンを備える。配線パターン302aおよび202bは、基体301の2つの主面上に配置されている。また、配線パターン202aは、基体301の内部に配置されている。
【0064】
配線パターン302aは、実施形態2で説明した配線パターン202aと同様の配線パターンである。
【0065】
なお、本発明の回路基板に含まれる配線パターンの数に特に限定はない。また、本発明の回路基板は、複数の配線パターン上にコンデンサ110が形成されていてもよい。
【0066】
(実施形態4)
実施形態4では、本発明のコンデンサ搭載金属箔の製造方法について一例を説明する。実施形態4の製造方法によれば、本発明のコンデンサ搭載金属箔を容易に製造できる。なお、上記実施形態と同様の符号を付した部分には、上記実施形態で説明した材料を用いることができる。
【0067】
実施形態4の製造方法について、製造工程の一例を図4に示す。図4の製造方法では、まず、図4(A)に示すように、金属箔101上の一部に配置された金属層111と、金属層111上に配置された誘電体層112とを形成する(工程(a))。また、金属層111が形成されていない部分の金属箔101上に、絶縁性の高分子層401を形成する。絶縁性の高分子層401の高さは、形成するコンデンサの高さと略等しくすることが好ましい。
【0068】
金属層111および誘電体層112は、さまざまな方法で形成できる。誘電体層112が、金属層111を構成する金属からなる場合について、一例の工程を図5に示す。まず、図5(A)に示すように、金属箔101上に、金属層111となる金属膜501を形成する。金属膜501は、蒸着法、スパッタリング法、またはメッキ法によって形成できる。また、熱間圧延法または冷間圧延法を用いて、金属結合によって接着された金属箔101および金属膜501を形成してもよい。なお、実施例1に示すように、金属層111となる金属箔上に、金属箔101となる金属層を形成してもよい。
【0069】
次に、図5(B)に示すように、金属膜501の一部を除去する。この工程は、金属膜501上にレジスト膜を形成し、金属膜501の一部をエッチングすることによって行うことができる。金属膜501がアルミニウムからなる場合、レジスト膜が形成された金属膜501を7%程度の塩酸水溶液に浸漬すればよい。この濃度の塩酸水溶液では、アルミニウムは溶解するが、銅はほとんど溶解しない。
【0070】
次に、図5(C)に示すように、金属膜501が形成されていない金属箔101上に絶縁性の高分子層401を形成したのち、金属膜501の表面を粗面化する(図では、表面の凹凸の表示を省略する)。粗面化は、たとえば、化学エッチング、電解エッチングおよびサンドブラスト処理から選ばれる少なくとも1つの方法を用いて行うことができる。具体的には、電解直流エッチング法を用いることができる。この方法によれば、柱状ピットが形成できるため、粗面化の度合い(表面積)を大きくできる。また、塩酸系の水溶液を用いた交流エッチング法で粗面化を行うことによって、粗面化の度合いをさらに大きくできる。これらのエッチング方法では、柱状ピットの長さや金属箔101の厚さを制御することによって粗面化度の度合いを制御できる。絶縁性の高分子層401には、レジスト膜などを用いることができる。
【0071】
次に、図5(D)に示すように、金属膜501の表面を陽極酸化法で酸化することによって、金属層111と誘電体層112とを形成できる。このとき、金属膜501の表面は、金属膜501の粗面化された表面の形状を反映して均一の厚さで酸化される。以上のようにして、金属層111と誘電体層112とを形成できる。
【0072】
なお、金属膜501の一部をエッチングする工程は、金属膜501の形成後であれば、どの段階で行ってもよい。また、絶縁性の高分子層401の形成は、金属膜501の一部をエッチングしたあとで陽極酸化の前であればどの段階で行ってもよいし、省略してもよい。たとえば、金属膜501の表面の粗面化、金属膜501の一部のエッチング、絶縁性の高分子層401の形成、および陽極酸化をこの順序で行ってもよい。
【0073】
また、誘電体層112が、非導電性ポリマーからなる場合には、表面を粗面化した金属層111を形成したのち、非導電性ポリマーを金属層111上に、電着、塗布、または噴霧すればよい。
【0074】
図4(A)の工程ののち、図4(B)に示すように、誘電体層112上に導電層113を形成する(工程(b))。導電層113のうち、導電性高分子層113a(図1(B)参照)は、たとえば、導電性高分子剤を溶剤で溶かしたものをスクリーン印刷法で塗布することによって形成できる。また、誘電体層112以外の部分にレジストを形成したのち、導電性高分子剤を溶剤で溶かしたものをスピンコート法によって塗布してもよい。また、電極113bは、蒸着法、スパッタリング法、または導電性ペーストの塗布によって形成できる。また、カーボンからなる層を形成する場合には、溶剤に分散させたカーボンペーストを用い、導電性高分子層113aと同様に、スクリーン印刷法やスピンコート法によって形成できる。
【0075】
以上のように、実施形態4の製造方法によれば、本発明のコンデンサ搭載金属箔を形成できる。
【0076】
(実施形態5)
実施形態5では、本発明の回路基板の製造方法について一例を説明する。実施形態5の回路基板の製造方法について、製造工程を図6に示す。
【0077】
まず、図6(A)に示すように、金属箔601上にコンデンサ610を形成し、コンデンサ搭載金属箔600を形成する(工程(i))。図6(A)には、金属箔601上に、コンデンサ610、金属層603、および絶縁性の高分子層604を形成した一例を示す。コンデンサ搭載金属箔600は、本発明のコンデンサ搭載金属箔である。工程(i)は、実施形態4で説明したコンデンサ搭載金属箔の製造方法を含む。すなわち、工程(i)は、(a)金属箔上の一部に配置された金属層と、金属層上に配置された誘電体層とを形成する工程と、(b)誘電体層上に導電層を形成する工程とを含む。
【0078】
次に、図6(B)に示すように、貫通孔にインナービア605が形成されたプリプレグ606とコンデンサ搭載金属箔600とを、位置あわせをして重ね合わせる。インナービア605は、貫通孔に導電性ペーストを充填することによって形成できる。
【0079】
次に、図6(C)に示すように、プリプレグ606とコンデンサ搭載金属箔600とを、コンデンサ610がプリプレグ606に埋設されるように積層する(工程(ii))。また、工程(ii)と同時またはその後に、プリプレグ606上に金属膜607を形成する。具体的には、コンデンサ搭載金属箔600とプリプレグ606と金属膜(金属箔)607とを重ね合わせ、SUSの板で挟んで熱プレスすればよい。このときの熱プレスは、たとえば、温度が175℃〜260℃、加圧圧力が196〜490N/cm2(20〜50kgf/cm2)の条件で行うことができる。
【0080】
プリプレグ606には、無機フィラー(inorganic filler)と未硬化状態の熱硬化性樹脂とを溶剤を用いて混合し、乾燥によって溶剤を蒸発させてシート状に成形したものを用いることができる。無機フィラーには、Al23、SiO2、MgO、AlNなどの無機物からなる粉末を用いることができる。熱硬化性樹脂には、エポキシ樹脂、フェノール樹脂、シアネート樹脂、またはポリフェニレンエーテル樹脂などを利用できる。無機フィラーおよび熱硬化性樹脂を用いたプリプレグは熱伝導性が高いため、これを用いることによって部品実装時の発熱を素早く放熱させることができる。熱伝導性の観点では、Al23およびAlNが特に好ましい。また、SiO2は誘電率が小さいので、これを用いることによって高周波特性に優れた回路基板が得られる。また、SiO2は熱膨張係数が小さいため、SiO2の添加量を制御することによって基板の熱膨張係数と半導体の熱膨張係数とを一致させることができ、信頼性が高い回路基板を容易に製造できる。
【0081】
また、プリプレグ606には、溶剤に溶解させた未硬化状態のエポキシ樹脂を織布または不織布に含浸させ、乾燥してシート状に成形したものを用いてもよい。織布または不織布には、ガラス繊維や有機質繊維からなるものを用いることができる。ガラス繊維を用いることによって、弾性率が高く強固な回路基板が得られる。また、有機質繊維はレーザ加工が容易であるため、有機質繊維を用いることによって、微細なビアの形成が容易になる。有機質繊維には、アラミド繊維や液晶ポリマを用いることができる。
【0082】
プリプレグ606の貫通孔に充填する導電性ペーストには、実施形態2で説明した材料を用いることができる。
【0083】
工程(ii)ののち、プリプレグ606を硬化させ(工程(iii))、これによって図6(D)に示すように絶縁性の基体608を形成する。具体的には、プリプレグ606を加熱することによってプリプレグ606中の熱硬化性樹脂を硬化させる。このとき、インナービア605も硬化する。コンデンサ搭載金属箔600および金属膜607と、インナービア605とは、電気的に接続される。また、コンデンサ搭載金属箔600および金属膜607とプリプレグ606とが接着される。
【0084】
その後、図6(E)に示すように、コンデンサ搭載金属箔600の一部を除去することによって配線パターン609bを形成する(工程(iv))。同様に、金属膜607の一部を除去することによって配線パターン609aを形成する。なお、配線パターン609aは、金属膜607を用いずに直接形成してもよい。
【0085】
配線パターンの形成は、一般的なエッチング法によって行うことができる。具体的には、金属箔および金属膜上にドライフィルムレジストを用いてマスクパターンを形成し、塩化銅水溶液を用いて不要な部分を除去すればよい。
【0086】
このようにして、本発明の回路基板720を製造できる。実施形態5の回路基板の製造方法によれば、実施形態2で説明した本発明の回路基板を容易に製造できる。
【0087】
なお、3層以上の配線パターンを備える回路基板を製造する場合には、以下の実施例で説明するように、回路基板720上にさらにプリプレグや多層回路基板を積層すればよい。
【0088】
また、コンデンサを備える回路基板の製造方法について、プリプレグを用いた方法を記載したが、コンデンサを形成した金属箔上に、絶縁性の材料を用いて基体を直接形成してもよい。絶縁性の材料としては、上述した無機フィラーと熱硬化性樹脂との混合物を用いることができる。たとえば、未硬化状態で液状の混合物をロールコータ法やスクリーン印刷法でコンデンサ搭載金属箔上に塗布し、レーザ加工によって穴を形成し、形成した穴に導電性ペーストを充填する方法を用いてもよい。
【0089】
また、プリプレグを積層したのちの熱処理によって金属酸化物からなる誘電体層が劣化した場合に対応するため、上記工程ののちに、金属層の表面を再度絶縁化するためのエージング処理を行ってもよい。この場合には、この処理によってコンデンサの漏れ電流が小さくなる。
【0090】
【実施例】
以下、実施例を用いて本発明をさらに詳細に説明する。
【0091】
(実施例1)
実施例1では、本発明のコンデンサ搭載金属箔を製造した一例について説明する。
【0092】
まず、陽極用の金属層として、純度99.9%以上のアルミニウム膜(厚さ50μm)を用意した。このアルミニウム膜上に、電解メッキ法によって銅からなる金属膜(厚さ35μm)を形成した。
【0093】
次に、アルミニウム膜の表面を、濃度10重量%、液温35℃の塩酸系溶剤中で交流エッチングし、粗面化した。
【0094】
次に、粗面化したアルミニウム膜を所定のパターンにエッチングした。具体的には、所定のパターンのレジストを形成したのち、7%程度の塩酸水溶液でアルミニウム膜の一部を溶解させた。このようにして、銅箔と、銅箔上に形成されたアルミニウム層とを形成した。
【0095】
次に、アルミニウム膜のエッチングによって露出した銅膜上に、レジスト膜を形成した。レジスト膜には感光性エポキシ樹脂を用いた。具体的には、銅膜上の全面にレジスト膜を塗布した後、アルミニウム膜を除去した部分にだけレジスト膜が残るように現像処理した。
【0096】
次に、アルミニウム膜の表面を酸化することによって、アルミニウム膜の表面に、酸化アルミニウムからなる誘電体層を形成した。具体的には、アジピン酸アンモニウムの水溶液(液温60℃で濃度が5重量%)を化成液として用い、アルミニウム膜に化成電圧12Vを印加して定電圧化成を行うことによってアルミニウム膜の表面を酸化した。
【0097】
次に、酸化アルミニウムからなる誘電体層上に導電性高分子層を形成した。導電性高分子層は、ポリピロールを用いて作製した。具体的には、ピロールモノマと酸化剤と溶媒との混合溶液を用いて含浸化学重合法で下地を作製し、さらに電解重合(electrolytic polymerization)を行って導電性高分子層を作製した。
【0098】
最後に、エポキシ樹脂と銀フィラーとを混合した導電性ペーストを、スクリーン印刷法で導電性高分子層上に印刷した。これを熱処理して硬化させ、陰極端子となる電極を形成した。このようにして、本発明のコンデンサ搭載金属箔が得られた。
【0099】
(実施例2)
実施例2では、本発明の回路基板を製造した一例について説明する。
【0100】
まず、実施例1と同様の方法で、図7(A)に示すように、コンデンサ710を備えるコンデンサ搭載金属箔701を作製した。実施例2では、金属箔上に、コンデンサ710をグリッドアレイ状に1.0mmピッチで配置した。このときのアルミニウム金属層は、直径0.5mmの円状に形成した。
【0101】
次に、回路基板用のプリプレグを作製した。回路基板用のプリプレグの材料は、無機フィラー:90重量%と、熱硬化性樹脂:9.5重量%と、カーボンブラック:0.2重量%と、カップリング剤:0.3重量%とを混合して作製した。無機フィラーには、球状のAl23粉末(昭和電工(株)製AS−40、直径12μm)を用いた。熱硬化性樹脂には、液状エポキシ樹脂(日本レック(株)製 EF−450)を用いた。カーボンブラックは、東洋カーボン(株)製のものを用いた。カップリング剤には、チタネート系のカップリング剤(味の素(株)製 チタネート系 46B)を用いた。
【0102】
メチルエチルケトン溶剤(以下、MEK溶剤という場合がある)で粘度調整した上記材料を、ポリフェニレンサルファイドPPSフィルム(厚さ75μm)上にドクターブレード法で塗布して膜を形成した。そして、MEK溶剤を蒸発させてシート状(厚さ500μm)のプリプレグを作製した。
【0103】
上記シート状のプリプレグを所定の大きさにカットし、炭酸ガスレーザを用いてピッチが1.0mmの等間隔の位置に直径0.15mmの貫通孔(ビアホール)を形成した。この貫通孔に、導電性ペーストをスクリーン印刷法によって充填した。導電性ペーストは、球状の銅粒子85重量%と、ビスフェノールA型エポキシ樹脂(エピコート828 油化シェルエポキシ製)3重量%と、グルシジルエステル系エポキシ樹脂(YD−171 東都化成製)9重量%と、硬化剤であるアミンアダクト硬化剤(MY−24 味の素製)3重量%とを、三本ロールによって混練して作製した。
【0104】
次に、図7(B)に示すように、回路基板用のプリプレグ702を、コンデンサ搭載金属箔701と金属銅箔704(厚さ35μm)とで挟み、位置合わせして重ねた。プリプレグ702には、導電性ペーストによって形成されたインナービア703を備えるプリプレグを用いた。
【0105】
次に、図7(C)に示すように、175℃、490N/cm2(50kgf/cm2)の条件下でこれらを加熱加圧して一体化させた。これにより、プリプレグ702中のエポキシ樹脂が硬化し、金属箔701および金属銅箔704とプリプレグ702とが機械的に接着した。また、インナービア703中のエポキシ樹脂が硬化し、金属銅箔704とコンデンサ710とが、インナービア703を介して電気的に接続された。
【0106】
最後に、図7(D)に示すように、コンデンサ搭載金属箔701の金属銅部分の一部、および金属銅箔704の一部を化学エッチングによって除去し、配線パターン707および708を形成した。このようにして、本発明の回路基板720を製造した。
【0107】
製造した回路基板について、それぞれのコンデンサの特性をインピーダンスアナライザによって測定した。グリッドアレイ状に配置されたコンデンサは、容量が平均0.3μFであった。得られた回路基板は、高容量のコンデンサを備えるため、高周波特性が良好であった。
【0108】
また、回路基板について、ヒートサイクル試験(−40℃〜+125℃各30分 1000回)、および吸湿リフロー試験(85℃、85%RH、168時間放置後、230℃リフロー1回)の2つの信頼性試験を行った。この信頼性試験においても、コンデンサ特性はほとんど変化しなかった。このように、上記製造方法を用いて回路基板内部にコンデンサを形成することによって、性能が極めて安定な回路基板を製造できた。
【0109】
また、無機フィラーとしてアルミナを用いた上記回路基板は、熱伝導度が3.0W/mKであり、従来のガラスエポキシ基板に比べて熱伝導度が約20倍以上であった。なお、無機フィラーとしてAlNまたはMgOを用いることによって、さらに高い熱伝導度を実現することができる。また、無機フィラーとして非晶質SiO2を用いることによって、シリコン半導体の熱膨張係数に近い熱膨張係数を有する回路基板が得られる。これにより、半導体を直接実装するフリップチップ用基板として好ましい回路基板が得られる。すなわち、AlNの良好な熱伝導性を利用すれば、セラミック基板に近い熱伝導性を有する回路基板が得られる。また、BNを添加することによって、熱伝導度が高く、しかも熱膨張性が低い回路基板が得られる。特に、90重量%以上のアルミナを含むプリプレグを用いることによって、コンデンサを内蔵し、熱伝導度が高く、低コストな回路基板が得られる。また、無機フィラーとしてSiO2を用いることによって、他の無機フィラーを用いた回路基板に比べて誘電率が低く、比重が小さい回路基板が得られ、携帯電話などの高周波用回路基板として好ましい。
【0110】
なお、上記工程で得られた回路基板720を用いて、さらに多層の配線パターンを備える回路基板を製造できる。具体的には、まず、図8(A)に示す回路基板720を作製する。
【0111】
次に、図8(B)に示すように、プリプレグ801および802と金属銅箔803および804とを用いて、回路基板720を挟む。プリプレグ801および802は、導電性ペーストによって形成されたインナービア805を備える。
【0112】
次に、図8(C)に示すように、上記積層物を加熱加圧することによって、絶縁性の基体806および807を形成する。このとき、インナービア805中の導電性ペーストも硬化する。その後、金属銅箔803および804の一部をエッチングすることによって、電気配線808および809を形成する。このようにして、4層の配線パターンを備える回路基板を製造できる。
【0113】
(実施例3)
実施例3では、本発明の回路基板を製造した他の一例について説明する。
【0114】
まず、図9(A)に示すように、実施例2と同様の方法で、コンデンサ710を備えるコンデンサ搭載金属箔701を作製した。
【0115】
次に、図9(B)に示すように、コンデンサ搭載金属箔701と回路基板用のプリプレグ902とを位置あわせして重ねた。プリプレグ902は、コンデンサ710に対応する位置に形成された貫通孔を備え、貫通孔にはインナービア903が形成されている。
【0116】
プリプレグ902は、アラミド不織布にエポキシ樹脂を含浸したプリプレグ(新神戸電機製 EL−114:140μm厚み)に炭酸ガスレーザで穴加工を行い、実施例2で説明した導電性ペーストを充填したものである。
【0117】
次に、図9(C)に示すように、コンデンサ搭載金属箔701とプリプレグ902とを100℃の温度でラミネートした。これによって、プリプレグ中のエポキシ樹脂は溶融し、コンデンサ搭載金属箔701とプリプレグ902とが接着された。この時の加熱条件では、回路基板用プリプレグ中の熱硬化性樹脂は軟化するだけで硬化は起こらない。なお、この工程の加熱は、70℃〜120℃の範囲内で行うことが好ましい。70℃以上の温度で加熱することによって熱硬化性樹脂が十分に軟化するため、積層時の圧力でコンデンサが破壊されることを防止できる。また、120℃以下の温度で加熱することによって、プリプレグが短時間で硬化することを防止できる。
【0118】
次に、図9(D)に示すように、プリプレグ902上に、多層回路基板904を位置合わせして重ねた。多層基板904には、4層の配線パターンを備える一般的なガラス・エポキシ基板を用いた。なお、多層回路基板904として、ガラス・エポキシ基板の代わりに、スルーホール基板やフレキシブルなプリント基板を用いてもよい。
【0119】
次に、図9(E)に示すように、位置合わせした基板を加熱加圧することによって一体化し、コンデンサ搭載金属箔701の銅箔の一部をエッチングすることによって配線パターン905を形成した。このようにして、複数のコンデンサが内蔵された多層回路基板を容易に製造できた。
【0120】
上記方法で作製された回路基板について、半田リフロー試験、および温度サイクル試験を用いて信頼性評価を行った。半田リフロー試験は、最高温度が260℃で10秒のベルト式リフロー試験機を用いて、基板を10回試験機に通すことで行った。また温度サイクル試験では、高温側が125℃、低温側が−50℃の温度で各30分間保持するサイクルを、200サイクル行った。このとき回路基板は、形状的にもクラックが発生せず、超音波探傷装置でも特に異常は認められなかった。これらの試験から、回路基板に内蔵された複数のコンデンサは、基板と強固に密着していることがわかった。また、インナビアの接続抵抗も、試験前後でほとんど変化がなかった。
【0121】
なお、多層回路基板904には、ガラス・エポキシ基板の代わりに、紙フェノール基板、アラミド・エポキシ基板を用いてもよい。
【0122】
(実施例4)
実施例4では、本発明の回路基板を製造したその他の一例について説明する。
【0123】
まず、図10(A)に示すように、実施例2と同様の方法で、回路基板720を作製した。
【0124】
次に、図10(B)に示すように、回路基板720の片面に絶縁層951を形成した。絶縁層951は、ドライフィルム形状の感光性エポキシ樹脂(Dupont社製 Vialux81、厚さ50μm)を用い、真空ラミネート法でラミネートすることによって形成した。なお、絶縁層951は、エポキシ樹脂やポリイミド樹脂をロールコータ法やスクリーン印刷法で塗布して形成してもよい。
【0125】
次に、写真マスクを用いてビアホールの位置を露光し塩素系溶剤で現像することによって、図10(C)に示すように、ビアホール952を形成した。なお、ビアホール952は、レーザ加工法によって形成してもよい。
【0126】
次に、図10(D)に示すように、絶縁層951上の全面に、無電解メッキ法で12μmの厚みになるまで銅をメッキし、銅膜953を形成した。
【0127】
その後、図10(E)に示すように、フォトリソ・エッチング法によって銅膜953の一部を除去し、配線パターン954を形成した。このようにして作製した回路基板も、信頼性が高かった。
【0128】
なお、この実施例では、絶縁層951の形成に感光性ドライフィルムを用いたが、液状の絶縁性樹脂を用いてもよい。また、この実施例ではフォトリソ法によってビアホールを形成したが、レーザ加工で形成してもよい。
【0129】
以上、本発明の実施の形態について例を挙げて説明したが、本発明は、上記実施の形態に限定されず本発明の技術的思想に基づき他の実施形態に適用することができる。
【0130】
【発明の効果】
以上説明したように、本発明の回路基板の製造方法は、コンデンサ搭載金属箔を用いることによって、回路基板に簡単に、ノイズおよびリップル吸収コンデンサを内蔵させることができる。また、コンデンサ搭載金属箔のコンデンサは、積層時の圧力に十分耐え、かつ低温で形成できるため、回路基板を容易に製造できる。
【0131】
また、本発明の回路基板によって、高密度実装が可能で、耐ノイズ性および放熱性に優れた安価な回路基板が得られる。本発明の回路基板は、コンピュータのCPU駆動回路やスイッチング電源などの回路基板に用いることができる。
【図面の簡単な説明】
【図1】本発明のコンデンサ搭載金属箔について、一例の(A)平面図、(B)断面図、および(C)コンデンサ部分の拡大断面図である。
【図2】本発明の回路基板について、一例の(A)平面図、(B)断面図である。
【図3】本発明の回路基板について、他の一例の断面図である。
【図4】本発明のコンデンサ搭載金属箔の製造方法について、一例を示す工程図である。
【図5】本発明のコンデンサ搭載金属箔の製造方法について、一部の工程の一例を示す工程図である。
【図6】本発明の回路基板の製造方法について、一例を示す工程図である。
【図7】本発明の回路基板の製造方法について、他の一例を示す工程図である。
【図8】本発明の回路基板の製造方法について、その他の一例を示す工程図である。
【図9】本発明の回路基板の製造方法について、その他の一例を示す工程図である。
【図10】本発明の回路基板の製造方法について、その他の一例を示す工程図である。
【符号の説明】
100 コンデンサ搭載金属箔
101 金属箔
110 コンデンサ
111 金属層
112 誘電体層
113 導電層
113a 導電性高分子層
113b 電極
200、300 回路基板
201、301、301a 基体
202、202a、202b、302a 配線パターン
203 インナービア
204 金属層
401 絶縁性の高分子層
501 金属膜

Claims (31)

  1. (i)金属箔上に金属層を配置し、前記金属層上に誘電体層を形成し、前記誘電体層上に導電層を形成して、コンデンサ搭載金属箔を得る工程と、
    (ii)インービアが形成されたプリプレグと前記コンデンサ搭載金属箔とを重ね、前記金属層、前記誘電体層、前記導電層を前記プリプレグに埋設する工程と、
    (iii)前記プリプレグを硬化させる工程と、
    (iv)前記(ii)の工程の後、前記金属箔の一部を除去することによって配線パターンを形成する工程と、を含む回路基板の製造方法。
  2. 前記誘電体層が、前記金属層を構成する金属の酸化物からなる請求項1に記載の回路基板の製造方法。
  3. 前記(i)の工程が、
    (a−1)前記金属箔上に金属膜を形成し、前記金属膜の一部を除去する工程と、
    (a−2)前記金属膜の一部の表面を粗面化する工程と、
    (a−3)粗面化された前記金属膜の表面を酸化することによって前記金属層と前記誘電体層とを形成する工程と、
    含む請求項1に記載の回路基板の製造方法。
  4. 前記(a−1)の工程が熱間圧延法または冷間圧延法によって行われ、
    前記金属箔と前記金属膜とが金属結合によって接着されている請求項3に記載の回路基板の製造方法。
  5. 前記(a−2)の工程が、化学エッチング、電解エッチングおよびサンドブラスト処理から選ばれる少なくとも1つの方法で行われる請求項3に記載の回路基板の製造方法。
  6. 前記(a−3)の工程において、前記金属膜の表面を陽極酸化法によって酸化する請求項3に記載の回路基板の製造方法。
  7. 前記金属膜が、アルミニウム、タンタルまたはニオブからなる請求項1に記載の回路基板の製造方法。
  8. 前記金属箔が、銅またはニッケルからなる請求項1に記載の回路基板の製造方法。
  9. 前記(i)の工程が、前記金属箔上のうち前記金属層が形成されていない部分に、絶縁性の高分子層を形成する工程を含む請求項1に記載の回路基板の製造方法。
  10. 前記(i)の工程が、前記金属箔上の一部に金属層を形成する工程と、前記金属層上に非導電性ポリマーからなる前記誘電体層を形成する工程とを含む請求項1に回路基板の製造方法。
  11. 前記導電層が、前記金属箔側から順に積層された導電性高分子層と金属からなる電極とを含む請求項1に記載の回路基板の製造方法。
  12. 前記金属層に接続された抵抗体を形成する工程をさらに備える請求項1に記載の回路基板の製造方法。
  13. 前記プリプレグは前記金属箔と接する側とは反対側の表面に金属膜を備え、
    前記(iii)の工程は、前記プリプレグを硬化させるとともに、前記コンデンサと前記金属膜とを電気的に接続する工程を含む請求項1に記載の回路基板の製造方法。
  14. 前記金属膜の一部を除去することによる配線パターン形成工程をさらに含む請求項13に記載の回路基板の製造方法。
  15. 前記(iv)の工程によって得られた基板上に、前記(i)の工程によってコンデンサが形成された前記金属箔とプリプレグとをさらに積層して多層基板を形成する工程を含む請求項1に記載の回路基板の製造方法。
  16. 絶縁性の基体と、
    前記基体の2つの主面上に少なくとも形成された複数の配線パターンと、
    前記複数の配線パターンを接続するように前記基体の内部に形成されたインナービアと、
    前記複数の配線パターンから選ばれる少なくとも1つの配線パターンの表面に形成され、前記基体の内部に配置された複数のコンデンサとを含み、
    前記コンデンサが、前記少なくとも1つの配線パターン上に設けられて前記配線パターンと接している金属層と、前記金属層上に設けられた誘電体層と、前記誘電体層上に設けられた導電層と、を含む回路基板。
  17. 前記複数の配線パターンが、前記基体の内部に形成された配線パターンを含む請求項16に記載の回路基板。
  18. 前記コンデンサが、前記少なくとも1つの配線パターンと前記誘電体層との間に配置された金属層をさらに備え、
    前記誘電体層と接する前記金属層の表面が粗面化されている請求項16または17に記載の回路基板。
  19. 前記誘電体層が、前記金属層を構成する金属の酸化物からなる請求項18に記載の回路基板。
  20. 前記金属層が、アルミニウム、タンタルまたはニオブからなる請求項19に記載の回路基板。
  21. 前記少なくとも1つの配線パターンと前記金属層とが、金属結合によって接着されている請求項18に記載の回路基板。
  22. 前記少なくとも1つの配線パターンが、銅またはニッケルからなる請求項16ないし21のいずれかに記載の回路基板。
  23. 前記導電層が、前記少なくとも1つの配線パターン側から順に積層された導電性高分子層と金属からなる電極とを含む請求項16に記載の回路基板。
  24. 前記電極が、銀、銅、ニッケルおよびアルミニウムから選ばれる少なくとも1つの金属からなる請求項23に記載の回路基板。
  25. 前記導電層が、前記少なくとも1つの配線パターン側から順に積層された導電性高分子層とカーボン層とを含む請求項16に記載の回路基板。
  26. 前記誘電体層が、非導電性ポリマーからなる請求項17に記載の回路基板。
  27. 前記少なくとも1つの配線パターンの配線間に配置された抵抗体をさらに備える請求項16に記載の回路基板。
  28. 前記複数のコンデンサが、前記少なくとも1つの配線パターン上にグリッドアレイ状に配置されている請求項16に記載の回路基板。
  29. 前記複数のコンデンサのすべてが、前記インナービアに接続されている請求項16に記載の回路基板。
  30. 前記基体が、熱硬化性樹脂と無機フィラーとを含む請求項16に記載の回路基板。
  31. 前記基体が、熱硬化性樹脂と補強材とを含む請求項16に記載の回路基板。
JP2000341452A 1999-11-12 2000-11-09 回路基板および回路基板の製造方法 Expired - Fee Related JP3630367B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000341452A JP3630367B2 (ja) 1999-11-12 2000-11-09 回路基板および回路基板の製造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP11-322567 1999-11-12
JP32256799 1999-11-12
JP2000341452A JP3630367B2 (ja) 1999-11-12 2000-11-09 回路基板および回路基板の製造方法

Publications (2)

Publication Number Publication Date
JP2001203455A JP2001203455A (ja) 2001-07-27
JP3630367B2 true JP3630367B2 (ja) 2005-03-16

Family

ID=26570860

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000341452A Expired - Fee Related JP3630367B2 (ja) 1999-11-12 2000-11-09 回路基板および回路基板の製造方法

Country Status (1)

Country Link
JP (1) JP3630367B2 (ja)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4810772B2 (ja) * 2001-07-31 2011-11-09 パナソニック株式会社 回路モジュール
JP3637903B2 (ja) 2002-06-12 2005-04-13 日本電気株式会社 半導体回路の製造方法
JP5000071B2 (ja) * 2003-02-26 2012-08-15 新光電気工業株式会社 半導体装置用基板及び半導体装置
US8451582B2 (en) * 2004-07-23 2013-05-28 Sundew Technologies, Llc Capacitors with high energy storage density and low ESR
JP3816508B2 (ja) * 2004-11-04 2006-08-30 三井金属鉱業株式会社 キャパシタ層形成材及びそのキャパシタ層形成材を用いて得られる内蔵キャパシタ層を備えたプリント配線板
JP2007194592A (ja) 2005-12-20 2007-08-02 Tdk Corp 誘電体素子とその製造方法
CN101506965B (zh) 2006-09-21 2012-05-09 松下电器产业株式会社 半导体芯片、半导体安装模块、移动装置通信设备、半导体芯片的制造方法
JP4665889B2 (ja) * 2006-11-07 2011-04-06 住友金属鉱山株式会社 バルブ金属複合電極箔の製造方法
JP4936461B2 (ja) * 2007-08-31 2012-05-23 ニチコン株式会社 シートキャパシタ
JP4962339B2 (ja) * 2008-02-07 2012-06-27 富士通株式会社 キャパシタの製造方法
JP2013062265A (ja) * 2010-01-15 2013-04-04 Sanyo Electric Co Ltd コンデンサ内蔵基板の製造方法
KR101121707B1 (ko) 2010-03-23 2012-03-09 주식회사 케이엠더블유 고방열 인쇄회로기판 및 그 제조방법
JP2013127993A (ja) * 2010-03-26 2013-06-27 Sanyo Electric Co Ltd コンデンサ素子、コンデンサ内蔵基板、素子シート、及びこれらの製造方法
JPWO2017026233A1 (ja) * 2015-08-10 2018-05-24 株式会社村田製作所 コンデンサ
WO2018151029A1 (ja) * 2017-02-14 2018-08-23 株式会社村田製作所 コンデンサ
WO2022004018A1 (ja) * 2020-06-29 2022-01-06 Tdk株式会社 薄膜キャパシタ及びその製造方法、並びに、薄膜キャパシタを備える電子回路基板

Also Published As

Publication number Publication date
JP2001203455A (ja) 2001-07-27

Similar Documents

Publication Publication Date Title
EP1100295B1 (en) Capacitor-mounted metal foil and a method for producing the same, and a circuit board and a method for producing the same
JP3630367B2 (ja) 回路基板および回路基板の製造方法
US7326858B2 (en) Printed circuit board with embedded capacitors and manufacturing method thereof
US7186919B2 (en) Printed circuit board including embedded capacitors and method of manufacturing the same
US7281321B2 (en) Printed circuit board having embedded capacitors using hybrid material and method of manufacturing the same
JP4119205B2 (ja) 多層配線基板
JP3197213B2 (ja) プリント配線板およびその製造方法
JP2587596B2 (ja) 回路基板接続材とそれを用いた多層回路基板の製造方法
US20040121266A1 (en) Printed circuit board with embedded capacitors therein, and process for manufacturing the same
WO2001045478A1 (fr) Carte a circuit imprime multicouche et procede de production
JP3540976B2 (ja) 電気素子内蔵配線基板
JP4149891B2 (ja) コンデンサとコンデンサ内蔵回路基板、ならびにそれらの製造方法
JP2001267751A (ja) コンデンサ内蔵基板およびその製造方法
JP4511604B2 (ja) 電気素子内蔵配線基板
JPH11251703A (ja) 回路基板、両面回路基板、多層回路基板及び回路基板の製造方法
JP3238901B2 (ja) 多層プリント配線基板およびその製造方法
JP4747569B2 (ja) 固体電解コンデンサ内蔵基板の製造方法
JP2001339164A (ja) コンデンサ素子内蔵配線基板
JP4509147B2 (ja) 電気素子内蔵配線基板
JP2004072124A (ja) 電気素子内蔵配線基板
JP2004059716A (ja) 高誘電率複合材料組成物、誘電体転写シート、受動素子内蔵多層回路板及びその製造方法
JP4841650B2 (ja) 電気素子内蔵配線基板の製造方法
JP3748361B2 (ja) 電気素子内蔵型配線基板
JP4837072B2 (ja) 実装構造体
JP4837071B2 (ja) 電気素子内蔵配線基板

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040105

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040304

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040907

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041021

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20041208

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20041210

R150 Certificate of patent or registration of utility model

Ref document number: 3630367

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071224

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081224

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091224

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091224

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101224

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101224

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111224

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111224

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121224

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121224

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131224

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees