JP3816508B2 - キャパシタ層形成材及びそのキャパシタ層形成材を用いて得られる内蔵キャパシタ層を備えたプリント配線板 - Google Patents

キャパシタ層形成材及びそのキャパシタ層形成材を用いて得られる内蔵キャパシタ層を備えたプリント配線板 Download PDF

Info

Publication number
JP3816508B2
JP3816508B2 JP2004321298A JP2004321298A JP3816508B2 JP 3816508 B2 JP3816508 B2 JP 3816508B2 JP 2004321298 A JP2004321298 A JP 2004321298A JP 2004321298 A JP2004321298 A JP 2004321298A JP 3816508 B2 JP3816508 B2 JP 3816508B2
Authority
JP
Japan
Prior art keywords
layer
nickel
capacitor
forming material
conductive layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004321298A
Other languages
English (en)
Other versions
JP2006135036A (ja
Inventor
明弘 菅野
直彦 阿部
晶子 杉岡
泰昭 益子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsui Mining and Smelting Co Ltd
Original Assignee
Mitsui Mining and Smelting Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2004321298A priority Critical patent/JP3816508B2/ja
Application filed by Mitsui Mining and Smelting Co Ltd filed Critical Mitsui Mining and Smelting Co Ltd
Priority to KR1020077010118A priority patent/KR100922467B1/ko
Priority to EP05799990A priority patent/EP1827064A4/en
Priority to CNA2005800368421A priority patent/CN101049055A/zh
Priority to PCT/JP2005/020183 priority patent/WO2006049195A1/ja
Priority to TW094138544A priority patent/TW200629993A/zh
Publication of JP2006135036A publication Critical patent/JP2006135036A/ja
Application granted granted Critical
Publication of JP3816508B2 publication Critical patent/JP3816508B2/ja
Priority to US11/744,250 priority patent/US20080130196A1/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • H01G4/008Selection of materials
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/16Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/162Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/09Use of materials for the conductive, e.g. metallic pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0335Layered conductors or foils
    • H05K2201/0355Metal foils
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/0929Conductive planes
    • H05K2201/09309Core having two or more power planes; Capacitive laminate of two power planes
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09509Blind vias, i.e. vias having one side closed
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4641Manufacturing multilayer circuits by laminating two or more circuit boards having integrally laminated metal sheets or special power cores
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/26Web or sheet containing structurally defined element or component, the element or component having a specified physical dimension
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/31504Composite [nonstructural laminate]
    • Y10T428/31678Of metal

Description

本件出願に係る発明は、キャパシタ層形成材及びそのキャパシタ層形成材を用いて得られる内蔵キャパシタ層を備えたプリント配線板に関する。
キャパシタ回路(素子)を内蔵した多層プリント配線板は、その内層に位置する絶縁層の内の1以上の層を誘電層として用いている。そして、特許文献1に開示されているように、その誘電層の両面に位置する内層回路にキャパシタとしての上部電極及び下部電極が対向配置されキャパシタ回路を形成し内蔵キャパシタとして用いられてきた。このキャパシタ回路を形成するには、両面銅張積層板と類似の第1導電層/誘電層/第2導電層という層構成のキャパシタ層形成材を用いるのが一般的である。そして、内蔵キャパシタ回路の製造は、このキャパシタ層形成材の導電層を予めエッチング加工してキャパシタ回路を形成し内層基板に張り合わせたり、内層基板に張り合わせた後にエッチング加工する等の種々の方法が採用されてきた。
キャパシタは余剰の電気を蓄電する等して電子・電気機器の省電力化等を可能にしてきたものであるから、可能な限り大きな電気容量を持つことが基本的な品質として求められる。キャパシタの容量(C)は、C=εε(A/d)の式(εは真空の誘電率)から計算される。特に、最近の電子、電気機器の軽薄短小化の流れから、プリント配線板にも同様の要求が行われることになり、一定のプリント配線板面積の中で、キャパシタ電極の面積を広く採ることは殆ど不可能であり、表面積(A)に関しての改善に関しては限界がある事は明らかである。従って、キャパシタ容量を増大させるためには、キャパシタ電極の表面積(A)及び誘電体層の比誘電率(ε)が一定とすれば、誘電体層の厚さ(d)を薄くするか、キャパシタ回路全体として見たときの層構成に工夫を凝らす等の試みがなされてきた。
一方、前記誘電層の形成は、金属箔を用いてその表面へ、特許文献2に開示されているように誘電体フィラーを含有した樹脂組成物を塗工する方法、特許文献3に開示されているように誘電体フィラーを含有したフィルムを張り合わせる方法、特許文献4に開示されているように、銅とニッケル−リン合金の複合層化した電極材の表面に、化学的気相反応法を応用してのゾル−ゲル法等種々の製法が採用されてきた。この中で、特に、ゾル−ゲル法は、薄い誘電層を形成するという観点から優れたものである。
また、近年では、高集積化したICチップ、ギガレベルからテラレベルまでを射程とした高速信号伝達速度が要求されるようになり、プリント配線板からの発生熱も大きくなり、種々の高周波特性に対する要求がなされてきた。その要求に対応するため、特許文献5及び特許文献6に開示されているような、フッ素樹脂基板、液晶ポリマー等を基板材料としたプリント配線板製造も活発化してきている。
特開2003−105205号公報 特開平9−040933号公報 特開2004−250687号公報 米国特許第6541137号公報 特開2003−171480号公報 特開2003−124580号公報
しかしながら、キャパシタ層形成材が第1導電層/誘電層/第2導電層という層構成を持っていることを考えれば、誘電層を薄くすると言うことは、キャパシタ層形成材そのものの厚さが薄くなり、強度が維持出来ず、取扱時に折れ等の損傷を受ける確率が高く、ハンドリング時の安全性に欠けるという欠点があった。
また、上記特許文献4に開示されているように、キャパシタ層形成材の導電層に2種以上の金属を採用し、エッチング加工により、キャパシタ回路を形成しようとすると、2種以上の金属材のエッチング速度の違いにより、ファインなキャパシタ回路形状のエッチングが出来ないという問題が発生していた。また、2種以上の金属材が多層化した材料(特に、ニッケル−リン合金と銅との積層構造を持つ材料)を、電極材の構成材料として用いると、ゾル−ゲル膜を形成するときの熱履歴により、誘電層との密着性を阻害する元素が、誘電層と電極との間に拡散して密着性を劣化させる現象が見られる。
更に、上記特許文献4に開示されているように、ゾル−ゲル法で誘電層を構成する場合には、金属箔の表面に誘電層を形成するためのゾル−ゲル膜を形成し、600℃付近の温度で焼成する必要があり、金属箔が酸化して脆化する現象が起こっていた。更に、下部電極の表面にニッケル−リン合金層を設ける場合に於いては、誘電層と電極構成材との密着性に問題があり、誘電層と電極構成材との間での剥離現象が起こる場合があり、キャパシタとしての設計電気容量とのズレが大きくなり設計品質を満たさないこととなる。また、プリント配線板としてのデラミネーション発生の起点となり、半田リフロー等の加熱衝撃を受けることで層間剥離が生じたり、使用途中の発生熱による剥離が誘発され製品寿命を短命化させる原因となっていた。
一方で、従来のガラス−エポキシ基板に代えて、高温耐熱性、高周波特性等を考慮して、フッ素樹脂基板、液晶ポリマー等を基板材料として用いて、これらを用いた多層基板の製造が試みられている。そして、これらの基板製造に共通するのは、そのプレス加工温度が極めて高く300℃〜400℃の間にあり、基板材料が硬いという点にある。従って、これらのフッ素樹脂基板、液晶ポリマー等を基板材料として用いた多層プリント配線板の内部に内蔵キャパシタ層を形成することを考えるに、300℃〜400℃の高温プレス加工を経て、硬い基板材料に押されても材質的な変動が無く、周囲の材料の膨張伸縮に耐えるだけの強度を備えたものであることが望ましい。
従って、市場では、キャパシタ回路の下部電極として誘電層との密着性が安定し、ファインなキャパシタ回路形状の形成が可能で、同時にフッ素樹脂基板、液晶ポリマー等を基板材料としたプリント配線板での300℃〜400℃の高温加工プロセスを経ても、強度の劣化のないキャパシタ層形成材が求められてきたのである。
そこで、本件発明者等は、鋭意研究の結果、以下のキャパシタ層形成材を用いることで、誘電層と下部電極との良好な密着性を得られ、且つ、誘電層が薄くなってもキャパシタ層形成材の強度を維持してハンドリング性が高まることに想到したのである。しかも、フッ素樹脂基板、液晶ポリマー等を基板材料としたプリント配線板での、300℃〜400℃の高温加工プロセスを経ても強度の劣化のないキャパシタ層形成材であると同時に、後述するキャパシタ層形成材を用いることで、キャパシタ回路としての電気容量も確実に向上するのである。
<本件発明に係るキャパシタ層形成材>
図1にキャパシタ層形成材の模式断面を示している。この図1から分かるように、キャパシタ層形成材1は、上部電極形成に用いる第1導電層2と下部電極形成に用いる第2導電層4との間に誘電層3を備えている。そして、本件発明に係るキャパシタ層形成材は、前記第2導電層が厚さ10μm〜100μmのニッケル層又はニッケル合金層であり、且つ、第2導電層上に600℃付近での焼成を要するゾル−ゲル法で誘電層を形成したことを特徴としたものである。
また、圧延法若しくは電解法で製造したニッケル箔又はニッケル合金箔を第2導電層に用いることが好ましい。
そして、本件発明に係るキャパシタ層形成材の第2導電層にニッケル合金層を用いる場合には、ニッケル−リン合金又はニッケル−コバルト合金を用いることが好ましいのである。
<内蔵キャパシタ回路を備えるプリント配線板>
本件発明に係るいずれかのキャパシタ層形成材を用いて、種々の方法を用いて内蔵キャパシタ回路を備えるプリント配線板を製造することができる。このようにして得られたプリント配線板に内蔵されたキャパシタ回路は、例え300℃〜400℃の範囲の熱間プレス加工を繰り返し受けても、下部電極を構成する第2導電層に高温耐熱特性に優れた上記複合箔を備えているため、下部電極形状に異常は発生せず、周囲の素材の熱による膨張伸縮の挙動に対する抵抗性を持っている。従って、フッ素樹脂基板、液晶ポリマー基板を使用した多層プリント配線板の内蔵キャパシタ回路形成に好適なものとなる。なお、本件発明に言うプリント配線板とは、コンピュータのマザーボードのような製品から、ICチップ等を直接搭載して用いる小型のパッケージ基板等を含む概念の製品を含むものとして記載している。
本件発明に係るキャパシタ層形成材は、下部電極を構成する第2導電層として高温耐熱特性に優れたニッケル層又はニッケル合金層を備えているため、フッ素樹脂基板、液晶ポリマー基板を使用した多層プリント配線板の製造に用いられる300℃〜400℃の範囲の熱間プレス加工を繰り返し受けても、キャパシタ回路形状を形成して以降も下部電極形状に異常は発生せず、周囲の素材の熱による膨張伸縮の挙動に対する抵抗性を持っている。しかも、当該第2導電層と誘電層との密着性を良好に維持することが可能となる。その結果、本件発明に係るキャパシタ層形成材を用いて得られた内蔵キャパシタ回路を備えたプリント配線板も高品質のものとなる。
以下、本件発明に係るニッケル層若しくはニッケル合金層を形成する金属箔の製造形態に関して述べ、本件発明に係るキャパシタ層形成材の製造形態に関して述べ、実施例で内蔵キャパシタ回路を備えたプリント配線板までの製造に関して言及する。
<第2導電層の形成材(ニッケル層又はニッケル合金層)>
本件発明において、ニッケル層又はニッケル合金層を第2導電層として採用したのは、次に述べる4点の理由からである。(1)金属箔としての入手が可能で、その箔状態のままで、その表面にゾル−ゲル法による誘電層の形成が可能である。(2)ゾル−ゲル法で誘電層を形成するときに負荷される過酷な熱履歴に対しての耐酸化性、抗軟化特性が優れている。(3)ニッケル合金組成を変化させることで、一定レベルで誘電層との密着性が制御出来る。(4)単一成分の金属層とすることで、エッチング法により、下部電極形状を形成するときのファインなキャパシタ回路の形成が可能となる。
ここで言うニッケル層又はニッケル合金層は、主に金属箔を用いることを意図している。従って、ニッケル層とは、所謂純度が99.9%(その他、不可避不純物)以上の純ニッケル箔で形成される層である。そして、ニッケル合金層とは、ニッケル−リン合金を用いて形成される層である。ここで言うニッケル−リン合金のリン含有量は0.1wt%〜11wt%である事が好ましい。ニッケル−リン合金層のリン成分は、キャパシタ層形成材の製造及び通常のプリント配線板の製造プロセスにおいて高温負荷されることがあれば、誘電層の内部に拡散し、誘電層との密着性を劣化させ、誘電率にも変化を与えていると考えられる。しかしながら、適正なリン含有量を備えたニッケル−リン合金層は、キャパシタとしての電気特性を向上させる。リン含有量が0.1wt%未満の場合には、純ニッケルを用いた場合と変わらないものとなり、合金化することの意義が失われるのである。これに対し、リン含有量が11wt%を超えると、誘電層の界面にリンが偏析し、誘電層との密着性が劣化し、剥離しやすいものとなるのである。従って、リン含有量は、0.1wt%〜11wt%の範囲が好ましい。そして、誘電層とのより安定した密着性を確保するためには、リン含有量が0.2wt%〜3wt%の範囲であれば工程に一定のバラツキがあっても安定した品質のキャパシタ回路の形成が可能となる。なお、最適な範囲を敢えて指摘するならば、リン含有量が0.25wt%〜1wt%で最も良好な誘電層との密着性を確保し、同時に良好な誘電率をも確保出来るのである。なお、本件発明におけるニッケル含有量は、[P成分重量]/[Ni成分重量]×100(wt%)として換算した値である。
ここで列挙したようなニッケル箔及びニッケル合金箔は、耐熱特性に優れ、400℃×10時間程度の加熱を受けても軟化が起こりにくく、複合箔全体として見たときの引張り強さ(強度)の低下を効果的に抑制し、加熱後の引張り強さを50kgf/mm以上に維持することが可能である。これに対し、第2導電層を構成する材料として、ニッケル層と銅層とが積層された状態の複合材を用いて、400℃を超える温度負荷を行うと、ニッケル層と銅層との相互拡散が起こり、ニッケル自体の抗軟化特性を維持できず、キャパシタ形成材としての靱性が低下しハンドリング性に欠けるものとなる。
このような物性を備える限り、フッ素樹脂基板、液晶ポリマー等を基板材料としたプリント配線板での、300℃〜400℃の高温加工プロセスを経ても強度の劣化は殆ど無く、結果として、この金属箔を第2導電層に用いたキャパシタ層形成材の品質劣化も殆ど無いことになる。なお、本件発明に言うニッケル箔及びニッケル合金箔の結晶組織は、結晶粒が可能な限り細かく強度を向上させたものであることが好ましい。更に具体的に言えば、平均結晶粒径0.5μm以下のレベルに微細化され、機械的強度の高い物性を備えることが好ましいのである。
そして、ニッケル層又はニッケル合金層の厚みが10μm〜100μmであることが好ましいのである。上記厚みが10μm未満では、金属箔として見たときのハンドリング性に著しく欠け、その表面へ誘電層を形成する事が極めて困難となる。また、この第2導電層を構成するのに用いるニッケル層又はニッケル合金層は、抵抗回路等に利用することも考えられ、10μm未満の厚さとなると利用困難となるのである。
以上に述べてきた第2導電層の構成に用いるニッケル箔又はニッケル合金箔は、電解法若しくは圧延法で製造したものを用いることが可能である。これらの製造方法に関して、特に限定はない。特に、圧延法は、インゴットの成分を冶金的プロセスで調整し、それを適当な焼鈍作業を行いつつ圧延ロールで箔状へと加工するものであり、従来からの手法を採用すれば足りるのである。
これに対し、電解法の場合には、その電解液、電解条件等により析出する金属組織が異なり、結果として物理的強度にも影響を与える。しかしながら、ニッケル層を形成する場合は、ニッケルメッキ液として知られる溶液を広く使用することが可能である。例えば、(i)硫酸ニッケルを用いニッケル濃度が5〜30g/l、液温20〜50℃、pH2〜4、電流密度0.3〜10A/dmの条件、(ii)硫酸ニッケルを用いニッケル濃度が5〜30g/l、ピロリン酸カリウム50〜500g/l、液温20〜50℃、pH8〜11、電流密度0.3〜10A/dmの条件、(iii)硫酸ニッケルを用いニッケル濃度が10〜70g/l、ホウ酸20〜60g/l、液温20〜50℃、pH2〜4、電流密度1〜50A/dmの条件、その他一般のワット浴の条件とする等である。
そして、ニッケル−リン合金箔を電解で製造する場合には、リン酸系溶液を電解液として用いる。この場合、(i)硫酸ニッケル濃度120g/l〜180g/l、塩化ニッケル濃度35g/l〜55g/l、HPO濃度3g/l〜5g/l、HPO濃度2g/l〜4g/l、液温70℃〜95℃、pH0.5〜1.5、電流密度5A/dm〜50A/dmの条件、(ii)硫酸ニッケル濃度が180g/l〜280g/l、塩化ニッケル濃度30g/l〜50g/l、HBO濃度16g/l〜25g/l、HPO濃度1g/l〜5g/l、液温45℃〜65℃、電流密度5A/dm〜50A/dmの条件等を採用するのである。また、市販の無電解メッキ液を用いて、無電解法にてニッケル−リン合金層を形成する事も可能であるが製膜速度の点で工業的生産性を満足しない。
<本件発明に係るキャパシタ層形成材の製造形態>
本件発明に係るキャパシタ層形成材を製造する方法としては、上記ニッケル箔又はニッケル合金箔の表面に誘電層を形成する。この誘電層の材質に関しては特に限定はない。また、誘電層の形成方法についても、いわゆるゾル−ゲル法、誘電体フィラーとバインダー樹脂とを含む誘電体フィラー含有樹脂溶液を用いて塗工により誘電層を形成する塗工法、誘電体フィラーを含有したフィルムをラミネートする方法等種々の公知の方法を採用することが可能である。しかしながら、本件発明のように第2導電層にニッケル箔又はニッケル合金箔を使用する意義は、加工プロセスにおいて、多くの加熱プロセスの存在するゾル−ゲル法での誘電層の形成時に無用な酸化が起こらない等の優れた耐熱特性、抗軟化特性等を期待しているのである。
そして、誘電層の形成が終了すると、この誘電層の上に上部電極を形成するための第1導電層を設けることになる。誘電層上への第1導電層の形成は、金属箔を用いて張り合わせる方法、メッキ法で導電層を形成する方法、スパッタリング蒸着等の法を用いる方法等公知の種々の方法を採用することが可能である。
<本件発明に係るキャパシタ層形成材を用いて得られる内蔵キャパシタ回路を備えたプリント配線板の製造形態>
以上に述べてきた本件発明に係るキャパシタ層形成材を用いることで、誘電層との密着性に優れた下部電極を形成することが可能となり、当該下部電極は耐熱性に優れた素材であるため、300℃〜400℃の範囲の熱間プレス加工を複数回経ても、酸化劣化も起こらず、物性変化も起こしにくいものである。この本件発明に係るキャパシタ層形成材を用いての内蔵キャパシタ回路を備えるプリント配線板の製造方法に関して、特段の限定はなく、あらゆる方法を採用する事が可能となる。但し、以下の実施例に示すように、キャパシタ回路を形成した部位以外の余分な誘電層を可能な限り除去可能なプリント配線板の製造方法を採用することが好ましいのである。
この実施例では、ニッケル層を備える第1複合箔を製造し、この第1複合箔を用いて、キャパシタ層形成材の製造を行い、更に内蔵キャパシタ回路を備えたプリント配線板の製造を行った。
<ニッケル箔の製造>
ここでは、下記電解液及び電解条件で、カソード電極上にニッケルを析出させ剥ぎ取ることで、厚さ20μmのニッケル箔を製造した。なお、本件明細書で言う厚さは、平坦面にメッキ法で所定厚さの異種金属層を形成しようとしたときの目付量を基準としたときの厚さであり、現実に製造したニッケル箔の厚さはゲージ厚さとして示したものである。以下の実施例及び比較例において同様である。
(ニッケル電解浴組成)
NiSO・6HO 240g/l
NiCl・6HO 45g/l
BO 30g/l
(電解条件)
浴 温 50℃
pH 4.5
電流密度 5A/dm
陽 極 ニッケル板
陰 極 チタン板
得られたニッケル箔について、常態と、真空中で400℃×10時間加熱後の引張り強さ及び伸び率を評価した。その結果を表1に示す。なお、引張り強さ及び伸び率の測定はIPC−MF−150Fに定めるIPC−TM−650に定めるプリント配線板用銅箔の測定に準拠して行った。以下、同様である。
<キャパシタ層形成材の製造>
上述のニッケル箔を、キャパシタ層形成材の下部電極の形成に用いる第2導電層の形成に用いることとし、当該ニッケル箔の表面にゾル−ゲル法を用いて誘電層を形成した。ゾル−ゲル法で誘電層を形成する前のニッケル箔は、前処理として、250℃×15分の加熱を行い、紫外線の1分間照射を行った。以下の実施例及び比較例においても同様である。
ここで用いたゾル−ゲル法は、沸点近傍に加温したメタノールに、安定化剤として全金属量に対して50mol%〜60mol%濃度となるようにエタノールアミンを添加し、チタンイソプロポキシド、ジルコニウムプロポキシドのプロパノール溶液、酢酸鉛、酢酸ランタン、触媒としての硝酸を順次添加し、最終的にメタノールで0.2mol/l濃度に希釈したゾル−ゲル溶液を用いた。そして、このゾル−ゲル溶液をスピンコータを用いて、前記ニッケル箔の表面に塗工し、250℃×5分の大気雰囲気で乾燥し、500℃×15分の大気雰囲気での熱分解を行い。更に、この塗工工程を6回繰り返し膜厚調整を行った。そして、最終的に600℃×30分の窒素置換雰囲気での焼成処理を行い誘電層を形成した。このときの誘電層の組成比は、Pb:La:Zr:Ti=1.1:0.05:0.52:0.48であり、ニッケル箔自体に何ら異常は見られ無かった。
以上のようにして形成した誘電層の上に、スパッタリング蒸着法により3μm厚さの銅層を第1導電層として形成し、誘電層の両面に第1導電層と第2導電層とを備えるキャパシタ層形成材とした。この段階で、所定の電圧を負荷して、層間耐電圧測定を行ったが、第1導電層と第2導電層との間でのショート現象は見られなかった。
そして、第2導電層と誘電層との密着性を調べるため、第2導電層と誘電層との界面での引き剥がし強さの測定を行った。その結果、引き剥がし強さは50gf/cmであり、以下の比較例と比べ高い値となっていた。また、上部電極の電極面積を1mmの場合の平均容量密度は284nF/cmと非常に良好な値を示し、誘電損失2%という、良好な電気容量と誘電損失の少ない良好なキャパシタ回路が得られたことが分かる。
プリント配線板の製造: 以上のようにして製造した図2(a)に示すキャパシタ層形成材1の片面の第1導電層2を整面し、その両面にドライフィルムを張り合わせて、エッチングレジスト層21を形成した。そして、その第1導電層の表面のエッチングレジスト層に、上部電極を形成するためのエッチングパターンを露光し、現像した。そして、塩化銅エッチング液でエッチングして、図2(b)に示すように上部電極5を形成した。
そして、上部電極5の形成後にエッチングレジストを回路表面に残留させた状態で、回路部以外の領域の露出した誘電層の除去を行った。このときの誘電層の除去方法は、ウエットブラスト処理を用い、中心粒径が14μmの微粒粉体であるアルミナ研磨剤を水に分散させたスラリー状の研磨液(研磨剤濃度14vol%)を、0.20MPaの水圧で長さ90mm、幅2mmのスリットノズルから高速水流として被研磨面に衝突させ、不要な誘電層の研磨除去を行ったのである。このウエットブラスト処理が終了すると、エッチングレジストの剥離を行い、水洗し、乾燥し、図2(c)に示す状態とした。
上記誘電層除去の終了したキャパシタ層形成材は、露出した誘電層を除去して、深くなった上部電極間ギャップを埋設する必要がある。そこで、図3(d)に示すように、キャパシタ層形成材の表面に絶縁層及び導電層を設けるため、銅箔6の片面に80μm厚さの半硬化樹脂層7を備えた樹脂層付銅箔8を重ね合わせて、180℃×60分の加熱条件下で熱間プレス成形し、外層に銅箔層6と絶縁層7’と張り合わせられた図3(e)に示す状態とした。そして、図3(e)に示す外層の第2導電層4をエッチング加工し、下部電極9とし、図3(f)に示す状態とした。このときの下部電極のエッチングファクターは6.2であり、良好なエッチングが出来ていることが理解出来る。なお、本件明細書で言うエッチングファクターとは、回路の断面高さをhとして、回路断面を略台形状と考えたときの上底長さをL、下底長さをLとしたとき、2h/(L−L)で算出される値である。従って、このエッチングファクターの値が大きいほど、良好なエッチングであると判断出来る。
次に、外層に位置する銅箔層6に外層回路22及びビアホール23を形成するため、定法に基づいて銅メッキ層24を設け、エッチング加工して図4(g)の状態とした。そして、図4(h)に示すように、樹脂層付銅箔8を重ね合わせて、180℃×60分の加熱条件下で熱間プレス成形し、外層に銅箔層6と絶縁層7’とを張り合わせ、図5(i)に示す状態とした。
そして、図5(i)に示す外層の銅箔層6に外層回路22及びビアホール23を形成するため、定法に基づいて銅メッキ層24を設け、エッチング加工して図5(j)の状態とした。このときのエッチング方法及びビアホール形成等に関しても、定法を採用した。以上のようにして、内蔵キャパシタ回路を備えるプリント配線板10を製造できた。
この実施例では、実施例1の電解ニッケル箔に替えて、圧延法で製造した50μm厚さのニッケル箔を使用した点が異なるのみであり、その他のキャパシタ層形成材及び内蔵キャパシタ回路を備えるプリント配線板の製造に関しては同様である。従って、重複した説明は省略し、圧延ニッケル箔に関してのみ説明する。この圧延ニッケル箔は、純度99.9wt%以上の純ニッケルインゴットを用いて、圧延プロセスによりニッケル箔としたものである。なお、この圧延ニッケル箔の使用にあたっては、圧延時に付着した油分を除去するため、水酸化ナトリウム溶液によるアルカリ脱脂、希硫酸溶液による酸洗処理、水洗を十分に行い清浄化を図った後に使用した。そして、以下実施例1と同様に、キャパシタ層形成材を製造し、更に内蔵キャパシタ回路を備えるプリント配線板を製造した。なお、ここで用いた圧延ニッケル箔について、常態と、真空中で400℃×10時間加熱後の引張り強さ及び伸び率を評価した。その結果を表1に示す。
以上のようにして製造したキャパシタ層形成材に、所定の電圧を負荷して、層間耐電圧測定を行ったが、第1導電層と第2導電層との間でのショート現象は見られなかった。そして、第2導電層と誘電層との密着性を調べるため、第2導電層と誘電層との界面での引き剥がし強さの測定を行った。その結果、引き剥がし強さは50gf/cmであった。また、上部電極の電極面積を1mmの場合の平均容量密度は217nF/cmと非常に良好な値を示し、誘電損失2.7%という、良好な電気容量と誘電損失の少ない良好なキャパシタ回路が得られたことが分かる。更に、このときの内蔵キャパシタ回路の下部電極のエッチングファクターは6.1であり、良好なエッチングが出来ていることが理解出来る。
この実施例では、実施例1の電解ニッケル箔に替えて、電解法で製造した20μm厚さのニッケル−リン合金箔を使用した点が異なるのみであり、その他のキャパシタ層形成材及び内蔵キャパシタ回路を備えるプリント配線板の製造に関しては同様である。従って、重複した説明は省略し、ニッケル−リン合金箔の製造に関してのみ説明する。
<ニッケル−リン合金箔の製造>
ここでは、下記電解液及び電解条件で、カソード電極上にニッケル−リン合金を析出させ剥ぎ取ることで、厚さ20μmのリン含有量が0.3wt%のニッケル−リン合金箔を製造した。
(ニッケル−リン電解浴組成)
NiSO・6HO 250g/l
NiCl・6HO 40.39g/l
BO 19.78g/l
PO3.0g/l
(電解条件)
浴 温 50℃
電流密度 20A/dm
攪 拌 あり
陽 極 不溶性陽極
陰 極 チタン板
上記電解により得られたニッケル−リン合金箔について、常態と、真空中で400℃×10時間加熱後の引張り強さ及び伸び率を評価した。その結果を表1に示す。そして、以下実施例1と同様に、キャパシタ層形成材を製造し、更に内蔵キャパシタ回路を備えるプリント配線板を製造した。
以上のようにして製造したキャパシタ層形成材に、所定の電圧を負荷して、層間耐電圧測定を行ったが、第1導電層と第2導電層との間でのショート現象は見られなかった。そして、第2導電層と誘電層との密着性を調べるため、第2導電層と誘電層との界面での引き剥がし強さの測定を行った。その結果、引き剥がし強さは14gf/cmであった。また、上部電極の電極面積を1mmの場合の平均容量密度は366nF/cmと非常に良好な値を示し、誘電損失1.1%という、良好な電気容量と誘電損失の少ない良好なキャパシタ回路が得られたことが分かる。更に、このときの内蔵キャパシタ回路の下部電極のエッチングファクターは6.3であり、良好なエッチングが出来ていることが理解出来た。
この実施例では、実施例1の電解ニッケル箔に替えて、圧延法で製造した50μm厚さのニッケル−リン合金箔(リン含有量0.3wt%)を使用した点が異なるのみであり、その他のキャパシタ層形成材及び内蔵キャパシタ回路を備えるプリント配線板の製造に関しては同様である。従って、重複した説明は省略し、圧延ニッケル箔に関してのみ説明する。この圧延ニッケル箔は、リン含有量8wt%のニッケル−リン合金インゴットを用いて、圧延プロセスによりニッケル−リン合金箔としたものである。なお、この圧延ニッケル−リン合金箔も、その使用にあたっては、圧延時に付着した油分を除去するため、水酸化ナトリウム溶液によるアルカリ脱脂、希硫酸溶液による酸洗処理、水洗を十分に行い清浄化を図った後に使用した。そして、以下実施例1と同様に、キャパシタ層形成材を製造し、更に内蔵キャパシタ回路を備えるプリント配線板を製造した。なお、ここで用いた圧延ニッケル−リン合金箔について、常態と、真空中で400℃×10時間加熱後の引張り強さ及び伸び率を評価した。その結果を表1に示す。
以上のようにして製造したキャパシタ層形成材に、所定の電圧を負荷して、層間耐電圧測定を行ったが、第1導電層と第2導電層との間でのショート現象は見られなかった。そして、第2導電層と誘電層との密着性を調べるため、第2導電層と誘電層との界面での引き剥がし強さの測定を行った。その結果、引き剥がし強さは15gf/cmであった。また、上部電極の電極面積を1mmの場合の平均容量密度は333nF/cmと非常に良好な値を示し、誘電損失1.1%という、良好な電気容量と誘電損失の少ない良好なキャパシタ回路が得られたことが分かる。更に、このときの内蔵キャパシタ回路の下部電極のエッチングファクターは6.0であり、良好なエッチングが出来ていることが理解出来る。
比較例
[比較例1]
以下に述べる比較例は、実施例1の第2導電層を通常の35μm厚さの電解銅箔で構成した点が異なるのみである。従って、重複した説明となる部分の説明は極力省略するものとする。従って、第2導電層の形成に35μm厚さの電解銅箔を用い、実施例1と同様に、その片面にゾル−ゲル法で誘電層を形成してキャパシタ層形成材を製造した。そして、この段階で層間耐電圧測定を行ったが、第1導電層と第2導電層との間でのショート現象が発生しており、キャパシタ層形成材としての製品化が困難であった。従って、以下の内蔵キャパシタ回路を備えるプリント配線板の製造も行わなかった。なお、ここで用いた電解銅箔について、常態と、真空中で400℃×10時間加熱後の引張り強さ及び伸び率を評価した。その結果を表1に示す。
[比較例2]
ここで述べる比較例は、実施例1の第2導電層を、35μm厚さの電解銅箔の上に、約3μm厚さの純ニッケル層を形成した複合箔を用いた点が異なるのみである。従って、重複した説明となる部分の説明は極力省略するものとする。
第2導電層の形成に用いた複合箔の製造は、35μm厚さの電解銅箔の両面に約3μm厚さの純ニッケル層を電解メッキ法で設けた。純ニッケル層の形成は、実施例1と同様の電解液及び電解条件を用いた。なお、ここで用いた複合箔について、常態と、真空中で400℃×10時間加熱後の引張り強さ及び伸び率を評価した。その結果を表1に示す。
そして、実施例1と同様にゾル−ゲル法で誘電層を形成してのキャパシタ層形成材の製造を経て、誘電層の両面に第1導電層と第2導電層とを備えるキャパシタ層形成材とした。この段階で層間耐電圧測定を行ったが、第1導電層と第2導電層との間でのショート現象が発生しており、製品歩留まりが60%であった。そして、第2導電層と誘電層との密着性を調べるため、第2導電層と誘電層との界面での引き剥がし強さの測定を行った。その結果、引き剥がし強さは10gf/cmであり、ある程度の引き剥がし強度を得ることは出来るが、上記実施例と比べ低い値となっている。
なお、比較例2で製造したキャパシタ層形成材を用いて、実施例1と同様にして内蔵キャパシタを備えたプリント配線板を製造した。その結果、上部電極の電極面積を1mmの場合の平均容量密度は265nF/cmであり、誘電損失が6.8%であった。これを実施例と比較すると、電気容量及び誘電損失共に劣るものとなっている。更に、このときの内蔵キャパシタ回路の下部電極のエッチング状況は、回路断面の観察をすると、純ニッケル層の下にある銅層のエッチングが速いため、純ニッケル層の下の銅層のサイドエッチングが進行し純ニッケル層が広く残留しオーバーハングした状態となっており、正確なエッチングファクターの測定は困難であったが、強いて測定すると3.2であり、良好なエッチングが出来ているとは言えない。
[比較例3]
ここで述べる比較例は、実施例1の第2導電層を、35μm厚さの電解銅箔の上に、約3μm厚さのニッケル−リン合金層(リン含有量8wt%)を形成した複合箔を用いた点が異なるのみである。従って、重複した説明となる部分の説明は極力省略するものとする。
第2導電層の形成に用いた複合箔の製造は、35μm厚さの電解銅箔の両面に約3μm厚さのニッケル−リン合金層を電解メッキ法で設けた。ニッケル−リン合金層の形成は、以下の電解液及び電解条件を用いた。なお、ここで用いた圧延ニッケル箔について、常態と、真空中で400℃×10時間加熱後の引張り強さ及び伸び率を評価した。その結果を表1に示す。
(ニッケル−リン電解浴組成)
NiSO・6HO 250g/l
NiCl・6HO 40.39g/l
BO 19.78g/l
PO26.46g/l
(電解条件)
浴 温 50℃
電流密度 20A/dm
陽 極 銅箔自体をアノード分極
陰 極 ニッケル板
そして、実施例1と同様にゾルゲル法で誘電層を形成してのキャパシタ層形成材の製造を経て、誘電層の両面に第1導電層と第2導電層とを備えるキャパシタ層形成材とした。
この段階で層間耐電圧測定を行ったが、第1導電層と第2導電層との間でのショート現象は確認出来なかった。そして、第2導電層と誘電層との密着性を調べるため、第2導電層と誘電層との界面での引き剥がし強さの測定を行った。その結果、引き剥がし強さは2gf/cmであり、引き剥がし強度が、上記実施例と比べ極めて低い値となっている。
なお、比較例3で製造したキャパシタ層形成材を用いて、実施例1と同様にして内蔵キャパシタを備えたプリント配線板を製造した。その結果、上部電極の電極面積を1mmの場合の平均容量密度は370nF/cmであり、誘電損失が2.0%であった。これを実施例と比較すると、電気容量及び誘電損失は非常に良好である。更に、このときの内蔵キャパシタ回路の下部電極のエッチング状況は、回路断面の観察をすると、純ニッケル層の下にある銅層のエッチングが速いため、純ニッケル層の下の銅層のサイドエッチングが進行し純ニッケル層が広く残留しオーバーハングした状態となっており、正確なエッチングファクターの測定は困難であったが、強いて測定すると3.2であり、良好なエッチングが出来ているとは言えない。
Figure 0003816508
<実施例と比較例との対比>
最初に、比較例に関する所見を述べることとする。第2導電層に通常の電解銅箔を用いた比較例1では、ゾル−ゲル法による誘電層の形成段階で、加熱損傷が大きく、引張り強さ等の物理的損傷が極めて顕著に表れている。そして、キャパシタ層形成材を製造することも困難であり、工業的に見れば、その使用は殆ど不可能と考えられる。
また、銅箔の上に純ニッケル層を設けた複合銅箔を第2導電層として用いた場合には、400℃×10時間加熱後の引張り強さ及び伸び率においての問題はないが、キャパシタ層形成材としたときの、キャパシタとしての平均容量密度は問題ないが、第2導電層と誘電層との密着性が実施例よりも低く、しかも、誘電損失も大きめとなるようである。
更に、銅箔の上にニッケル−リン合金層を設けた複合銅箔を第2導電層として用いた場合にも、400℃×10時間加熱後の引張り強さ及び伸び率においての問題はないが、キャパシタ層形成材としたときの、キャパシタとしての平均容量密度及び誘電損失は問題ないが、第2導電層と誘電層との密着性が実施例に比べ極端に低くなる。しかも、比較例の下部電極のエッチングファクターは良好なものとは言えない値を示している。従って、比較例に挙げたものは、第2導電層の物理的強度の維持性能、第2導電層と誘電層との密着性、キャパシタ層形成材としたときのキャパシタとしての平均容量密度及び誘電損失、エッチングファクター、それぞれの品質のトータルバランスに欠けるものであることが明らかである。
これに対し、実施例1〜実施例4において、キャパシタ層形成材の第2導電層の構成にニッケル箔又はニッケル−リン合金箔を用いた場合には、トータルバランスに優れたキャパシタ層形成材を得ることが可能となる。なぜなら、第2導電層を構成するニッケル箔又はニッケル−リン合金箔は、400℃×10時間加熱後の引張り強さ及び伸び率も非常に良好であり、キャパシタ層形成材に加工しても、第1導電層と第2導電層との短絡現象の発生もなく、キャパシタとしての平均容量密度及び誘電損失も実用上支障のない値を示している。しかも、内蔵キャパシタを備えたプリント配線板にまで加工しても、下部電極のエッチングファクターは極めて良好であり、何ら問題なく高品質のプリント配線板が得られている。
本件発明に係るキャパシタ層形成材は、下部電極を構成する第2導電層に高温耐熱特性に優れたニッケル箔又はニッケル−リン合金箔を用いているため、フッ素樹脂基板、液晶ポリマー基板を使用した多層プリント配線板の製造に特に好適である。これらの基板を用いたプリント配線板の製造に用いられる300℃〜400℃の範囲の熱間プレス加工を繰り返し受けても、キャパシタ回路形状を形成して以降も下部電極形状に異常は発生せず、周囲の素材の熱による膨張伸縮の挙動に対する抵抗性を持っている。また、このように優れた耐熱特性を有するが故に、当該ニッケル箔又はニッケル−リン合金箔の表面にゾル−ゲル法によって、誘電層を形成する際の過酷な熱履歴を受けても、何ら問題がない。
本件発明に係るキャパシタ層形成材の模式断面図である。 本件発明に係るキャパシタ層形成材を用いた内蔵キャパシタ回路を備えるプリント配線板の製造フローを表す模式図である。 本件発明に係るキャパシタ層形成材を用いた内蔵キャパシタ回路を備えるプリント配線板の製造フローを表す模式図である。 本件発明に係るキャパシタ層形成材を用いた内蔵キャパシタ回路を備えるプリント配線板の製造フローを表す模式図である。 本件発明に係るキャパシタ層形成材を用いた内蔵キャパシタ回路を備えるプリント配線板の製造フローを表す模式図である。
符号の説明
1 キャパシタ層形成材
2 第1導電層
3 誘電層
4 第2導電層
5 上部電極
6 銅箔層
7 半硬化樹脂層
7’ 絶縁層
8 樹脂付銅箔
9 下部電極
10 プリント配線板
21 エッチングレジスト層
22 外層回路
23 ビアホール
24 銅メッキ層

Claims (4)

  1. 上部電極形成に用いる第1導電層と下部電極形成に用いる第2導電層との間に誘電層を備えるプリント配線板のキャパシタ層形成材において、
    前記第2導電層は厚さが10μm〜100μmのニッケル層又はニッケル合金層であり、且つ、第2導電層上に600℃付近での焼成を要するゾル−ゲル法で誘電層を形成したことを特徴としたキャパシタ層形成材。
  2. 圧延法若しくは電解法で製造したニッケル箔又はニッケル合金箔を第2導電層に用いた請求項1に記載のキャパシタ層形成材。
  3. ニッケル合金は、ニッケル−リン合金又はニッケル−コバルト合金である請求項1又は請求項2に記載のキャパシタ層形成材。
  4. 請求項1〜請求項3のいずれかに記載のキャパシタ層形成材を用いて得られる内蔵キャパシタ層を備えたプリント配線板。
JP2004321298A 2004-11-04 2004-11-04 キャパシタ層形成材及びそのキャパシタ層形成材を用いて得られる内蔵キャパシタ層を備えたプリント配線板 Expired - Fee Related JP3816508B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2004321298A JP3816508B2 (ja) 2004-11-04 2004-11-04 キャパシタ層形成材及びそのキャパシタ層形成材を用いて得られる内蔵キャパシタ層を備えたプリント配線板
EP05799990A EP1827064A4 (en) 2004-11-04 2005-11-02 CAPACITOR LAYER FORMING MATERIAL, AND CIRCUIT BOARD HAVING INTERNAL CAPACITOR LAYER OBTAINED USING SUCH CAPACITOR LAYER FORMING MATERIAL
CNA2005800368421A CN101049055A (zh) 2004-11-04 2005-11-02 电容器层形成材料以及具有采用该电容器层形成材料获得的内置电容器层的印刷电路板
PCT/JP2005/020183 WO2006049195A1 (ja) 2004-11-04 2005-11-02 キャパシタ層形成材及びそのキャパシタ層形成材を用いて得られる内蔵キャパシタ層を備えたプリント配線板
KR1020077010118A KR100922467B1 (ko) 2004-11-04 2005-11-02 커패시터층 형성재 및 그 커패시터층 형성재를 이용하여얻어지는 내장 커패시터층을 구비한 프린트 배선판
TW094138544A TW200629993A (en) 2004-11-04 2005-11-03 Capacitor layer forming material, and printed wiring board having internal capacitor layer obtained by using such capacitor layer forming material
US11/744,250 US20080130196A1 (en) 2004-11-04 2007-05-04 Capacitor Layer Forming Material and Printed Wiring Board Having Embedded Capacitor Layer Obtained by using the Capacitor Layer Forming Material

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004321298A JP3816508B2 (ja) 2004-11-04 2004-11-04 キャパシタ層形成材及びそのキャパシタ層形成材を用いて得られる内蔵キャパシタ層を備えたプリント配線板

Publications (2)

Publication Number Publication Date
JP2006135036A JP2006135036A (ja) 2006-05-25
JP3816508B2 true JP3816508B2 (ja) 2006-08-30

Family

ID=36319200

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004321298A Expired - Fee Related JP3816508B2 (ja) 2004-11-04 2004-11-04 キャパシタ層形成材及びそのキャパシタ層形成材を用いて得られる内蔵キャパシタ層を備えたプリント配線板

Country Status (7)

Country Link
US (1) US20080130196A1 (ja)
EP (1) EP1827064A4 (ja)
JP (1) JP3816508B2 (ja)
KR (1) KR100922467B1 (ja)
CN (1) CN101049055A (ja)
TW (1) TW200629993A (ja)
WO (1) WO2006049195A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9672983B2 (en) 2011-06-02 2017-06-06 Sony Corporation Peel resistant multilayer wiring board with thin film capacitor and manufacturing method thereof

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4503583B2 (ja) * 2006-12-15 2010-07-14 日本メクトロン株式会社 キャパシタ用接着シートおよびそれを用いたキャパシタ内蔵型プリント配線板の製造方法
JP4980419B2 (ja) * 2007-04-18 2012-07-18 イビデン株式会社 多層プリント配線板及びその製造方法
KR101448907B1 (ko) * 2007-11-13 2014-10-14 삼성디스플레이 주식회사 액정표시장치의 백라이트 유닛 및 이를 포함하는액정표시장치
JP4844578B2 (ja) * 2008-03-11 2011-12-28 Tdk株式会社 電子部品の製造方法
JP5098743B2 (ja) * 2008-03-26 2012-12-12 Tdk株式会社 電子部品の製造方法
JP5082060B2 (ja) 2008-05-22 2012-11-28 学校法人明星学苑 低特性インピーダンス電源・グランドペア線路構造
JP2010087499A (ja) * 2008-09-30 2010-04-15 Ibiden Co Ltd コンデンサ装置の製造方法
US20100309608A1 (en) * 2009-06-07 2010-12-09 Chien-Wei Chang Buried Capacitor Structure
JP5637992B2 (ja) * 2009-09-15 2014-12-10 株式会社東芝 セラミックス回路基板の製造方法
JP2013062265A (ja) * 2010-01-15 2013-04-04 Sanyo Electric Co Ltd コンデンサ内蔵基板の製造方法
CN102143654A (zh) * 2010-01-29 2011-08-03 旭硝子株式会社 元件搭载用基板及其制造方法
CN103298274B (zh) * 2012-02-24 2016-02-24 北大方正集团有限公司 一种埋容印制电路板的制作方法以及埋容印制电路板
JP5722813B2 (ja) * 2012-03-02 2015-05-27 Jx日鉱日石金属株式会社 電解銅箔及び二次電池用負極集電体
JP6015159B2 (ja) 2012-06-22 2016-10-26 Tdk株式会社 薄膜コンデンサ
JP6287105B2 (ja) * 2013-11-22 2018-03-07 ソニー株式会社 光通信デバイス、受信装置、送信装置及び送受信システム
CN113725002B (zh) * 2021-09-02 2023-03-14 江门市东有科技有限公司 一种单层电容器及其制备方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3721870A (en) * 1971-06-25 1973-03-20 Welwyn Electric Ltd Capacitor
US4097911A (en) * 1975-10-06 1978-06-27 Erie Technological Products, Inc. Base metal electrode capacitor and method of making the same
JPH0580356A (ja) * 1991-09-24 1993-04-02 Seiko Epson Corp 双方向非線形抵抗素子の製造方法および液晶表示パネルの製造方法
US5800575A (en) * 1992-04-06 1998-09-01 Zycon Corporation In situ method of forming a bypass capacitor element internally within a capacitive PCB
US5952040A (en) * 1996-10-11 1999-09-14 Nanomaterials Research Corporation Passive electronic components from nano-precision engineered materials
KR20050084537A (ko) * 1997-04-17 2005-08-26 세키스이가가쿠 고교가부시키가이샤 도전성 미립자의 제조장치
US6207522B1 (en) * 1998-11-23 2001-03-27 Microcoating Technologies Formation of thin film capacitors
US6274224B1 (en) * 1999-02-01 2001-08-14 3M Innovative Properties Company Passive electrical article, circuit articles thereof, and circuit articles comprising a passive electrical article
US6356455B1 (en) * 1999-09-23 2002-03-12 Morton International, Inc. Thin integral resistor/capacitor/inductor package, method of manufacture
US6388230B1 (en) * 1999-10-13 2002-05-14 Morton International, Inc. Laser imaging of thin layer electronic circuitry material
JP3630367B2 (ja) * 1999-11-12 2005-03-16 松下電器産業株式会社 回路基板および回路基板の製造方法
US6541137B1 (en) * 2000-07-31 2003-04-01 Motorola, Inc. Multi-layer conductor-dielectric oxide structure
US6606793B1 (en) * 2000-07-31 2003-08-19 Motorola, Inc. Printed circuit board comprising embedded capacitor and method of same
US6693793B2 (en) * 2001-10-15 2004-02-17 Mitsui Mining & Smelting Co., Ltd. Double-sided copper clad laminate for capacitor layer formation and its manufacturing method
JP2003133165A (ja) * 2001-10-25 2003-05-09 Matsushita Electric Ind Co Ltd 積層セラミック電子部品及びその製造方法
JP2004134421A (ja) * 2002-10-08 2004-04-30 Nec Tokin Corp コンデンサ内蔵配線基板及びその製造方法
US7100277B2 (en) * 2004-07-01 2006-09-05 E. I. Du Pont De Nemours And Company Methods of forming printed circuit boards having embedded thick film capacitors
US7190016B2 (en) * 2004-10-08 2007-03-13 Rohm And Haas Electronic Materials Llc Capacitor structure
US20060286696A1 (en) * 2005-06-21 2006-12-21 Peiffer Joel S Passive electrical article

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9672983B2 (en) 2011-06-02 2017-06-06 Sony Corporation Peel resistant multilayer wiring board with thin film capacitor and manufacturing method thereof

Also Published As

Publication number Publication date
TW200629993A (en) 2006-08-16
WO2006049195A1 (ja) 2006-05-11
CN101049055A (zh) 2007-10-03
EP1827064A4 (en) 2008-06-11
US20080130196A1 (en) 2008-06-05
KR20070074599A (ko) 2007-07-12
JP2006135036A (ja) 2006-05-25
KR100922467B1 (ko) 2009-10-21
EP1827064A1 (en) 2007-08-29

Similar Documents

Publication Publication Date Title
KR100922467B1 (ko) 커패시터층 형성재 및 그 커패시터층 형성재를 이용하여얻어지는 내장 커패시터층을 구비한 프린트 배선판
KR102059280B1 (ko) 수지와의 밀착성이 우수한 동박 및 그 제조 방법 그리고 그 전해 동박을 사용한 프린트 배선판 또는 전지용 부극재
JP5859155B1 (ja) 複合金属箔及びその製造方法並びにプリント配線板
CN107708314B (zh) 无芯堆积支持基板以及用该无芯堆积支持基板制造的印刷线路板
US7430106B2 (en) Materials for forming capacitor layer and printed wiring board having embedded capacitor circuit obtained by using the same
KR100969412B1 (ko) 다층 인쇄회로기판 및 그 제조방법
TWI606152B (zh) Ultra-thin copper foil with carrier, and copper-clad laminate, printed circuit board, and coreless substrate made using the ultra-thin copper foil with carrier
KR102118245B1 (ko) 복합 금속박 및 그 복합 금속박을 사용한 구리 피복 적층판 그리고 그 구리 피복 적층판의 제조 방법
JP5473838B2 (ja) 支持体金属箔付き複合金属層、これを用いた配線板とその製造方法、この配線板を用いた半導体パッケージの製造方法
JPWO2012133637A1 (ja) 多層プリント配線板の製造方法及びその製造方法で得られる多層プリント配線板
JP5026217B2 (ja) ピーラブル金属箔およびその製造方法
JP5755371B2 (ja) キャリア付き極薄銅箔、銅張積層板並びにコアレス基板
JP2006128326A (ja) キャパシタ層形成材及びそのキャパシタ層形成材製造に用いる複合箔の製造方法並びにそのキャパシタ層形成材を用いて得られる内蔵キャパシタ回路を備えるプリント配線板。
CN114603945A (zh) 金属箔、覆铜层叠板、线路板、半导体、负极材料和电池
JP4222001B2 (ja) 銅被覆プラスチック基板
JP4532322B2 (ja) ビルトアップ基板内層用銅箔
US20060087794A1 (en) Capacitor layer forming material, method of manufacturing a composite foil used where manufacturing the same, and print wiring board having a circuit where a capacitor is embedded, obtained by using the same
WO2019188837A1 (ja) 表面処理銅箔、銅張積層板、及びプリント配線板の製造方法
JP5255496B2 (ja) 金属張積層体及び金属張積層体の製造方法
CN118019209A (en) Metal foil, wiring board, copper-clad laminate, negative electrode material for battery, and battery
JPWO2020105236A1 (ja) 積層体
JP2008117936A (ja) キャパシタ層形成材、プリント配線板用内蔵キャパシタ回路の形成方法、電極回路付キャパシタ層構成部材及び内蔵キャパシタ回路を備えるプリント配線板
KR20040088084A (ko) 솔더 범프용 동박 및 그 제조방법

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060117

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060127

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20060221

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20060310

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060314

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060515

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060605

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060607

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090616

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100616

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100616

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110616

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120616

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130616

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees