JP5082060B2 - 低特性インピーダンス電源・グランドペア線路構造 - Google Patents

Description

本発明は、低特性インピーダンス電源・グランドペア線路構造に関する。

従来の電子回路用高速大電力の電源やグランド線はそれぞれ幅広の独立配線またはべた状の配線を用いるものが大半である。
幅広の独立配線またはべた状の配線で電力を供給しようとするときは、大電流を流すことは比較的容易となるが、高周波特性が悪く、１ＧＨｚ以上の瞬時スイッチ動作に対して電力供給遅延が起こるだけでなく、その回復過程で電源、グランドの揺らぎが発生し、隣接回路にまで影響を及ぼす。さらにはこの揺らぎが電源配線、グランド配線の共振を誘発し、電磁放射の原因となることがよく知られた問題となっている。その間題点の尺度として電源・グランドのループ回路に起因するインダクタ成分の大きさ（以下、ループインダクタンスと記す。）として表現し、１ＧＨｚ以上ではその値として１００ｐＨ以下が望ましいとされている。デカップリングキャパシタを回路基板各所にちりばめてこのループインダクタンスを如何に小さくすることができるか腐心しているのが現状である（例えば、特許文献１）。
特開２００６−１３５０３６号公報

本発明は上記のような事情を考慮してなされたものであり、その目的は、ループインダクタンスが理論的に０となるような、低特性インピーダンス電源・グランドペア線路構造を提供することにある。

本発明の低特性インピーダンス電源・グランドペア線路構造は、絶縁シートの表面に電源配線およびグランド配線を有する金属配線層が設けられた積層シートと、前記金属配線層を覆うように設けられた絶縁薄膜層と、該絶縁薄膜層の表面に設けられた抵抗体層とを有することを特徴とする。
前記絶縁薄膜層は、前記金属配線層が設けられた側の前記積層シートの表面形状に沿うように設けられ、かつ前記抵抗体層は、前記絶縁薄膜層の表面形状に沿うように設けられていることが好ましい。

前記抵抗体層は、１０〜１０００Ω／□のシート抵抗を有する、金属もしくは半導体の均質膜または金属もしくは半導体のクラスタ状のグレインが重なった膜であることが好ましい。
前記抵抗体層の厚さは、２０〜１０００ｎｍであることが好ましい。
前記絶縁薄膜層の厚さは、２０〜１００００ｎｍであることが好ましい。

前記電源配線および前記グランド配線のそれぞれは、下記（ｉ）および（ii）の関係を満足することが好ましい。
（ｉ）配線の厚さｔと配線の短辺方向の幅ｗとの比（ｔ／ｗ）が、０．５以下である。
（ii）隣接する配線の間隔ｓと配線の短辺方向の幅ｗとの比（ｓ／ｗ）が、０．１〜１である。
本発明の低特性インピーダンス電源・グランドペア線路構造は、前記抵抗体層の表面に設けられた保護層をさらに有することが好ましい。

本発明によれば、ループインダクタンスが理論的に０となるような、低特性インピーダンス電源・グランドペア線路構造を提供でき、１００ＧＨｚ周波数に対しても適切な電源供給回路を作製できる。ループインダクタンスを０にする原理を図１で先ず説明する。

ＤＣと書かれた回路においては、Ｖｄｄ電源とその電源が持つ内部抵抗Ｒ_{ｉｎｓｉｄｅ}と負荷回路が持つ抵抗Ｒ_{ｏｕｔｓｉｄｅ}で電源が成り立っていて、直流電圧の低下はＤＣのＶ_ｄｒｏｐ式に書かれている通りである。
しかし、交流的な等価回路においては、回路のループ面積に相当する寄生インダクタンスＬ_ｌｏｏｐが作用し、ＡＣと書かれたところのＶ_ｄｒｏｐ式となり、瞬時スイッチトランジスタに電力（Ｌの効果は電流変化率に比例する）を供給できないことになる。

Ｔｒａｎｓｍｉｓｓｉｏｎ ｌｉｎｅと書かれた回路においては、電源・グランドペア線路を伝送線路とし、回路ループ面積を０にすることで、異なった概念、特性インピーダンスという抵抗パラメータの回路方式に変換ことで、瞬時スイッチに追従することが本提案の原理である。光速で伝送線路を電気エネルギが通過する時間ｔ_ｐｄだけ直流抵抗成分を持ち、特性インピーダンスの不整合部分で反射するため、図１のように時間によってＶ_ｄｒｏｐ式が変化する。しかし、瞬時スイッチに追従可能である。ところが、この特性インピーダンスの値が大きいと、直流的なＶ_ｄｒｏｐが大きくなることから、電源・グランドペア線路の特性インピーダンスＺ_０は小さいほどよいことになる。小さくするためには、平面に平行に這わせたプレーナペア構造で考える。電源配線およびグランド配線の幅ｗ、その厚さｔ、そのピッチ間隔ｄ（両配線の中心間隔）、その周辺を覆う絶縁物の比誘電率ε_ｒ、真空中の誘電率ε_０とすると、下記式（１）という近似式で表され、Ｚ_０＝３０Ω以下を実用寸法で作ることは難しい。
Ｚ_０＝（１／π）（√μ_ｒμ_０／ε_ｒε_０）（ｌｎ（π（ｄ−ｗ）／（ｗ＋ｔ）＋１）・・・（１）。

式（１）からわかるように、Ｚ_０＝３０Ω以下の電源・グランドペア線路構造を実用寸法で作ることは難しい。
本発明は、後述するＤｒｏｕｄｅ式を利用した抵抗体層（メタマテリアル材料）を配置し、これでフォトン−表面プラズモン交換を行わせることで、実用的寸法でありながらＺ_０を数Ω以下にする電源・グランドペア線路構造を提供し、１００ＧＨｚ帯域までの高速電源に対応する低特性インピーダンス電源供給手段を実現する。

図２は本発明の低特性インピーダンス電源・グランドペア線路構造の一例を示す斜視図であり、図３は平面図であり、図４は断面図である。図２および図３は説明のため部分的な構造を示しているが、どこまでも延長したり、折り返ししたりできる。

低特性インピーダンス電源・グランドペア線路構造は、基材絶縁シート１１および下層基材絶縁シート１２からなる絶縁シート１０の表面に、電源配線２１およびグランド配線２２を有する金属配線層２０が設けられた積層シート１と、電源配線２１およびグランド配線２２を覆うように、かつコンフォーマルに（すなわち、金属配線層２０が設けられた側の積層シート１の表面形状に沿うように）設けられた絶縁薄膜層３１と、絶縁薄膜層３１の表面にコンフォーマルに（すなわち、絶縁薄膜層３１の表面形状に沿うように）設けられた抵抗体層３２とを有する。
必要に応じて、抵抗体層３２の表面に保護層３３（図示せず）を設けてもよい。
この低特性インピーダンス電源・グランドペア線路構造は、プリント配線板等にエンベッドすることが可能である。

（積層シート）
積層シート１は、例えば、プリント配線板である。

（絶縁シート）
絶縁シート１０としては、例えば、ガラス繊維強化エポキシ樹脂、エポキシ樹脂、ポリエステル、ＰＥＴ（ポリエチレンテレフタレート）、ＰＰＣ（ポリエステルポリカーボネート）、ポリビニリデン、ポリイミド、ポリスチレン等の有機絶縁物が挙げられる。
絶縁シート１０の厚さは、基材としての役目が果たせる厚さであればよい。

（金属配線層）
電源配線２１およびグランド配線２２は、金属配線層２０の帯状の長辺方向に展開し、これらの一方の端部は電源４０に接続し、他方の端部は分岐を含め、負荷に接続されている。電源配線２１およびグランド配線２２は、積層シート１の一方の端部１ａでは露出している。平面的なレイアウトにおいて、露出している部分の長さは、５ｍｍ以下が好ましい。

電源配線２１およびグランド配線２２のペアは、単数であってもよく、図５に示すように複数が平行に配列されていてもよい。該ペアが複数の場合、ペアごとに電源４０が独立に配置され、多電源回路も構成可能である。
電源配線２１およびグランド配線２２は、電源４０から出力端部まで概略同じ低特性インピーダンスに設計され、両端部はデカップリングキャパシタに接続していることが好ましい。電源４０から出力端部までに分岐を伴うときは、分岐前の特性インピーダンスに対する分岐後の特性インピーダンスは、分岐数をｎとすると、１／ｎが好ましい。

電源配線２１およびグランド配線２２のそれぞれは、下記（ｉ）〜（iii）の関係を満足することが好ましい。
（ｉ）配線の厚さｔと配線の短辺方向の幅ｗとの比（ｔ／ｗ）が、０．５以下である。
（ii）隣接する配線の間隔ｓと配線の短辺方向の幅ｗとの比（ｓ／ｗ）が、０．１〜１である。
（iii）配線の短辺方向の幅ｗと絶縁シート１０の厚さｔ_０との比（ｗ／ｔ_０）が、５以下である。

電源配線２１およびグランド配線２２の幅ｗは、１０μｍ〜１ｍｍが好ましく、チップ内では０．１〜１０μｍが好ましい。
電源配線２１およびグランド配線２２の厚さｔは、電流容量に応じて決定される。一対で３００ｍＡとすると、ｗ＝１００μｍであれば、ｔ＝２０μｍが適当である。

（絶縁薄膜層）
絶縁薄膜層３１としては、有機絶縁物が挙げられる。
絶縁薄膜層３１をコンフォーマルに設ける方法としては、塗布法、スピンコート法、スパッタ法、蒸着法、ＣＶＤ法等が挙げられる。

絶縁薄膜層３１によって抵抗体層３２が電気的に絶縁されていることで、電源配線２１およびグランド配線２２が電気的に分離され、この間に適切な電圧が印加される。
絶縁薄膜層３１の厚さは、電源配線２１とグランド配線２２との間に印加される電圧が０．１〜１０Ｖと自由に変化できるように、その電圧に応じた耐電圧を有するように設定される。
絶縁薄膜層３１の厚さは、電源・グランド間の電磁界バランスを崩壊させるために（すなわち、後述するフォトン−表面プラズモン交換を促進するために）、できるだけ薄いことが好ましい。よって、絶縁薄膜層３１の厚さは、２０〜１００００ｎｍが好ましい。

（抵抗体層）
抵抗体層３２は、表面プラズモン効果を生むため、１０〜１０００Ω／□のシート抵抗を有する、金属もしくは半導体の均質膜または金属もしくは半導体のクラスタ状のグレイン（結晶粒）が重なった膜であることが好ましい。
金属もしくは半導体としては、例えば、Ｆｅ、Ａｌ、Ｎｉ、Ａｇ、Ｍｇ、Ｃｕ、Ｓｉ、Ｃからなる群から選ばれた少なくとも１つ、または前記群から選ばれた少なくとも２つからなる合金または共析物を含む。

抵抗体層３２は、絶縁薄膜層３１の表面に、スパッタ法、蒸着法、めっき法、イオンプレーティング法、ＣＶＤ法、溶射法等で形成される。また、保護層３３の表面に抵抗体層３２を形成して抵抗体シートを作製した後、該抵抗体シートを絶縁薄膜層３１を介して積層シート１の表面に貼り付けてもよい。
抵抗体層３２は、フォトリソグラフ等で帯状の線路幅に加工されてもよい。
抵抗体層３２の厚さは、２０〜１０００ｎｍが好ましい。
抵抗体層３２が導電性を有するか絶縁性を有するかは基本的な問題ではない。よって、抵抗体層３２は、ピンホール（欠陥、ボイド）を有していてもよく、クラスタが電気的に独立した島状であってもよい。

本発明の低特性インピーダンス電源・グランドペア線路構造は多層プリント配線板内部にエンベッドすることが可能となる。多層プリント配線板になると、その上下に配線が配置されるが、配線の幅ｗの寸法だけ離した厚さを隔てれば、フォトン−表面プラズモン交換にはほとんど影響されないことが確かめられている。

以上説明した本発明の低特性インピーダンス電源・グランドペア線路構造にあっては、絶縁薄膜層３１を介して金属配線層２０を覆うように設けられた抵抗体層３２を有するため、ループインダクタンスが理論的に０となる。その結果、電源・グランドペア線路の特性インピーダンスが低くなる。以下、該原理を詳細に説明する。

Ｄｒｏｕｄｅの誘電関数式および磁率関数式によれば、ε_ωおよびμ_ωは、下記式（２）〜式（５）で表される。
ε_ω＝１−（ω_ｅｐ ^２／ω^２）・・・（２）、
ω_ｅｐ ^２≡（ｎ_ｅｅ^２）／（ε_０ｍ）・・・（３）、
μ_ω＝１−（ω_ｍｐ ^２／ω^２）・・・（４）、
ω_ｍｐ ^２≡（ｎ_ｐχ^２）／（μ_０ｍ）・・・（５）。
ただし、ｎ_ｅ：抵抗体層の自由電子の密度、ｎ_ｐ：抵抗体層の不対電子の密度、ｅ：電子の電荷量、ｍ：電子の質量、χ：不対電子のスピン磁率。

ここで、抵抗体層のモルフォロジーが、半径１０００ｎｍのＦｅのクラスタ粒子からなる導電粒子が１個／１８μｍ^３の数密度で概略つながっている場合を考える。
Ｆｅが１原子あたり一つの自由電子を保有している場合、鉄の自由電子の密度は８．４×１０^２２個／ｃｍ^３となる。そして、鉄の表面における自由電子密度はその２／３乗、すなわち１．９×１０^１５個／ｃｍ^２となる。ただし、表面吸着原子に自由電子がトラップされるため、表面の自由電子密度はこの値より低くなる。このトラップによる自由電子の減少率が１０^−３であると仮定した場合、鉄の表面における自由電子の密度は１．９×１０^１２個／ｃｍ^２になる。

導電粒子の半径は１μｍ＝１×１０^−５ｃｍであるが、その表面積は４π（１×１０^−５）^２＝１２．６×１０^−１０ｃｍ^２となるため、１粒子あたりの自由電子量は２．３９×１０^３個となる。導電粒子の密度は１個／１８μｍ^３であるため、抵抗体層中の自由電子の密度ｎ_ｅ＝１．３２×１０^２０個／ｍ^３になる。

電子の質量ｍ＝９．１１×１０^−３１ｋｇ、電子の電荷量ｅ＝１．６×１０^−１９Ｃ、真空中の誘電率ε_０＝８．８５×１０^−１２Ｆ／ｍである。これらの値と、ｎ_ｅ＝１．３２×１０^２０個／ｍ^３を式（３）に代入すると、ω_ｅｐ ^２＝１．３２×１０^２０×（１．６×１０^−１９）^２／（８．８５×１０^−１２×９．１×１０^−３１）＝０．４２×１０^２８、ω_ｅｐ＝０．６５×１０^１４／ｓとなる。このように、ω_ｅｐは遠紫外光の周波数となる。

ここで、ωを１ＧＨｚとすると、式（２）により、ε_ω＝１−（６．５×１０^１３）^２／（２π×１×１０^９）^２＝１−１．０７×１０^８＝−１．０７×１０^８となり、ε_ｒ＜−１０^８レベルのマイナスで大きな値である。理論的に大きな値が実現できるが、ここで工業化することを考え、さらに２桁ほどの劣化を考え、ε_ω＝−１０^６とする。

一方、μ_ωを−１０と仮定する。この値は、以下の理由により妥当である。
鉄の表面における自由電子密度は、上記したように１．３２×１０^２０個／ｃｍ^２である。これらのうち、不対電子の発生確率を１０^−６とすると、鉄の表面における不対電子の密度ｎ_ｐは１．３２×１０^１４個／ｃｍ^２になる。そして、磁束量子χ＝２．０７×１０^−１０［Ｗｂ］、真空中の透磁率μ_０＝１．２５×１０^−６［Ｎ／Ａ^−２］のため、式（５）により、ω_ｍｐ ^２＝１．３２×１０^１４×（２．０７×１０^−１５）^２／（１．２５×１０^−６×９．１×１０^−３１）＝４．９７×１０^２０／ｓ^２、ω_ｅｐ＝２．２３×１０^１０／ｓという高周波数となる。

ここで、同様に、ω＝１ＧＨｚとすると、μ_ω＝１−（２．２３×１０^１０）^２／（２π×１×１０^９）^２＝１−０．１２５×１０^２＝−１１が得られる。このことから、μ_ω＝−１０としても、この値が十分可能な値であることが分かる。

そして、ｔ＝０．００１ｍ、ｗ＝０．００５ｍ、ｄ＝０．００８ｍとして、これらの値、μ_ω＝−１０、およびε_ω＝−１０^６を式（１）に代入することにより、Ｚ_０＝３７７×０．００３２×０．９４３＝１．１３Ωが得られる。

この計算は自由電子や磁子（不対電子）に対する共振周波数は全ての自由電子と磁子が有効に働いたと仮定している。したがって、上記計算がそのまま適用できるとは考えられない。有効自由電子や磁子の数は実用的に測定する必要があり、以下試験的モデルの有効性と測定したデータを記述する。一対の電線の電磁界広がり、すなわち電気力線、磁力線ができるだけ遠い距離を走る線が、相互カップリングが弱く他のエネルギに交換しやすい。すなわちｔよりｗのほうが広がっていることが大切である。電磁波の量子化した単位であるフォトンが他のエネルギ、例えば表面プラズモンや表面マグノンに効率よく変換できることになる。断面が円形のペア線路はその意味では有効な構造であり、これも本発明の範囲である。

遠く迂回する電気力線、磁力線を覆い隠すように抵抗体層３２は電源配線２１およびグランド配線２２の周りをできるだけ覆うようにコンフォーマルに設けられることが好ましい。抵抗体層３２の金属表面または半導体表面にこれらの電界磁界が触れると、自由電子が表面プラズモン共振をし、常磁性を帯びた磁子が表面マグノン共振をしてフォトンエネルギを吸収する。プラズモン、マグノンは電子の振動のため、その伝播速度は格子振動と同じオーダーの速度、すなわちその媒体の音速に近い速度（光速に比べ５桁遅い速度）で伝播することから、光速に比べ、エネルギ密度が５桁高くなる。金属または半導体に対する誘電的性質は薄膜であることからシート抵抗は高く、図６に示すように粒子系は小さく等方的な揃った形状をしたグレインで、グレイン間でプラスマイナスがチェーン状に配列し比誘電率を高くする。一方、磁束的性質は、同様の形状ではＳＮのチェーンができこれは磁束カップリングが強くなり、比透磁率を低める。このため図７に示すように、比較的大きなクラスタでＳＮチェーンをできるだけ少なくする異方性を有した不揃いの粒子形状にすることは効果的であり、この両者を満足する図８のような混合状態、あるいは図９のような中庸な粒子形状を有する状態が望ましい。磁性を帯びない金属や半導体であっても表面のダングリングボンドが活性で電子を損失したサイトが現われ、粉末表面積を大きくすると磁性を帯びることで、比誘電率と比透磁率が共にマイナスのメタマテリアルすなわちダブルネガティブ材料が得られ、この現象を効率的に利用したものが本発明の電源・グランドペア線路構造である。

以下、実施例を示す。
（抵抗体層の厚さ）
透過型電子顕微鏡（日立製作所社製、Ｈ９０００ＮＡＲ）を用いて抵抗体フィルムの断面を観察し、抵抗体層の５箇所の厚さを測定し、平均した。

（シート抵抗）
石英ガラス上に金を蒸着して形成した、２本の薄膜金属電極（長さ１０ｍｍ、幅５ｍｍ、電極間距離１０ｍｍ）を用い、該電極上に抵抗体フィルムを置き、抵抗体フィルムの１０ｍｍ×２０ｍｍの領域を５０ｇの荷重で電極に押し付け、１ｍＡ以下の測定電流で電極間の抵抗を測定し、この値を持ってシート抵抗とした。

実験例として、図１０のようなＦＲ−４プリント配線板で、３８μｍ銅箔でニッケル／金めっき４μｍの積層シート１を用意した。
保護層３３として厚さ２５μｍのポリイミドフィルムの表面に、マグネトロンスパッタ法にてニッケルを物理的に蒸着させ、厚さ２５ｎｍの抵抗体層３２（シート抵抗：３０Ω／□）を形成し抵抗体シート３０を得た。該抵抗体シート３０を、接着材１０μｍ（絶縁薄膜層３１に相当）を介して積層シート１にテンティング状態に接合したものと、抵抗体シート３０のない積層シート１との容量値を比較した。
ｗ＝１ｍｍ、ｔ＝４３μｍ、ｓ＝１ｍｍ、ｄ＝２ｍｍ、絶縁シート１０の厚さｔ_０＝０．５９０ｍｍ、線路長さｌ＝２００ｍｍ、テンティング長さ＝１８０ｍｍの電源配線２１とグランド配線２２との間の特性インピーダンスと容量値の結果が表１である。テンティング状態であること、接着材（絶縁薄膜層３１）が１０μｍと厚いことが大きな効果を得られなかった理由であるが、Ｚ_０はこの構造でも１／２となっている。

なお、本発明は上述した実施形態に限定されるものではなく、本発明の主旨を逸脱しない範囲内で種々変更して実施することが可能である。

本発明の低特性インピーダンス電源・グランドペア線路構造は、プリント配線板等にエンベッドすることが可能である。

原理を説明する回路図である。 本発明の低特性インピーダンス電源・グランドペア線路構造の一例を示す斜視図である。 本発明の低特性インピーダンス電源・グランドペア線路構造の一例を示す平面図である。 本発明の低特性インピーダンス電源・グランドペア線路構造の一例を示す断面図である。 本発明の低特性インピーダンス電源・グランドペア線路構造の他の例を示す断面図である。 抵抗体層におけるグレインを説明するための図である。 抵抗体層におけるグレインを説明するための図である。 抵抗体層におけるグレインの状態の一例を示す図である。 抵抗体層におけるグレインの状態の他の例を示す図である。 実験に供した本発明の低特性インピーダンス電源・グランドペア線路構造を示す断面図である。

符号の説明

１ 積層シート
１ａ 端部
１０ 絶縁シート
１１ 基材絶縁シート
１２ 下層基材絶縁シート
２０ 金属配線層
２１ 電源配線
２２ グランド配線
３０ 抵抗体シート
３１ 絶縁薄膜層
３２ 抵抗体層
３３ 保護層
４０ 電源

Claims (7)

1. 絶縁シートの表面に電源配線およびグランド配線を有する金属配線層が設けられた積層シートと、
   前記金属配線層を覆うように設けられた絶縁薄膜層と、
   該絶縁薄膜層の表面に設けられた抵抗体層と
   を有する、低特性インピーダンス電源・グランドペア線路構造。
2. 前記絶縁薄膜層が、前記金属配線層が設けられた側の前記積層シートの表面形状に沿うように設けられ、
   前記抵抗体層が、前記絶縁薄膜層の表面形状に沿うように設けられている、請求項１に記載の低特性インピーダンス電源・グランドペア線路構造。
3. 前記抵抗体層が、１０〜１０００Ω／□のシート抵抗を有する、金属もしくは半導体の均質膜または金属もしくは半導体のクラスタ状のグレインが重なった膜である、請求項１または２に記載の低特性インピーダンス電源・グランドペア線路構造。
4. 前記抵抗体層の厚さが、２０〜１０００ｎｍである、請求項１〜３のいずれかに記載の低特性インピーダンス電源・グランドペア線路構造。
5. 前記絶縁薄膜層の厚さが、２０〜１００００ｎｍである、請求項１〜４のいずれかに記載の低特性インピーダンス電源・グランドペア線路構造。
6. 前記電源配線および前記グランド配線のそれぞれが、下記（ｉ）および（ii）の関係を満足する、請求項１〜５のいずれかに記載の低特性インピーダンス電源・グランドペア線路構造。
   （ｉ）配線の厚さｔと配線の短辺方向の幅ｗとの比（ｔ／ｗ）が、０．５以下である。
   （ii）隣接する配線の間隔ｓと配線の短辺方向の幅ｗとの比（ｓ／ｗ）が、０．１〜１である。
7. 前記抵抗体層の表面に設けられた保護層をさらに有する、請求項１〜６のいずれかに記載の低特性インピーダンス電源・グランドペア線路構造。

Images