CN102037792A - 低特性阻抗电源线和地线的成对线路结构 - Google Patents
低特性阻抗电源线和地线的成对线路结构 Download PDFInfo
- Publication number
- CN102037792A CN102037792A CN2009801181232A CN200980118123A CN102037792A CN 102037792 A CN102037792 A CN 102037792A CN 2009801181232 A CN2009801181232 A CN 2009801181232A CN 200980118123 A CN200980118123 A CN 200980118123A CN 102037792 A CN102037792 A CN 102037792A
- Authority
- CN
- China
- Prior art keywords
- ground wire
- characteristic impedance
- power line
- layer
- transmission line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
- H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
- H05K1/0234—Resistors or by disposing resistive or lossy substances in or near power planes
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
- H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
- H05K1/0245—Lay-out of balanced signal pairs, e.g. differential lines or twisted lines
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
- H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
- H05K1/167—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed resistors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/01—Dielectrics
- H05K2201/0137—Materials
- H05K2201/0179—Thin film deposited insulating layer, e.g. inorganic layer for printed capacitor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0302—Properties and characteristics in general
- H05K2201/0317—Thin film conductor layer; Thin film passive component
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09218—Conductive traces
- H05K2201/09236—Parallel layout
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/28—Applying non-metallic protective coatings
Landscapes
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
- Non-Metallic Protective Coatings For Printed Circuits (AREA)
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
- Structure Of Printed Boards (AREA)
- Parts Printed On Printed Circuit Boards (AREA)
Abstract
提供环线电感理论上为0的低特性阻抗电源线和地线的成对线路结构。该低特性阻抗电源线和地线的成对线路结构具有:在绝缘薄片(10)的表面设置了具有电源线(21)和地线(22)的金属线层(20)的层压薄片(1);以覆盖电源线(21)和地线(22)的方式设置的绝缘薄膜层(31);以及设置在绝缘薄膜层(31)的表面的电阻层(32)。
Description
技术领域
本发明涉及低特性阻抗电源线和地线的成对线路结构。
本申请基于并要求2008年5月22日提交的日本特願2008-134348号的优先权和权益,其全部内容结合于此作为参考。
背景技术
现有的电子电路用高速大功率的电源和地线多分别使用宽幅的独立配线或者实心(solid wire)配线。
要以宽幅的独立配线或实心配线进行供电时,虽然比较容易使大电流流通,但高频特性差,不仅对1GHz以上的瞬间开关操作产生供电延迟,而且在其恢复过程中电源和地线发生波动,影响到邻近电路。而且,众所周知有这样的问题:该波动还诱发电源线、地线的共振,并成为电磁辐射的原因。该问题的尺度表现为因电源和地线的闭回路而引起的电感成分的大小(以下称为环线电感),并且在1GHz以上时其值优选为100pH以下。目前正在努力思考如何能够使去耦电容器镶嵌在电路基板各处以降低该环线电感(例如,专利文献1)。
专利文献1:特开2006-135036号公报
本发明是考虑了上述情况而完成,其目的是提供环线电感理论上为0的低特性阻抗电源线和地线的成对线路结构。
发明内容
本发明的低特性阻抗电源线和地线的成对线路结构,其特征在于,具有:在绝缘薄片的表面设置了具有电源线和地线的金属配线层的层压薄片;以覆盖所述金属配线层的方式设置的绝缘薄膜层;以及设置在所述绝缘薄膜层的表面的电阻层。
优选地,所述绝缘薄膜层以沿着设置有所述金属配线层一侧的所述层压薄片的表面形状的方式设置,所述电阻层以沿着所述绝缘薄膜层的表面形状的方式设置。
优选地,所述电阻层是具有10Ω/□~1000Ω/□薄片电阻的、重叠了金属或半导体的均质膜或者金属或半导体的簇状颗粒的膜。
优选地,所述电阻层的厚度为20nm~1000nm。
优选地,所述绝缘薄膜层的厚度为20nm~10000nm。
优选地,所述电源线和所述地线分别满足以下(i)和(ii)关系。
(i)配线的厚度t与配线短边方向的宽度w之比(t/w)为0.5以下。
(ii)相邻配线的间隔s与配线短边方向的宽度w之比(s/w)为0.1~1。
本发明的低特性阻抗电源线和地线的成对线路结构优选还具有设置在上述电阻层的表面的保护层。
根据本发明,可提供环线电感理论上为0的低特性阻抗电源线和地线的成对线路结构,可制作即使是100GHz频率也适合的电源供给电路。首先利用图1中说明使环线电感为0的原理。
在被标为DC的电路中,电源由Vdd电源、该电源所具有的内部电阻Rinside以及负载电路所具有的电阻Routside构成,直流电压的下降如DC的Vdrop表达式所示。
但是在交流等效电路中,相当于电路的环面积(loop area)的寄生电感Lloop起作用,以实现被标为AC时的Vdrop表达式,并变为不能向瞬间开关晶体管供电(L的效果与电流变化率成正比)。
本提案的原理是,在被标为传输线路的电路上,将电源线和地线的成对线路作为传输线路,使电路环面积为0,从而转换到不同的概念即特性阻抗这样的电阻参数的电路方式,以跟随(follow)瞬时开关。在电能以光速通过线路的时间tpd内具有直流电阻成分,在特性阻抗不匹配部分进行反射,因此如图1所示,Vdrop表达式随着时间而发生变化。但是可跟随瞬时开关。但是,该特性阻抗的值越大,直流的Vdrop则越大,因此电源线和地线的成对线路的特性阻抗Z0越小越好。为了减小特性阻抗Z0,考虑贴着平面平行爬行的平面对结构。如果电源线和地线的宽度为w、其厚度为t、其节距间隔(两条配线的中心间隔)为d,覆盖其周边的绝缘物的比介电常数为εr、真空中的介电常数为εo,则用以下表达式(1)这样的近似表达式表示,很难用实际尺寸制造Z0=30Ω以下。
Z0=(1/π)(√μrμ0/εrε0)(In(π(d-w)/(w+t)+1)(1)。
从表达式(1)可明确,很难用实际尺寸制造Z0=30Ω以下的电源线和地线的成对线路结构。
本发明配置利用了后述的Droude表达式的电阻层(超材料,mate-material),并通过该层进行光子-表面等离子体交换,从而提供以实际尺寸且Z0等于数Ω以下的电源线和地线的成对线路结构,并实现与甚至到100GHz频段的高速电源对应的低特性阻抗电源供应机构。
附图说明
图1是说明原理的电路图。
图2表示本发明的低特性阻抗电源线和地线的成对线路结构的一个例子的立体图。
图3表示本发明的低特性阻抗电源线和地线的成对线路结构的一个例子的俯视图。
图4表示本发明的低特性阻抗电源线和地线的成对线路结构的一个例子的截面图。
图5表示本发明的低特性阻抗电源线和地线的成对线路结构的其他例子的截面图。
图6是用于说明电阻层(resister layer)中的颗粒的图。
图7是用于说明电阻层中的颗粒的图。
图8表示电阻层中的颗粒状态的一个例子的图。
图9表示电阻层上的颗粒状态的其他例子的图。
图10表示实验中提供的本发明的低特性阻抗电源线和地线的成对线路结构的截面图。
具体实施方式
图2表示本发明的低特性阻抗电源线和地线的成对线路结构的一个例子的立体图,图3是俯视图,图4是截面图。图2和图3表示用于说明的局部结构,可任意地延长或折返。
低特性阻抗电源线和地线的成对线路结构具有:在包括基材绝缘薄片(sheet)11和下层基材绝缘薄片12的绝缘薄片10的表面设置了具有电源线21和地线22的金属配线层20的层压薄片1;以覆盖电源线21和地线22的方式且保形(即以沿着设置了金属配线层20一侧的层压薄片1的表面形状)地设置的绝缘薄膜层31;以及保形地设置在绝缘薄片层31的表面(即以沿着绝缘薄片层31的表面形状的方式)设置的电阻层32。
也可根据需要在电阻层32的表面设置保护层33(未图示)。
该低特性阻抗电源线和地线的成对线路结构可埋入印刷配线板等。
(层压薄片)
层压薄片1例如是印刷配线板。
(绝缘薄片)
作为绝缘薄片10,例如是玻璃纤维增强环氧树脂、环氧树脂、聚酯,PET(聚对苯二甲酸乙二醇酯)、PPC(脂肪族聚碳酸酯)、聚偏二乙烯、聚酰亚胺、聚苯乙烯等有机绝缘物。
绝缘薄片10的厚度只要是发挥作为基材的作用的厚度即可。
(金属配线层)
电源线21和地线22沿金属配线层20的带状的长边方向展开,这些配线线的一个的端部与电源40连接,另一个的端部有分支且与负载连接。电源线21和地线22于层压薄片1的一个端部1a露出。在平面布局上,露部分的长度优选为5mm以下。
电源线21和地线22的对可以是一个,也可以如图5所示地平行排列多个。在上述对为多个的情况下,也可以每对独立地配置电源,形成多电源电路的结构。
电源线21和地线22优选从电源40到输出端部被设计成大致相同的低特性阻抗,且两端部与去耦电容器连接。在从电源40到输出端部具有分支时,优选如果将分支数设为n,则分支后的特性阻抗相对分支前的特性阻抗为1/n。
各电源线21和地线22优选满足以下(i)~(iii)的关系。
(i)配线的厚度t与配线短边方向的宽度w之比(t/w)为0.5以下。
(ii)相邻配线的间隔s与配线短边方向的宽度w之比(s/w)为0.1~1。
(iii)配线短边方向的宽度w与绝缘薄片10的厚度t0之比(w/t0)为5以下。
电源线21和地线22的宽度w优选为10μm~1mm,在芯片内优选为0.1μm~10μm。
电源线21和地线22的厚度t根据电流容量决定。在一对电源线21和地线22中,一旦设定电流容量为300mA,如果w=100μm,则t=20μm是合适的。
(绝缘薄膜层)
作为绝缘薄膜层31,可以举例为有机绝缘物。
作为保形地设置绝缘薄片层31的方法可以举例为涂布法、旋涂法、溅射法、蒸镀法以及CVD法等。
通过绝缘薄膜层31电阻层32被电绝缘,从而电源线21和地线22被电分离,在两者之间施加适当的电压。
为了使施加在电源线21和地线22之间的电压能够在0.1V~10V范围内自由地变化,绝缘薄膜层31的厚度设定为具有对应于该电压的耐电压。
为了破坏电源线和地线间的电磁场平衡(即,为了促进后述的光子-表面等离子体交换(photo-surface plasmon exchange)),优选绝缘薄膜层31的厚度尽可能薄。因此,绝缘薄膜层31的厚度优选为20nm~10000nm。
(电阻层)
为产生表面等离子体効果,电阻层32优选是具有10Ω/□~1000Ω/□薄片电阻的、重叠了金属或半导体的均质膜或者金属或半导体的簇状颗粒(grain)(结晶粒)的膜。
作为金属或半导体包括例如从Fe、Al、Ni、Ag、Mg、Cu、Si、C构成的组中选择的至少一种、或者从上述组中选择的至少两种所构成的合金或共析物。
电阻层32是利用溅射法、蒸镀法、电镀法、离子镀法、CVD法、溶射法等形成在绝缘薄膜层31的表面。而且,也可在保护层33的表面形成电阻层32并制作成电阻薄片后,将上述电阻薄片通过绝缘薄膜层31粘贴在层压薄片1的表面。
电阻层32也可利用光刻等加工成带状的线路宽度。
电阻层32的厚度优选20nm~1000nm。
电阻层32可以具有导电性也可以具有绝缘性,但这不是根本问题。因此,电阻层32可具有小孔(缺陷、孔隙),簇也可以是电独立的岛状。
本发明的低特性阻抗电源线和地线的成对线路结构可嵌入多层印刷配线板内部。在多层印刷配线板的情况下,在其上下布置配线,但已证实如果配线以相当于隔开配线宽度w大小的厚度隔开,对光子-表面等离子体交换几乎没有影响。
以上说明的本发明的低特性阻抗电源线和地线的成对线路结构由于具有设置成经由绝缘薄膜层31覆盖金属配线层20的电阻层32,因此环线电感理论上为0。其结果,电源线和地线的成对线路的特性阻抗降低。以下具体说明上述的原理。
根据Droude的介电函数表达式和导磁率函数(permeability function)表达式,εω和μω用下式(2)至式(5)表示。
εω=1-(ωep 2/ω2) (2)、
ωep 2≡(nee2)/(ε0m) (3)、
μω=1-(ωmp 2/ω2) (4)、
ωmp 2≡(npχ2)/(μ0m)(5)。
其中,ne:电阻层的自由电子的密度,np:电阻层的未成对电子的密度,e:电子的电荷量,m:电子质量,χ:未成对电子旋转导磁率。
在此,考虑了以下情况:电阻层的形态为由半径1000nm的Fe簇粒子构成的导电粒子以1个/18μm3的数密度大致地连接。
如果Fe的每一个原子具有一个自由电子,则铁的自由电子密度为8.4×1022个/cm3。并且,铁表面的自由电子密度为其2/3次幂,即1.9×1015个/cm2。由于自由电子被表面吸附原子捕获(trap),因此表面的自由电子密度低于该值。假设该捕获引起的自由电子的减少率为10-3,则铁表面的自由电子密度为1.9×1012个/cm2。
导电粒子的半径为1μm=1×10-5cm,其表面积为4π(1×10-5)2=12.6×10-10cm2,因此一个粒子的自由电子量为2.39×103个。导电粒子的密度为1个/18μm3,因此电阻层中的自由电子密度为ne=1.32×1020个/m3。
电子质量m=9.11×10-31kg、电子的电荷量e=1.6×10-19C、真空中的介电率ε0=8.85×10-12F/m。将这些数值和ne=1.32×1020个/m3代入表达式(3),则为ωep 2=1.32×1020×(1.6×10-19)2/(8.85×10-12×9.1×10-31)=0.42×1028、ωep=0.65×1014/s。因此,ωep为远紫外线的频率。
在此,如果ω为1GHz,根据表达式(2),εω=1-(6.5×1013)2/(2π×1×109)2=1-1.07×108=-1.07×108,在εr<-108水平的负数时得到了大的数值。虽然理论上可实现大的数值,但这里考虑到工业化,而且考虑到两位数左右的劣化,设εω=-106。
另一方面,假定μω为-10。以下的理由证明该数值是恰当的。
如上所述,铁表面的自由电子密度是1.32×1020个/cm2。其中,如果使未成对电子的产生概率为10-6,则铁表面的未成对电子密度np为1.32×1014个/cm2。并且,磁通量子χ=2.07×10-10[Wb]、真空中的导磁率μ0=1.25×10-6[N/A-2],因此根据表达式(5),ωmp 2=1.32×1014×(2.07×10-15)2/(1.25×10-6×9.1×10-31)=4.97×1020/s2,形成ωep=2.23×1010/s这样的高频。
在此,如果同样使ω=1GHz,则可得到μω=1-(2.23×1010)2/(2π×1×109)2=1-0.125×102=-11。因此,明确了即使μω=-10,该值也是非常有可能的数值。
并且使t=0.001m、w=0.005m、d=0.008m,通过将这些值、μω=-10以及εω=-106代入表达式(1),则得到Z0=377×0.0032×0.943=1.13Ω。
该计算假设在对自由电子和磁子(未成对电子)的共振频率下全部自由电子和磁子都有效地起作用。因此,不能认为上述计算能够原封不动地使用。必须实际测定有效自由电子、磁子的数量,以下说明测定试验模型的有效性而得到的数据。一对电线的电磁场延展、也就是电力线、磁力线延伸尽可能远的距离的配线相互耦合弱,容易与其他能量交换。即,重要的是w比t更为扩展(大)。作为电磁波的量化后单位的光子可高效率地转换为其他能量、例如表面等离子体或表面磁振子。在这个意义上说,剖面为圆形的成对线路是有效结构,这也属于本发明的范围。
为了覆盖远距离绕行的电力线和磁力线,电阻层32优选以尽可能覆盖电源线21和地线22周围的方式保形地设置。这些电场磁场一旦与电阻层32的金属表面或半导体表面接触,则自由电子进行表面等离子体共振,带有顺磁性的磁子进行表面磁振子共振,吸收光子能量。由于等离子体(plasmon)、磁振子是电子的振动,因此其传播速度是与晶格振动相同水平的速度,即以与介质的声速接近的速度(比光速慢5位数的速度)进行传播,因此与光速相比能量密度高5位数。关于相对金属或半导体的介电性质,由于电阻层32是薄片,因此薄片电阻大,如图6所示,粒子系统是小的具有各向同性的整齐形状的颗粒,在颗粒之间正负排成链,以提高比介电常数。另一方面,磁通性质为:在相同形状中可形成SN链,这使磁通耦合增强,降低比介电常数。因此,如图7所示,形成以较大的簇使SN链尽可能少的具有各向异性的不整齐的粒子形状是有效的,优选是满足这两者的图8所示的混合状态或具有图9所示的中庸粒子形状的状态。即使是不带磁性的金属或半导体,由于表面的悬空键(dangling bonds)具有活性而出现损失了电子的部位,一旦增大粉末表面积则带有磁性,从而得到比介电常数和比导磁率都为负的超材料即双负材料,本发明的电源线和地线的成对线路结构就是有效地利用了该现象。
[实施例]
以下表示实施例。
(电阻层的厚度)
利用透射型电子显微镜(日立制作所生产,H9000NAR)观察电阻薄膜的剖面,测量电阻层5处的厚度后进行平均。
(薄片电阻)
使用在石英玻璃上蒸镀金(金属)而形成的两条薄膜金属电极(长度为10mm、宽度为5mm、电极间距离为10mm),将电阻薄膜放置在上述电极上,用50g的负荷将电阻薄片的10mm×20mm的区域按压在上述电极上,以低于1mA的测定电流测定电极间的电阻,将该值作为薄片电阻。
作为实验例,准备在38μm的铜箔上镀镍/金4μm的层压薄片1用于图10的FR-4印刷配线板。
保护层33是在厚度为25μm的聚酰亚胺薄膜的表面利用磁控溅射法物理地蒸镀镍,形成厚度为25nm的电阻层32(薄片电阻:30Ω/□)、得到电阻薄片30。比较将上述电阻薄片30通过10μm粘接材料(相当于绝缘薄膜层31)以隆起状态与层压薄片1接合后的容量值和无电阻薄片30的层压薄片1的容量值。
表1是w=1mm、t=43μm、s=1mm、d=2mm、绝缘薄片10的厚度t0=0.590mm、线路长度1=200mm、隆起长度=180mm的电源线21和地线22之间的特性阻抗和容量值的结果。隆起状态和粘接材料(绝缘薄膜层31)厚10μm是未能得到大的效果的原因,但即使是该结构,Z0也为1/2。
表1
无电阻层 有电阻层
tr=35ps时的Z0 80Ω 43Ω
100KHz的容量 7.15pF 142pF
本发明不局限于上述的实施方式,在不超出本发明宗旨的范围内可进行各种变更并实施。
本发明的低特性阻抗电源线和地线的成对线路结构可埋入印刷配线板等。
符号说明
1层积薄片
1a端部
10绝缘薄片
11基材绝缘薄片
12下层基材绝缘薄片
20金属配线层
21电源线
22地线
30电阻薄片
31绝缘薄膜层
32电阻层
33保护层
40电源
Claims (7)
1.一种低特性阻抗电源线和地线的成对线路结构,其特征在于,具有:
在绝缘薄片的表面设置有具有电源线和地线的金属配线层的层压薄片;
设置成覆盖所述金属配线层的绝缘薄膜层;以及
设置在所述绝缘薄膜层的表面的电阻层。
2.根据权利要求1所述的低特性阻抗电源线和地线的成对线路结构,其特征在于,
所述绝缘薄膜层设置成沿着设有所述金属配线层一侧的所述层压薄片的表面形状,
所述电阻层设置成沿着所述绝缘薄膜层的表面形状。
3.根据权利要求1所述的低特性阻抗电源线和地线的成对线路结构,其特征在于,
所述电阻层是具有10Ω/□~1000Ω/□薄片电阻的、金属或半导体的均质膜或者金属或半导体的簇状颗粒层叠而成的膜。
4.根据权利要求1所述的低特性阻抗电源线和地线的成对线路结构,其特征在于,
所述电阻层的厚度为20nm~1000nm。
5.根据权利要求1所述的低特性阻抗电源线和地线的成对线路结构,其特征在于,
所述绝缘薄膜层的厚度为20nm~10000nm。
6.根据权利要求1所述的低特性阻抗电源线和地线的成对线路结构,其特征在于,
所述电源线和所述地线分别满足以下(i)和(ii)关系:
(i)配线的厚度t与配线短边方向的宽度w之比(t/w)为0.5以下;
(ii)相邻配线的间隔s与配线短边方向的宽度w之比(s/w)为0.1~1。
7.根据权利要求1所述的低特性阻抗电源线和地线的成对线路结构,其特征在于,
还具有设置在所述电阻层的表面的保护层。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008134348A JP5082060B2 (ja) | 2008-05-22 | 2008-05-22 | 低特性インピーダンス電源・グランドペア線路構造 |
JP2008-134348 | 2008-05-22 | ||
PCT/JP2009/059386 WO2009142280A1 (ja) | 2008-05-22 | 2009-05-21 | 低特性インピーダンス電源・グランドペア線路構造 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN102037792A true CN102037792A (zh) | 2011-04-27 |
Family
ID=41340207
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2009801181232A Pending CN102037792A (zh) | 2008-05-22 | 2009-05-21 | 低特性阻抗电源线和地线的成对线路结构 |
Country Status (5)
Country | Link |
---|---|
US (1) | US20110073352A1 (zh) |
EP (1) | EP2282620A4 (zh) |
JP (1) | JP5082060B2 (zh) |
CN (1) | CN102037792A (zh) |
WO (1) | WO2009142280A1 (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104469617A (zh) * | 2014-12-22 | 2015-03-25 | 青岛歌尔声学科技有限公司 | 一种降低有源耳机环路噪音的电路和方法 |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2515624B1 (en) * | 2009-12-15 | 2017-06-14 | Asahi Kasei Kabushiki Kaisha | Electromagnetic noise absorbing fabric |
JP2011187839A (ja) * | 2010-03-10 | 2011-09-22 | Incorporated Educational Institution Meisei | 電源及びグランド対線路を含む多層配線基板構造 |
JP5901181B2 (ja) * | 2010-09-28 | 2016-04-06 | 古河電気工業株式会社 | キャパシタ型蓄電池、キャパシタ型蓄電池用蓄電層 |
WO2013016928A1 (zh) * | 2011-07-29 | 2013-02-07 | 深圳光启高等理工研究院 | 各向同性的全介电超材料及其制备方法、复合材料的制备方法 |
JP6044021B2 (ja) * | 2012-03-21 | 2016-12-14 | 国立大学法人東北大学 | ノイズ抑制部材 |
WO2014132610A1 (ja) * | 2013-02-27 | 2014-09-04 | 日本電気株式会社 | 配線基板、半導体装置、プリント基板及び配線基板の製造方法 |
JP5657088B2 (ja) * | 2013-11-15 | 2015-01-21 | 信越ポリマー株式会社 | プリント配線板および光モジュール |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
SG100666A1 (en) * | 2000-04-04 | 2003-12-26 | Nec Tokin Corp | Wiring board comprising granular magnetic film |
US20020185310A1 (en) * | 2001-06-07 | 2002-12-12 | Williamson John J. | Printed circuit board with resistive material for absorbing spurious modes |
US7336139B2 (en) * | 2002-03-18 | 2008-02-26 | Applied Micro Circuits Corporation | Flexible interconnect cable with grounded coplanar waveguide |
JP2005287055A (ja) * | 2002-08-01 | 2005-10-13 | Matsushita Electric Ind Co Ltd | 伝送線路及び半導体集積回路装置 |
JP2004228478A (ja) * | 2003-01-27 | 2004-08-12 | Fujitsu Ltd | プリント配線基板 |
US6873219B2 (en) * | 2003-01-28 | 2005-03-29 | Hewlett-Packard Development Company, L.P. | Printed circuit board noise attenuation using lossy conductors |
JP4192009B2 (ja) * | 2003-02-24 | 2008-12-03 | 寛治 大塚 | 電子回路装置 |
JP4142992B2 (ja) * | 2003-05-15 | 2008-09-03 | 株式会社フジクラ | GHz帯伝送の伝送線路構造およびGHz帯伝送に用いるコネクタ |
JP3816508B2 (ja) | 2004-11-04 | 2006-08-30 | 三井金属鉱業株式会社 | キャパシタ層形成材及びそのキャパシタ層形成材を用いて得られる内蔵キャパシタ層を備えたプリント配線板 |
JP5567243B2 (ja) * | 2006-03-10 | 2014-08-06 | 信越ポリマー株式会社 | 多層プリント回路基板およびその製造方法 |
US8134084B2 (en) * | 2006-06-30 | 2012-03-13 | Shin-Etsu Polymer Co., Ltd. | Noise-suppressing wiring-member and printed wiring board |
JP5242043B2 (ja) | 2006-11-27 | 2013-07-24 | 富士通株式会社 | 携帯端末装置および表示方法 |
KR100779431B1 (ko) * | 2007-07-19 | 2007-11-26 | 브로콜리 주식회사 | 전자파 차폐기능을 갖는 평면 균일 전송선로 |
US8304659B2 (en) * | 2007-10-26 | 2012-11-06 | Force 10 Networks, Inc. | Differential trace profile for printed circuit boards |
-
2008
- 2008-05-22 JP JP2008134348A patent/JP5082060B2/ja not_active Expired - Fee Related
-
2009
- 2009-05-21 EP EP09750642A patent/EP2282620A4/en not_active Withdrawn
- 2009-05-21 CN CN2009801181232A patent/CN102037792A/zh active Pending
- 2009-05-21 WO PCT/JP2009/059386 patent/WO2009142280A1/ja active Application Filing
- 2009-05-21 US US12/991,929 patent/US20110073352A1/en not_active Abandoned
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104469617A (zh) * | 2014-12-22 | 2015-03-25 | 青岛歌尔声学科技有限公司 | 一种降低有源耳机环路噪音的电路和方法 |
Also Published As
Publication number | Publication date |
---|---|
EP2282620A4 (en) | 2011-08-17 |
JP2009283688A (ja) | 2009-12-03 |
WO2009142280A1 (ja) | 2009-11-26 |
EP2282620A1 (en) | 2011-02-09 |
US20110073352A1 (en) | 2011-03-31 |
JP5082060B2 (ja) | 2012-11-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102037792A (zh) | 低特性阻抗电源线和地线的成对线路结构 | |
CN106409469B (zh) | 线圈电子组件及其制造方法 | |
TWI242782B (en) | Chip type power inductor and fabrication method thereof | |
TWI344325B (en) | Inductor and electric power supply using it | |
US20140167897A1 (en) | Power inductor and method of manufacturing the same | |
CN108140468A (zh) | 功率电感器 | |
CN110335739A (zh) | 线圈电子组件和制造该线圈电子组件的方法 | |
CN106413245A (zh) | 带磁隔离和电隔离及天线的抗emi线路板 | |
KR20190078052A (ko) | 코일 부품 | |
EP3479662B1 (en) | Cooling component carrier material by carbon structure within dielectric shell | |
TW201133765A (en) | Microelectronic device and method of manufacturing same | |
US20220351883A1 (en) | Coil component | |
TW200922391A (en) | Conductive noise suppressing structure and wiring circuit substrate | |
JP2015198244A (ja) | 積層アレイ電子部品及びその製造方法 | |
TW200522333A (en) | Over-current protection device and manufacturing method thereof | |
JP2014192321A (ja) | 電子部品内蔵配線板およびその製造方法 | |
JP2009038250A (ja) | 伝導ノイズ抑制構造体および配線回路基板 | |
JP2016076656A (ja) | 電子部品内蔵配線板及びその製造方法 | |
JPH10335142A (ja) | チップインダクタとその製造方法 | |
CN112447358B (zh) | 电子部件及其制造方法 | |
US6787902B1 (en) | Package structure with increased capacitance and method | |
JP2005032969A (ja) | 電気配線基板用基材 | |
WO2011111737A1 (ja) | 電源及びグランド対線路を含む多層配線基板構造 | |
TW202113881A (zh) | 線圈裝置 | |
CN108369852B (zh) | 具有集成磁性器件的转接板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
AD01 | Patent right deemed abandoned |
Effective date of abandoning: 20110427 |
|
C20 | Patent right or utility model deemed to be abandoned or is abandoned |