JP2016076656A - 電子部品内蔵配線板及びその製造方法 - Google Patents

電子部品内蔵配線板及びその製造方法 Download PDF

Info

Publication number
JP2016076656A
JP2016076656A JP2014207431A JP2014207431A JP2016076656A JP 2016076656 A JP2016076656 A JP 2016076656A JP 2014207431 A JP2014207431 A JP 2014207431A JP 2014207431 A JP2014207431 A JP 2014207431A JP 2016076656 A JP2016076656 A JP 2016076656A
Authority
JP
Japan
Prior art keywords
electronic component
wiring board
terminal electrodes
component built
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014207431A
Other languages
English (en)
Inventor
満広 冨川
Mitsuhiro Tomikawa
満広 冨川
宏太 野田
Kota Noda
宏太 野田
展久 黒田
Nobuhisa Kuroda
展久 黒田
治彦 森田
Haruhiko Morita
治彦 森田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Priority to JP2014207431A priority Critical patent/JP2016076656A/ja
Priority to US14/878,096 priority patent/US9930791B2/en
Publication of JP2016076656A publication Critical patent/JP2016076656A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
    • H01G2/02—Mountings
    • H01G2/06—Mountings specially adapted for mounting on a printed-circuit support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09545—Plated through-holes or blind vias without lands
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09827—Tapered, e.g. tapered hole, via or groove
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10015—Non-printed capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】従来に比べて電力ロスを抑えることが可能な電子部品内蔵配線板及びその製造方法を提供する。【解決手段】本発明の電子部品内蔵配線板１０に内蔵されているＭＬＣＣ１７は、正負の２極の端子電極しか有しない従来のＭＬＣＣに、さらにもう１つ端子電極４２を加えた３極構造になっているので、電子部品内蔵配線板１０の回路上において、ＭＬＣＣ１７が有するＥＳＬ及びＥＳＲの配置の自由度が高くなると考えられる。これにより、回路に通電される電力又は信号の周波数に応じて電力ロスが低くなるようにＭＬＣＣ１７を接続することができると考えられる。また、本発明のＭＬＣＣ１７では、一般にグランドに接続される場合が多い負端子電極４２Ａ，４２Ｃを両端に備えているので、２つの負極をグランドに接続する回路構成を容易に実現することができると考えられる。【選択図】図１

Description

本発明は、直方体状をなしかつ外面に金属膜状の端子電極を有する電子部品を、基板のキャビティに収容して備える電子部品内蔵配線板及びその製造方法に関する。
従来、この種の電子部品内蔵配線板として、電子部品（例えば、積層セラミックコンデンサ（ＭＬＣＣ））をキャビティに収容して備えるものが知られている。その電子部品は、直方体状の本体部の両端部が１対の正負の端子電極で覆われた構造になっている（例えば、特許文献１参照）。
特開２００１−３４５５６０（図１）
上述した従来の電子部品内蔵配線板においては、電子部品を含む回路のＥＳＬ（等価直列インダクタンス）やＥＳＲ（等価直列レジスタンス）等に起因して電力ロスが生じることが考えられる。
本発明は、上記事情に鑑みてなされたもので、従来に比べて電力ロスを抑えることが可能な電子部品内蔵配線板及びその製造方法の提供を目的とする。
上記目的を達成するためなされた請求項１に係る発明は、キャビティを有する基板と、直方体状をなしかつ外面に金属膜状の端子電極を有し、前記キャビティに収容される電子部品と、前記基板と前記電子部品との上に層間絶縁層を介して積層される導体層と、前記導体層と前記電子部品の前記端子電極との間を接続するビア導体と、を有する電子部品内蔵配線板であって、前記端子電極は、前記電子部品のうち前記層間絶縁層が積層される外面に３つ平行に並べられかつ、隣り合う前記端子電極同士の極性が逆に配置されている。
本発明の第１実施形態に係る電子部品内蔵配線板の側断面図 （Ａ）ＭＬＣＣの斜視図、（Ｂ）Ａ−Ａ切断面におけるＭＬＣＣの断面図、（Ｃ）Ｂ−Ｂ切断面におけるＭＬＣＣの断面図 ＭＬＣＣの概念図 ＭＬＣＣの平面図 電子部品内蔵配線板の製造工程を示す側断面図 電子部品内蔵配線板の製造工程を示す側断面図 電子部品内蔵配線板の製造工程を示す側断面図 電子部品内蔵配線板の製造工程を示す側断面図 電子部品内蔵配線板の製造工程を示す側断面図 電子部品内蔵配線板の製造工程を示す側断面図 電子部品内蔵配線板を含むＰｏＰの側断面図 ＭＬＣＣを含む回路図 ＭＬＣＣに接続されているビア導体の平面図 第２実施形態に係る電子部品内蔵配線板の側断面図 その電子部品内蔵配線板の平断面図 変形例に係る電子部品内蔵配線板の平断面図
［第１実施形態］
以下、本発明の第１実施形態を図１〜図１３に基づいて説明する。図１に示すように、本実施形態の電子部品内蔵配線板１０は、コア基板１１（本発明の「基板」に相当する）の表裏の両面にビルドアップ層２０，２０を積層してなる。コア基板１１には、キャビティ１６が貫通形成され、そのキャビティ１６に電子部品としての積層セラミックコンデンサ１７（以下、「ＭＬＣＣ１７」という）が収容されている。
ＭＬＣＣ１７は、図２（Ａ）に示すように外面を覆う金属膜状の３つの端子電極４２を備えている。具体的には、ＭＬＣＣ１７のうち端子電極４２Ａ，４２Ｂ，４２Ｃを除いた素子本体４３は、例えば、図３（Ｂ）に示すように長方形の複数のセラミックシート４４を積層してなり、平面形状が長方形の直方体状になっている。それら複数のセラミックシート４４は、内部電極４４Ｄが片面に印刷されている複数の内部電極シート４４Ａと、内部電極４４Ｄを印刷されていない外装シート４４Ｘとからなる。また、複数の内部電極シート４４Ａは、負極用の第１内部電極シート４４Ａ１と正極用の第２内部電極シート４４Ａ２とに分けられている。
負極用の第１内部電極シート４４Ａ１は、セラミックシート４４の１対の短辺側の外縁部に内部電極４４Ｄの両端部を１対の第１側面電極４４Ｔ１，４４Ｔ１として備えると共に、１対の長辺側の外縁部には側面電極を有していない構造になっている。一方、正極用の第２内部電極シート４４Ａ２は、セラミックシート４４の１対の長辺側の外縁部における中央に内部電極４４Ｄを延長してなる１対の第２側面電極４４Ｔ２，４４Ｔ２を備えると共に、１対の短辺側の外縁部に側面電極を有していない構造になっている。
そして、第１内部電極シート４４Ａ１と第２内部電極シート４４Ａ２とが交互に積層したものが、外装シート４４Ｘ，４４Ｘに挟まれて素子本体４３になっている。これにより、図３（Ａ）に示すように、素子本体４３の短辺側の側面における横方向の両端部を除く全体に負極の第１側面電極４４Ｔ１群が配置され、素子本体４３の長辺側の側面における横方向中央には、第２側面電極４４Ｔ２群が配置されている。
そして、図２（Ｂ）に示すように、素子本体４３の長手方向の両端部に、第１側面電極４４Ｔ１群に接続された負極の端子電極４２Ａ，４２Ｃ（以下、「負端子電極４２Ａ，４２Ｃ」という）が備えられ、素子本体４３の長手方向の中央部に、図２（Ｃ）に示すように、第２側面電極４４Ｔ２に接続された正極の端子電極４２Ｂ（以下、「正端子電極４２Ｂ」という）が備えられている。
図２（Ａ）に示すように、一方の負端子電極４２Ａは、素子本体４３のうち第１側面電極４４Ｔ１が配置された一方側面（素子本体４３の長手方向の一端面）の全体を覆うと共に、その一側面と隣り合った両側面及び上下の両面（セラミックシート４４の積層方向の両端面）における一側面側の端部を覆っている。他方の負端子電極４２Ｃも同様の形状をなしている。また、正端子電極４２Ｂは、素子本体４３のうち第２側面電極４４Ｔ２が配置された両側面及び上下の両面における長手方向の中央を覆っている。これにより、図２（Ａ）に示すように、素子本体４３のうち第２側面電極４４Ｔ２群を有する両側面及び上下の両面の各面で、負端子電極４２Ａ，４２Ｃ及び正端子電極４２Ｂが平行に並んだ構造になっている。また、それら各面における負端子電極４２Ａ，４２Ｃ及び正端子電極４２Ｂの幅は略同一になっている。なお、以下の説明において、負端子電極４２Ａ，４２Ｃ及び正端子電極４２Ｂを区別しないで説明する場合には、単に「端子電極４２」ということとする。
図１に示されるコア基板１１は、絶縁性部材で構成されている。コア基板１１の表側面であるＦ面１１Ｆと、コア基板１１の裏側面であるＳ面１１Ｓとには、導体回路層１２がそれぞれ形成されている。また、コア基板１１には、キャビティ１６の他に複数の導電用貫通孔１４が形成されている。
ＭＬＣＣ１７は、コア基板１１のキャビティ１６に収容されて、例えば、ＭＬＣＣ１７の上面がコア基板１１のＦ面１１Ｆ側に配置される一方、ＭＬＣＣ１７の下面がコア基板１１のＳ面１１Ｓ側に配置されている。また、キャビティ１６は、端子電極４２を含むＭＬＣＣ１７全体の平面形状より一回り大きくなっている。そして、ＭＬＣＣ１７とキャビティ１６の内側面との間に素子保持樹脂１６Ｊが充填され、ＭＬＣＣ１７がキャビティ１６の内側面の全体から離間する位置に配置されている。
また、ＭＬＣＣ１７全体の厚さは、コア基板１１の板厚より僅かに大きくなっている。そして、コア基板１１のＦ面１１Ｆ側の導体回路層１２の最外面と、ＭＬＣＣ１７の表側面の端子電極４２の最外面とが略面一になる一方、コア基板１１のＳ面１１Ｓ側の導体回路層１２の最外面と、ＭＬＣＣ１７の表側面の端子電極４２の最外面とが略面一になっている。
導電用貫通孔１４は、コア基板１１のＦ面１１Ｆ及びＳ面１１Ｓの両面からそれぞれ穿孔しかつ奥側に向かって徐々に縮径したテーパー孔１４Ａ，１４Ａの小径側端部を互いに連通させた中間括れ形状をなしている。各導電用貫通孔１４内にはめっきが充填されて複数のスルーホール導電導体１５がそれぞれ形成され、それらスルーホール導電導体１５によってＦ面１１Ｆの導体回路層１２とＳ面１１Ｓの導体回路層１２との間が接続されている。
コア基板１１のＦ面１１Ｆ側のビルドアップ層２０も、Ｓ面１１Ｓ側のビルドアップ層２０も共に、コア基板１１側から順番に、第１絶縁樹脂層２１（本発明の「層間絶縁層」に相当する）、第１導体層２２（本発明の「導体層」に相当する）、第２絶縁樹脂層２３、第２導体層２４とを積層してなり、第２導体層２４上には、ソルダーレジスト層２５が積層されている。
第１絶縁樹脂層２１及び第２絶縁樹脂層２３には、それぞれ複数のビアホール２１Ｈ，２３Ｈが形成され、それらビアホール２１Ｈ，２３Ｈは、共にコア基板１１側に向かって徐々に縮径したテーパー状になっている。これらビアホール２１Ｈ，２３Ｈ内にめっきが充填されて複数のビア導体２１Ｄ，２３Ｄが形成されている。そして、第１絶縁樹脂層２１のビア導体２１Ｄによって、導体回路層１２と第１導体層２２との間及び、ＭＬＣＣ１７と第１導体層２２との間が接続され、第２絶縁樹脂層２３のビア導体２３Ｄによって、第１導体層２２と第２導体層２４の間が接続されている。
図４には、ＭＬＣＣ１７の端子電極４２に対するビア導体２１Ｄの接続位置が示されている。同図に示すように、ビア導体２１Ｄは、端子電極４２毎にぞれぞれに複数ずつ１列に並べて接続されてビア導体列２１Ｒを構成している。これにより、ＭＬＣＣ１７の表裏のそれぞれで３列のビア導体列２１Ｒが平行に並んでいる。また、全てのビア導体列２１Ｒは、同一複数（例えば、４つ）のビア導体２１Ｄからなり、それら複数のビア導体２１Ｄは、同一の形状及び大きさをなして等間隔に並んでいる。なお、同じビア導体列２１Ｒに含まれるビア導体２１Ｄ，２１Ｄ同士の間隔より、隣り合ったビア導体列２１Ｒ，２１Ｒに含まれて横並びとなったビア導体２１Ｄ，２１Ｄ同士の間隔の方が大きくなっている。
ソルダーレジスト層２５には、複数のパッド用孔が形成され、第２導体層２４の一部がパッド用孔内に位置してパッドになっている。電子部品内蔵配線板１０全体の表側面であるＦ面１０Ｆにおいては、複数のパッドが、大パッド２６Ａ群と小パッド２６Ｃ群とからなり、小パッド２６Ｃ群が行列状に並べられ、その回りを大パッド２６Ａ群が枠状に並べられて囲んでいる。一方、電子部品内蔵配線板１０全体の裏側面であるＳ面１０Ｓのパッドは、小パッド２６Ｃより大きな中パッド２６Ｂになっている。
本実施形態の電子部品内蔵配線板１０は、以下のようにして製造される。
（１）図５（Ａ）に示すように、コア基板１１としてエポキシ樹脂又はＢＴ（ビスマレイミドトリアジン）樹脂とガラスクロスなどの補強材からなる絶縁性基材１１Ｋの表裏の両面に、銅箔１１Ｃがラミネートされているものが用意される。
（２）図５（Ｂ）に示すように、コア基板１１にＦ面１１Ｆ側から例えばＣＯ２レーザが照射されて導電用貫通孔１４（図１参照）を形成するためのテーパー孔１４Ａが穿孔される。
（３）図５（Ｃ）に示すように、コア基板１１のＳ面１１Ｓのうち前述したＦ面１１Ｆ側のテーパー孔１４Ａの真裏となる位置にＣＯ２レーザが照射されてテーパー孔１４Ａが穿孔され、それらテーパー孔１４Ａ，１４Ａから導電用貫通孔１４が形成される。
（４）無電解めっき処理が行われ、銅箔１１Ｃ上と導電用貫通孔１４の内面に無電解めっき膜（図示せず）が形成される。
（５）図５（Ｄ）に示すように、銅箔１１Ｃ上の無電解めっき膜上に、所定パターンのめっきレジスト３３が形成される。
（６）電解めっき処理が行われ、図６（Ａ）に示すように、電解めっきが導電用貫通孔１４内に充填されてスルーホール導電導体１５が形成されると共に、銅箔１１Ｃ上の無電解めっき膜（図示せず）のうちめっきレジスト３３から露出している部分に電解めっき膜３４が形成される。
（７）めっきレジスト３３が剥離されると共に、めっきレジスト３３の下方の無電解めっき膜（図示せず）及び銅箔１１Ｃが除去され、図６（Ｂ）に示すように、残された電解めっき膜３４、無電解めっき膜及び銅箔１１Ｃにより、コア基板１１のＦ面１１Ｆ上に導体回路層１２が形成されると共に、コア基板１１のＳ面１１Ｓ上に導体回路層１２が形成される。そして、Ｆ面１１Ｆの導体回路層１２とＳ面１１Ｓの導体回路層１２とがスルーホール導電導体１５によって接続された状態になる。
（８）図６（Ｃ）に示すように、コア基板１１に、ルーター又はＣＯ２レーザによってキャビティ１６が形成される。
（９）図６（Ｄ）に示すように、キャビティ１６が塞がれるように、ＰＥＴフィルムからなるテープ９０がコア基板１１のＦ面１１Ｆ上に張り付けられる。
（１０）ＭＬＣＣ１７が用意される。
（１１）図７（Ａ）に示すように、ＭＬＣＣ１７がマウンター（図示せず）によってキャビティ１６に収められる。
（１２）図７（Ｂ）に示すように、コア基板１１のＦ面１１Ｆ上の導体回路層１２上に、第１絶縁樹脂層２１としてのプリプレグ（心材を樹脂含浸してなるＢステージの樹脂シート）と銅箔３７が積層されてから、加熱プレスされる。その際、コア基板１１のＳ面１１Ｓの導体回路層１２，１２同士の間がプリプレグにて埋められ、プリプレグから染み出た熱硬化性樹脂がキャビティ１６の内面とＭＬＣＣ１７との隙間に充填される。
（１３）図７（Ｃ）に示すように、テープ９０が除去される。
（１４）図７（Ｄ）に示すように、コア基板１１のＦ面１１Ｆ上の導体回路層１２上に第１絶縁樹脂層２１としてのプリプレグと銅箔３７が積層されてから、加熱プレスされる。その際、コア基板１１のＦ面１１Ｆの導体回路層１２，１２同士の間がプリプレグにて埋められ、プリプレグから染み出た熱硬化性樹脂がキャビティ１６の内面とＭＬＣＣ１７との隙間に充填される。また、コア基板１１のＦ面１１Ｆ及びＳ面１１Ｓのプリプレグから染み出てキャビティ１６の内面とＭＬＣＣ１７との隙間に充填された熱硬化性樹脂によって前述の素子保持樹脂１６Ｊが形成される。
なお、第１絶縁樹脂層２１としてプリプレグの代わりに心材を含まない樹脂フィルムを用いてもよい。その場合は、銅箔を積層することなく、樹脂フィルムの表面に、直接、セミアディティブ法で導体回路層を形成することができる。
（１５）図８（Ａ）に示すように、上記したプリプレグによって形成されたコア基板１１の表裏の両側の第１絶縁樹脂層２１，２１にＣＯ２レーザが照射されて、複数のビアホール２１Ｈが形成される。それら複数のビアホール２１Ｈの一部のビアホール２１Ｈは、導体回路層１２上に配置され、他の一部のビアホール２１ＨはＭＬＣＣ１７上に配置される。
（１６）無電解めっき処理が行われ、第１絶縁樹脂層２１，２１上と、ビアホール２１Ｈ，２１Ｈ内とに無電解めっき膜（図示せず）が形成される。
（１７）図８（Ｂ）に示すように、銅箔３７上の無電解めっき膜上に、所定パターンのめっきレジスト４０が形成される。
（１８）電解めっき処理が行われ、図８（Ｃ）に示すように、めっきがビアホール２１Ｈ，２１Ｈ内に充填されてビア導体２１Ｄ，２１Ｄが形成され、さらには、第１絶縁樹脂層２１，２１上の無電解めっき膜（図示せず）のうちめっきレジスト４０から露出している部分に電解めっき膜３９，３９が形成される。
（１９）めっきレジスト４０が剥離されると共に、めっきレジスト４０の下方の無電解めっき膜（図示せず）及び銅箔３７が除去され、図９（Ａ）に示すように、残された電解めっき膜３９、無電解めっき膜及び銅箔３７により、コア基板１１の表裏の各第１絶縁樹脂層２１上に第１導体層２２が形成される。そして、コア基板１１の表裏の各第１導体層２２の一部と導体回路層１２とがビア導体２１Ｄによって接続されると共に、各第１導体層２２の他の一部とＭＬＣＣ１７とがビア導体２１Ｄによって接続された状態になる。
（２０）上記した（１２）〜（１９）と同様の処理により、図９（Ｂ）に示すように、コア基板１１の表裏の各第１導体層２２上に第２絶縁樹脂層２３と第２導体層２４とが形成されて、各第２導体層２４の一部と第１導体層２２とがビア導体２３Ｄによって接続された状態になる。
（２１）図９（Ｃ）に示すように、コア基板１１の表裏の各第２導体層２４上にソルダーレジスト層２５，２５が積層される。
（２２）図１０に示すように、コア基板１１の表裏のソルダーレジスト層２５，２５の所定箇所にテーパー状のパッド用孔が形成され、コア基板１１の表裏の各第２導体層２４のうちパッド用孔から露出した部分がパッド２６になる。
（２３）パッド２６上に、ニッケル層、パラジウム層、金層の順に積層されて図１に示した金属膜４１が形成される。以上で電子部品内蔵配線板１０が完成する。
本実施形態の電子部品内蔵配線板１０の構造及び製造方法に関する説明は以上である。次に電子部品内蔵配線板１０の作用効果を、電子部品内蔵配線板１０の使用例と共に説明する。本実施形態の電子部品内蔵配線板１０は、例えば、以下のようにして使用される。即ち、図１１に示すように、電子部品内蔵配線板１０の有する前述の大、中、小のパッド２６Ａ，２６Ｂ，２６Ｃ上に、それら各パッドの大きさに合った大、中、小の半田バンプ２７Ａ，２７Ｂ，２７Ｃが形成される。そして、例えば、電子部品内蔵配線板１０のＦ面１０Ｆの小パッド群と同様に配置されたパッド群を下面に有するＣＰＵ８０が、各製品領域Ｒ２の小半田バンプ２７Ｃ群上に搭載されて半田付けされて、第１パッケージ基板１０Ｐが形成される。ここで、ＣＰＵ８０のパッドが、ビア導体２１Ｄ，２３Ｄを介してＭＬＣＣ１７に接続される。
次いで、メモリ８１を回路基板８２のＦ面８２Ｆに実装してなる第２パッケージ基板８２Ｐが、ＣＰＵ８０の上方から第１パッケージ基板１０Ｐ上に配されて、その第２パッケージ基板８２Ｐにおける回路基板８２のＳ面８２Ｓに備えるパッドに第１パッケージ基板１０Ｐにおける電子部品内蔵配線板１０の大半田バンプ２７Ａが半田付けされてＰｏＰ８３（Ｐａｃｋａｇｅ ｏｎ Ｐａｃｋａｇｅ８３）が形成される。なお、ＰｏＰ８３における電子部品内蔵配線板１０と回路基板８２の間には図示しない樹脂が充填される。
次いで、ＰｏＰ８３がマザーボード８４上に配されて、そのマザーボード８４が有するパッド群にＰｏＰ８３における電子部品内蔵配線板１０の中半田バンプ２７Ｂが半田付けされる。このとき、マザーボード８４が有する例えばグランド用のパッドがビア導体２１Ｄ，２３Ｄを介してＭＬＣＣ１７の負端子電極４２Ａ，４２Ｃに接続される。そして、ＭＬＣＣ１７が、例えば、高周波ノイズを除去するためのバイパスコンデンサとして使用されることが考えられる。
具体的には、図１２（Ａ）に示すように、３つの端子電極４２のうち同じ極性の２つの端子電極４２（本実施形態では、負端子電極４２Ａ，４２Ｃ）がグランドに接続され、残りの他方の極性の１つの端子電極４２（本実施形態では、正端子電極４２Ｂ）が電源ライン又は信号ライン（以下、これらを総称して「通電ライン」という）に接続されている。これにより、図１２（Ｂ）に示すように、従来の２極型のＭＬＣＣ１７をグランドと通電ラインとの間に接続した場合に比べてＥＳＲを減らすことができ、ＥＳＲの影響が大きい回路において電力ロスを抑えることができると考えられる。
なお、本実施形態では、負極の端子電極４２（負端子電極４２Ａ，４２Ｃ）がグランドに接続されているが、ＭＬＣＣが有する正負の端子電極のうち何れの極性の端子電極がグランドに接続されていてもよく、また、３極のうち中央の端子電極が正負の何れであってもよく、両端の端子電極が正負の何れであってもよい。
また、ＥＳＲよりＥＳＬが問題になる場合には、図１２（Ｃ）に示すように、３つの端子電極４２のうち同じ極性の２つの端子電極４２を通電ラインの途中に直列接続し、残りの他方の極性の１つの端子電極４２をグランドに接続すればよいと考えられる。そうすれば、図１２（Ｄ）に示すように、従来の２極型のＭＬＣＣ１７をグランドと通電ラインとの間にＭＬＣＣ１７を接続した場合に比べて、グランドと通電ラインとの間のＥＳＬを減らすことができ、ＥＳＬの影響が大きい回路において電力ロスを抑えることができると考えられる。
このように本実施形態の電子部品内蔵配線板１０に内蔵されているＭＬＣＣ１７は、正負の２極の端子電極しか有しない従来のＭＬＣＣに、さらにもう１つ端子電極４２を加えた３極構造になっているので、電子部品内蔵配線板１０の回路上において、ＭＬＣＣ１７が有するＥＳＬ及びＥＳＲの配置の自由度が高くなると考えられる。これにより、回路に通電される電力又は信号の周波数に応じて電力ロスが低くなるようにＭＬＣＣ１７を接続することができると考えられる。また、本実施形態のＭＬＣＣ１７では、一般にグランドに接続される場合が多い負端子電極４２Ａ，４２Ｃを両端に備えているので、２つの負極をグランドに接続する回路構成を容易に実現することができると考えられる。
さらには、キャビティ１６がコア基板１１を貫通していて、そのキャビティ１６内に収容されているＭＬＣＣ１７は表裏の両面に端子電極４２を備えているので、ＭＬＣＣ１７をコア基板１１の表裏の回路に短い距離で接続することができ、ＭＬＣＣ１７を含む電子部品内蔵配線板１０の回路全体のＥＳＬ及びＥＳＲを抑えることができ、電力ロスを低くすることができると考えられる。
各端子電極４２に複数ずつのビア導体２１Ｄが接続されているので、それら共通の端子電極に接続されているビア導体２１Ｄ同士の間で、図１３に示すように、隣あった一方のビア導体２１Ｄの回りの磁界Ｅ１と、他方のビア導体２１Ｄの回りの磁界Ｅ２とが逆向きになって磁気ノイズの発生を抑えることができると考えられる。
［第２実施形態］
図１４及び図１５には、第２実施形態に係る電子部品内蔵配線板１０Ｖが示されている。図１４に示すように、本実施形態の電子部品内蔵配線板１０Ｖでは、コア基板１１のＦ面１１Ｆ上及びＳ面１１Ｓ上に、キャビティ１６を囲むように枠状パターン６０が形成されている。そして、ＭＬＣＣ１７の負端子電極４２Ａ，４２Ｃに接続されているビア導体２１Ｄと、枠状パターン６０に接続されているビア導体２１Ｄとが第１導体層２２によって接続され、枠状パターン６０がグランドして使用されている。
また、コア基板１１のＦ面１１Ｆ及びＳ面１１Ｓ上では、図１５に示すように、負端子電極４２Ａ，４２Ｃと枠状パターン６０の内縁部との間の最短距離Ｌ１より、正端子電極４２Ｂと枠状パターン６０の内縁部との間の最短距離Ｌ２が大きくなっている。これにより、製造状のばらつきで、正端子電極４２Ｂが枠状パターン６０に導通することが防がれると考えられる。また、製造状のばらつきで負端子電極４２Ａ，４２Ｃが枠状パターン６０に導通することがあっても、そもそも負端子電極４２Ａ，４２Ｃは第１導体層２２等を介して枠状パターン６０に接続されて同電位になっているので問題にはならない。
［他の実施形態］
本発明は、前記実施形態に限定されるものではなく、例えば、以下に説明するような実施形態も本発明の技術的範囲に含まれ、さらに、下記以外にも要旨を逸脱しない範囲内で種々変更して実施することができる。
（１）前記第１及び第２実施形態の電子部品内蔵配線板１０，１０Ｖでは、コア基板１１の表裏にビルドアップ層２０，２０が積層されていたが、基板の表裏の一方の面のみにビルドアップ層を積層した構成にしてもよい。
（２）前記第１及び第２実施形態の電子部品内蔵配線板１０，１０Ｖは、ＭＬＣＣ１７の各端子電極４２に接続されているビア導体２１Ｄの数が同一であったが、各端子電極４２に接続されているビア導体２１Ｄの数が異なっていてもよい。
（３）前記第２実施形態の電子部品内蔵配線板１０Ｖでは、コア基板１１のＦ面１１Ｆ上及びＳ面１１Ｓ上において枠状パターン６０とＭＬＣＣ１７とは接続されていなかったが、図１６（Ａ）及び図１６（Ｂ）に示すように、ＭＬＣＣ１７の両端の端子電極４２を枠状パターン６０に接続した構成や、ＭＬＣＣ１７の中央の端子電極４２を枠状パターン６０に接続した構成としてもよい。また、３極のうち中央の端子電極が正負の何れであってもよく、両端の端子電極が正負の何れであってもよい。
（４）また、前記第１実施形態では、ＭＬＣＣ１７の中央の端子電極４２と両端の端子電極４２，４２が同じ幅であったが、図１６（Ａ）及び図１６（Ｂ）に示すように、ＭＬＣＣ１７の中央の端子電極４２と両端の端子電極４２の幅は異なっていてもよい。
１０，１０Ｖ 電子部品内蔵配線板
１１ コア基板（基板）
１６ キャビティ
１７ ＭＬＣＣ（積層セラミックコンデンサ，電子部品）
２１ 第１絶縁樹脂層（層間絶縁層）
２１Ｄ ビア導体
２１Ｒ ビア導体列
２２ 第１導体層（導体層）
４２ 端子電極
４２Ａ，４２Ｃ 負端子電極
４２Ｂ 正端子電極
６０ 枠状パターン

Claims (14)

  1. キャビティを有する基板と、
    直方体状をなしかつ外面に金属膜状の端子電極を有し、前記キャビティに収容される電子部品と、
    前記基板と前記電子部品との上に層間絶縁層を介して積層される導体層と、
    前記導体層と前記電子部品の前記端子電極との間を接続するビア導体と、を有する電子部品内蔵配線板であって、
    前記端子電極は、前記電子部品のうち前記層間絶縁層が積層される外面に３つ平行に並べられかつ、隣り合う前記端子電極同士の極性が逆に配置されている。
  2. 請求項１に記載の電子部品内蔵配線板であって、
    前記基板を貫通し、前記電子部品を収容する前記キャビティと、
    前記基板の表裏の両面に備えられる前記層間絶縁層、前記導体層及び前記ビア導体とを備え、
    前記端子電極は、前記電子部品の表裏の両面に３つ平行に並べられ、隣り合う前記端子電極同士の極性が逆に配置されている。
  3. 請求項１又は２に記載の電子部品内蔵配線板であって、
    隣り合う前記端子電極に接続される前記ビア導体の数が、同一かつ複数になっている。
  4. 請求項１乃至３の何れか１の請求項に記載の電子部品内蔵配線板であって、
    前記基板のうち前記層間絶縁層が積層される面に形成されて前記キャビティを囲む導電性の枠状パターンを備え、
    正極又は負極の一方の前記端子電極と前記枠状パターンの内縁部との間の最短距離より、正極又は負極の他方の前記端子電極と前記枠状パターンの内縁部との間の最短距離が大きくなっている。
  5. 請求項１乃至４の何れか１の請求項に記載の電子部品内蔵配線板であって、
    前記電子部品は、積層セラミックコンデンサである。
  6. 請求項５に記載の電子部品内蔵配線板であって、
    前記３つ平行に並ぶ前記端子電極のうち両端の前記端子電極が接続されるグランドを備えている。
  7. 請求項５又は６に記載の電子部品内蔵配線板であって、
    前記３つ平行に並ぶ前記端子電極のうち中央の前記端子電極が正極で、その両側の前記端子電極が負極である。
  8. 請求項５に記載の電子部品内蔵配線板であって、
    前記３つ平行に並ぶ前記端子電極のうち中央の前記端子電極が接続されるグランドを備えている。
  9. 請求項１乃至８の何れか１の請求項に記載の電子部品内蔵配線板であって、
    前記電子部品全体で、負極に接続される前記ビア導体の総数が正極に接続される前記ビア導体の総数よりも多くなっている。
  10. 基板にキャビティを形成することと、
    前記キャビティに電子部品を収容することと、
    前記基板及び前記電子部品の上に層間絶縁層を介して導体層を積層することと、
    前記導体層と前記電子部品の前記端子電極との間を接続するビア導体を形成することと、を行う電子部品内蔵配線板の製造方法であって、
    前記電子部品のうち前記層間絶縁層が積層される外面に前記端子電極を３つ平行に並べ、隣り合う前記端子電極同士の極性を逆に配置する。
  11. 請求項１０に記載の電子部品内蔵配線板の製造方法であって、
    前記キャビティを前記基板の表裏の両面に開口させると共に、前記基板の表裏の両面に前記層間絶縁層、前記導体層及び前記ビア導体を設けることと、
    前記電子部品の表裏の両面に前記端子電極を３つ平行に並べ、隣り合う前記端子電極同士の極性を逆に配置することと、を行う。
  12. 請求項１０又は１１に記載の電子部品内蔵配線板の製造方法であって、
    隣り合う前記端子電極に接続される前記ビア導体の数を同一かつ複数にする。
  13. 請求項１０乃至１２の何れか１の請求項に記載の電子部品内蔵配線板の製造方法であって、
    前記基板のうち前記層間絶縁層が積層される面に形成されて前記キャビティを囲む導電性の枠状パターンを形成し、正極又は負極の一方の前記端子電極と前記枠状パターンの内縁部との間の最短距離より、正極又は負極の他方の前記端子電極と前記枠状パターンの内縁部との間の最短距離を大きくする。
  14. 請求項１０乃至１３の何れか１の請求項に記載の電子部品内蔵配線板の製造方法であって、
    前記電子部品は、積層セラミックコンデンサである。
JP2014207431A 2014-10-08 2014-10-08 電子部品内蔵配線板及びその製造方法 Pending JP2016076656A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2014207431A JP2016076656A (ja) 2014-10-08 2014-10-08 電子部品内蔵配線板及びその製造方法
US14/878,096 US9930791B2 (en) 2014-10-08 2015-10-08 Wiring board with built-in electronic component and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014207431A JP2016076656A (ja) 2014-10-08 2014-10-08 電子部品内蔵配線板及びその製造方法

Publications (1)

Publication Number Publication Date
JP2016076656A true JP2016076656A (ja) 2016-05-12

Family

ID=55656447

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014207431A Pending JP2016076656A (ja) 2014-10-08 2014-10-08 電子部品内蔵配線板及びその製造方法

Country Status (2)

Country Link
US (1) US9930791B2 (ja)
JP (1) JP2016076656A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021009865A1 (ja) * 2019-07-17 2021-01-21 株式会社メイコー 高密度多層基板、及びその製造方法
CN112449489A (zh) * 2019-08-29 2021-03-05 鹏鼎控股(深圳)股份有限公司 Nfc电路板及其制作方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112201652A (zh) * 2019-07-07 2021-01-08 深南电路股份有限公司 线路板及其制作方法
US11452199B2 (en) * 2019-09-12 2022-09-20 At&S Austria Technologie & Systemtechnik Aktiengesellschaft Electronic module with single or multiple components partially surrounded by a thermal decoupling gap

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4685251B2 (ja) 2000-02-09 2011-05-18 日本特殊陶業株式会社 配線基板の製造方法
KR100997199B1 (ko) * 2008-07-21 2010-11-29 삼성전기주식회사 전자소자 내장형 인쇄회로기판 제조방법
JP2010171413A (ja) * 2008-12-26 2010-08-05 Ngk Spark Plug Co Ltd 部品内蔵配線基板の製造方法
KR102067177B1 (ko) * 2013-08-09 2020-01-15 삼성전기주식회사 기판 내장용 적층 세라믹 전자부품 및 적층 세라믹 전자부품 내장형 인쇄회로기판

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021009865A1 (ja) * 2019-07-17 2021-01-21 株式会社メイコー 高密度多層基板、及びその製造方法
CN112449489A (zh) * 2019-08-29 2021-03-05 鹏鼎控股(深圳)股份有限公司 Nfc电路板及其制作方法

Also Published As

Publication number Publication date
US9930791B2 (en) 2018-03-27
US20160105957A1 (en) 2016-04-14

Similar Documents

Publication Publication Date Title
US9947466B2 (en) Electronic component
KR101562597B1 (ko) 전자부품
US10014111B2 (en) Substrate terminal mounted electronic element
JP2016207940A (ja) 電子部品内蔵配線板及びその製造方法
JP2016076658A (ja) 電子部品内蔵配線板及びその製造方法
US20120188734A1 (en) Wiring board and method for manufacturing the same
KR20130080294A (ko) 커패시터 내장형 인쇄회로기판 및 그의 제조방법
US20120307466A1 (en) Component-embedded substrate
JP2015035497A (ja) 電子部品内蔵配線板
JP2016149475A (ja) 回路基板及びその製造方法
JP2016076656A (ja) 電子部品内蔵配線板及びその製造方法
JP2016171119A (ja) 回路基板及びその製造方法
JP4854345B2 (ja) コンデンサシート及び電子回路基板
JP2015159153A (ja) 電子部品内蔵多層配線板
JP2016171118A (ja) 回路基板及びその製造方法
JP5958454B2 (ja) 部品内蔵モジュール
JP6465611B2 (ja) 電子部品及び電子部品内蔵配線板及びその製造方法
JP5932893B2 (ja) チップ型コイル部品及びその実装基板
JP7017995B2 (ja) 配線基板
JP6105517B2 (ja) 配線基板
JP2013073951A (ja) 貫通コンデンサ内蔵多層基板及び貫通コンデンサ内蔵多層基板の実装構造
JP2013115110A (ja) 段差構造のプリント配線板
JP4814129B2 (ja) 部品内蔵配線基板、配線基板内蔵用部品
JP5846187B2 (ja) 部品内蔵モジュール
JP2018026435A (ja) 部品内蔵基板