JP2018026435A - 部品内蔵基板 - Google Patents

Abstract

【課題】製造コストを増大させることなく、電源インピーダンスを低減しつつ放熱性を向上させることが可能な部品内蔵基板を提供する。【解決手段】部品内蔵基板１は、基板１０と、シールド部材２０と、シリコンダイ３０と、コンデンサ４０とを備える。シリコンダイ３０の上面３０ａには、電源端子３１，３２及びグランド端子３３が設けられている。コンデンサ４０は、積層体４１と、積層体４１の下面に設けられ、第１内部電極４７に接続された第１外部電極４２及び第２外部電極４３と、積層体４１の下面に設けられ、第２内部電極４８に接続された第３外部電極４４と、積層体４１の上面に設けられ、第２内部電極４８に接続された第４外部電極４５とを有し、第１外部電極４２が電源端子３１に接続され、第２外部電極４３が電源端子３２に接続され、第３外部電極４４がグランド端子３３に接続され、第４外部電極４５がシールド部材２０に接続される。【選択図】 図１

Description

本発明は、半導集積回路等が基板の内部に実装された部品内蔵基板に関する。

半導体集積回路が実装された基板は、例えば、スマートフォン等の各種電子機器に組み込まれている。この基板には、半導体集積回路の動作中の電圧変動の抑制やノイズの除去等のために、例えば、半導体集積回路の電源−グランド間にバイパスコンデンサ（デカップリングコンデンサ）が実装される。バイパスコンデンサが実装された場合、電圧変動を抑制する観点から、電源インピーダンスは可能な限り低いことが望ましい。

近年、スマートフォン等の電子機器では、高性能化や多機能化に伴い、半導体集積回路の高集積化や低電圧・大電流による高速駆動化が進んでいる。これに伴って、半導体集積回路の発熱量が増大している。そのため、半導体集積回路で発生した熱を基板から効率良く放熱させることが望まれている。特に、基板の内部に半導体集積回路等が実装された部品内蔵基板の場合、基板の内部で熱が発生するので、この熱を基板の外部に効率良く放出する必要がある。

例えば、非特許文献１には、Ｃｕコアを配線板の芯材とし、このＣｕコアを内蔵部品の収容部及びグランド層とした使用したＣｕコア部品内蔵配線板が開示されている。このＣｕコア部品内蔵配線板は、コア材として樹脂等に比べて熱伝導率の高いＣｕを用いているので、Ｃｕコアのキャビティ内のＩＣチップで発生した熱を効率良く伝導でき、放熱性が優れている。また、Ｃｕコア部品内蔵配線板は、コア材として金属のＣｕを用いているので、Ｃｕコアのキャビティ内のＭＬＣＣ（コンデンサ）で発生する磁束をＣｕコアで遮断でき、シールド機能が優れている。このＣｕコアによる磁束の遮断により、ＭＬＣＣのＥＳＬ（Ｅｑｕｉｖａｌｅｎｔ Ｓｅｒｉｅｓ Ｉｎｄｕｃｔａｎｃｅ：等価直列インダクタンス）が低下し、電源インピーダンスを低減することができる。

太陽誘電株式会社、宮崎政志等、「Ｃｕコア部品内蔵配線板」、［ｏｎｌｉｎｅ］、［平成２８年７月２０日検索］、インターネット<URL: http://www.jstage.jst.go.jp/article/ejisso/24/0/24_56/_pdf>

非特許文献１に開示された技術では、上述したように、Ｃｕをコア材として用いることにより、電源インピーダンスを低減しつつ放熱性を向上させることができる。しかしながら、Ｃｕコアの場合、樹脂基板等の加工で一般に用いられるレーザにより、内蔵部品を収容するためのキャビティ等の加工を容易に行うことができない。そのため、Ｃｕコアを加工するためには、例えば、金属用のドリル等を用いる必要がある。このような特別の加工工程を部品内蔵基板の製造工程に設けた場合、製造コストが増大する。

本発明は、上記問題点を解消する為になされたものであり、製造コストを増大させることなく、電源インピーダンスを低減しつつ放熱性を向上させることが可能な部品内蔵基板を提供することを目的とする。

本発明に係る部品内蔵基板は、基板と、少なくとも基板の上面を覆うシールド部材と、基板の内部に埋設される半導体集積回路と、半導体集積回路の電源−グランド間に電気的に接続されるコンデンサと、を備え、半導体集積回路の上面には、第１電源端子、第２電源端子及び第１グランド端子が設けられ、コンデンサは、誘電体層を挟んで第１内部電極と第２内部電極とが積層された積層体と、積層体の下面に設けられ、第１内部電極に接続された第１外部電極と、積層体の下面に設けられ、第１内部電極に接続された第２外部電極と、積層体の下面に設けられ、第２内部電極に接続された第３外部電極と、積層体の上面に設けられ、第２内部電極に接続された第４外部電極と、を有し、第１外部電極が半導体集積回路の上面の第１電源端子に電気的に接続され、第２外部電極が半導体集積回路の上面の第２電源端子に電気的に接続され、第３外部電極が半導体集積回路の上面の第１グランド端子に電気的に接続され、第４外部電極がシールド部材に電気的に接続されることで、半導体集積回路とシールド部材との間に実装されることを特徴とする。

本発明に係る部品内蔵基板では、基板の内部において半導体集積回路の上面にコンデンサ（半導体集積回路のバイパスコンデンサ）が配置され、コンデンサが半導体集積回路とシールド部材との間に実装されている。このコンデンサは、第２内部電極に接続された第３、第４外部電極が半導体集積回路の第１グランド端子とシールド部材に接続されている。この構成により、半導体集積回路で発生する熱が、第１グランド端子からコンデンサの第３外部電極、第２内部電極、第４外部電極のパスを通ってシールド部材に伝導され、シールド部材から放熱される。金属製の電極は、樹脂等に比べて熱伝導率が高いので、熱を効率良く伝導することができる。また、コンデンサが半導体集積回路の上面に直接配置されているので、半導体集積回路で発生した熱をコンデンサを介して効率良く放熱することができる。このように、本発明に係る部品内蔵基板によれば、半導体集積回路とシールド部材との間にコンデンサを利用した熱のパスを設けることにより、基板に内蔵される半導体集積回路で発生する熱に対する放熱性を向上させることができる。

また、本発明に係る部品内蔵基板では、コンデンサのグランドへの接続箇所として半導体集積回路の第１グランド端子とシールド部材があるので、コンデンサの電源―グランド間のパスが増え、基板のインダクタンスを低減することができる。また、本発明に係る部品内蔵基板では、コンデンサが３端子コンデンサとして構成されているので、インダクタンスを低減することができる。また、本発明に係る部品内蔵基板では、コンデンサが半導体集積回路に直接配置されているので、コンデンサと半導体集積回路との間の配線のインダクタンスを低減することができる。これにより、本発明に係る部品内蔵基板によれば、半導体集積回路の容量とコンデンサのインダクタンスとの間の反共振をコンデンサによって抑制することができ、電源インピーダンスを低減することができる。また、本発明に係る部品内蔵基板によれば、樹脂基板、セラミック基板等の一般的な基板に適用できるので、半導体集積回路やコンデンサを収容するためのキャビティ等の加工をレーザ等を用いた一般的な加工方法で実施できる。したがって、本発明に係る部品内蔵基板によれば、製造コストを増大させることなく、電源インピーダンスを低減しつつ放熱性を向上させることが可能となる。

本発明に係る部品内蔵基板では、コンデンサの第１内部電極及び第２内部電極は、半導体集積回路の上面に対して略垂直に配置されることが好ましい。このように構成することで、半導体集積回路とシールド部材との間に形成されるコンデンサを利用した熱のパスの長さが短くなるので、コンデンサを介して効率良く放熱することができる。

本発明に係る部品内蔵基板では、基板の内部において半導体集積回路の下方の少なくとも１層に半導体集積回路が埋設され、基板の内部において上層側の半導体集積回路と下層側の半導体集積回路との間に下層側の半導体集積回路の電源−グランド間に電気的に接続される第２のコンデンサが埋設され、下層側の半導体集積回路の上面には、第１電源端子、第２電源端子及び第１グランド端子が設けられ、上層側の半導体集積回路の下面には、第２グランド端子が設けられ、第２のコンデンサは、誘電体層を挟んで第１内部電極と第２内部電極とが積層された積層体と、積層体の下面に設けられ、第１内部電極に接続された第１外部電極と、積層体の下面に設けられ、第１内部電極に接続された第２外部電極と、積層体の下面に設けられ、第２内部電極に接続された第３外部電極と、積層体の上面に設けられ、第２内部電極に接続された第４外部電極と、を有し、第１外部電極が下層側の半導体集積回路の上面の第１電源端子に電気的に接続され、第２外部電極が下層側の半導体集積回路の上面の第２電源端子に電気的に接続され、第３外部電極が下層側の半導体集積回路の上面の第１グランド端子に電気的に接続され、第４外部電極が上層側の半導体集積回路の下面の第２グランド端子に電気的に接続されることで、下層側の半導体集積回路と上層側の半導体集積回路との間に実装されることが好ましい。

本発明に係る部品内蔵基板では、基板の内部において下層側の半導体集積回路の上面に第２のコンデンサ（下層側の半導体集積回路のバイパスコンデンサ）が配置され、第２のコンデンサが下層側の半導体集積回路と上層側の半導体集積回路との間に実装されている。この第２のコンデンサは、第２内部電極に接続された第３、第４外部電極が下層側の半導体集積回路の上面の第１グランド端子と上層側の半導体集積回路の下面の第２グランド端子に接続されている。この構成により、下層側の半導体集積回路で発生する熱が、下層側の半導体集積回路の第１グランド端子から第２のコンデンサの第３外部電極、第２内部電極、第４外部電極のパスを通って上層側の半導体集積回路に伝導される。さらに、この上層側の半導体集積回路に伝導された熱が、シールド部材に伝導され、シールド部材から放熱される。金属製の電極は熱伝導率が高く、また、第２のコンデンサが上層側の半導体集積回路の下面と下層側の半導体集積回路の上面に直接配置されているので、第２のコンデンサを介して効率良く熱を伝導することができる。このように、本発明に係る部品内蔵基板によれば、下層側の半導体集積回路と上層側の半導体集積回路との間に第２のコンデンサを利用した熱のパスを更に設けることにより、基板に内蔵される下層側の半導体集積回路で発生する熱に対する放熱性も向上させることができる。

また、本発明に係る部品内蔵基板によれば、上述した同様の作用により、下層側の半導体集積回路の容量と第２のコンデンサのインダクタンスとの間の反共振を第２のコンデンサによって抑制することができ、電源インピーダンスを低減することができる。また、本発明に係る部品内蔵基板によれば、下層側の半導体集積回路や第２のコンデンサを収容するためのキャビティ等の加工もレーザ等を用いた一般的な加工方法により実施することできる。特に、本発明に係る部品内蔵基板によれば、下層側の半導体集積回路と上層側の半導体集積回路との間に第２のコンデンサを実装することで、各半導体集積回路によって第２のコンデンサで発生する磁束を遮断でき、ＥＭＩ（Ｅｌｅｃｔｒｏｍａｇｎｅｔｉｃ Ｉｎｔｅｒｆｅｒｅｎｃｅ）対策効果が得られる。

本発明に係る部品内蔵基板では、第２のコンデンサの第１内部電極及び第２内部電極は、上層側の半導体集積回路の下面及び下層側の半導体集積回路の上面に対して略垂直に配置されることが好ましい。このように構成することで、下層側の半導体集積回路と上層側の半導体集積回路との間に形成される第２のコンデンサを利用した熱のパスの長さが短くなるので、第２のコンデンサを介して効率良く熱を伝導することができる。

本発明に係る部品内蔵基板では、基板の内部において上層側の半導体集積回路と下層側の半導体集積回路との間に上層側の半導体集積回路の電源−グランド間に電気的に接続される第３のコンデンサが埋設され、上層側の半導体集積回路の下面には、第１電源端子、第２電源端子及び第１グランド端子が設けられ、下層側の半導体集積回路の上面には、第２グランド端子が設けられ、第３のコンデンサは、誘電体層を挟んで第１内部電極と第２内部電極とが積層された積層体と、積層体の下面に設けられ、第１内部電極に接続された第１外部電極と、積層体の下面に設けられ、第１内部電極に接続された第２外部電極と、積層体の下面に設けられ、第２内部電極に接続された第３外部電極と、積層体の上面に設けられ、第２内部電極に接続された第４外部電極と、を有し、第１外部電極が上層側の半導体集積回路の下面の第１電源端子に電気的に接続され、第２外部電極が上層側の半導体集積回路の下面の第２電源端子に電気的に接続され、第３外部電極が上層側の半導体集積回路の下面の第１グランド端子に電気的に接続され、第４外部電極が下層側の半導体集積回路の上面の第２グランド端子に電気的に接続されることで、上層側の半導体集積回路と下層側の半導体集積回路との間に実装されることが好ましい。

本発明に係る部品内蔵基板では、基板の内部において上層側の半導体集積回路の下面に第３のコンデンサ（上層側の半導体集積回路のバイパスコンデンサ）が配置され、第３のコンデンサが上層側の半導体集積回路と下層側の半導体集積回路との間に実装されている。この第３のコンデンサは、第２内部電極に接続された第３、第４外部電極が上層側の半導体集積回路の下面の第１グランド端子と下層側の半導体集積回路の上面の第２グランド端子に接続されている。この構成により、下層側の半導体集積回路で発生する熱が、下層側の半導体集積回路の第２グランド端子から第３のコンデンサの第４外部電極、第２内部電極、第３外部電極のパスを通って上層側の半導体集積回路に伝導される。さらに、この上層側の半導体集積回路に伝導された熱が、シールド部材に伝導され、シールド部材から放熱される。金属製の電極は熱伝導率が高く、また、第３のコンデンサが上層側の半導体集積回路の下面と下層側の半導体集積回路の上面に直接配置されているので、第３のコンデンサを介して効率良く熱を伝導することができる。このように、本発明に係る部品内蔵基板によれば、上層側の半導体集積回路と下層側の半導体集積回路との間に第３のコンデンサを利用した熱のパスを更に設けることにより、基板に内蔵される下層側の半導体集積回路で発生する熱に対する放熱性を更に向上させることができる。

また、本発明に係る部品内蔵基板によれば、上述した同様の作用により、上層側の半導体集積回路の容量と第３のコンデンサのインダクタンスとの間の反共振を第３のコンデンサによって抑制することができ、電源インピーダンスを低減することができる。また、本発明に係る部品内蔵基板によれば、第３のコンデンサを収容するためのキャビティ等の加工もレーザ等を用いた一般的な加工方法により実施することできる。特に、本発明に係る部品内蔵基板によれば、上層側の半導体集積回路と下層側の半導体集積回路との間に第３のコンデンサを実装することで、各半導体集積回路によって第３のコンデンサで発生する磁束を遮断でき、ＥＭＩ対策効果が得られる。

本発明に係る部品内蔵基板では、第３のコンデンサの第１内部電極及び第２内部電極は、上層側の半導体集積回路の下面及び下層側の半導体集積回路の上面に対して略垂直に配置されることが好ましい。このように構成することで、上層側の半導体集積回路と下層側の半導体集積回路との間に形成される第３のコンデンサを利用した熱のパスの長さが短くなるので、第３のコンデンサを介して効率良く熱を伝導することができる。

本発明に係る部品内蔵基板では、第１グランド端子は、第１電源端子と第２電源端子との間に配置され、第１外部電極は、積層体の下面の一端側に配置され、第２外部電極は、積層体の下面の他端側に配置され、第３外部電極は、積層体の下面の第１外部電極と第２外部電極との間に配置されることが好ましい。このように構成することで、コンデンサの下面（底面）には両端部に電源用端子（第１外部電極、第２外部電極）が配置されると共にその間にグランド用端子（第３外部電極）が配置され、上面（頂面）にはグランド用端子（第４外部電極）が配置される３端子コンデンサを構成することができる。

本発明に係る部品内蔵基板では、第１外部電極は、積層体の下面の一端側から積層体の一側面の一部に設けられ、第２外部電極は、積層体の下面の他端側から積層体の一側面に対向する他側面の一部に設けられることが好ましい。このように構成することで、コンデンサの下面の電源用端子（第１外部電極、第２外部電極）とコンデンサの上面のグランド用端子（第４外部電極）との距離が近くなり、コンデンサのインダクタンス（ＥＳＬ）を低減することができる。

本発明に係る部品内蔵基板では、第４外部電極は、積層体の上面全体に設けられることが好ましい。このように構成することで、コンデンサの下面の電源用端子（第１外部電極、第２外部電極）とコンデンサの上面のグランド用端子（第４外部電極）との距離が近くなり、コンデンサのインダクタンス（ＥＳＬ）を低減することができる。また、第４外部電極の面積を大きくすることで、シールド部材への接地面積が大きくなるので、放熱性を更に向上させることができる。

本発明に係る部品内蔵基板では、第４外部電極は、積層体の上面から積層体の一側面の一部及び当該一側面に対向する他側面の一部に設けられることが好ましい。このように構成することで、コンデンサの下面の電源用端子（第１外部電極、第２外部電極）とコンデンサの上面のグランド用端子（第４外部電極）との距離が更に近くなり、コンデンサのインダクタンス（ＥＳＬ）を低減することができる。

本発明によれば、製造コストを増大させることなく、電源インピーダンスを低減しつつ放熱性を向上させることが可能となる。

第１実施形態に係る部品内蔵基板の構成を示す側断面図である。 図１に示すコンデンサの斜視図であり、（ａ）が上面側から見た斜視図であり、（ｂ）が下面側から見た斜視図である。 図２に示すコンデンサの側断面図であり、（ａ）が第１内部電極が配置される箇所の側断面図であり、（ｂ）が第２外部電極が配置される箇所の側断面図である。 図２に示すコンデンサの積層体の積層状態を示す分解斜視図である。 他の構造のコンデンサの斜視図であり、（ａ）が上面側から見た斜視図であり、（ｂ）が下面側から見た斜視図である。 図５に示すコンデンサの側断面図であり、（ａ）が第１内部電極が配置される箇所の側断面図であり、（ｂ）が第２外部電極が配置される箇所の側断面図である。 図５に示すコンデンサの積層体の積層状態を示す分解斜視図である。 第２実施形態に係る部品内蔵基板の構成を示す側断面図である。

以下、図面を参照して本発明の好適な実施形態について詳細に説明する。なお、図中、同一又は相当部分には同一符号を用いることとする。また、各図において、同一要素には同一符号を付して重複する説明を省略する。

図１を参照して、第１実施形態に係る部品内蔵基板１について説明する。図１は、第１実施形態に係る部品内蔵基板１の構成を示す側断面図である。

部品内蔵基板１は、例えば、マザー基板３に実装されている。マザー基板３の上面３ａには、例えば、銅箔等からなるプリント配線３ｂが形成され、このプリント配線３ｂに部品内蔵基板１が電気的に接続される。この部品内蔵基板１とマザー基板３とが接続される箇所は、例えば、アンダーフィル４により封止される。なお、図１で図示を省略しているが、例えば、マザー基板３には部品内蔵基板１以外にも電源回路等が実装されている。

部品内蔵基板１は、基板１０と、シールド部材２０と、シリコンダイ３０（特許請求の範囲に記載の半導体集積回路に相当）と、コンデンサ４０と、を備えている。部品内蔵基板１は、基板１０の上面（表面）１０ａがシールド部材２０で覆われており、基板１０にシリコンダイ３０及びコンデンサ４０が内蔵されている。部品内蔵基板１は、例えば、ＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）パッケージ化されている。

基板１０には、シリコンダイ３０及びコンデンサ４０が埋設されている。シリコンダイ３０の上面３０ａに、コンデンサ４０が配置されている。基板１０の上面１０ａには、シールド部材２０が設けられている。基板１０は、例えば、下面１０ｂに格子状に並べられた略半球形のはんだボール（バンプ）１０ｃが設けられている。基板１０のはんだボール１０ｃは、例えば、マザー基板３のプリント配線３ｂに電気的に接続される。このように、基板１０は、マザー基板３に実装されることで、マザー基板３に実装された電源回路から給電される。

基板１０は、例えば、多層配線基板であり、図１において上側から絶縁層１０ｄ、絶縁層１０ｅ、絶縁層１０ｆが順に積層されている。基板１０は、例えば、樹脂基板、セラミック基板である。

絶縁層１０ｄ，１０ｅ，１０ｆは、絶縁性材料で形成された矩形の薄板状であり、例えば、絶縁性の樹脂系材料、絶縁性のセラミック系材料で形成された矩形の薄板状である。例えば、基板１０が樹脂基板の場合、コア材からなる絶縁層とプリプレグ材からなる絶縁層で形成され、コア材は樹脂とガラスクロスから構成されている。

絶縁層１０ｄには、コンデンサ４０が埋設されている。絶縁層１０ｄには、コンデンサ４０を収容するためのキャビティが形成される。絶縁層１０ｅには、シリコンダイ３０が埋設されている。絶縁層１０ｅには、シリコンダイ３０を収容するためのキャビティが形成される。絶縁層１０ｆには、ビア１０ｇが形成されている。絶縁層１０ｆには、ビア１０ｇ用の貫通穴が形成される。なお、キャビティや貫通穴は、例えば、レーザを用いて熱を加えることによって形成される。

ビア１０ｇは、基板１０の厚み方向に絶縁層１０ｆを貫通するように形成されたビアである。ビア１０ｇは、例えば、貫通穴の壁面に銅などの導体でメッキが施されたスルーホールビアである。ビア１０ｇは、絶縁層１０ｅに埋設されたシリコンダイ３０と基板１０の下面１０ｂに銅箔等で形成されたプリント配線（図示省略）とを電気的に接続するビアである。

シールド部材２０は、基板１０の上面１０ａに設けられている。シールド部材２０は、金属材料（導電材料）で形成され、例えば、金属材料からなる板状の部材、基板１０の上面１０ａ全体に形成された銅箔等からなるグランドパターン（ベタグランド層）である。シールド部材２０は、グランドに電気的に接続されており、例えば、部品内蔵基板１を収容する筐体にガスケット等を介して接続されたり、マザー基板３のグランドに接続される。シールド部材２０の下面２０ａには、後述するコンデンサ４０の第４外部電極が電気的に接続される。

シリコンダイ３０は、半導体集積回路が形成されたチップである。シリコンダイ３０は、基板１０に埋設され、基板１０の内部で実装される。シリコンダイ３０の下面（底面）３０ｂには、銅箔等からなるプリント配線３０ｃが形成されている。このプリント配線３０ｃには、基板１０のビア１０ｇが電気的に接続される。シリコンダイ３０は、例えば、部品内蔵基板１がマザー基板３に実装されることでマザー基板３に電気的に接続され、マザー基板３に実装された電源回路から給電される。

シリコンダイ３０の上面（頂面）３０ａには、コンデンサ４０が実装される。コンデンサ４０を実装するために、シリコンダイ３０の上面３０ａには、実装されるコンデンサ４０毎に、２個の電源端子（電源パッド）３１，３２と１個のグランド端子（グランドパッド）３３が設けられている。電源端子３１，３２は、シリコンダイ３０内の電源ラインに接続されている。グランド端子３３は、シリコンダイ３０内のグランドラインに接続されている。なお、第１実施形態では、電源端子３１が特許請求の範囲に記載の半導体集積回路の第１電源端子に相当し、電源端子３２が特許請求の範囲に記載の半導体集積回路の第２電源端子に相当し、グランド端子３３が特許請求の範囲に記載の半導体集積回路の第１グランド端子に相当する。

電源端子３１，３２は、後述するコンデンサ４０の第１、第２外部電極と接合可能な大きさを有しており、例えば、矩形状である。電源端子３１，３２は、例えば、銅で形成される。電源端子３１と電源端子３２とは、コンデンサ４０の第１外部電極と第２外部電極との配置に対応して所定の間隔をあけて配置されている。電源端子３１には、コンデンサ４０の第１外部電極が電気的に接続される。電源端子３２には、コンデンサ４０の第２外部電極が電気的に接続される。

グランド端子３３は、後述するコンデンサ４０の第３外部電極と接合可能な大きさを有しており、例えば、矩形状である。グランド端子３３は、例えば、銅で形成される。グランド端子３３は、電源端子３１と電源端子３２との間に配置されている。グランド端子３３には、コンデンサ４０の第３外部電極が電気的に接続される。

コンデンサ４０は、シリコンダイ３０の電源−グランド間に設けられるバイパスコンデンサである。コンデンサ４０は、直流電源の電圧変動を抑制する機能やノイズ（例えば、電源−グランド間に入るノイズ、シリコンダイ３０の動作により発生するノイズ）を除去する機能等を有している。

コンデンサ４０は、基板１０の内部におけるシリコンダイ３０の上面３０ａに配置され、このシリコンダイ３０の上面３０ａとシールド部材２０の下面２０ａとの間に実装される。コンデンサ４０の上下面はシリコンダイ３０の上面３０ａを基準として、コンデンサ４０の上面（積層体４１の上面４１ａ）はシリコンダイ３０の上面３０ａから遠い側の面であり、コンデンサ４０の下面（積層体４１の下面４１ｂ）はシリコンダイ３０の上面３０ａから近い側の面である。コンデンサ４０は、チップ型の積層コンデンサであり、略直方体形である。また、コンデンサ４０は、３端子コンデンサである。なお、図１ではコンデンサ４０を２個示しているが、実際にはシリコンダイ３０のバイパスコンデンサとして必要な所定個のコンデンサが実装される。この所定個のバイパスコンデンサの一部は、基板１０におけるシリコンダイ３０の上面３０ａ以外の箇所に実装されてもよい。

このコンデンサ４０の構造を、図２〜図４を参照して説明する。図２は、コンデンサ４０の斜視図であり、（ａ）が上面側から見た斜視図であり、（ｂ）が下面側から見た斜視図である。図３は、コンデンサ４０の側断面図であり、（ａ）が第１内部電極が配置される箇所の側断面図であり、（ｂ）が第２外部電極が配置される箇所の側断面図である。図４は、コンデンサ４０の積層体の積層状態を示す分解斜視図である。

コンデンサ４０は、積層体４１と、第１外部電極４２と、第２外部電極４３と、第３外部電極４４と、第４外部電極４５と、を備えている。コンデンサ４０は、電源用端子となる第１外部電極４２及び第２外部電極４３と、グランド用端子となる第３外部電極４４及び第４外部電極４５とからなる３端子コンデンサである。第１〜第３外部電極４２，４３，４４は、積層体４１の下面（底面）４１ｂに設けられている。第４外部電極４５は、積層体４１の上面（頂面）４１ａに設けられている。コンデンサ４０が基板１０の内部におけるシリコンダイ３０の上面３０ａに配置された場合、第４外部電極４５は基板１０の上面１０ａに配置される。

積層体４１は、複数の誘電体層４６と複数の第１内部電極４７及び第２内部電極４８とを有している。積層体４１は、直方体形状である。積層体４１は、横方向（水平方向）に沿って誘電体層４６を挟んで第１内部電極４７と第２内部電極４８とが交互に積層されており、縦積層である。したがって、積層体４１の積層方向Ｄは、コンデンサ４０が実装されるシリコンダイ３０の上面３０ａに対して略平行となる。したがって、積層体４１で積層されている誘電体層４６、第１内部電極４７、第２内部電極４８は、シリコンダイ３０の上面３０ａに対して略垂直となる。

誘電体層４６は、長方形状の膜状に形成されている。誘電体層４６は、例えば、ＢａＴｉＯ_３、ＣａＴｉＯ_３、ＳｒＴｉＯ_３、ＣａＺｒＯ_３等を主成分とする誘電体セラミックからなる。なお、これらの主成分には、Ｍｎ化合物、Ｆｅ化合物、Ｃｒ化合物、Ｃｏ化合物、Ｎｉ化合物等の副成分が添加されていてもよい。

第１、第２内部電極４７，４８は、薄膜状に形成されている。第１、第２内部電極４７，４８は、例えば、Ｎｉ、Ｃｕ、Ａｇ、Ｐｄ、Ａｇ−Ｐｄ合金、Ａｕ等からなる。第１内部電極４７と第２内部電極４８とは、誘電体層４６を介して互いに対向するように、交互に積層されている。

第１内部電極４７は、図３（ａ）に示すように、本体部４７ａと、引き出し部４７ｂと、引き出し部４７ｃとからなる。本体部４７ａは、誘電体層４６の周縁部よりも内側に配置され、誘電体層４６よりも小さい長方形状である。引き出し部４７ｂは、本体部４７ａの下端部における一方側の端部に設けられ、誘電体層４６の下端部（積層体４１の下面４１ｂ）まで引き出されている。引き出し部４７ｃは、本体部４７ａの下端部における他方側の端部に設けられ、誘電体層４６の下端部まで引き出されている。

第２内部電極４８は、図３（ｂ）に示すように、本体部４８ａと、引き出し部４８ｂと、引き出し部４８ｃとからなる。本体部４８ａは、誘電体層４６を介して第１内部電極４７の本体部４７ａと対向し、本体部４７ａと同様の長方形状である。引き出し部４８ｂは、本体部４８ａの下端部における中間部（第１内部電極４７の引き出し部４７ｂと引き出し部４７ｃとの間に所定の間隔をあけて）設けられ、誘電体層４６の下端部（積層体４１の下面４１ｂ）まで引き出されている。引き出し部４８ｃは、本体部４８ａの上端部における中間部に設けられ、誘電体層４６の上端部（積層体４１の上面４１ａ）まで引き出されている。引き出し部４８ｂと引き出し部４８ｃとは、本体部４８ａを挟んで対向する。

第１〜第４外部電極４２〜４５は、例えば、Ｃｕ電極と、Ｃｕ電極を覆うように形成されたメッキ層（例えば、ニッケルメッキ層とこのニッケルメッキ層を覆うスズメッキ層）と、を有している。

第１外部電極４２は、積層体４１の下面４１ｂにおける長手方向の一方側に設けられている。第１外部電極４２は、複数の第１内部電極４７の引き出し部４７ｂに電気的に接続される。

第２外部電極４３は、積層体４１の下面４１ｂにおける長手方向の他方側に設けられている。第２外部電極４３は、複数の第１内部電極４７の引き出し部４７ｃに電気的に接続される。

第３外部電極４４は、積層体４１の下面４１ｂにおける長手方向の中間部に設けられている。第３外部電極４４は、第１外部電極４２と第２外部電極４３との間に所定の間隔をあけて配置される。第３外部電極４４は、複数の第２内部電極４８の引き出し部４８ｂに電気的に接続される。

第４外部電極４５は、積層体４１の上面４１ａにおける長手方向の中間部に設けられている。第４外部電極４５と第３外部電極４４とは、積層体４１を挟んで対向する。第４外部電極４５は、複数の第２内部電極４８の引き出し部４８ｃに電気的に接続される。

このコンデンサ４０は、第１外部電極４２がシリコンダイ３０の上面３０ａの電源端子３１に電気的に接続され、第２外部電極４３がシリコンダイ３０の上面３０ａの電源端子３２に電気的に接続され、第３外部電極４４がシリコンダイ３０の上面３０ａのグランド端子３３に電気的に接続され、第４外部電極４５がシールド部材２０の下面２０ａに電気的に接続されることで、シリコンダイ３０の上面３０ａとシールド部材２０の下面２０ａとの間に実装される。

シリコンダイ３０の上面３０ａとシールド部材２０の下面２０ａとの間に実装するコンデンサとしては、コンデンサ４０に代えて、例えば、他の構造のコンデンサ５０を適用してもよい。このコンデンサ５０について図５〜図７を参照して説明する。図５は、コンデンサ５０の斜視図であり、（ａ）が上面側から見た斜視図であり、（ｂ）が下面側から見た斜視図である。図６は、コンデンサ５０の側断面図であり、（ａ）が第１内部電極が配置される箇所の側断面図であり、（ｂ）が第２外部電極が配置される箇所の側断面図である。図７は、コンデンサ５０の積層体の積層状態を示す分解斜視図である。

コンデンサ５０は、積層体５１と、第１外部電極５２と、第２外部電極５３と、第３外部電極５４と、第４外部電極５５と、を備えている。コンデンサ５０は、電源用端子となる第１外部電極５２及び第２外部電極５３と、グランド用端子となる第３外部電極５４及び第４外部電極５５とからなる３端子コンデンサである。第１〜第３外部電極５２，５３，５４は、積層体５１の下面（底面）５１ｂに設けられている。特に、第１外部電極５２は、積層体５１の下面５１ｂだけでなく、積層体５１の側面５１ｃの一部まで設けられている。第２外部電極５３は、積層体５１の下面５１ｂだけでなく、積層体５１の側面５１ｃに対向する側面５１ｄの一部まで設けられている。第４外部電極５５は、積層体５１の上面（頂面）５１ａ全体に設けられている。特に、第４外部電極５５は、積層体５１の上面５１ａだけでなく、積層体５１の対向する側面５１ｃ，５１ｄの一部まで設けられている。

積層体５１は、上述したコンデンサ４０の積層体４１と同様に、複数の誘電体層５６と複数の第１内部電極５７及び第２内部電極５８とを有しており、誘電体層５６を挟んで第１内部電極５７と第２内部電極５８とが交互に積層されている。積層体５１は、積層体４１と比較すると、第１内部電極５７と第２内部電極５８の形状が異なる。

第１内部電極５７は、図６（ａ）に示すように、本体部５７ａと、引き出し部５７ｂと、引き出し部５７ｃとからなる。本体部５７ａは、上述したコンデンサ４０の第１内部電極４７の本体部４７ａと同様の形状である。引き出し部５７ｂは、本体部５７ａの下端部における一方側の端部に設けられ、誘電体層５６の下端部（積層体５１の下面５１ｂ）及びこの下端部に繋がる一方の側端部（積層体５１の側面５１ｃ）まで引き出されている。引き出し部５７ｃは、本体部５７ａの下端部における他方側の端部に設けられ、誘電体層５６の下端部及びこの下端部に繋がる他方の側端部（積層体５１の側面５１ｄ）まで引き出されている。

第２内部電極５８は、図６（ｂ）に示すように、本体部５８ａと、引き出し部５８ｂと、引き出し部５８ｃとからなる。本体部５８ａは、上述したコンデンサ４０の第２内部電極４８の本体部４８ａと同様の形状である。引き出し部５８ｂは、本体部５８ａの下端部における中間部（第１内部電極５７の引き出し部５７ｂと引き出し部５７ｃとの間に所定の間隔をあけて）設けられ、誘電体層５６の下端部（積層体５１の下面５１ｂ）まで引き出されている。引き出し部５８ｃは、本体部５８ａの上端部全体に設けられ、誘電体層５６の上端部（積層体５１の上面５１ａ）全体及びこの上端部に繋がる両側の側端部（積層体５１の側面５１ｃ，５１ｄ）まで引き出されている。引き出し部５８ｂと引き出し部５８ｃとは、本体部５８ａを挟んで対向する。

第１〜第４外部電極５２〜５５は、上述したコンデンサ４０の第１〜第４外部電極４２〜４５と比較すると、第１外部電極５２、第２外部電極５３及び第４外部電極５５の形状が異なる。

第１外部電極５２は、積層体５１の下面５１ｂにおける長手方向の一方側及びこの一方側の端部に繋がる積層体５１の一方の側面５１ｃの一部に設けられている。したがって、第１外部電極５２は、積層体５１の下面５１ｂの一端側から側面５１ｃの一部まで延在し、断面が略Ｌ字形状である。第１外部電極５２は、複数の第１内部電極５７の引き出し部５７ｂに電気的に接続される。

第２外部電極５３は、積層体５１の下面５１ｂにおける長手方向の他方側及びこの他方側の端部に繋がる積層体５１の他方の側面５１ｄの一部に設けられている。したがって、第２外部電極５３は、積層体５１の下面５１ｂの他端側から側面５１ｄの一部まで延在し、断面が略Ｌ字形状である。第２外部電極５３は、複数の第１内部電極５７の引き出し部５７ｃに電気的に接続される。

第４外部電極５５は、積層体５１の上面５１ａの全体及びこの上面５１ａの端部に繋がる積層体５１の両側の側面５１ｃ，５１ｄの一部に設けられている。したがって、第４外部電極５５は、積層体５１の上面５１ａ全体から両側の側面５１ｃ，５１ｄの一部まで延在し、断面が略コ字形状である。第４外部電極５５は、複数の第２内部電極５８の引き出し部５８ｃに電気的に接続される。なお、積層体５１の側面５１ｃには、所定の間隔をあけて第４外部電極５５と第１外部電極５２とが配置されている。また、積層体５１の側面５１ｄには、所定の間隔をあけて第４外部電極５５と第２外部電極５３とが配置されている。

このコンデンサ５０は、第１外部電極５２がシリコンダイ３０の上面３０ａの電源端子３１に電気的に接続され、第２外部電極５３がシリコンダイ３０の上面３０ａの電源端子３２に電気的に接続され、第３外部電極５４がシリコンダイ３０の上面３０ａのグランド端子３３に電気的に接続され、第４外部電極５５がシールド部材２０の下面２０ａに電気的に接続されることで、シリコンダイ３０の上面３０ａとシールド部材２０の下面２０ａとの間に実装される。

部品内蔵基板１の作用について説明する。部品内蔵基板１では、３端子のコンデンサ４０（バイパスコンデンサ）がシリコンダイ３０の上面３０ａとシールド部材２０の下面２０ａ間に実装され、このコンデンサ４０の第２内部電極４８に接続された第３、第４外部電極４４，４５が上面３０ａのグランド端子３３とシールド部材２０の下面２０ａに接続されている。このコンデンサ４０は、積層方向Ｄがシリコンダイ３０の上面３０ａと略平行であるので、上面３０ａと下面２０ａとの間に第２内部電極４８が上下方向に沿って配置されている。この上下方向に延在する第２内部電極４８と第２内部電極４８の上下に接続された第３、第４外部電極４４，４５により、上面３０ａと下面２０ａとの間にパスが形成される。

シリコンダイ３０で発熱すると、その熱が、上面３０ａのグランド端子３３からコンデンサ４０の第３外部電極４４、第２内部電極４８、第４外部電極４５のパスを通ってシールド部材２０に伝導され、シールド部材２０の外部に放出される。金属製の電極４４，４５，４８は、樹脂等に比べて熱伝導率が高いので、熱を効率良く伝導することができる。また、部品内蔵基板１では、シリコンダイ３０の上面３０ａにコンデンサ４０が直接配置されている。また、部品内蔵基板１では、コンデンサ４０の第２内部電極４８がシリコンダイ３０の上面３０ａに対して略垂直に配置されているので、シリコンダイ３０とシールド部材２０との間に形成されるコンデンサ４０を利用した熱のパスの長さが短い。したがって、部品内蔵基板１では、シリコンダイ３０で発生した熱をコンデンサ４０を介して効率良く放熱することができる。なお、シリコンダイ３０で発生した熱は、ビア１０ｇを介して基板１０の下方側にも放熱される。

また、部品内蔵基板１では、コンデンサ４０のグランドへの接続箇所としてシリコンダイ３０のグランド端子３３とグランドに接続されるシールド部材２０があるので、コンデンサ４０（バイパスコンデンサ）の電源―グランド間のパスが増え、部品内蔵基板１のインダクタンスを低減することができる。また、部品内蔵基板１では、コンデンサ４０が３端子コンデンサとして構成されているので、コンデンサ４０のインダクタンスを低減することができる。また、部品内蔵基板１では、コンデンサ４０がシリコンダイ３０に直接配置されているので、コンデンサ４０とシリコンダイ３０との間の配線のインダクタンスを低減することができる。

第１実施形態に係る部品内蔵基板１によれば、上述したようにコンデンサ４０がシリコンダイ３０の上面３０ａとシールド部材２０の下面２０ａとの間に実装されているので、この上面３０ａと下面２０ａとの間にコンデンサ４０を利用した熱のパスができ、基板１０に内蔵されるシリコンダイ３０で発生する熱に対する放熱性を向上させることができる。また、第１実施形態に係る部品内蔵基板１によれば、上述したようにインダクタンスが低減するので、シリコンダイ３０の容量とコンデンサ４０のインダクタンスとの間の反共振をコンデンサ４０によって抑制することができ、電源インピーダンスを低減することができる。

第１実施形態に係る部品内蔵基板１によれば、樹脂基板、セラミック基板等の一般的な基板に適用できるので、キャビティや穴等の加工をレーザ等を用いた一般的な加工方法によって実施することできる。したがって、この部品内蔵基板１を製造する場合、製造コストが増大しない。なお、部品内蔵部品１はコア材がＣｕ等の金属からなる基板ではないので、金属用のドリル等を用いた特別の加工工程を設ける必要がない。

コンデンサ４０の構造の場合、コンデンサ５０の構造と比べて、外部電極（第４外部電極４４など）を塗工し易いので、製造し易く、生産性を向上させることができる。また、コンデンサ５０の構造の場合、第４外部電極５５が積層体５１の上面５１ａから側面５１ｃ，５１ｄの一部まで設けられ、第１、第２外部電極５２，５３が積層体５１の下面５１ｂから側面５１ｃ，５１ｄの一部まで設けられているので、グランド用端子となる第４外部電極５５と電源用端子となる第１、第２外部電極５２，５３との物理的距離が近くなるので、インダクタンス（ＥＳＬ）を更に低減することができる。また、第４外部電極５５の面積を大きくすることで、シールド部材２０への接地面積が大きくなるので、放熱性を更に向上させることができる。

次に、図８を参照して、第２実施形態に係る部品内蔵基２について説明する。図８は、第２実施形態に係る部品内蔵基板２の構成を示す側断面図である。

部品内蔵基板２は、第１実施形態に係る部品内蔵基板１と比較すると、基板の内部においてシリコンダイの下方の１層にシリコンダイが更に実装され、シリコンダイ間にコンデンサが更に実装される点が異なる。部品内蔵基板２は、第１実施形態に係る部品内蔵基板１と同様に、例えば、マザー基板３に実装され、マザー基板３との接続箇所がアンダーフィル４により封止されている。

部品内蔵基板２は、基板６０と、シールド部材７０と、シリコンダイ８０（特許請求の範囲に記載の半導体集積回路及び上層側の半導体集積回路に相当）と、シリコンダイ９０（特許請求の範囲に記載の下層側の半導体集積回路に相当）と、コンデンサ１００（特許請求の範囲に記載のコンデンサに相当）と、コンデンサ１１０（特許請求の範囲に記載の第２のコンデンサに相当）と、コンデンサ１２０（特許請求の範囲に記載の第３のコンデンサに相当）と、を備えている。部品内蔵基板２は、基板６０の上面６０ａがシールド部材７０で覆われており、基板６０にシリコンダイ８０，９０及びコンデンサ１００，１１０，１２０が内蔵されている。

基板６０には、シリコンダイ８０，９０及びコンデンサ１００，１１０，１２０が埋設されている。シリコンダイ８０の上面８０ａにコンデンサ１００が配置されると共に、シリコンダイ９０の上面９０ａとシリコンダイ８０の下面８０ｂとの間にコンデンサ１１０，１２０が配置されている。基板６０の上面６０ａには、シールド部材７０が設けられている。基板６０は、第１実施形態に係る基板１０と同様に、例えば、下面６０ｂにはんだボール６０ｃが設けられ、はんだボール６０ｃがマザー基板３のプリント配線３ｂに電気的に接続される。

基板６０は、例えば、多層配線基板であり、図８において上側から絶縁層６０ｄ、絶縁層６０ｅ、絶縁層６０ｆ、絶縁層６０ｇ、絶縁層６０ｈが順に積層されている。絶縁層６０ｅ〜６０ｈは、第１実施形態に係る絶縁層１０ｄ〜１０ｆと同様に、絶縁性材料で形成された矩形の薄板状である。また、基板６０は、例えば、樹脂基板、セラミック基板である。

絶縁層６０ｄには、コンデンサ１００が埋設されている。絶縁層６０ｄには、コンデンサ１００を収容するためのキャビティが形成される。絶縁層６０ｅには、シリコンダイ８０が埋設されている。絶縁層６０ｅには、シリコンダイ８０を収容するためのキャビティが形成される。絶縁層６０ｆには、コンデンサ１１０及びコンデンサ１２０が埋設されている。絶縁層６０ｆには、コンデンサ１１０，１２０を収容するための各キャビティが形成される。絶縁層６０ｇには、シリコンダイ９０が埋設されている。絶縁層６０ｇには、シリコンダイ９０を収容するためのキャビティが形成される。絶縁層６０ｈには、ビア６０ｉが形成されている。絶縁層６０ｈには、ビア６０ｉ用の貫通穴が形成される。

ビア６０ｉは、基板６０の厚み方向に絶縁層６０ｈを貫通するように形成されたビアであり、例えば、スルーホールビアである。ビア６０ｉは、絶縁層６０ｇに埋設されたシリコンダイ９０と基板６０の下面６０ｂに銅箔等で形成されたプリント配線（図示省略）とを電気的に接続するビアである。

シールド部材７０は、第１実施形態に係るシールド部材２０と同様のものである。シールド部材７０の下面７０ａには、後述するコンデンサ１００の第４外部電極が電気的に接続される。

シリコンダイ８０は、半導体集積回路が形成されたチップである。シリコンダイ８０は、基板６０に埋設され、基板６０の内部で実装される。特に、シリコンダイ８０は、シリコンダイ９０の上方に配置される。シリコンダイ８０は、シリコンダイ９０よりも発熱量が少ない（熱的に余裕のある）シリコンダイであると好ましい。

シリコンダイ８０の上面８０ａには、コンデンサ１００（シリコンダイ８０のバイパスコンデンサ）が実装される。コンデンサ１００を実装するために、シリコンダイ８０の上面８０ａには、実装されるコンデンサ１００毎に、２個の電源端子８１，８２と１個のグランド端子８３が設けられている。この２個の電源端子８１，８２と１個のグランド端子８３は、第１実施形態に係るシリコンダイ３０の２個の電源端子３１，３２と１個のグランド端子３３と同様のものである。なお、第２実施形態では、電源端子８１が特許請求の範囲に記載の半導体集積回路の第１電源端子に相当し、電源端子８２が特許請求の範囲に記載の半導体集積回路の第２電源端子に相当し、グランド端子８３が特許請求の範囲に記載の半導体集積回路の第１グランド端子に相当する。

シリコンダイ８０の下面８０ｂには、コンデンサ１１０（シリコンダイ９０のバイパスコンデンサ）が実装される。コンデンサ１１０を実装するために、シリコンダイ８０の下面８０ｂには、実装されるコンデンサ１１０毎に、１個のグランド端子８４が設けられている。グランド端子８４は、シリコンダイ８０内のグランドラインに接続されている。なお、第２実施形態では、グランド端子８４が特許請求の範囲に記載の上層側の半導体集積回路の第２グランド端子に相当する。

グランド端子８４は、後述するコンデンサ１１０の第４外部電極と接合可能な大きさを有しており、例えば、矩形状である。グランド端子８４は、例えば、銅で形成される。グランド端子８４には、コンデンサ１１０の第４外部電極が電気的に接続される。

また、シリコンダイ８０の下面８０ｂには、コンデンサ１２０（シリコンダイ８０のバイパスコンデンサ）が実装される。コンデンサ１２０を実装するために、シリコンダイ８０の下面８０ｂには、実装されるコンデンサ１１０毎に、２個の電源端子８５，８６と１個のグランド端子８７が設けられている。この２個の電源端子８５，８６と１個のグランド端子８７は、第１実施形態に係るシリコンダイ３０の２個の電源端子３１，３２と１個のグランド端子３３と同様のものである。なお、第２実施形態では、電源端子８５が特許請求の範囲に記載の上層側の半導体集積回路の第１電源端子に相当し、電源端子８６が特許請求の範囲に記載の上層側の半導体集積回路の第２電源端子に相当し、グランド端子８７が特許請求の範囲に記載の上層側の半導体集積回路の第１グランド端子に相当する。

シリコンダイ９０は、半導体集積回路が形成されたチップである。シリコンダイ９０は、基板６０に埋設され、基板６０の内部で実装される。特に、シリコンダイ９０は、シリコンダイ８０の下方に配置される（特に、真下に配置されると好ましい）。シリコンダイ９０の下面（底面）９０ｂには、銅箔等からなるプリント配線９０ｃが形成されている。このプリント配線９０ｃには、基板６０のビア６０ｉが電気的に接続される。シリコンダイ９０やシリコンダイ８０は、例えば、部品内蔵基板２がマザー基板３に実装されることでマザー基板３に電気的に接続され、マザー基板３に実装された電源回路から給電される。

シリコンダイ９０の上面９０ａには、コンデンサ１１０（シリコンダイ９０のバイパスコンデンサ）が実装される。コンデンサ１１０を実装するために、シリコンダイ９０の上面９０ａには、実装されるコンデンサ１１０毎に、２個の電源端子９１，９２と１個のグランド端子９３が設けられている。この２個の電源端子９１，９２と１個のグランド端子９３は、第１実施形態に係るシリコンダイ３０の２個の電源端子３１，３２と１個のグランド端子３３と同様のものである。グランド端子９３はシリコンダイ８０の下面８０ｂのグランド端子８４に対向する位置に配置され、電源端子９１，９２はこのグランド端子９３を挟む各位置に配置される。なお、第２実施形態では、電源端子９１が特許請求の範囲に記載の下層側の半導体集積回路の第１電源端子に相当し、電源端子９２が特許請求の範囲に記載の下層側の半導体集積回路の第２電源端子に相当し、グランド端子９３が特許請求の範囲に記載の下層側の半導体集積回路の第１グランド端子に相当する。

また、シリコンダイ９０の上面９０ａには、コンデンサ１２０（シリコンダイ８０のバイパスコンデンサ）が実装される。コンデンサ１２０を実装するために、シリコンダイ９０の上面９０ａには、実装されるコンデンサ１２０毎に、１個のグランド端子９４が設けられている。このグランド端子９４は、シリコンダイ８０のグランド端子８４と同様のものである。グランド端子９４は、シリコンダイ８０の下面８０ｂのグランド端子８７に対向する位置に配置される。なお、第２実施形態では、グランド端子９４が特許請求の範囲に記載の下層側の半導体集積回路の第２グランド端子に相当する。

コンデンサ１００は、シリコンダイ８０の電源−グランド間に設けられるバイパスコンデンサである。コンデンサ１００は、第１実施形態に係るコンデンサ４０と同様に、シリコンダイ８０の上面８０ａとシールド部材７０の下面７０ａとの間に実装されるコンデンサである。コンデンサ１００の上下面はシリコンダイ８０の上面８０ａを基準として、コンデンサ１００の上面（積層体の上面）はシリコンダイ８０の上面８０ａから遠い側の面であり、コンデンサ１００の下面（積層体の下面）はシリコンダイ８０の上面８０ａから近い側の面である。なお、図８ではコンデンサ１００を４個示しているが、実際にはシリコンダイ８０のバイパスコンデンサとして必要な所定個のコンデンサが実装される。この所定個のバイパスコンデンサの一部（例えば、コンデンサ１２０）は、基板６０におけるシリコンダイ８０の上面８０ａ以外の箇所（例えば、シリコンダイ８０の下面８０ｂ）に実装される。

コンデンサ１００としては、例えば、第１実施形態で説明したコンデンサ４０，５０と同様の構造のものが適用される。例えば、コンデンサ１００がコンデンサ４０の構造の場合、第１外部電極４２がシリコンダイ８０の上面８０ａの電源端子８１に電気的に接続され、第２外部電極４３がシリコンダイ８０の上面８０ａの電源端子８２に電気的に接続され、第３外部電極４４がシリコンダイ８０の上面８０ａのグランド端子８３に電気的に接続され、第４外部電極４５がシールド部材７０の下面７０ａに電気的に接続されることで、コンデンサ１００がシリコンダイ８０の上面８０ａとシールド部材７０の下面７０ａとの間に実装される。

コンデンサ１１０は、シリコンダイ９０の電源−グランド間に設けられるバイパスコンデンサである。コンデンサ１１０は、基板６０の内部におけるシリコンダイ９０の上面９０ａに配置され、このシリコンダイ９０の上面９０ａとシリコンダイ８０の下面８０ｂとの間に実装される。コンデンサ１１０の上下面はシリコンダイ９０の上面９０ａを基準として、コンデンサ１１０の上面（積層体の上面）はシリコンダイ９０の上面９０ａから遠い側の面であり、コンデンサ１１０の下面（積層体の下面）はシリコンダイ９０の上面９０ａから近い側の面である。コンデンサ１１０は、シリコンダイ８０とシールド部材７０との間に実装されるコンデンサ１００の真下に配置されると好ましい。コンデンサ１１０は、第１実施形態に係るコンデンサ４０と同様に、チップ型の積層コンデンサであり、３端子コンデンサである。なお、図８ではコンデンサ１１０を２個示しているが、実際にはシリコンダイ９０のバイパスコンデンサとして必要な所定個のコンデンサが実装される。この所定個のバイパスコンデンサの一部は、基板６０におけるシリコンダイ９０の上面９０ａ以外の箇所に実装されてもよい。

コンデンサ１１０としては、例えば、第１実施形態で説明したコンデンサ４０，５０と同様の構造のものが適用される。例えば、コンデンサ１１０がコンデンサ４０の構造の場合、第１外部電極４２がシリコンダイ９０の上面９０ａの電源端子９１に電気的に接続され、第２外部電極４３がシリコンダイ９０の上面９０ａの電源端子９２に電気的に接続され、第３外部電極４４がシリコンダイ９０の上面９０ａのグランド端子９３に電気的に接続され、第４外部電極４５がシリコンダイ８０の下面８０ｂのグランド端子８４に電気的に接続されることで、コンデンサ１１０がシリコンダイ９０の上面９０ａとシリコンダイ８０の下面８０ｂとの間に実装される。

コンデンサ１２０は、シリコンダイ８０の電源−グランド間に設けられるバイパスコンデンサである。コンデンサ１２０は、基板６０の内部におけるシリコンダイ８０の下面８０ｂに配置され、このシリコンダイ８０の下面８０ｂとシリコンダイ９０の上面９０ａとの間に実装される。コンデンサ１２０の上下面はシリコンダイ８０の下面８０ｂを基準として、コンデンサ１２０の上面（積層体の上面）はシリコンダイ８０の下面８０ｂから遠い側の面であり、コンデンサ１２０の下面（積層体の下面）はシリコンダイ８０の下面８０ｂから近い側の面である。コンデンサ１２０は、シリコンダイ８０とシールド部材７０との間に実装されるコンデンサ１００の真下に配置されると好ましい。コンデンサ１２０は、第１実施形態に係るコンデンサ４０と同様に、チップ型の積層コンデンサであり、３端子コンデンサである。

コンデンサ１２０としては、例えば、第１実施形態で説明したコンデンサ４０，５０と同様の構造のものが適用される。但し、コンデンサ１２０は、１８０度回転した状態（上下逆にした状態）で実装される。例えば、コンデンサ１２０がコンデンサ４０の構造の場合、第１外部電極４２がシリコンダイ８０の下面８０ｂの電源端子８５に電気的に接続され、第２外部電極４３がシリコンダイ８０の下面８０ｂの電源端子８６に電気的に接続され、第３外部電極４４がシリコンダイ８０の下面８０ｂのグランド端子８７に電気的に接続され、第４外部電極４５がシリコンダイ９０の上面９０ａのグランド端子９４に電気的に接続されることで、コンデンサ１２０がシリコンダイ８０の下面８０ｂとシリコンダイ９０の上面９０ａとの間に実装される。

部品内蔵基板２の作用について説明する。以下の説明では、コンデンサ１００，１１０，１２０としてコンデンサ４０の構造のものが用いられている場合で説明する。

第１実施形態に係る部品内蔵基板１と同様に、部品内蔵基板２では、３端子のコンデンサ１００（シリコンダイ８０のバイパスコンデンサ）がシリコンダイ８０の上面８０ａとシールド部材７０の下面７０ａ間に実装され、このコンデンサ１００の上下方向に延在する第２内部電極４８と第２内部電極４８の上下に接続された第３、第４外部電極４４，４５により上面８０ａと下面７０ａとの間にパスが形成される。これにより、部品内蔵基板２では、シリコンダイ８０で発生した熱をコンデンサ１００を介して効率良く放熱することができる。

特に、部品内蔵基板２では、３端子のコンデンサ１１０（シリコンダイ９０のバイパスコンデンサ）が下層側のシリコンダイ９０の上面９０ａと上層側のシリコンダイ８０の下面８０ｂとの間に実装され、このコンデンサ１１０の第２内部電極４８に接続された第３、第４外部電極４４，４５が上面９０ａのグランド端子９３と下面８０ｂのグランド端子８４に接続されている。このコンデンサ１１０は、上面９０ａと下面８０ｂとの間に第２内部電極４８が上下方向に沿って配置されている。この上下方向に延在する第２内部電極４８と第２内部電極４８の上下に接続された第３、第４外部電極４４，４５により、上面９０ａと下面８０ｂとの間にパスが形成される。

また、部品内蔵基板２では、３端子のコンデンサ１２０（シリコンダイ８０のバイパスコンデンサ）が上層側のシリコンダイ８０の下面８０ｂと下層側のシリコンダイ９０の上面９０ａ間に実装され、このコンデンサ１２０の第２内部電極４８に接続された第３、第４外部電極４４，４５が下面８０ｂのグランド端子８７と上面９０ａのグランド端子９４に接続されている。このコンデンサ１２０も下面８０ｂと上面９０ａとの間に第２内部電極４８が上下方向に沿って配置されているので、この上下方向に延在する第２内部電極４８と第３、第４外部電極４４，４５により下面８０ｂと上面９０ａとの間にパスが形成される。

下層側のシリコンダイ９０で発熱すると、その熱が、上面９０ａのグランド端子９３からコンデンサ１１０の第３外部電極４４、第２内部電極４８、第４外部電極４５のパスを通ってシリコンダイ８０に伝導されると共に、上面９０ａのグランド端子９４からコンデンサ１２０の第４外部電極４５、第２内部電極４８、第３外部電極４４のパスを通って上層側のシリコンダイ８０に伝導される。この熱が伝導されるシリコンダイ８０は、シリコンダイ９０よりも発熱量が少ないので、シリコンダイ９０よりも熱的に余裕がある。シリコンダイ８０に伝導された熱は、シリコンダイ８０の上面８０ａのグランド端子８３からコンデンサ１００の第３外部電極４４、第２内部電極４８、第４外部電極４５のパスを通ってシールド部材７０に伝導され、シールド部材７０の外部に放出される。

金属製の電極４４，４５，４８は、上述したように、熱を効率良く伝導することができる。また、部品内蔵基板２では、シリコンダイ８０の上面８０ａにコンデンサ１００が直接配置されると共に、シリコンダイ９０の上面９０ａ及びシリコンダイ８０の下面８０ｂにコンデンサ１１０，１２０が直接配置されている。また、部品内蔵基板２では、コンデンサ１００の第２内部電極４８がシリコンダイ８０の上面８０ａに対して略垂直に配置されているので、シリコンダイ８０とシールド部材７０との間に形成されるコンデンサ１００を利用した熱のパスの長さが短くなる。また、部品内蔵基板２では、コンデンサ１１０，１２０の各第２内部電極４８がシリコンダイ８０の下面８０ｂ及びシリコンダイ９０の上面９０ａに対して略垂直に配置されているので、シリコンダイ９０とシリコンダイ８０との間に形成されるコンデンサ１１０，１２０を利用した熱の各パスの長さも短くなる。また、部品内蔵基板２では、シリコンダイ８０とシリコンダイ９０間の各コンデンサ１１０，１２０の真上にシリコンダイ８０とシールド部材７０間の各コンデンサ１００がそれぞれ配置されている。したがって、部品内蔵基板２では、下層側のシリコンダイ９０で発生した熱をコンデンサ１１０，１２０を介してシリコンダイ８０に効率良く伝導でき、更に、その伝導された熱をコンデンサ１００を介してシールド部材７０に効率良く伝導して放熱することができる。なお、シリコンダイ９０で発生した熱は、ビア６０ｉを介して基板６０の下方側にも放熱される。

また、部品内蔵基板２では、第１実施形態と同様に、各コンデンサ１００，１１０，１２０のグランドへの接続箇所がそれぞれ２箇所あるので、コンデンサ１００，１１０，１２０（バイパスコンデンサ）の電源―グランド間のパスが増え、部品内蔵基板２のインダクタンスを低減することができる。また、部品内蔵基板２では、コンデンサ１００，１１０，１２０が３端子コンデンサとして構成されているので、コンデンサ１００，１１０，１２０のインダクタンスを低減することができる。また、部品内蔵基板２では、コンデンサ１００，１２０がシリコンダイ８０に直接配置されているので、コンデンサ１００，１２０とシリコンダイ８０との間の配線のインダクタンスを低減することができる。また、部品内蔵基板２では、コンデンサ１１０がシリコンダイ９０に直接配置されているので、コンデンサ１１０とシリコンダイ９０との間の配線のインダクタンスを低減することができる。

特に、部品内蔵基板２では、上層側のシリコンダイ８０と下層側のシリコンダイ９０との間にコンデンサ１１０，１２０が実装されている。この上下に配置されたシリコンダイ８０，９０には金属の配線が設けられているので、このシリコンダイ８０，９０が金属の塊状の部材として機能することで、コンデンサ１１０，１２０で発生する磁束を遮断することができる。

第２実施形態に係る部品内蔵基板２は、第１実施形態に係る部品内蔵基板１と同様の効果を有する。特に、第２実施形態に係る部品内蔵基板２によれば、コンデンサ１１０，１２０がシリコンダイ８０の下面８０ｂとシリコンダイ９０の上面９０ａとの間に実装されているので、この下面８０ｂと上面９０ａとの間にもコンデンサ１１０，１２０を利用した熱のパスもでき、下層側のシリコンダイ９０で発生する熱に対する放熱性も向上させることができる。また、第２実施形態に係る部品内蔵基板２によれば、シリコンダイ８０，９０間にコンデンサ１１０，１２０が実装されているので、ＥＭＩ対策効果が得られる。

以上、本発明の実施の形態について説明したが、本発明は、上記実施形態に限定されるものではなく種々の変形が可能である。例えば、上記実施形態では部品内蔵基板１，２がマザー基板３に実装される状態で説明したが、マザー基板３等に実装されていない状態でも適用できる。

上記実施形態では基板１０の上面１０ａを覆うシールド部材２０としたが、上面１０ａ以外の基板１０の側面等も覆うシールド部材としてもよい。

上記実施形態ではシリコンダイ３０の上面３０ａと略平行となる積層方向で積層されることで、第１内部電極４７及び第２内部電極４８がシリコンダイ３０の上面３０ａに対して略垂直に配置されるコンデンサ４０等を例示したが、シリコンダイの上面と略垂直となる積層方向で積層されることで、第１内部電極及び第２内部電極がシリコンダイの上面に対して略垂直に配置されるコンデンサを作製することも可能である。

上記第２実施形態では基板６０の内部においてシリコンダイ８０の下方の１層にシリコンダイ９０が埋設され、上層側のシリコンダイ８０と下層側のシリコンダイ９０との間にコンデンサ１１０，１２０が実装される構成としたが、シリコンダイ８０の下方の２層以上にシリコンダイがそれぞれ埋設され、上層側のシリコンダイと下層側のシリコンダイとの間毎にコンデンサがそれぞれ実装される構成としてもよい。また、上層側のシリコンダイ８０と下層側のシリコンダイ９０との間に下層側のシリコンダイ９０のバイパスコンデンサ１１０及び上層側のシリコンダイ８０のバイパスコンデンサ１２０が実装される構成としたが、下層側のシリコンダイ９０のバイパスコンデンサ１１０のみ実装される構成あるいは上層側のシリコンダイ８０のバイパスコンデンサ１２０のみが実装される構成としてもよい。

１，２ 部品内蔵基板
１０，６０ 基板
２０，７０ シールド部材
３０，８０，９０ シリコンダイ
３１，３２，８１，８２，８５，８６，９１，９２ 電源端子
３３，８３，８４，８７，９３，９４ グランド端子
４０，５０，１００，１１０，１２０ コンデンサ
４１，５１ 積層体
４２，５２ 第１外部電極
４３，５３ 第２外部電極
４４，５４ 第３外部電極
４５，５５ 第４外部電極
４６，５６ 誘電体層
４７，５７ 第１内部電極
４８，５８ 第２内部電極

Claims (10)

1. 基板と、
   少なくとも前記基板の上面を覆うシールド部材と、
   前記基板の内部に埋設される半導体集積回路と、
   前記半導体集積回路の電源−グランド間に電気的に接続されるコンデンサと、
   を備え、
   前記半導体集積回路の上面には、第１電源端子、第２電源端子及び第１グランド端子が設けられ、
   前記コンデンサは、誘電体層を挟んで第１内部電極と第２内部電極とが積層された積層体と、前記積層体の下面に設けられ、前記第１内部電極に接続された第１外部電極と、前記積層体の下面に設けられ、前記第１内部電極に接続された第２外部電極と、前記積層体の下面に設けられ、前記第２内部電極に接続された第３外部電極と、前記積層体の上面に設けられ、前記第２内部電極に接続された第４外部電極と、を有し、前記第１外部電極が前記半導体集積回路の上面の前記第１電源端子に電気的に接続され、前記第２外部電極が前記半導体集積回路の上面の前記第２電源端子に電気的に接続され、前記第３外部電極が前記半導体集積回路の上面の前記第１グランド端子に電気的に接続され、前記第４外部電極が前記シールド部材に電気的に接続されることで、前記半導体集積回路と前記シールド部材との間に実装されることを特徴とする部品内蔵基板。
2. 前記コンデンサの前記第１内部電極及び前記第２内部電極は、前記半導体集積回路の上面に対して略垂直に配置されることを特徴とする請求項１に記載の部品内蔵基板。
   ことを特徴とする。
3. 前記基板の内部において前記半導体集積回路の下方の少なくとも１層に半導体集積回路が埋設され、前記基板の内部において上層側の半導体集積回路と下層側の半導体集積回路との間に下層側の半導体集積回路の電源−グランド間に電気的に接続される第２のコンデンサが埋設され、
   前記下層側の半導体集積回路の上面には、第１電源端子、第２電源端子及び第１グランド端子が設けられ、
   前記上層側の半導体集積回路の下面には、第２グランド端子が設けられ、
   前記第２のコンデンサは、誘電体層を挟んで第１内部電極と第２内部電極とが積層された積層体と、前記積層体の下面に設けられ、前記第１内部電極に接続された第１外部電極と、前記積層体の下面に設けられ、前記第１内部電極に接続された第２外部電極と、前記積層体の下面に設けられ、前記第２内部電極に接続された第３外部電極と、前記積層体の上面に設けられ、前記第２内部電極に接続された第４外部電極と、を有し、前記第１外部電極が前記下層側の半導体集積回路の上面の前記第１電源端子に電気的に接続され、前記第２外部電極が前記下層側の半導体集積回路の上面の前記第２電源端子に電気的に接続され、前記第３外部電極が前記下層側の半導体集積回路の上面の前記第１グランド端子に電気的に接続され、前記第４外部電極が前記上層側の半導体集積回路の下面の前記第２グランド端子に電気的に接続されることで、前記下層側の半導体集積回路と前記上層側の半導体集積回路との間に実装されることを特徴とする請求項１又は請求項２に記載の部品内蔵基板。
4. 前記第２のコンデンサの前記第１内部電極及び前記第２内部電極は、前記上層側の半導体集積回路の下面及び前記下層側の半導体集積回路の上面に対して略垂直に配置されることを特徴とする請求項３に記載の部品内蔵基板。
5. 前記基板の内部において前記上層側の半導体集積回路と前記下層側の半導体集積回路との間に前記上層側の半導体集積回路の電源−グランド間に電気的に接続される第３のコンデンサが埋設され、
   前記上層側の半導体集積回路の下面には、第１電源端子、第２電源端子及び第１グランド端子が設けられ、
   前記下層側の半導体集積回路の上面には、第２グランド端子が設けられ、
   前記第３のコンデンサは、誘電体層を挟んで第１内部電極と第２内部電極とが積層された積層体と、前記積層体の下面に設けられ、前記第１内部電極に接続された第１外部電極と、前記積層体の下面に設けられ、前記第１内部電極に接続された第２外部電極と、前記積層体の下面に設けられ、前記第２内部電極に接続された第３外部電極と、前記積層体の上面に設けられ、前記第２内部電極に接続された第４外部電極と、を有し、前記第１外部電極が前記上層側の半導体集積回路の下面の前記第１電源端子に電気的に接続され、前記第２外部電極が前記上層側の半導体集積回路の下面の前記第２電源端子に電気的に接続され、前記第３外部電極が前記上層側の半導体集積回路の下面の前記第１グランド端子に電気的に接続され、前記第４外部電極が前記下層側の半導体集積回路の上面の前記第２グランド端子に電気的に接続されることで、前記上層側の半導体集積回路と前記下層側の半導体集積回路との間に実装されることを特徴とする請求項３又は請求項４に記載の部品内蔵基板。
6. 前記第３のコンデンサの前記第１内部電極及び前記第２内部電極は、前記上層側の半導体集積回路の下面及び前記下層側の半導体集積回路の上面に対して略垂直に配置されることを特徴とする請求項５に記載の部品内蔵基板。
7. 前記第１グランド端子は、前記第１電源端子と前記第２電源端子との間に配置され、
   前記第１外部電極は、前記積層体の下面の一端側に配置され、
   前記第２外部電極は、前記積層体の下面の他端側に配置され、
   前記第３外部電極は、前記積層体の下面の前記第１外部電極と前記第２外部電極との間に配置されることを特徴とする請求項１〜請求項６の何れか一項に記載の部品内蔵基板。
8. 前記第１外部電極は、前記積層体の下面の一端側から前記積層体の一側面の一部に設けられ、
   前記第２外部電極は、前記積層体の下面の他端側から前記積層体の前記一側面に対向する他側面の一部に設けられることを特徴とする請求項７に記載の部品内蔵基板。
9. 前記第４外部電極は、前記積層体の上面全体に設けられることを特徴とする請求項１〜請求項８の何れか一項に記載の部品内蔵基板。
10. 前記第４外部電極は、前記積層体の上面から前記積層体の一側面の一部及び当該一側面に対向する他側面の一部に設けられることを特徴とする請求項９に記載の部品内蔵基板。

Images