JP4591797B2 - 伝送線路型キャパシタ - Google Patents

Description

本発明は、伝送線路型キャパシタに関し、特に、伝送線路型デカップリングキャパシタに関する。

最近の半導体デバイスの高速化に伴い、より高い周波数帯に対応するデカップリングキャパシタが求められている。

従来、比較的高い周波数帯のデカップリングキャパシタとしては、セラミック積層チップ型キャパシタが多く用いられている。

また、比較的広い周波数帯に対応できるデカップリングキャパシタとして、伝送線路構造を採用したものもある。

他方、高周波数帯（ＧＨｚ帯）で使用可能なデバイスとして、伝送線路構造を採用したインダクタやトランスが既に提案されている（例えば、特許文献１または２参照）。

特開平１１−８７６２０号公報 特開２００３−２５７７３９号公報

セラミック積層チップ型キャパシタは、数百ＭＨｚ以上の高周波特性が悪く、１ＧＨｚまでキャパシティブ成分が残っているものは知られていない。これは、セラミック積層チップ型キャパシタが共振点を有しており、それ以上の周波数帯ではインダクタ成分が支配的となるからである。このため、セラミック積層チップ型キャパシタは、ＧＨｚ帯域のデバイス用電源のデカップリングキャパシタとしては不適である。

また、伝送線路構造を採用したものは、導電性ポリマー電解コンデンサを応用したもので、ＧＨｚ帯までの対応を謳っている。しかしながら、このデバイスでも、１ＧＨｚを超えるとインダクタ成分が支配的となり、ＧＨｚでの動作を補償する電源に使用しても効果は得られない。

さらに、引用文献１や２に記載されたデバイスは、インダクタ成分を利用するものであって、ＧＨｚ帯で使用できるキャパシタについて何ら開示するものでも示唆するものでもない。

本発明は、上記のような事情を考慮してなされたものであり、その目的は、１０ＧＨｚ帯域までキャパシタ成分が支配する伝送線路型キャパシタを提供することにある。

上記課題を解決するため、本発明に係る伝送線路型キャパシタは、絶縁シートと、該絶縁シート上に形成された第一の導電層と、該第一の導電層上に形成された第一の絶縁層と、該第一の絶縁層上に形成された帯状の第二導電層と、該第二の導電層をその一端部を除いて覆う第二の絶縁層と、該第二の絶縁層上に形成された金属または半導体からなる金属／半導体薄膜層とを有し、前記第一の導電層に第一導電層用接続端子を接続するとともに、前記第二の導電層の一端部に第二導電層用接続端子を接続し、当該第二の導電層の他端を開放端としたことを特徴とする。

前記金属／半導体薄膜層としては、１Ω／□以上のシート抵抗を有する均質膜あるいはクラスタ状のグレインが重なった膜を用いることができる。また、その膜厚は、２０〜１００００ｎｍとすることができる。

前記第一の絶縁膜及び前記第二の絶縁膜の各々は、その膜厚を２０〜１００００ｎｍとすることができる。

また、前記金属／半導体薄膜層は、Ｆｅ、Ａｌ、Ｎｉ、Ａｇ、Ｍｇ、Ｃｕ、Ｓｉ、及びＣからなる群から選ばれた一つの物質、または前記群から選ばれた少なくとも２つの物質からなる合金もしくは共析物を含んでよい。

前記第一導電層用接続端子は、前記第二の導電層の前記一端部側延長線上で、前記第一の導電層に接続されかつ前記第一の絶縁層を貫通して当該第一の絶縁層の上面に露出するよう形成された引き出し電極に接続されてよい。

あるいは、前記第一の導電層の平面形状が長方形であり、前記第一の導電層用接続端子が前記第一の導電層の一対の短辺のうち前記第二の導電層の一端部に近い方の短辺に接続されるよう前記絶縁シート上に形成され、かつ前記第一の絶縁層に形成された窓部から露出するようにしてもよい。この場合、前記第二の導電層として複数の帯状導電層を有し、これら複数の帯状電極層の一端部に前記第二導電層用接続端子が共通に接続される用構成することができる。また、その場合には、前記第一導電層用接続端子及び前記第二導電層用接続端子の各々幅が前記第１の導電層及び前記第二の導電層からそれぞれ遠ざかるに従い漸減し、その絞込み角度が３０度以下となるように構成することが好ましい。

前記第二の導電層または前記帯状導電層の膜厚ｔと幅ｗとの比ｔ／ｗは０．５以下であることが好ましい。

本発明によれば、１０ＧＨｚ帯域までキャパシタ成分が支配する伝送線路型キャパシタを提供することができる。

また、本発明によれば、単位長さあたりの容量が大きい伝送線路型キャパシタを提供することができる。

以下、図面を参照して本発明の実施の形態について説明する。

図１（Ａ）は本発明の第１の実施形態に係る伝送線路型デカップリングキャパシタ（以下、単にキャパシタという）の一方の端部の斜視図であり、図１（Ｂ）はその平面図である。キャパシタの他方の端部側は、どこまでも延長したり、折り返したりすること（展開）ができる。その様子を、図１（Ａ）及び（Ｂ）では、一点鎖線で示している。

図１（Ａ）及び（Ｂ）に示すキャパシタは、長方形の基材絶縁シート１−１とその上に被着した金属層（第一導電層）１−２とを有する積層シート１を有している。また、積層シート１の上面をコートする第一絶縁薄膜層３−１が形成され、その上に帯状の第二導電層（線路）２が積層シート１の長手方向に延在するように形成されている。また、その一端部を除き第二導電層２をコンフォーマルにコートする第二絶縁薄膜層３−２が、第二導電層２と第一絶縁薄膜層３−１の露出面上に形成されている。さらに、第二絶縁薄膜層３−２の上には、コンフォーマルに金属または半導体からなる金属／半導体薄膜層３−３が形成されている。第二絶縁薄膜層３−２及び金属／半導体薄膜層３−３を合わせて上部コンフォーマル層３と呼ぶ。

第一絶縁薄膜層３−１には、第二導電層２の一端部側への延長線上の位置で、貫通穴が形成されている。この貫通穴には第一導電層１−２に接続される引き出し電極が設けられている。また、引き出し電極の上面には、第一接続端子４−１が形成されている。なお、引き出し電極は、第二導電層２の形成と同時に同一材料で形成することができる。

また、第二導電層２の一端部の上面には第二接続端子４−２が形成されている。

以上のように、本実施の形態に係るキャパシタは、一対の線路（第一導電層１−２及び第二導電層２）を有するマイクロストリップ構造（伝送線路構造）を持つ。そして、このような構成において、金属／半導体薄膜層３−３の存在により（ドルーデ（Drude）の式に従い）、１０ＧＨｚ帯域までキャパシタ成分が支配する伝送線路型キャパシタを実現することができる。

次に、図１のキャパシタの製造方法について説明する。

まず、基材絶縁シート１−１を用意する。基材絶縁シート１−１の形状は長方形とすることができる。基材絶縁シート１−１としては、例えばガラス繊維強化エポキシ、エポキシ、ポリエステル、ＰＥＴ（ポリエチレンテレフタレート）、ＰＰＣ（ポリエステルポリカーボネート）、ビニリデン、ポリイミド、ポリスチレンなどの有機絶縁物が使用できる。シート厚みは基材としての役目が果たせる厚みが望ましい。その厚みが数ミクロンであれば、ほう珪酸ガラス、ソーダライムガラスなどの無機シートも使用可能である。無機シートを用いると、薄膜形成に物理的被着法のプロセスを採用しやすい。

次に、基材絶縁シート１−１上に第一導電層１−２を形成する。第一導電層１−２の形成には、金属箔の貼り付け、スパッタ、蒸着、めっき、イオンプレーティング、ＣＶＤ、溶射などの手法を用いることができる。

次に、第一導電層１−２上に、第一絶縁薄膜層３−１を被着する。第一絶縁薄膜層３−１の被着には、塗布、スピンコート、スパッタ、蒸着、ＣＶＤなどの手法を用いることができる。第一絶縁薄膜層３−１は、マイクロストリップ線路の電磁界バランスを崩壊させるように薄い層であることが望ましく、その膜厚範囲は２０〜１００００ｎｍである。

続いて、第一絶縁薄膜層３−１に引き出し電極用の貫通穴を形成し、第一絶縁薄膜層３−１上に第二導電層２となる金属膜を形成する。この金属膜の形成には、第一導電層１−２の形成と同様に、金属箔の貼り付け、スパッタ、蒸着、めっき、イオンプレーティング、ＣＶＤ、溶射などの手法を用いることができる。形成された金属膜をフォトリソグラフ等の技術を用いて帯状の線路に加工するとともに引き出し電極を形成する。線路長を長くする場合には、図１（Ｂ）に示すように、第二導電層２を折り返す形状とする。第二導電層２の幅ｗは１０μｍ〜１ｍｍが好ましく、その厚みｔは電流容量に応じて決定される。例えば、一本の第二導電層２で３００ｍＡに対応させる場合、ｗ＝１００μｍであればｔ＝２０μｍが適当である。

次に、第一絶縁薄膜層３−１と第二導電層２の上面全面に第二絶縁薄膜層３−２を形成する。第二絶縁薄膜層３−２の形成には、塗布、スピンコート、スパッタ、蒸着、ＣＶＤ、溶射などの手法を用いることができる。なお、第二絶縁薄膜層３−２が、第二導電層２の側面にも形成されるように、コンフォーマル被着プロセスで行うことが望ましい。第二絶縁薄膜層３−２はピンホール（欠陥、ボイド）があってもよく、クラスタが電気的に独立した島状であってもよい。第二絶縁薄膜層３−２の膜厚は、たとえば２０〜１０００ｎｍである。

次に、第二絶縁薄膜層３−２を完全に覆うように金属／半導体薄膜層３−３を被着させる。金属／半導体薄膜層３−３はコンフォーマルに被着させることができる手法、たとえばＣＶＤ、蒸着、スパッタ、溶射などを用いて形成することが望ましい。金属／半導体薄膜層３−３は、この薄膜中に表面プラズモン効果を生むため、例えば、１Ω／□以上のシート抵抗を有する均質膜を有する多結晶またはアモルファス薄膜、あるいはクラスタ状のグレインが重なった構成で設けられた金属または半導体である。例えば、Ｆｅ、Ａｌ、Ｎｉ、Ａｇ，Ｍｇ、Ｃｕ、Ｓｉ、Ｃからなる群から選ばれた少なくとも一つの物質、または前記群から選ばれた少なくとも二つからなる合金または共析物を含む。金属／半導体薄膜層３−３の膜厚は、例えば２０〜１００００ｎｍである。

次に、積層シート１の一方の端部１ａにおいて、金属／半導体薄膜層３−３及び第二絶縁薄膜層３−２を除去し、第二導電層２の一端部及び引き出し電極を露出させる。そして、引き出し電極及び第二導電層２の一端部の上面に接続端子４−１及び４−２をそれぞれ形成する。接続端子４−１及び４−２は、平面的なレイアウトにおいて、互いにできるだけ近く（略同じ位置）に配置する。

以上のようにし、第１図（Ａ）及び（Ｂ）に示すキャパシタが製造される。このキャパシタは、プリント配線板などにエンベッドすることが可能である。

図１（Ａ）及び（Ｂ）では、第二導電層２として、単一の帯状線路を形成したが、図２に示すように複数（図２では６本）の帯状導電層を形成するようにしてもよい。

図２に示す第２の実施の形態に係るキャパシタでは、第一導電層１−２が長方形に形成され、その一対の短辺のうちの一方に第一接続端子４−１’が形成されている。即ち、第一接続端子４−１’は、基材絶縁シート１−１上に形成される。第一接続端子４−１’を外部露出させるため、第一絶縁薄膜層３−１には、第二接続電極取り出し窓５が形成されている。

また、第二導電層２である複数の帯状電極層には、第二接続端子４−２’が共通に接続されている。

第一接続端子４−１’及び第二接続端子４−２’は、第一導電層１−２及び第二導電層２から遠ざかる（図の右方に進む）に従い、その幅が狭くなっている。各接続端子４−１’、４−２’の両側辺のなす角度（絞り込み角度）θ１、θ２は、それぞれ３０°以下とすることが好ましい。

図２のキャパシタにおいて、各帯状導電層のサイズが図１の第二導電層２と同じであるとすると、その電流能力は、図１のものに比べて帯状導電層の数に比例したものとなる。換言すると、同一の電流能力であれば、第二導電層２である帯状導電層の数を増やすことにより、各帯状導電層の長さを短くすることができる。なお、第二導電層２である帯状導電層の数は任意に設定可能である。

図３は、図２のキャパシタにおける積層シート１の端部１ａ以外の部分の短辺方向（幅方向）断面である。この図では、４本の第二導電層２が示されている。

図３に示すように、第一導電層１−２と第二導電層２とは第一絶縁薄膜層３−１によって電気的に絶縁分離されている。また、第二導電層２と金属／半導体薄膜層３−３とは第二絶縁薄膜層３−２によって電気的に絶縁分離されている。これにより、接続端子４−１，４−２（４−１’，４−２’）に電圧を印加することにより、第一導電層１−２と第二導電層２との間にそれに応じた電圧が印加される。この構成において、金属／半導体薄膜層３−３が導電性を有するか絶縁性を有するかは問題とならない。したがって、後述するように、金属／半導体薄膜層３−３にボイドが連続的にあってもよい。

第一絶縁薄膜層３−１と第二絶縁薄膜層３−２は、接続端子４−１，４−２を通して第一導電層１−２と第二導電層２との間に印加される電圧に耐えられるよう設計される。例えば、印加電圧を０．１Ｖから１０Ｖまで自由に変化させられるように設計される。ここで容量Ｃ［Ｆ］、電圧Ｖ［Ｖ］とすると、蓄えることのできる電力Ｐ［Ｗ］は、Ｐ＝（１／２）ＣＶ^２であるため、電圧の高い電源に対応できる方が有利である。

第二導電層２の幅をｗとするとき、伝送線路対を形成する第一導電層１−２の厚みｔ_０と幅ｗとの関係は、ｗ/ｔ_０≧１．５であることが望ましい。また、第二導電層２の厚みｔと幅ｗとの関係は、ｗ/ｔ≧２であることが望ましい。

図４は金属／半導体薄膜層３−３の部分的表面状態を示した図である。図４（Ａ）に示すように、金属／半導体薄膜層３−３は、均質なナノサイズの多結晶またはアモルファスであってもよいし、図４（Ｂ）に示すように１００ｎｍ以上のサイズのクラスタであってもよい。図４（Ａ）及び（Ｂ）のいずれも、金属または半導体６と薄膜の欠陥である空隙(ボイド)７とが混合されているが、ボイド７は存在しなくてもよい。金属または半導体（粉体）６がクラスタ状である場合、クラスタ間の隙間が多く導通状態とならないで、絶縁性を有する構成も可能である。

上記した構造を有するキャパシタにおいて、接続端子４−１，４−２（４−１’、４−２’）間に所定の電位差を与えると、第一導電層１−２と第二導電層２との間に広がった電磁界すなわちフォトンを、金属／半導体薄膜層３−３がフォトン−表面プラズモンのエネルギ交換を行う。これにより、第一導電層１−２と第二導電層２の対線路（以降はこの表現を用いる）内に流れる電磁エネルギ速度が遅くなり、電気長が長くなるのと等価の働き、すなわち線路内の容量が大きくなり、キャパシタとして機能する。別な言い方をすると、キャパシタに電荷が蓄積される。接続端子４−１，４−２の電位差すなわち蓄電池の動作電圧の上限値は、図３から分かる通り、第一絶縁薄膜層３−１および第二絶縁薄膜層３−２の絶縁耐圧で定まる。

対線路を長くしたい場合、前述のように折り返し形状としたり、多数列配列とすることができる。これにより、所定長さのプリント配線版等にもエンベッドすることが可能になる。

また、多層配線板にエンベッドする場合、複数の対線路が上下に配置されることになるが、第二導電層２の幅ｗに等しい距離だけ離れていれば、フォトン−表面プラズモンのエネルギ交換にほとんど影響はないことが確かめられている。

キャパシタの構成としては、直線状の対線路を一つ持つことがその特性上理想的である。キャパシタのサイズを小さくしたい場合には、第二導電層２を折り返し形状とすることが望ましい。図２に示すように、多数の対線路を並列配置した場合は、接続端子（電極）による影響により、キャパシタが周波数特性を持つようになる。これを抑制するため、接続端子の絞込み角度（両側部が形成する角度）は３０°以下とすることが望ましい。

次に、第一導電層１−２と第二導電層２の対線路の容量が大きい理由を説明する。

後述するように対線路の特性インピーダンスＺ_０は小さい為、端部１ａから入力されて長辺方向を伝送する電圧Ｖ_０は、下記（１）式で示される。

Ｖ＝Ｖ_０×Ｚ_０／Ｚ…（１）

ただし、Ｚ：電力入力装置の内部インピーダンス、Ｖ_０：入力電圧、Ｚ_０：対線路の特性インピーダンス。

接続端子４−１，４−２に入力された電力は対線路の中を進行し、対線路の他方の端部（開放状態にある）で全反射して戻ってくる。戻ってきた電力は、入力端である端部１ａでインピーダンス不整合反射（反射率：（Ｚ−Ｚ_０）／（Ｚ＋Ｚ_０））を起こし、継続して入力された電源電圧と合成される。この合成及び反射を繰り返すことにより、長辺方向を伝送する電圧Ｖは、一定時間後に入力電圧Ｖ_０に到達する。

そして、入力され対線路内で飽和状態となった電荷量Ｑは入力された電力量Ｕがそのまま蓄電される。電力量Ｕは下記（２）式で求められる。

Ｑ＝ｔｐｄ×Ｖ_０／Ｚ_０…（２）

ただしｔｐｄ：対線路と金属／半導体薄膜層３−３間のフォトン−表面プラズモン交換により決まる電磁波エネルギが長さｌを通過するのに必要な時間、ｌ：接続端子４−１，４−２から対線路の他方の端部までの長さ。

このため、対線路に蓄積される電荷量Ｑを求める為には、対線路の特性インピーダンスＺ_０と通過時間ｔｐｄを求める必要がある。

対線路の特性インピーダンスＺ_０は、下記（３）式で近似することができる。

Ｚ０＝［１／１３．９√ε_ω＋１］｛ｌｎ［（１＋（４ｔ_０／ｗ）（１４＋８／ε_ω）（４ｔ_０／ｗ）＋√（（１４＋８／ε_ω）／１１）^２（４ｔ_０／ｗ）^２＋（９．８６＋９．８６／ε_ω）／２］×√［（μ_０μ_ω）／（ε_０ε_ω）］｝…（３）

ただし、ｔ_０＝対線路(対グランド)の厚み、ｗ＝対線路の一本の幅、μ_０：真空中の透磁率、μ_ω：周波数ωにおける第一絶縁薄膜層３−１と第二絶縁薄膜層３−２の比透磁率、ε_０：真空中の誘電率、ε_ω：周波数ωにおける第一絶縁薄膜層３−１と第二絶縁薄膜層３−２の誘電率。

このため、対線路の特性インピーダンスＺ_０を求めるためには、μ_ω及びε_ωを求める必要がある。

ドルーデ（Droude）の誘電関数式及び磁率関数式によれば、ε_ω及びμ_ωは以下の（４）式〜（７）式で表される。

ε_ω＝１−（ω_ｅｐ ^２／ω^２）…（４）
ω_ｅｐ ^２≡（ｎ_ｅｅ^２）／（ε_０ｍ）…（５）
μ_ω＝１−（ω_ｍｐ ^２／ω^２）…（６）
ω_ｍｐ ^２≡（ｎ_ｐχ^２）／（μ_０ｍ）…（７）

ただし、ｎ_ｅ：第一絶縁薄膜層３−１と第二絶縁薄膜層３−２の自由電子の密度、ｎ_ｐ：積層シート（蓄電シート）１の不対電子の密度、ｅ：電子の電荷、ｍ：電子の質量、χ：不対電子のスピン磁率。

ここで、図４（Ｂ）に示すように、金属／半導体薄膜層３−３のモルフォロジーが半径１０００ｎｍのＦｅのクラスタ粒子からなる導電粒子が１個／１８μｍ^３の数密度で概略つながっている場合を考える。

Ｆｅが１原子あたり一つの自由電子を保有している場合、鉄の自由電子の密度は８．４×１０^２２個／ｃｍ^３となる。そして鉄の表面における自由電子密度はその２／３乗、すなわち１．９×１０^１５個／ｃｍ^２となる。ただし、表面吸着原子に自由電子がトラップされるため、表面の自由電子密度はこの値より低くなる。このトラップによる自由電子の減少率が１０^−３であると仮定した場合、鉄の表面における自由電子の密度は１．９×１０^１２個／ｃｍ^２になる。

導電粒子の半径は１μｍ＝１×１０^−５ｃｍであるが、その表面積は４π（１×１０^−５）^２＝１２．６×１０^−１０ｃｍ^２となるため、１粒子あたりの自由電子量は２．３９×１０^３個となる。導電粒子の密度は１個／１８μｍ^３であるため、第一絶縁薄膜層３−１と第二絶縁薄膜層３−２中の自由電子の密度ｎ_ｅ＝１．３２×１０^２０個／ｍ^３になる。

電子の質量ｍ＝９．１１×１０^−３１ｋｇ、電子の電荷量ｅ＝１．６×１０^−１９Ｃ、真空中の誘電率ε_０＝８．８５×１０^−１２Ｆ／ｍである。これらの値と、ｎ_ｅ＝１．３２×１０^２０個／ｍ^３を式（５）に代入すると、ω_ｅｐ ^２＝１．３２×１０^２０×（１．６×１０^−１９）^２／（８．８５×１０^−１２×９．１×１０^−３１）＝０．４２×１０^２８、ω_ｅｐ＝０．６５×１０^１４／ｓとなる。このように、ω_ｅｐは遠紫外光の周波数となる。

ここで、ωを１ＧＨｚとすると式（４）により、ε_ω＝１−（６．５×１０^１３）^２／（２π×１×１０^９）^２＝１−１．０７×１０^８＝−１．０７×１０^８となり、ε_ｒ＜−１０^８レベルのマイナスで大きな値である。理論的に大きな値が実現できるが、ここで工業化することを考え、さらに４桁ほどの劣化を考え、ε_ω＝−１０^４とする。

一方、μ_ωを−１０と仮定する。この値は、以下の理由により妥当である。鉄の表面における自由電子密度は、上記したように１．３２×１０^２０個／ｃｍ^２である。これらのうち、不対電子の発生確率を１０^−６とすると、鉄の表面における不対電子の密度ｎ_ｐは１．３２×１０^１４個／ｃｍ^２になる。そして、磁束量子χ＝２．０７×１０^−１０［Ｗｂ］、真空中の透磁率μ_０＝１．２５×１０^−６［Ｎ／Ａ^−２]のため、式（７）により、ω_ｍｐ ^２＝１．３２×１０^１４×（２．０７×１０^−１５）^２／（１．２５×１０^−６×９．１×１０^−３１）＝４．９７×１０^２０／ｓ^２、ω_ｅｐ＝２．２３×１０^１０／ｓという高周波数となる。

ここで、同様に、ω＝１ＧＨｚとすると、μ_ω＝１−（２．２３×１０^１０）^２／（２π×１×１０^９）^２＝１−０．１２５×１０^２＝−１１が得られる。このことから、μ_ω＝−１０としても、この値が十分可能な値であることが分かる。

そしてｔ_０＝０．００１ｍ、ｗ＝０．００５ｍとして、これらの値、μ_ω＝−１０、及びε_ω＝−１０^４を式（３）に代入することにより、Ｚ_０＝３７７×１．３２／１３９０＝０．３５Ωが得られる。今、ｌ＝０．１ｍとすると、ｔｐｄは（８）式で求められるため、
ｔｐｄ＝ｃ_０／√μω×εω・・・（８）
伝送時間はｔｐｄ＝０．１／（８×１０^８／√１０×１０^４）＝４０×１０−９［ｓ］になり、電源電圧１Ｖとすると、式（２）より、Ｑ＝４０×１０^−９×１／０．３５＝１１４ｎＣが得られる。電圧１Ｖのため、Ｃ＝１１４ｎＦの容量となる。ｔ_０とｗの比が一定であればＺ_０は同じであり、ｔ_０＝１０μｍ、ｗ＝５０μｍであれば、２００８年における最先端の多層配線基板寸法であり、この対線路寸法で折り返しにより１００ｍｍの長さｌを用意すれば、０．１μＦの周波数特性のほとんどないでカップリングキャパシタをエンベッドできる。ｔ_０を半分にすれば長さｌは約半分になり、多層配線板内に多数エンベッドできる大きさとなる。上記理論計算でε_ωを４桁落とした内容を改善できるならばさらに効果的にエンベッドできる。

この計算は自由電子や磁子(不対電子)に対する共振周波数は全ての自由電子と磁子が有効に働いたと仮定している。したがって、上記計算がそのまま適用できるとは考えられない。有効自由電子や磁子の数は実用的に測定する必要があり、以下試験的モデルの有効性と測定したデータを記述する。一対の伝送線路の電磁界広がりは図５に示されたとおりである。電気力線、磁力線ができるだけ遠い距離を走る線が、相互カップリングが弱く他のエネルギに交換しやすい。すなわち第一導電体の幅が第二導電体の幅より広いことが大切である。電磁波の量子化した単位であるフォトンが他のエネルギ例えば表面プラズモンや表面マグノンに効率よく変換できることになる。断面が円形の対線路はその意味では有効な構造であり、これも本発明の範囲内である。

遠く迂回する電気力線、磁力線を覆い隠すように第二導電層２の周りをできるだけ覆うようにコンフォーマルに金属／半導体薄膜層３−３が被着されることが好ましい。金属／半導体薄膜層３−３の金属表面または半導体表面にこれらの電界磁界が触れると自由電子が表面プラズモン共振をし、常磁性を帯びた磁子が表面マグノン共振をしてフォトンエネルギを吸収する。プラズモン、マグノンは電子の振動のため、その伝播速度は格子振動と同じオーダーの速度、すなわちその媒体の音速に近い速度（光速に比べ５桁遅い速度）で伝播することから、光速に比べ、エネルギ密度が５桁高くなる。金属または半導体に対する誘電的性質は薄膜であることからシート抵抗が高く、グレイン間でプラスマイナスがチェーン状に配列し比誘電率を高くする。同様に磁束的性質はＳＮのチェーンができこれは磁束カップリングが強くなり、比透磁率を低める。このため、比較的大きなクラスタでＳＮチェーンをできるだけ少なくする粒子形状にすることは効果的であり、この両者を満足する図４（Ｂ）の状態が望ましい。磁性を帯びない金属や半導体であっても表面のダングリングボンドが活性で電子を損失したサイトが現われ、粉末表面積を大きくすると磁性を帯びることで、比誘電率と比透磁率が共にマイナスのメタマテリアルすなわちダブルネガティブ材料が得られ、この現象を効率的に利用したのが本発明のキャパシタ（蓄電池構造）である。

実験例として図６のような構造のキャパシタを用意し、その特性を測定した。

図６の構造のキャパシタとして、ポリイミド配線基板（第一絶縁薄膜層３−１に相当）の上下両面に厚み３２μｍの銅箔（第一導電層１−２及び第二導電層２）を貼り付け、上部銅箔をパターニングしマイクロストリップ線路を形成し、ニッケルめっきとはんだめっきを付け（合計８μｍ）表面を仕上げたものを用意した。また、ＦＲ−４プリント配線板の上下両面に厚み１８μｍの銅箔を貼り付けニッケル／金めっき（厚み２μｍ）を施したもの、また、同基板に厚み２８μｍの銅箔を貼り付けニッケル／金めっき（厚み２μｍ）を施したものものを用意した。そして、上部コンフォーマル層３と設けたものと設けていないものとの容量値を測定した。ここで、上部コンフォーマル層３は、接着剤を含む絶縁シート（第二絶縁薄膜層３−２に相当）（厚み１２８μｍ及び１７μｍ）を介して厚み５０ｎｍのアルミ蒸着膜（金属／半導体薄膜層３−３に相当）をテンティング状態に接合したものである。なお、５０ｎｍのアルミニウム蒸着膜は絶縁シート（例えば、ポリエステル有機シート）のナノオーダーの表面凹凸により導電性を有しない。

また、第二導電層２の幅ｗは、全試料共通で、ｗ＝１ｍｍとした。第二導電層２の厚みｔはポリイミド配線基板３−１’を用いたものでは、ｔ＝４０μｍとし、ＦＲ−４プリント配線板を用いたものでは、２０μｍ及び３０μｍとした。また、ポリイミド配線基板３−１’の厚みは、ｔ_０＝０．３７８ｍｍ、ＦＲ−４プリント配線板の厚みは、０．５９０ｍｍ及び０．７６７ｍｍとした。さらに、線路長さはｌ＝２００ｍｍ（全試料共通）、テンティング長さ＝１８０ｍｍ（全試料共通）とした。

以上のような複数のキャパシタにおける第一導電層１−２と第二導体層２との間の容量値の測定結果を図７に示す。

図７から明らかなように、いずれの場合においても上部コンフォーマル層３を設けることにより、容量が大幅に増加している。なお、フォトン−表面プラズモンのエネルギ交換の効率は、第二絶縁薄膜層３−２の厚みに応じて大きく変化すること、また第一絶縁薄膜層３−１の厚みによっても多少変化するため、第二絶縁薄膜層３−２の厚みを１μｍ程度、第一絶縁薄膜層３−１の厚みを１０μｍ程度にすることにより大きな改善が見込まれる。

以上本発明について好ましい実施の形態に即して説明したが、本発明は上述した実施の形態に限定されるものではなく、本発明の主旨を逸脱しない範囲内で種々変更して実施することが可能である。

（Ａ）は本発明の第１の実施の形態に係る伝送線路型キャパシタの斜視図、（Ｂ）はその平面図である。 本発明の第２の実施の形態に係る伝送線路型キャパシタの平面図である。 図２の伝送線路型キャパシタの主要部分の短辺方向の断面図である。 図１または図２の伝送線路型キャパシタに用いられる金属／半導体薄膜層の表面の一例を示す模式図である。 マイクロストリップ線路の電磁界の広がりを示す模式図である。 実験に供した試料の断面図である。 図６の断面構成を持つ各種試料の容量測定の結果を示す図である。

符号の説明

１ 積層シート
１ａ 端部
１−１ 基材絶縁シート
１−２ 第一導電層
２ 第二導電層
３ 上部コンフォーマル層
３−１ 第一絶縁薄膜層
３−２ 第二絶縁薄膜層
３−３ 金属／半導体薄膜層
４−１ 第一接続端子
４−２ 第二接続端子
５ 第二接続電極取り出し窓
６ 金属または半導体
７ 空隙(ボイド)

Claims (9)

1. 絶縁シートと、該絶縁シート上に形成された第一の導電層と、該第一の導電層上に形成された第一の絶縁層と、該第一の絶縁層上に形成された帯状の第二導電層と、該第二の導電層をその一端部を除いて覆う第二の絶縁層と、該第二の絶縁層上に形成された金属または半導体からなる金属／半導体薄膜層とを有し、前記第一の導電層に第一導電層用接続端子を接続するとともに、前記第二の導電層の一端部に第二導電層用接続端子を接続し、当該第二の導電層の他端を開放端としたことを特徴とする伝送線路型キャパシタ。
2. 前記金属／半導体薄膜層は、１Ω／□以上のシート抵抗を有する均質膜あるいはクラスタ状のグレインが重なった膜であることを特徴とする請求項１に記載の伝送線路型キャパシタ。
3. 前記金属／半導体薄膜層の膜厚が２０〜１００００ｎｍであることを特徴とする請求項２に記載の伝送線路型キャパシタ。
4. 前記第一の絶縁膜及び前記第二の絶縁膜の各々の膜厚が２０〜１００００ｎｍであることを特徴とする請求項２又は３に記載の伝送線路型キャパシタ。
5. 前記金属／半導体薄膜層が、Ｆｅ、Ａｌ、Ｎｉ、Ａｇ、Ｍｇ、Ｃｕ、Ｓｉ、及びＣからなる群から選ばれた一つの物質、または前記群から選ばれた少なくとも２つの物質からなる合金もしくは共析物を含むことを特徴とする請求項４に記載の伝送線路型キャパシタ。
6. 前記第一導電層用接続端子が、前記第二の導電層の前記一端部側延長線上で、前記第一の導電層に接続されかつ前記第一の絶縁層を貫通して当該第一の絶縁層の上面に露出するよう形成された引き出し電極に接続されていることを特徴とする請求項１〜５のいずれか一項に記載の伝送線路型キャパシタ。
7. 前記第一の導電層の平面形状が長方形であり、前記第一の導電層用接続端子が前記第一の導電層の一対の短辺のうち前記第二の導電層の一端部に近い方の短辺に接続されるよう前記絶縁シート上に形成され、かつ前記第一の絶縁層に形成された窓部から露出していることを特徴とする請求項１〜５のいずれか一項に記載の伝送線路型キャパシタ。
8. 前記第二の導電層として複数の帯状導電層を有し、これら複数の帯状電極層の一端部に前記第二導電層用接続端子が共通に接続されており、
   前記第一導電層用接続端子及び前記第二導電層用接続端子の各々の幅が前記第１の導電層及び前記第二の導電層からそれぞれ遠ざかるに従い漸減し、その絞込み角度が３０度以下であることを特徴とする請求項７に記載の伝送線路型キャパシタ。
9. 前記第二の導電層または前記帯状導電層の膜厚ｔと幅ｗとの比ｔ／ｗは０．５以下であることを特徴とする請求項１〜８のいずれか一項に記載の伝送線路型キャパシタ。

Images