JPH1187620A - 分布定数素子 - Google Patents
分布定数素子Info
- Publication number
- JPH1187620A JPH1187620A JP9277724A JP27772497A JPH1187620A JP H1187620 A JPH1187620 A JP H1187620A JP 9277724 A JP9277724 A JP 9277724A JP 27772497 A JP27772497 A JP 27772497A JP H1187620 A JPH1187620 A JP H1187620A
- Authority
- JP
- Japan
- Prior art keywords
- distributed constant
- layer
- magnetic metal
- soft magnetic
- line type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P1/00—Auxiliary devices
- H01P1/20—Frequency-selective devices, e.g. filters
- H01P1/215—Frequency-selective devices, e.g. filters using ferromagnetic material
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R33/00—Arrangements or instruments for measuring magnetic variables
- G01R33/02—Measuring direction or magnitude of magnetic fields or magnetic flux
- G01R33/028—Electrodynamic magnetometers
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Integrated Circuits (AREA)
- Coils Or Transformers For Communication (AREA)
Abstract
(57)【要約】
【課題】本発明は、スイッチング電源用インダクタ、ノ
イズフィルタ、準マイクロ波帯の受動回路、あるいは、
磁界センサとして利用される、数ＭＨｚから数ＧＨｚを
動作帯域とする磁性薄膜デバイスにおいて、素子特性の
飛躍的な向上とともに、さらなる小型化によって製造コ
ストを低減できるようにすることを最も主要な特徴とす
る。 【解決手段】たとえば、一軸性の磁気異方性が誘導され
てなる磁性層１２の上下を、誘電体層１３によってサン
ドイッチするように積み重ねて電磁波の伝搬路１１を構
成する。また、伝搬路１１の上面にはマイクロストリッ
プライン１４を設けるとともに、伝搬路１１の下面には
下部接地導体１５を介して、絶縁性下地基板１６を取り
付ける。こうして、伝搬路１１の波長の短縮化を可能と
することで、素子サイズの小型化を図る構成となってい
る。
イズフィルタ、準マイクロ波帯の受動回路、あるいは、
磁界センサとして利用される、数ＭＨｚから数ＧＨｚを
動作帯域とする磁性薄膜デバイスにおいて、素子特性の
飛躍的な向上とともに、さらなる小型化によって製造コ
ストを低減できるようにすることを最も主要な特徴とす
る。 【解決手段】たとえば、一軸性の磁気異方性が誘導され
てなる磁性層１２の上下を、誘電体層１３によってサン
ドイッチするように積み重ねて電磁波の伝搬路１１を構
成する。また、伝搬路１１の上面にはマイクロストリッ
プライン１４を設けるとともに、伝搬路１１の下面には
下部接地導体１５を介して、絶縁性下地基板１６を取り
付ける。こうして、伝搬路１１の波長の短縮化を可能と
することで、素子サイズの小型化を図る構成となってい
る。
Description
【０００１】
【発明の属する技術分野】この発明は、分布定数素子に
関するもので、特に、スイッチング電源用インダクタ、
ノイズフィルタ、携帯電話やＰＨＳ（Personal Handy-p
hone System ）を始めとする準マイクロ波帯の受動回
路、あるいは、磁界センサとして利用される磁性薄膜デ
バイスに関するものである。
関するもので、特に、スイッチング電源用インダクタ、
ノイズフィルタ、携帯電話やＰＨＳ（Personal Handy-p
hone System ）を始めとする準マイクロ波帯の受動回
路、あるいは、磁界センサとして利用される磁性薄膜デ
バイスに関するものである。
【０００２】
【従来の技術】近年、ノート型パーソナルコンピュー
タ、携帯電話やＰＨＳ、および、電子手帳などに代表さ
れるような携帯用電子機器は、その市場がワールドワイ
ドに拡大している。これら電子機器の小型化、高性能化
は、半導体集積回路の技術の進展に負うところが大き
い。
タ、携帯電話やＰＨＳ、および、電子手帳などに代表さ
れるような携帯用電子機器は、その市場がワールドワイ
ドに拡大している。これら電子機器の小型化、高性能化
は、半導体集積回路の技術の進展に負うところが大き
い。
【０００３】周知のように、半導体集積回路の中には、
トランジスタ、キャパシタ、抵抗などの素子が集積化さ
れ、その集積密度は年々高くなっており、集積回路のワ
ンチップ化が急激に進んでいる。
トランジスタ、キャパシタ、抵抗などの素子が集積化さ
れ、その集積密度は年々高くなっており、集積回路のワ
ンチップ化が急激に進んでいる。
【０００４】しかしながら、インダクタンスやトランス
といった磁気素子は、エネルギー蓄積やインピーダンス
変換（整合）、フィルタリングなどの機能を達成するの
に重要であるにもかかわらず、素子の小型化や薄型化が
困難であり、集積回路の集積度を向上させる際の重大な
ネックとなっている。
といった磁気素子は、エネルギー蓄積やインピーダンス
変換（整合）、フィルタリングなどの機能を達成するの
に重要であるにもかかわらず、素子の小型化や薄型化が
困難であり、集積回路の集積度を向上させる際の重大な
ネックとなっている。
【０００５】これに対し、磁気素子を小型化、薄型化す
るための一つの方法として、半導体集積回路の形成プロ
セスと類似の工程で製造できる磁性薄膜デバイスが提案
されている。磁性薄膜デバイスの進展については、たと
えば、「マイクロ磁気デバイスの全て；白江公輔，他
編、工業調査会、１９９２年初版発行」や、平成９年電
気学会全国大会シンポジウム「マイクロ磁気工学の最近
の進展」により、詳細にされている。
るための一つの方法として、半導体集積回路の形成プロ
セスと類似の工程で製造できる磁性薄膜デバイスが提案
されている。磁性薄膜デバイスの進展については、たと
えば、「マイクロ磁気デバイスの全て；白江公輔，他
編、工業調査会、１９９２年初版発行」や、平成９年電
気学会全国大会シンポジウム「マイクロ磁気工学の最近
の進展」により、詳細にされている。
【０００６】磁性薄膜デバイスの開発において、最初
は、主として１〜数１０ＭＨｚを動作周波数とするスイ
ッチング電源への応用が系統的に検討されていた。ま
た、最近では、１〜２ＧＨｚを動作周波数とする移動体
通信用インダクタンス素子（準マイクロ波帯インダク
タ）の開発が活発化してきている。磁性薄膜デバイスの
スイッチング電源への応用や準マイクロ波帯インダクタ
の開発に関しては、平成９年２月に開かれた、電気学会
マグネティックス研究会でも発表されている。
は、主として１〜数１０ＭＨｚを動作周波数とするスイ
ッチング電源への応用が系統的に検討されていた。ま
た、最近では、１〜２ＧＨｚを動作周波数とする移動体
通信用インダクタンス素子（準マイクロ波帯インダク
タ）の開発が活発化してきている。磁性薄膜デバイスの
スイッチング電源への応用や準マイクロ波帯インダクタ
の開発に関しては、平成９年２月に開かれた、電気学会
マグネティックス研究会でも発表されている。
【０００７】図２０は、５ＭＨｚスイッチングＤＣ−Ｄ
Ｃコンバータ用に開発された磁性薄膜インダクタの概略
を示すものである。
Ｃコンバータ用に開発された磁性薄膜インダクタの概略
を示すものである。
【０００８】このインダクタは、たとえば同図（ａ）に
示すように、平面うず巻きパターンを有するコイル（長
方形ダブルスパイラルコイル）１０１の上下を、層間絶
縁膜１０２，１０２をそれぞれ介して、軟磁性薄膜１０
３，１０３でサンドイッチした構造となっている。
示すように、平面うず巻きパターンを有するコイル（長
方形ダブルスパイラルコイル）１０１の上下を、層間絶
縁膜１０２，１０２をそれぞれ介して、軟磁性薄膜１０
３，１０３でサンドイッチした構造となっている。
【０００９】このインダクタのＱ値（品質係数または性
能係数（いわゆる、性能指数））は、たとえば同図
（ｂ）に示すように、最高でも１０程度とさほど高くな
い。これは、上下の軟磁性薄膜１０３，１０３からそれ
ぞれ漏れる高周波磁束によって生じるコイル１０１のう
ず電流損が大きいことが理由であると考えられている。
能係数（いわゆる、性能指数））は、たとえば同図
（ｂ）に示すように、最高でも１０程度とさほど高くな
い。これは、上下の軟磁性薄膜１０３，１０３からそれ
ぞれ漏れる高周波磁束によって生じるコイル１０１のう
ず電流損が大きいことが理由であると考えられている。
【００１０】電源に応用する場合、Ｑ値はなるべく高い
ことが望ましいが、このような磁性薄膜インダクタのＱ
値を向上させるための決定的な方法はまだないのが現状
となっている。
ことが望ましいが、このような磁性薄膜インダクタのＱ
値を向上させるための決定的な方法はまだないのが現状
となっている。
【００１１】図２１は、磁性薄膜トランスの試作例を概
略的に示すものである。
略的に示すものである。
【００１２】このトランスは、たとえば同図（ａ），
（ｂ）に示すように、１次側および２次側コイル２０
１，２０２を、絶縁膜２０３を介して、磁性薄膜２０４
の周りに交互に巻き付けるとともに、２次側コイル２０
２の両端を、シリコン基板２０５上に形成されたショッ
トキーバリアダイオード２０６ａ，２０６ｂを介して接
続した構造となっている。
（ｂ）に示すように、１次側および２次側コイル２０
１，２０２を、絶縁膜２０３を介して、磁性薄膜２０４
の周りに交互に巻き付けるとともに、２次側コイル２０
２の両端を、シリコン基板２０５上に形成されたショッ
トキーバリアダイオード２０６ａ，２０６ｂを介して接
続した構造となっている。
【００１３】トランスの場合、コイルが２個以上必要な
ために構造が複雑であり、試作された例は少ない。ま
た、コイル同士の磁束の結合が重要であるにもかかわら
ず、この点に関しての系統的な検討もほとんどなされて
はいない。
ために構造が複雑であり、試作された例は少ない。ま
た、コイル同士の磁束の結合が重要であるにもかかわら
ず、この点に関しての系統的な検討もほとんどなされて
はいない。
【００１４】トランスは、エネルギー変換に有用である
ことの他に、インピーダンス変換機能を有するために電
子回路への応用が広範囲にわたるものの、まだ実用にな
るような磁性薄膜を使ったトランスの開発は発展途上の
段階にある。
ことの他に、インピーダンス変換機能を有するために電
子回路への応用が広範囲にわたるものの、まだ実用にな
るような磁性薄膜を使ったトランスの開発は発展途上の
段階にある。
【００１５】図２２は、移動体通信機器用の電力増幅器
の入出力整合回路および電源チョーク用に開発が進めら
れている、磁性薄膜インダクタの概略を示すものであ
る。
の入出力整合回路および電源チョーク用に開発が進めら
れている、磁性薄膜インダクタの概略を示すものであ
る。
【００１６】従来、これらのインダクタは、ＭＭＩＣ
（Monolithic Microwave IntegratedCircuit ）の中
で、空心スパイラルコイルを集中定数素子として使用し
てきたが、素子面積が大きく、製造コストの上昇を招く
要因となっていた。
（Monolithic Microwave IntegratedCircuit ）の中
で、空心スパイラルコイルを集中定数素子として使用し
てきたが、素子面積が大きく、製造コストの上昇を招く
要因となっていた。
【００１７】最近では、数ＧＨｚ帯用のインダクタにお
いて、磁性薄膜を採用することで、素子面積を縮小しよ
うとする試みが盛んになってきている。この磁性薄膜イ
ンダクタは、たとえば同図（ａ）に示すように、Ｔｉ／
Ａｕ膜３０１の上下をコバルト系グラニュラー膜からな
る磁性薄膜３０２，３０２でサンドイッチし、ＳｉＯＮ
膜３０３を介して、シリコン基板３０４上に配設した構
造となっている。
いて、磁性薄膜を採用することで、素子面積を縮小しよ
うとする試みが盛んになってきている。この磁性薄膜イ
ンダクタは、たとえば同図（ａ）に示すように、Ｔｉ／
Ａｕ膜３０１の上下をコバルト系グラニュラー膜からな
る磁性薄膜３０２，３０２でサンドイッチし、ＳｉＯＮ
膜３０３を介して、シリコン基板３０４上に配設した構
造となっている。
【００１８】しかしながら、素子の解析／設計が確立さ
れていないため、素子特性と構造の関係を寄生素子成分
や高周波損失の増加などを考慮して検討することは困難
で、開発も試行錯誤的となっているのが現状であり、今
だ、実用化にはほど遠いのが実情である（同図（ｂ）参
照）。
れていないため、素子特性と構造の関係を寄生素子成分
や高周波損失の増加などを考慮して検討することは困難
で、開発も試行錯誤的となっているのが現状であり、今
だ、実用化にはほど遠いのが実情である（同図（ｂ）参
照）。
【００１９】一方、移動体通信機器用の電力増幅器の入
出力整合回路においては、１／４波長伝送線路変成器が
用いられる場合もある。しかしながら、電磁波の伝搬路
にアルミナなどの誘電体基板（比誘電率〜８、波長短縮
率〜３）を用いる場合が多く、たとえば、１ＧＨｚ程度
の１／４波長伝送線路変成器を構成しようとすると、そ
の線路長は２５ｍｍ程度となる。この変成器の場合、Ｍ
ＭＩＣへの搭載を考慮すると、素子面積が大きいため
に、モノリシック化は困難である。
出力整合回路においては、１／４波長伝送線路変成器が
用いられる場合もある。しかしながら、電磁波の伝搬路
にアルミナなどの誘電体基板（比誘電率〜８、波長短縮
率〜３）を用いる場合が多く、たとえば、１ＧＨｚ程度
の１／４波長伝送線路変成器を構成しようとすると、そ
の線路長は２５ｍｍ程度となる。この変成器の場合、Ｍ
ＭＩＣへの搭載を考慮すると、素子面積が大きいため
に、モノリシック化は困難である。
【００２０】また、最近、外部磁界による透磁率の変化
を利用した高感度磁界センサが提案されている（たとえ
ば、M.Senda and Y.Koshimoto;1997 INTERMAG Conferen
ce,GP-18 ）。
を利用した高感度磁界センサが提案されている（たとえ
ば、M.Senda and Y.Koshimoto;1997 INTERMAG Conferen
ce,GP-18 ）。
【００２１】図２３は、上記した高感度磁界センサの概
略構成を示すものである。
略構成を示すものである。
【００２２】この磁界センサは、たとえば同図（ａ），
（ｂ）に示すように、導体ライン４０１を囲むようにし
て、軟磁性薄膜（ＮｉＦｅ）４０２と誘電体膜（ＳｉＯ
2 ）４０３とを積層してなるマグネチック・コア４０４
が設けられ、外部磁界による軟磁性薄膜４０２の透磁率
の変化に比例するインピーダンスの変化を、導体ライン
４０１の両端での電圧の変化として検出するように構成
されている。
（ｂ）に示すように、導体ライン４０１を囲むようにし
て、軟磁性薄膜（ＮｉＦｅ）４０２と誘電体膜（ＳｉＯ
2 ）４０３とを積層してなるマグネチック・コア４０４
が設けられ、外部磁界による軟磁性薄膜４０２の透磁率
の変化に比例するインピーダンスの変化を、導体ライン
４０１の両端での電圧の変化として検出するように構成
されている。
【００２３】磁界センサの検出部は低インピーダンスで
あるため、高抵抗で終端した１／４波長線路４０５を接
続することによってインピーダンス整合を図ると同時
に、線路４０５の昇圧効果により、外部磁界の変化によ
る電圧の変化を大きくできるメリットがある。
あるため、高抵抗で終端した１／４波長線路４０５を接
続することによってインピーダンス整合を図ると同時
に、線路４０５の昇圧効果により、外部磁界の変化によ
る電圧の変化を大きくできるメリットがある。
【００２４】しかしながら、この磁界センサの場合、検
出部は小型化できるものの、１／４波長線路４０５など
を含んだ周辺回路は複雑であり、検出部に比べて大型で
あるためにセンサシステム全体としては小型化が困難で
あった。
出部は小型化できるものの、１／４波長線路４０５など
を含んだ周辺回路は複雑であり、検出部に比べて大型で
あるためにセンサシステム全体としては小型化が困難で
あった。
【００２５】以上、説明したように、磁気素子を小型
化、薄型化する目的で開発が進められている磁性薄膜デ
バイスは、種々の分野への応用に際して、素子特性の飛
躍的な向上（高性能化）、さらなる小型化（薄型化）、
および、製造コストの低減など、多くの解決すべき問題
がある。
化、薄型化する目的で開発が進められている磁性薄膜デ
バイスは、種々の分野への応用に際して、素子特性の飛
躍的な向上（高性能化）、さらなる小型化（薄型化）、
および、製造コストの低減など、多くの解決すべき問題
がある。
【００２６】
【発明が解決しようとする課題】上記したように、従来
においては、磁性薄膜デバイスの開発、実用化は遅れて
おり、また、素子特性の飛躍的な向上（高性能化）、さ
らなる小型化（薄型化）、および、製造コストの低減な
どが望まれていた。
においては、磁性薄膜デバイスの開発、実用化は遅れて
おり、また、素子特性の飛躍的な向上（高性能化）、さ
らなる小型化（薄型化）、および、製造コストの低減な
どが望まれていた。
【００２７】そこで、この発明は、各種の磁性薄膜デバ
イスの開発、実用化にともなって、素子特性の飛躍的な
向上（高性能化）、さらなる小型化（薄型化）、およ
び、製造コストの低減などを図ることが可能な分布定数
素子を提供することを目的としている。
イスの開発、実用化にともなって、素子特性の飛躍的な
向上（高性能化）、さらなる小型化（薄型化）、およ
び、製造コストの低減などを図ることが可能な分布定数
素子を提供することを目的としている。
【００２８】
【課題を解決するための手段】上記の目的を達成するた
めに、この発明の分布定数素子にあっては、軟磁性金属
層と、この軟磁性金属層の上下に、それぞれ誘電体層を
介して設けられた導体層とから構成されている。
めに、この発明の分布定数素子にあっては、軟磁性金属
層と、この軟磁性金属層の上下に、それぞれ誘電体層を
介して設けられた導体層とから構成されている。
【００２９】また、この発明の分布定数素子にあって
は、一軸性の磁気異方性を誘導してなる軟磁性金属層
と、この軟磁性金属層の上下に、それぞれ誘電体層を介
して設けられた導体層とから構成されている。
は、一軸性の磁気異方性を誘導してなる軟磁性金属層
と、この軟磁性金属層の上下に、それぞれ誘電体層を介
して設けられた導体層とから構成されている。
【００３０】また、この発明の分布定数素子にあって
は、導体層と、この導体層の上下に、それぞれ誘電体層
を介して設けられた軟磁性金属層とから構成されてい
る。
は、導体層と、この導体層の上下に、それぞれ誘電体層
を介して設けられた軟磁性金属層とから構成されてい
る。
【００３１】また、この発明の分布定数素子にあって
は、導体層と、この導体層の上下に、それぞれ誘電体層
を介して設けられた、一軸性の磁気異方性を誘導してな
る軟磁性金属層とから構成されている。
は、導体層と、この導体層の上下に、それぞれ誘電体層
を介して設けられた、一軸性の磁気異方性を誘導してな
る軟磁性金属層とから構成されている。
【００３２】また、この発明のマイクロストリップライ
ン型の分布定数素子にあっては、絶縁性基板上に設けら
れた下部導体層と、この下部導体層上に誘電体層を介し
て設けられた、一軸性の磁気異方性を誘導してなる軟磁
性金属層と、この軟磁性金属層上に誘電体層を介して設
けられた上部導体層とから構成されている。
ン型の分布定数素子にあっては、絶縁性基板上に設けら
れた下部導体層と、この下部導体層上に誘電体層を介し
て設けられた、一軸性の磁気異方性を誘導してなる軟磁
性金属層と、この軟磁性金属層上に誘電体層を介して設
けられた上部導体層とから構成されている。
【００３３】また、この発明のパラレルライン型の分布
定数素子にあっては、絶縁性基板上に設けられた下部導
体層と、この下部導体層上に誘電体層を介して設けられ
た、一軸性の磁気異方性を誘導してなる軟磁性金属層
と、この軟磁性金属層上に誘電体層を介して設けられ
た、前記下部導体層とほぼ同一形状を有する上部導体層
とから構成されている。
定数素子にあっては、絶縁性基板上に設けられた下部導
体層と、この下部導体層上に誘電体層を介して設けられ
た、一軸性の磁気異方性を誘導してなる軟磁性金属層
と、この軟磁性金属層上に誘電体層を介して設けられ
た、前記下部導体層とほぼ同一形状を有する上部導体層
とから構成されている。
【００３４】さらに、この発明の内部導体ライン型の分
布定数素子にあっては、絶縁性基板上に設けられた下部
軟磁性金属層と、この下部軟磁性金属層上に誘電体層を
介して設けられた導体層と、この導体層上に誘電体層を
介して設けられた上部軟磁性金属層とから構成されてい
る。
布定数素子にあっては、絶縁性基板上に設けられた下部
軟磁性金属層と、この下部軟磁性金属層上に誘電体層を
介して設けられた導体層と、この導体層上に誘電体層を
介して設けられた上部軟磁性金属層とから構成されてい
る。
【００３５】この発明の分布定数素子によれば、インダ
クタンス素子、キャパシタンス素子、抵抗素子などの集
中定数素子を組み合わせて構成される各種の受動回路
を、極めて小型に構成することが可能となる。
クタンス素子、キャパシタンス素子、抵抗素子などの集
中定数素子を組み合わせて構成される各種の受動回路
を、極めて小型に構成することが可能となる。
【００３６】すなわち、分布定数（分布インダクタン
ス、分布容量、分布損失抵抗）による伝送線路を構成で
きるようになる。これにより、電磁波の伝搬路の波長
（線路長）を短くすることが可能となるものである。
ス、分布容量、分布損失抵抗）による伝送線路を構成で
きるようになる。これにより、電磁波の伝搬路の波長
（線路長）を短くすることが可能となるものである。
【００３７】より具体的には、たとえば、数ＭＨｚから
数ＧＨｚを動作周波数とする磁性薄膜デバイスを実現す
るに際して、低損失線路を構成した場合には、線路長を
１／４波長に設定することにより、インピーダンス整合
回路（変成器）を実現できる。
数ＧＨｚを動作周波数とする磁性薄膜デバイスを実現す
るに際して、低損失線路を構成した場合には、線路長を
１／４波長に設定することにより、インピーダンス整合
回路（変成器）を実現できる。
【００３８】また、低損失線路の終端を短絡した場合に
は、線路長が１／４波長よりも十分に短い周波数帯域で
は、極めて高いＱ値を有するインダクタンス素子の実現
が可能となる。
は、線路長が１／４波長よりも十分に短い周波数帯域で
は、極めて高いＱ値を有するインダクタンス素子の実現
が可能となる。
【００３９】また、高周波によって線路を高損失性とし
た場合には、分布容量とあいまって、ローパスフィルタ
を実現できる。
た場合には、分布容量とあいまって、ローパスフィルタ
を実現できる。
【００４０】さらには、軟磁性金属層の外部磁界に対す
る透磁率の変化を利用するようにした場合には、高抵抗
で終端した１／４波長低損失線路の終端電圧は外部磁界
により大きく変化するので、高感度の磁界センサを実現
できる。
る透磁率の変化を利用するようにした場合には、高抵抗
で終端した１／４波長低損失線路の終端電圧は外部磁界
により大きく変化するので、高感度の磁界センサを実現
できる。
【００４１】
【発明の実施の形態】以下、この発明の実施の形態につ
いて図面を参照して説明する。
いて図面を参照して説明する。
【００４２】図１は、本発明の実施の第一の形態にかか
る、マイクロストリップライン型の分布定数素子の基本
構造を概略的に示すものである。
る、マイクロストリップライン型の分布定数素子の基本
構造を概略的に示すものである。
【００４３】この分布定数素子は、たとえば、電磁波の
伝搬路１１が磁性層（軟磁性金属層）１２の上下を誘電
体層１３によってサンドイッチするように積み重ねた積
層構造を有し、この伝搬路１１の上面にはマイクロスト
リップライン（上部導体ライン）１４が、また、伝搬路
１１の下面には下部接地導体（下部導体ライン）１５が
設けられるとともに、この下部接地導体１５を介して、
絶縁性下地基板（絶縁性基板）１６上に取り付けられた
構成となっている。
伝搬路１１が磁性層（軟磁性金属層）１２の上下を誘電
体層１３によってサンドイッチするように積み重ねた積
層構造を有し、この伝搬路１１の上面にはマイクロスト
リップライン（上部導体ライン）１４が、また、伝搬路
１１の下面には下部接地導体（下部導体ライン）１５が
設けられるとともに、この下部接地導体１５を介して、
絶縁性下地基板（絶縁性基板）１６上に取り付けられた
構成となっている。
【００４４】上記磁性層１２、上記誘電体層１３、およ
び、上記下部接地導体１５は、たとえば、ｔM 、ｔD 、
ｔC の厚さをそれぞれに有するとともに、ほぼ均一の幅
で設けられている。
び、上記下部接地導体１５は、たとえば、ｔM 、ｔD 、
ｔC の厚さをそれぞれに有するとともに、ほぼ均一の幅
で設けられている。
【００４５】また、上記磁性層１２には、所定の方向に
一軸性の磁気異方性が誘導されている。
一軸性の磁気異方性が誘導されている。
【００４６】上記マイクロストリップライン１４は、た
とえば、上記下部接地導体１５と同じ厚さｔC を有し、
かつ、その導体幅ｗが上記下部接地導体１５の幅よりも
狭くなっている。
とえば、上記下部接地導体１５と同じ厚さｔC を有し、
かつ、その導体幅ｗが上記下部接地導体１５の幅よりも
狭くなっている。
【００４７】このマイクロストリップライン型の分布定
数素子の場合、動作に磁性層１２と誘電体層１３とが寄
与するので、アルミナなどの誘電体層のみで電磁波の伝
搬路が構成されている従来の場合に比べて、伝搬路１１
の波長が短くなる（波長短縮効果）。
数素子の場合、動作に磁性層１２と誘電体層１３とが寄
与するので、アルミナなどの誘電体層のみで電磁波の伝
搬路が構成されている従来の場合に比べて、伝搬路１１
の波長が短くなる（波長短縮効果）。
【００４８】したがって、１／４波長線路を使ってイン
ピーダンス整合回路（変成器）を構成した場合には、素
子の線路長が短くなるため、素子サイズの大幅な縮小化
（小型化）が期待できる。
ピーダンス整合回路（変成器）を構成した場合には、素
子の線路長が短くなるため、素子サイズの大幅な縮小化
（小型化）が期待できる。
【００４９】
【表１】
【００５０】
【表２】
【００５１】図２は、上記したマイクロストリップライ
ン型の分布定数素子により、１／４波長変成器を構成し
た場合の例を示すものである。なお、同図（ａ）は１／
４波長変成器の概略構成を示す斜視図、同図（ｂ）は同
じく素子特性図である。
ン型の分布定数素子により、１／４波長変成器を構成し
た場合の例を示すものである。なお、同図（ａ）は１／
４波長変成器の概略構成を示す斜視図、同図（ｂ）は同
じく素子特性図である。
【００５２】この１／４波長変成器は、たとえば、磁性
層１２には零磁歪組成のＦｅＳｍＺｒ系アモルファス合
金膜を、誘電体層１３にはＳｉＯ2 膜を、マイクロスト
リップライン１４および下部接地導体１５にはそれぞれ
導体材料としてのＡｕを、また、絶縁性下地基板１６に
はＧａＡｓ基板を用い、１／４波長同調周波数が１．５
ＧＨｚに設定されている。
層１２には零磁歪組成のＦｅＳｍＺｒ系アモルファス合
金膜を、誘電体層１３にはＳｉＯ2 膜を、マイクロスト
リップライン１４および下部接地導体１５にはそれぞれ
導体材料としてのＡｕを、また、絶縁性下地基板１６に
はＧａＡｓ基板を用い、１／４波長同調周波数が１．５
ＧＨｚに設定されている。
【００５３】上記磁性層１２は、たとえば、１層当たり
の厚さｔM ＝０．２μｍ、高周波複素（比）透磁率の実
部μS ' ＝１００、全層数Ｎ＝５とされ、上記誘電体層
１３は、たとえば、１層当たりの厚さｔD ＝０．２μ
ｍ、比誘電率εS ＝４とされている。
の厚さｔM ＝０．２μｍ、高周波複素（比）透磁率の実
部μS ' ＝１００、全層数Ｎ＝５とされ、上記誘電体層
１３は、たとえば、１層当たりの厚さｔD ＝０．２μ
ｍ、比誘電率εS ＝４とされている。
【００５４】上記ストリップライン１４は、たとえば同
図（ａ）に示すように、略Ｗ字状のつづら折りパターン
（つづら折り数が２）を有し、導体厚さｔC ＝４μｍ、
ライン／スペースが６４／１００μｍとされている。
図（ａ）に示すように、略Ｗ字状のつづら折りパターン
（つづら折り数が２）を有し、導体厚さｔC ＝４μｍ、
ライン／スペースが６４／１００μｍとされている。
【００５５】１．５ＧＨｚで１／４波長となる線路長は
２２６０μｍであり、この線路長を実現するための素子
サイズ（ストリップライン１４の長手方向の長さ）は約
５６５μｍとされている。
２２６０μｍであり、この線路長を実現するための素子
サイズ（ストリップライン１４の長手方向の長さ）は約
５６５μｍとされている。
【００５６】また、磁性層１２には一軸性の磁気異方性
を誘導してあり、その磁化容易軸１７はストリップライ
ン１４の長手方向に平行とされている。これにより、高
周波特性の良好な回転磁化過程が利用できる。
を誘導してあり、その磁化容易軸１７はストリップライ
ン１４の長手方向に平行とされている。これにより、高
周波特性の良好な回転磁化過程が利用できる。
【００５７】つづら折りパターンの折り返し部分（スト
リップライン１４の短手方向）は、磁化容易軸１７の方
向に磁界が発生するので、高周波では磁性層１２の寄与
がほとんど期待できない。この部分での特性インピーダ
ンスおよび伝搬定数は、回転磁化領域のそれとは異なる
が、線路長が短いため、全体の諸特性に与える影響は少
ない。
リップライン１４の短手方向）は、磁化容易軸１７の方
向に磁界が発生するので、高周波では磁性層１２の寄与
がほとんど期待できない。この部分での特性インピーダ
ンスおよび伝搬定数は、回転磁化領域のそれとは異なる
が、線路長が短いため、全体の諸特性に与える影響は少
ない。
【００５８】たとえば、この１／４波長変成器を、２０
ΩのインピーダンスＺL で終端させた場合、同図（ｂ）
に示すように、１．５ＧＨｚでの入力インピーダンスＺ
ｉは約５０Ωとなっており、５０Ω系にインピーダンス
整合させることができる。
ΩのインピーダンスＺL で終端させた場合、同図（ｂ）
に示すように、１．５ＧＨｚでの入力インピーダンスＺ
ｉは約５０Ωとなっており、５０Ω系にインピーダンス
整合させることができる。
【００５９】このような構成のマイクロストリップライ
ン型１／４波長変成器を、たとえば、１．５ＧＨｚ移動
体通信用パワーアンプ（ＧａＡｓ−ＭＥＳ−ＦＥＴ）の
入力整合回路に利用した場合、結果として正常な動作が
確認できた。
ン型１／４波長変成器を、たとえば、１．５ＧＨｚ移動
体通信用パワーアンプ（ＧａＡｓ−ＭＥＳ−ＦＥＴ）の
入力整合回路に利用した場合、結果として正常な動作が
確認できた。
【００６０】この１／４波長変成器によれば、従来は集
中定数素子であるインダクタとキャパシタとで構成され
ていた整合回路が大幅に簡略化されるとともに、整合回
路の占める実装面積が１／３以下になった。
中定数素子であるインダクタとキャパシタとで構成され
ていた整合回路が大幅に簡略化されるとともに、整合回
路の占める実装面積が１／３以下になった。
【００６１】なお、１／４波長変成器を構成する際、磁
性層１２の使用上限周波数を決定する自然共鳴周波数
は、１／４波長の同調周波数（１．５ＧＨｚ）よりも高
い必要があり、この場合の自然共鳴周波数は２．８ＧＨ
ｚであった。
性層１２の使用上限周波数を決定する自然共鳴周波数
は、１／４波長の同調周波数（１．５ＧＨｚ）よりも高
い必要があり、この場合の自然共鳴周波数は２．８ＧＨ
ｚであった。
【００６２】図３は、上記したマイクロストリップライ
ン型の分布定数素子により、終端短絡インダクタを構成
した場合の例を示すものである。なお、同図（ａ）は終
端短絡インダクタの概略構成を示す斜視図、同図（ｂ）
は同じく素子特性図である。
ン型の分布定数素子により、終端短絡インダクタを構成
した場合の例を示すものである。なお、同図（ａ）は終
端短絡インダクタの概略構成を示す斜視図、同図（ｂ）
は同じく素子特性図である。
【００６３】このインダクタは、たとえば、上記した１
／４波長変成器の場合とほぼ同様に、磁性層１２には零
磁歪組成のＦｅＳｍＺｒ系アモルファス合金膜を、誘電
体層１３にはＳｉＯ2 膜を、マイクロストリップライン
１４および下部接地導体１５にはそれぞれ導体材料とし
てのＡｕを、また、絶縁性下地基板１６にはＧａＡｓ基
板を用いて構成されている。
／４波長変成器の場合とほぼ同様に、磁性層１２には零
磁歪組成のＦｅＳｍＺｒ系アモルファス合金膜を、誘電
体層１３にはＳｉＯ2 膜を、マイクロストリップライン
１４および下部接地導体１５にはそれぞれ導体材料とし
てのＡｕを、また、絶縁性下地基板１６にはＧａＡｓ基
板を用いて構成されている。
【００６４】同様に、上記磁性層１２は、たとえば、ｔ
M ＝０．２μｍ、μS ' ＝１００、Ｎ＝５とされ、上記
誘電体層１３は、たとえば、ｔD ＝０．２μｍ、εS ＝
４とされている。
M ＝０．２μｍ、μS ' ＝１００、Ｎ＝５とされ、上記
誘電体層１３は、たとえば、ｔD ＝０．２μｍ、εS ＝
４とされている。
【００６５】一方、上記ストリップライン１４は、たと
えば同図（ａ）に示すように、略Ｕ字状のつづら折りパ
ターン（つづら折り数が１）を有し、ｔC ＝４μｍ、ラ
イン／スペースが５０／１００μｍとされている。ま
た、素子サイズ（ストリップライン１４の長手方向の長
さ）は約５００μｍとされている。
えば同図（ａ）に示すように、略Ｕ字状のつづら折りパ
ターン（つづら折り数が１）を有し、ｔC ＝４μｍ、ラ
イン／スペースが５０／１００μｍとされている。ま
た、素子サイズ（ストリップライン１４の長手方向の長
さ）は約５００μｍとされている。
【００６６】また、磁性層１２には一軸性の磁気異方性
を誘導してあり、その磁化容易軸１７はストリップライ
ン１４の長手方向に平行とされている。
を誘導してあり、その磁化容易軸１７はストリップライ
ン１４の長手方向に平行とされている。
【００６７】たとえば、この終端短絡インダクタの、等
価直列インダクタンスＬS および性能指数Ｑの周波数特
性を測定した結果、同図（ｂ）に示すように、１．５Ｇ
Ｈｚでの等価直列インダクタンスＬS は約４ｎＨ、性能
指数Ｑは約１０であった。
価直列インダクタンスＬS および性能指数Ｑの周波数特
性を測定した結果、同図（ｂ）に示すように、１．５Ｇ
Ｈｚでの等価直列インダクタンスＬS は約４ｎＨ、性能
指数Ｑは約１０であった。
【００６８】このような構成のマイクロストリップライ
ン型終端短絡インダクタを、たとえば、１．５ＧＨｚ移
動体通信用ＧａＡｓ−ＭＥＳ−ＦＥＴの電源ラインチョ
ークとして利用した場合、結果として正常な動作が確認
できた。
ン型終端短絡インダクタを、たとえば、１．５ＧＨｚ移
動体通信用ＧａＡｓ−ＭＥＳ−ＦＥＴの電源ラインチョ
ークとして利用した場合、結果として正常な動作が確認
できた。
【００６９】この終端短絡インダクタによれば、従来と
ほぼ同等の性能指数（Ｑ値）を確保しつつ、構成を大幅
に簡略化でき、ＭＭＩＣへの搭載を考慮した場合におい
ても、モノリシック化にとって有利である。
ほぼ同等の性能指数（Ｑ値）を確保しつつ、構成を大幅
に簡略化でき、ＭＭＩＣへの搭載を考慮した場合におい
ても、モノリシック化にとって有利である。
【００７０】特に、この場合の終端短絡インダクタは、
上記した１／４波長変成器と、ストリップライン１４の
幅とパターン形状が異なるのみで、他の構成は同一であ
るため、同一基板１６上に終端短絡インダクタと１／４
波長変成器とを同時に一括して製造することが可能であ
る。
上記した１／４波長変成器と、ストリップライン１４の
幅とパターン形状が異なるのみで、他の構成は同一であ
るため、同一基板１６上に終端短絡インダクタと１／４
波長変成器とを同時に一括して製造することが可能であ
る。
【００７１】図４は、マイクロストリップライン型の分
布定数素子において、磁性層に高周波で高損失性となる
磁性金属を用いて、ローパスフィルタを構成した場合の
例を示すものである。
布定数素子において、磁性層に高周波で高損失性となる
磁性金属を用いて、ローパスフィルタを構成した場合の
例を示すものである。
【００７２】このローパスフィルタは、たとえば、磁性
層１２にＦｅＣｏＢＣ系アモルファス膜を、誘電体層１
３にＡｌＮ膜を用いて、電磁波の伝搬路１１´が構成さ
れてなるとともに、マイクロストリップライン１４およ
び下部接地導体１５にはそれぞれＣｕ（２０μｍ）／Ｃ
ｒ（０．１μｍ）が、また、絶縁性下地基板１６にはＳ
ｉ基板が用いられている。
層１２にＦｅＣｏＢＣ系アモルファス膜を、誘電体層１
３にＡｌＮ膜を用いて、電磁波の伝搬路１１´が構成さ
れてなるとともに、マイクロストリップライン１４およ
び下部接地導体１５にはそれぞれＣｕ（２０μｍ）／Ｃ
ｒ（０．１μｍ）が、また、絶縁性下地基板１６にはＳ
ｉ基板が用いられている。
【００７３】上記磁性層１２は、たとえば、ｔM ＝６μ
ｍ、μS ' ＝１１００、Ｎ＝１とされ、上記誘電体層１
３は、たとえば、ｔD ＝０．１μｍ、εS ＝８とされて
いる。
ｍ、μS ' ＝１１００、Ｎ＝１とされ、上記誘電体層１
３は、たとえば、ｔD ＝０．１μｍ、εS ＝８とされて
いる。
【００７４】上記ストリップライン１４は、たとえば、
略Ｗ字状のつづら折りパターン（つづら折り数が２）を
有し、ｔC ＝２０μｍ、ライン／スペースが５００／５
００μｍとされている。また、素子サイズ（ストリップ
ライン１４の長手方向の長さ）は約４５００μｍとされ
ている。
略Ｗ字状のつづら折りパターン（つづら折り数が２）を
有し、ｔC ＝２０μｍ、ライン／スペースが５００／５
００μｍとされている。また、素子サイズ（ストリップ
ライン１４の長手方向の長さ）は約４５００μｍとされ
ている。
【００７５】また、磁性層１２には一軸性の磁気異方性
を誘導してあり、その磁化容易軸１７はストリップライ
ン１４の長手方向に平行とされている。
を誘導してあり、その磁化容易軸１７はストリップライ
ン１４の長手方向に平行とされている。
【００７６】図５は、マイクロストリップライン型の分
布定数素子を、磁界センサに適用した場合の例を示すも
のである。
布定数素子を、磁界センサに適用した場合の例を示すも
のである。
【００７７】この磁界センサは、たとえば、磁性層１２
にＣｏＺｒＮｂ系アモルファス磁性膜を、誘電体層１３
にＳｉＯ2 膜を用いて、電磁波の伝搬路１１''が構成さ
れてなるとともに、マイクロストリップライン１４およ
び下部接地導体１５にはそれぞれＣｕ（５μｍ）／Ｃｒ
（０．１μｍ）を、また、絶縁性下地基板１６にはＳｉ
基板を用い、外部磁界Ｈexが０の場合の１／４波長同調
周波数が３９ＭＨｚに設定されている。
にＣｏＺｒＮｂ系アモルファス磁性膜を、誘電体層１３
にＳｉＯ2 膜を用いて、電磁波の伝搬路１１''が構成さ
れてなるとともに、マイクロストリップライン１４およ
び下部接地導体１５にはそれぞれＣｕ（５μｍ）／Ｃｒ
（０．１μｍ）を、また、絶縁性下地基板１６にはＳｉ
基板を用い、外部磁界Ｈexが０の場合の１／４波長同調
周波数が３９ＭＨｚに設定されている。
【００７８】上記磁性層１２は、たとえば、ｔM ＝０．
５μｍ、μS ' ＝２０００、Ｎ＝２とされ、上記誘電体
層１３は、たとえば、ｔD ＝０．０５μｍ、εS ＝４と
されている。
５μｍ、μS ' ＝２０００、Ｎ＝２とされ、上記誘電体
層１３は、たとえば、ｔD ＝０．０５μｍ、εS ＝４と
されている。
【００７９】上記ストリップライン１４は、たとえば、
つづら折り数が４とされたつづら折りパターンを有し、
ｔC ＝５μｍ、ライン／スペースが３０／１００μｍと
されている。また、素子サイズ（ストリップライン１４
の長手方向の長さ）は約１０００μｍとされている。
つづら折り数が４とされたつづら折りパターンを有し、
ｔC ＝５μｍ、ライン／スペースが３０／１００μｍと
されている。また、素子サイズ（ストリップライン１４
の長手方向の長さ）は約１０００μｍとされている。
【００８０】また、磁性層１２には一軸性の磁気異方性
を誘導してあり、その磁化容易軸１７はストリップライ
ン１４の長手方向に平行とされている。
を誘導してあり、その磁化容易軸１７はストリップライ
ン１４の長手方向に平行とされている。
【００８１】このような構成の磁界センサによれば、磁
界センサを含んで、その周辺回路の構成を簡素化できる
ようになるため、センサシステム全体としての小型化が
容易に可能となる。
界センサを含んで、その周辺回路の構成を簡素化できる
ようになるため、センサシステム全体としての小型化が
容易に可能となる。
【００８２】図６は、本発明の実施の第二の形態にかか
る、パラレルライン型の分布定数素子の基本構造を概略
的に示すものである。
る、パラレルライン型の分布定数素子の基本構造を概略
的に示すものである。
【００８３】この分布定数素子は、たとえば、電磁波の
伝搬路２１が磁性層（軟磁性金属層）２２の上下を誘電
体層２３によってサンドイッチするように積み重ねた積
層構造を有し、この伝搬路２１の上面には上部導体ライ
ン２４が、また、伝搬路２１の下面には上部導体ライン
２４と略同一幅（導体幅ｗ）で、かつ、略同一形状を有
する下部接地導体（下部導体ライン）２５が設けられる
とともに、この下部接地導体２５および誘電体層２６を
介して、絶縁性下地基板２７上に取り付けられた構成と
なっている。
伝搬路２１が磁性層（軟磁性金属層）２２の上下を誘電
体層２３によってサンドイッチするように積み重ねた積
層構造を有し、この伝搬路２１の上面には上部導体ライ
ン２４が、また、伝搬路２１の下面には上部導体ライン
２４と略同一幅（導体幅ｗ）で、かつ、略同一形状を有
する下部接地導体（下部導体ライン）２５が設けられる
とともに、この下部接地導体２５および誘電体層２６を
介して、絶縁性下地基板２７上に取り付けられた構成と
なっている。
【００８４】上記磁性層２２、および、上記誘電体層２
３は、たとえば、上記したマイクロストリップライン型
の分布定数素子の場合と同様に、それぞれ、ｔM 、ｔD
の厚さを有するとともに、ほぼ均一の幅で設けられてい
る。
３は、たとえば、上記したマイクロストリップライン型
の分布定数素子の場合と同様に、それぞれ、ｔM 、ｔD
の厚さを有するとともに、ほぼ均一の幅で設けられてい
る。
【００８５】また、上記磁性層２２には、所定の方向に
一軸性の磁気異方性が誘導されている。
一軸性の磁気異方性が誘導されている。
【００８６】さらに、上記上部導体ライン２４、上記下
部接地導体２５、および、上記誘電体層２６は、たとえ
ば、ｔC の厚さをそれぞれに有して設けられている。
部接地導体２５、および、上記誘電体層２６は、たとえ
ば、ｔC の厚さをそれぞれに有して設けられている。
【００８７】
【表３】
【００８８】このようなパラレルライン型の分布定数素
子により、１／４波長変成器または終端短絡インダクタ
などを構成した場合においても、上述のマイクロストリ
ップライン型の分布定数素子により構成した場合とほぼ
同様の効果が期待できる。
子により、１／４波長変成器または終端短絡インダクタ
などを構成した場合においても、上述のマイクロストリ
ップライン型の分布定数素子により構成した場合とほぼ
同様の効果が期待できる。
【００８９】図７は、上記したパラレルライン型の分布
定数素子により、１／４波長変成器を構成した場合の例
を示すものである。なお、ここでは、パラレルライン型
の１／４波長変成器を、上述のマイクロストリップライ
ン型の１／４波長変成器（図２参照）と同一仕様により
構成した場合について説明する。
定数素子により、１／４波長変成器を構成した場合の例
を示すものである。なお、ここでは、パラレルライン型
の１／４波長変成器を、上述のマイクロストリップライ
ン型の１／４波長変成器（図２参照）と同一仕様により
構成した場合について説明する。
【００９０】すなわち、このパラレルライン型の１／４
波長変成器は、たとえば、磁性層２２には零磁歪組成の
ＦｅＳｍＺｒ系アモルファス合金膜を、誘電体層２３，
２６にはＳｉＯ2 膜を、上部導体ライン２４および下部
接地導体２５にはそれぞれ導体材料としてのＡｕを、ま
た、絶縁性下地基板２７にはＧａＡｓ基板を用い、１／
４波長同調周波数が１．５ＧＨｚに設定されている。
波長変成器は、たとえば、磁性層２２には零磁歪組成の
ＦｅＳｍＺｒ系アモルファス合金膜を、誘電体層２３，
２６にはＳｉＯ2 膜を、上部導体ライン２４および下部
接地導体２５にはそれぞれ導体材料としてのＡｕを、ま
た、絶縁性下地基板２７にはＧａＡｓ基板を用い、１／
４波長同調周波数が１．５ＧＨｚに設定されている。
【００９１】上記磁性層２２は、たとえば、ｔM ＝０．
２μｍ、μS ' ＝１００、Ｎ＝５とされ、上記誘電体層
２３は、たとえば、ｔD ＝０．２μｍ、εS ＝４とされ
ている。
２μｍ、μS ' ＝１００、Ｎ＝５とされ、上記誘電体層
２３は、たとえば、ｔD ＝０．２μｍ、εS ＝４とされ
ている。
【００９２】上記上部導体ライン２４および上記下部接
地導体２５は、たとえば、略Ｗ字状のつづら折りパター
ン（つづら折り数が２）をそれぞれに有し、ｔC ＝４μ
ｍ、ライン／スペースが６４／１００μｍとされてい
る。
地導体２５は、たとえば、略Ｗ字状のつづら折りパター
ン（つづら折り数が２）をそれぞれに有し、ｔC ＝４μ
ｍ、ライン／スペースが６４／１００μｍとされてい
る。
【００９３】なお、上記下部接地導体２５は、たとえ
ば、その端部（端子部）がそれぞれ外部との接続のため
に、素子の前面に引き出されている。
ば、その端部（端子部）がそれぞれ外部との接続のため
に、素子の前面に引き出されている。
【００９４】１．５ＧＨｚで１／４波長となる線路長は
２２６０μｍであり、この線路長を実現するための素子
サイズ（上部導体ライン２４の長手方向の長さ）は約５
６５μｍとされている。
２２６０μｍであり、この線路長を実現するための素子
サイズ（上部導体ライン２４の長手方向の長さ）は約５
６５μｍとされている。
【００９５】また、磁性層２２には一軸性の磁気異方性
を誘導してあり、その磁化容易軸２８は上部導体ライン
２４の長手方向に平行とされている。
を誘導してあり、その磁化容易軸２８は上部導体ライン
２４の長手方向に平行とされている。
【００９６】このように、パラレルライン型の分布定数
素子により１／４波長変成器を構成した場合において
も、上述のマイクロストリップライン型の１／４波長変
成器の場合とほぼ同一の諸特性が確認できた。
素子により１／４波長変成器を構成した場合において
も、上述のマイクロストリップライン型の１／４波長変
成器の場合とほぼ同一の諸特性が確認できた。
【００９７】図８は、上記したパラレルライン型の分布
定数素子により、終端短絡インダクタを構成した場合の
例を示すものである。なお、ここでは、パラレルライン
型の終端短絡インダクタを、上述のマイクロストリップ
ライン型の終端短絡インダクタ（図３参照）と同一仕様
により構成した場合について説明する。
定数素子により、終端短絡インダクタを構成した場合の
例を示すものである。なお、ここでは、パラレルライン
型の終端短絡インダクタを、上述のマイクロストリップ
ライン型の終端短絡インダクタ（図３参照）と同一仕様
により構成した場合について説明する。
【００９８】すなわち、このパラレルライン型の終端短
絡インダクタは、たとえば、上述した１／４波長変成器
の場合とほぼ同様に、磁性層２２には零磁歪組成のＦｅ
ＳｍＺｒ系アモルファス合金膜を、誘電体層２３，２６
にはＳｉＯ2 膜を、上部導体ライン２４および下部接地
導体２５にはそれぞれ導体材料としてのＡｕを、また、
絶縁性下地基板２７にはＧａＡｓ基板を用いて構成され
ている。
絡インダクタは、たとえば、上述した１／４波長変成器
の場合とほぼ同様に、磁性層２２には零磁歪組成のＦｅ
ＳｍＺｒ系アモルファス合金膜を、誘電体層２３，２６
にはＳｉＯ2 膜を、上部導体ライン２４および下部接地
導体２５にはそれぞれ導体材料としてのＡｕを、また、
絶縁性下地基板２７にはＧａＡｓ基板を用いて構成され
ている。
【００９９】同様に、上記磁性層２２は、たとえば、ｔ
M ＝０．２μｍ、μS ' ＝１００、Ｎ＝５とされ、上記
誘電体層２３は、たとえば、ｔD ＝０．２μｍ、εS ＝
４とされている。
M ＝０．２μｍ、μS ' ＝１００、Ｎ＝５とされ、上記
誘電体層２３は、たとえば、ｔD ＝０．２μｍ、εS ＝
４とされている。
【０１００】上記上部導体ライン２４および上記下部接
地導体２５は、たとえば、略Ｕ字状のつづら折りパター
ン（つづら折り数が１）をそれぞれに有し、ｔC ＝４μ
ｍ、ライン／スペースが５０／１００μｍとされてい
る。また、素子サイズ（上部導体ライン２４の長手方向
の長さ）は約５００μｍとされている。
地導体２５は、たとえば、略Ｕ字状のつづら折りパター
ン（つづら折り数が１）をそれぞれに有し、ｔC ＝４μ
ｍ、ライン／スペースが５０／１００μｍとされてい
る。また、素子サイズ（上部導体ライン２４の長手方向
の長さ）は約５００μｍとされている。
【０１０１】なお、上記下部接地導体２５は、たとえ
ば、その端部（端子部）がそれぞれ外部との接続のため
に、素子の前面に引き出されている。
ば、その端部（端子部）がそれぞれ外部との接続のため
に、素子の前面に引き出されている。
【０１０２】さらに、磁性層２２には一軸性の磁気異方
性を誘導してあり、その磁化容易軸２８は上部導体ライ
ン２４の長手方向に平行とされている。
性を誘導してあり、その磁化容易軸２８は上部導体ライ
ン２４の長手方向に平行とされている。
【０１０３】このように、パラレルライン型の分布定数
素子により終端短絡インダクタを構成した場合において
も、上述のマイクロストリップライン型の終端短絡イン
ダクタの場合とほぼ同一の諸特性が確認できた。
素子により終端短絡インダクタを構成した場合において
も、上述のマイクロストリップライン型の終端短絡イン
ダクタの場合とほぼ同一の諸特性が確認できた。
【０１０４】なお、上記した構成のパラレルライン型の
分布定数素子においては、１／４波長変成器および終端
短絡インダクタに限らず、たとえば、上述のマイクロス
トリップライン型の分布定数素子と同様に、ローパスフ
ィルタや磁界センサを構成することも可能である。
分布定数素子においては、１／４波長変成器および終端
短絡インダクタに限らず、たとえば、上述のマイクロス
トリップライン型の分布定数素子と同様に、ローパスフ
ィルタや磁界センサを構成することも可能である。
【０１０５】ところで、本発明によるパラレルライン型
の素子の場合、内部に磁性層を有するため、隣接する導
体ライン同士の磁束結合が密になる。特に、導体パター
ンがつづら折りパターンの場合には、隣接する導体ライ
ンの相互インダクタンスＭが負であるため、単位長さ当
たりのインダクタンスＬが低下する。そのため、波長短
縮効果が阻害され、素子サイズの大幅な小型化はあまり
期待できない。
の素子の場合、内部に磁性層を有するため、隣接する導
体ライン同士の磁束結合が密になる。特に、導体パター
ンがつづら折りパターンの場合には、隣接する導体ライ
ンの相互インダクタンスＭが負であるため、単位長さ当
たりのインダクタンスＬが低下する。そのため、波長短
縮効果が阻害され、素子サイズの大幅な小型化はあまり
期待できない。
【０１０６】そこで、隣接する全ての導体ライン間の相
互インダクタンスＭが正となるような導体ライン構造に
ついて、以下に説明する。
互インダクタンスＭが正となるような導体ライン構造に
ついて、以下に説明する。
【０１０７】図９は、パラレルライン型の分布定数素子
において、磁性層に高周波で高損失性となる磁性金属を
用いて、ローパスフィルタを構成した場合の例を示すも
のである。
において、磁性層に高周波で高損失性となる磁性金属を
用いて、ローパスフィルタを構成した場合の例を示すも
のである。
【０１０８】このローパスフィルタの構造は、上記した
マイクロストリップライン型のローパスフィルタ（図４
参照）と基本的には同一である。すなわち、このパラレ
ルライン型のローパスフィルタは、たとえば、磁性層２
２にＦｅＣｏＢＣ系アモルファス膜を、誘電体層２３に
ＡｌＮ膜を用いて、電磁波の伝搬路２１´が構成されて
なるとともに、上部導体ライン２４および下部接地導体
２５にはそれぞれＣｕ（２０μｍ）／Ｃｒ（０．１μ
ｍ）が、また、誘電体層２６にはＡｌＮが、さらに、絶
縁性下地基板２７にはＳｉ基板が用いられている。
マイクロストリップライン型のローパスフィルタ（図４
参照）と基本的には同一である。すなわち、このパラレ
ルライン型のローパスフィルタは、たとえば、磁性層２
２にＦｅＣｏＢＣ系アモルファス膜を、誘電体層２３に
ＡｌＮ膜を用いて、電磁波の伝搬路２１´が構成されて
なるとともに、上部導体ライン２４および下部接地導体
２５にはそれぞれＣｕ（２０μｍ）／Ｃｒ（０．１μ
ｍ）が、また、誘電体層２６にはＡｌＮが、さらに、絶
縁性下地基板２７にはＳｉ基板が用いられている。
【０１０９】上記磁性層２２は、たとえば、ｔM ＝６μ
ｍ、μS ' ＝１１００、Ｎ＝１とされ、上記誘電体層２
３は、たとえば、ｔD ＝０．１μｍ、εS ＝８とされて
いる。
ｍ、μS ' ＝１１００、Ｎ＝１とされ、上記誘電体層２
３は、たとえば、ｔD ＝０．１μｍ、εS ＝８とされて
いる。
【０１１０】上記上部導体ライン２４および上記下部接
地導体２５は、たとえば、略Ｉ字状の複数の直線パター
ン（パターン数が４）をそれぞれに有し、ｔC ＝２０μ
ｍ、ライン／スペースが５００／５００μｍとされてい
る。また、素子サイズ（上部導体ライン２４の長手方向
の長さ）は約４５００μｍとされている。
地導体２５は、たとえば、略Ｉ字状の複数の直線パター
ン（パターン数が４）をそれぞれに有し、ｔC ＝２０μ
ｍ、ライン／スペースが５００／５００μｍとされてい
る。また、素子サイズ（上部導体ライン２４の長手方向
の長さ）は約４５００μｍとされている。
【０１１１】さらに、上記上部導体ライン２４および上
記下部接地導体２５は、それぞれに流れる電流が全て同
じ向きになるように、互いの各パターンが略らせん状
（詳細については後述する）に接続されている。
記下部接地導体２５は、それぞれに流れる電流が全て同
じ向きになるように、互いの各パターンが略らせん状
（詳細については後述する）に接続されている。
【０１１２】なお、上記下部接地導体２５は、たとえ
ば、その端部（端子部）がそれぞれ外部との接続のため
に、素子の前面に引き出されている。
ば、その端部（端子部）がそれぞれ外部との接続のため
に、素子の前面に引き出されている。
【０１１３】また、磁性層２２には一軸性の磁気異方性
を誘導してあり、その磁化容易軸２８は上記上部導体ラ
イン２４の長手方向に平行とされている。
を誘導してあり、その磁化容易軸２８は上記上部導体ラ
イン２４の長手方向に平行とされている。
【０１１４】図１０は、上記したパラレルライン型のロ
ーパスフィルタにおける、上部導体ライン２４および下
部接地導体２５の構造（導体ライン構造）を概略的に示
すものである。なお、同図（ａ）は要部の斜視図であ
り、同図（ｂ）は同じく要部の側面図である。
ーパスフィルタにおける、上部導体ライン２４および下
部接地導体２５の構造（導体ライン構造）を概略的に示
すものである。なお、同図（ａ）は要部の斜視図であ
り、同図（ｂ）は同じく要部の側面図である。
【０１１５】たとえば、上部導体ライン２４および下部
接地導体２５は、上部導体ライン２４および下部接地導
体２５をそれぞれ流れる電流の向きが全て同じになるよ
うに、隣り合う、上部導体ライン２４の各パターンの一
端と下部接地導体２５の各パターンの一端、並びに、下
部接地導体２５の各パターンの他端と上部導体ライン２
４の各パターンの他端が、互いに略らせん状になるよう
に接続されている。
接地導体２５は、上部導体ライン２４および下部接地導
体２５をそれぞれ流れる電流の向きが全て同じになるよ
うに、隣り合う、上部導体ライン２４の各パターンの一
端と下部接地導体２５の各パターンの一端、並びに、下
部接地導体２５の各パターンの他端と上部導体ライン２
４の各パターンの他端が、互いに略らせん状になるよう
に接続されている。
【０１１６】この場合、隣接する全ての導体ライン間の
相互インダクタンスＭが正となるため、上記マイクロス
トリップライン型のローパスフィルタとほぼ同一の特性
を得るのに必要な総線路長は、つづら折りパターンの場
合の約２／３となって、素子の大幅な小型化が可能とな
る。
相互インダクタンスＭが正となるため、上記マイクロス
トリップライン型のローパスフィルタとほぼ同一の特性
を得るのに必要な総線路長は、つづら折りパターンの場
合の約２／３となって、素子の大幅な小型化が可能とな
る。
【０１１７】図１１は、上記した構成のパラレルライン
型のローパスフィルタに負荷（ＺL）を接続して、入出
力電圧ゲインＧｖ、位相φ、および、入力インピーダン
スＺｉを測定した際の結果を示すものである。なお、同
図（ａ）は負荷に２０Ωの純抵抗を用いた場合の例であ
り、同図（ｂ）は同じく１０Ωの場合の例である。
型のローパスフィルタに負荷（ＺL）を接続して、入出
力電圧ゲインＧｖ、位相φ、および、入力インピーダン
スＺｉを測定した際の結果を示すものである。なお、同
図（ａ）は負荷に２０Ωの純抵抗を用いた場合の例であ
り、同図（ｂ）は同じく１０Ωの場合の例である。
【０１１８】２０Ωの純抵抗を有する負荷を接続した場
合、つまり、２０Ωで終端させた場合には、７ＭＨｚ付
近で線路長が１／４波長になることと、特性インピーダ
ンスＺｉが１０Ω程度と低いために、信号が昇圧され
る。しかし、１０ＭＨｚ以上の高周波の帯域では、信号
の減衰量が大きく、ローパスフィルタとして正常に機能
していることが分かる。
合、つまり、２０Ωで終端させた場合には、７ＭＨｚ付
近で線路長が１／４波長になることと、特性インピーダ
ンスＺｉが１０Ω程度と低いために、信号が昇圧され
る。しかし、１０ＭＨｚ以上の高周波の帯域では、信号
の減衰量が大きく、ローパスフィルタとして正常に機能
していることが分かる。
【０１１９】一方、１０Ωの純抵抗を有する負荷を接続
した場合、つまり、１０Ωで終端させた場合には、１０
ＭＨｚ以上の高周波の帯域では、負荷の大きさに関係な
く、大きな信号減衰量を得ることができるのが見て取れ
る。
した場合、つまり、１０Ωで終端させた場合には、１０
ＭＨｚ以上の高周波の帯域では、負荷の大きさに関係な
く、大きな信号減衰量を得ることができるのが見て取れ
る。
【０１２０】このような構成のパラレルライン型のロー
パスフィルタを、たとえば、動作周波数を１００ＫＨ
ｚ、入力電圧を５Ｖ、出力電圧を７．２Ｖ、出力電流を
０．５Ａとする、矩形波スイッチング電源の出力ノイズ
フィルタに適用した場合、出力コンデンサでは除去でき
なかったスパイク状のノイズを劇的に低減することが可
能となる。
パスフィルタを、たとえば、動作周波数を１００ＫＨ
ｚ、入力電圧を５Ｖ、出力電圧を７．２Ｖ、出力電流を
０．５Ａとする、矩形波スイッチング電源の出力ノイズ
フィルタに適用した場合、出力コンデンサでは除去でき
なかったスパイク状のノイズを劇的に低減することが可
能となる。
【０１２１】すなわち、通常の出力コンデンサの自己共
振周波数は１ＭＨｚ程度であり、コンデンサ単独では、
数１０ＭＨｚから１００ＭＨｚの周波数成分をもつスパ
イクノイズを除去できない。
振周波数は１ＭＨｚ程度であり、コンデンサ単独では、
数１０ＭＨｚから１００ＭＨｚの周波数成分をもつスパ
イクノイズを除去できない。
【０１２２】これに対し、上記した構成のパラレルライ
ン型のローパスフィルタを電源の出力側に接続した場合
においては、たとえば、２Ｖ程度のスパイクノイズを５
０ｍＶ以下にまで低減でき、十分に小さな挿入損失（効
率の低下はわずか０．５％程度）のもとで、スパイクノ
イズのみを効果的に除去することができた。
ン型のローパスフィルタを電源の出力側に接続した場合
においては、たとえば、２Ｖ程度のスパイクノイズを５
０ｍＶ以下にまで低減でき、十分に小さな挿入損失（効
率の低下はわずか０．５％程度）のもとで、スパイクノ
イズのみを効果的に除去することができた。
【０１２３】図１２は、パラレルライン型の分布定数素
子を、磁界センサに適用した場合の例を示すものであ
る。
子を、磁界センサに適用した場合の例を示すものであ
る。
【０１２４】この磁界センサの構造は、上記したマイク
ロストリップライン型の磁界センサ（図５参照）と基本
的には同一であり、しかも、導体ライン構造が上記パラ
レルライン型のローパスフィルタ（図９参照）と同様な
構成となっている。
ロストリップライン型の磁界センサ（図５参照）と基本
的には同一であり、しかも、導体ライン構造が上記パラ
レルライン型のローパスフィルタ（図９参照）と同様な
構成となっている。
【０１２５】すなわち、このパラレルライン型の磁界セ
ンサは、たとえば、磁性層２２にＣｏＺｒＮｂ系アモル
ファス磁性膜を、誘電体層２３にＳｉＯ2 膜を用いて、
電磁波の伝搬路２１''が構成されてなるとともに、上部
導体ライン２４および下部接地導体２５にはそれぞれＣ
ｕ（５μｍ）／Ｃｒ（０．１μｍ）を、また、誘電体層
２６にはＳｉＯ2 膜を、さらに、絶縁性下地基板２７に
はＳｉ基板を用い、外部磁界Ｈexが０の場合の１／４波
長同調周波数が３９ＭＨｚに設定されている。
ンサは、たとえば、磁性層２２にＣｏＺｒＮｂ系アモル
ファス磁性膜を、誘電体層２３にＳｉＯ2 膜を用いて、
電磁波の伝搬路２１''が構成されてなるとともに、上部
導体ライン２４および下部接地導体２５にはそれぞれＣ
ｕ（５μｍ）／Ｃｒ（０．１μｍ）を、また、誘電体層
２６にはＳｉＯ2 膜を、さらに、絶縁性下地基板２７に
はＳｉ基板を用い、外部磁界Ｈexが０の場合の１／４波
長同調周波数が３９ＭＨｚに設定されている。
【０１２６】上記磁性層２２は、たとえば、ｔM ＝０．
５μｍ、μS ' ＝２０００、Ｎ＝２とされ、上記誘電体
層２３は、たとえば、ｔD ＝０．０５μｍ、εS ＝４と
されている。
５μｍ、μS ' ＝２０００、Ｎ＝２とされ、上記誘電体
層２３は、たとえば、ｔD ＝０．０５μｍ、εS ＝４と
されている。
【０１２７】上記上部導体ライン２４および上記下部接
地導体２５は、たとえば、略Ｉ字状の複数の直線パター
ン（パターン数が８）をそれぞれに有し、ｔC ＝５μ
ｍ、ライン／スペースが３０／１００μｍとされてい
る。また、素子サイズ（上部導体ライン２４の長手方向
の長さ）は約１０００μｍとされている。
地導体２５は、たとえば、略Ｉ字状の複数の直線パター
ン（パターン数が８）をそれぞれに有し、ｔC ＝５μ
ｍ、ライン／スペースが３０／１００μｍとされてい
る。また、素子サイズ（上部導体ライン２４の長手方向
の長さ）は約１０００μｍとされている。
【０１２８】そして、上記上部導体ライン２４および上
記下部接地導体２５は、図１０に示したように、それぞ
れに流れる電流が全て同じ向き（隣接する全ての導体ラ
イン間の相互インダクタンスＭが正）になるように、略
らせん状に接続されている。
記下部接地導体２５は、図１０に示したように、それぞ
れに流れる電流が全て同じ向き（隣接する全ての導体ラ
イン間の相互インダクタンスＭが正）になるように、略
らせん状に接続されている。
【０１２９】なお、上記下部接地導体２５は、たとえ
ば、その端部（端子部）がそれぞれ外部との接続のため
に、素子の前面に引き出されている。
ば、その端部（端子部）がそれぞれ外部との接続のため
に、素子の前面に引き出されている。
【０１３０】また、磁性層２２には一軸性の磁気異方性
を誘導してあり、その磁化容易軸２８は上部導体ライン
２４の長手方向に平行とされている。
を誘導してあり、その磁化容易軸２８は上部導体ライン
２４の長手方向に平行とされている。
【０１３１】図１３は、上記したパラレルライン型の磁
界センサにおける、磁性層２２の透磁率と終端電圧（入
出力電圧ゲイン）との関係を示すものである。
界センサにおける、磁性層２２の透磁率と終端電圧（入
出力電圧ゲイン）との関係を示すものである。
【０１３２】同図において、破線は透磁率が外部磁界Ｈ
ｅｘ＝０の場合を示しており、この時、磁界センサは１
／４波長変成器となるため、たとえば、２ＫΩで終端さ
せた場合には２０ｄＢもの昇圧ゲインが得られる。
ｅｘ＝０の場合を示しており、この時、磁界センサは１
／４波長変成器となるため、たとえば、２ＫΩで終端さ
せた場合には２０ｄＢもの昇圧ゲインが得られる。
【０１３３】また、外部磁界Ｈｅｘの増加によって透磁
率が低下すると、線路の特性インピーダンスおよび波長
が変化し、終端電圧は低下していく。
率が低下すると、線路の特性インピーダンスおよび波長
が変化し、終端電圧は低下していく。
【０１３４】図１４は、上記した構成の磁界センサを実
際に動作させるための、センサ回路（センサシステム全
体）の概略構成を示すものである。
際に動作させるための、センサ回路（センサシステム全
体）の概略構成を示すものである。
【０１３５】この場合のセンサ回路は、たとえば、線路
（磁界センサ）ＭＳの入力端に、直流阻止用のコンデン
サ（３９ＭＨｚでのインピーダンスが十分に低い）Ｃを
介して、３９ＭＨｚの交流定電圧源Ｖｉが接続されると
ともに、２ＫΩの純抵抗（終端抵抗）ＲL を介して終端
されている。
（磁界センサ）ＭＳの入力端に、直流阻止用のコンデン
サ（３９ＭＨｚでのインピーダンスが十分に低い）Ｃを
介して、３９ＭＨｚの交流定電圧源Ｖｉが接続されると
ともに、２ＫΩの純抵抗（終端抵抗）ＲL を介して終端
されている。
【０１３６】また、線路ＭＳの上記入力端には、直流バ
イアス電流調整用の可変抵抗Ｒおよび交流阻止用のコイ
ル（３９ＭＨｚでのインピーダンスが十分に高い）Ｌを
介して、磁性層２２に適当な直流バイアス磁界を加える
ための直流電源Ｅが接続されている。
イアス電流調整用の可変抵抗Ｒおよび交流阻止用のコイ
ル（３９ＭＨｚでのインピーダンスが十分に高い）Ｌを
介して、磁性層２２に適当な直流バイアス磁界を加える
ための直流電源Ｅが接続されている。
【０１３７】図１５は、磁性層２２に用いたＣｏＺｒＮ
ｂ系アモルファス磁性膜の、外部磁界Ｈｅｘと交流振幅
透磁率との関係を示すものである。
ｂ系アモルファス磁性膜の、外部磁界Ｈｅｘと交流振幅
透磁率との関係を示すものである。
【０１３８】磁性層２２は、５Ｏｅの磁界（一軸磁気異
方性の異方性磁界に相当）付近で透磁率が大きく変化す
る。このため、上記したセンサ回路（図１４参照）の場
合、直流電源Ｅからの直流バイアス電流によって磁性層
２２に加える直流バイアス磁界を５Ｏｅ程度に設定すれ
ば良い。
方性の異方性磁界に相当）付近で透磁率が大きく変化す
る。このため、上記したセンサ回路（図１４参照）の場
合、直流電源Ｅからの直流バイアス電流によって磁性層
２２に加える直流バイアス磁界を５Ｏｅ程度に設定すれ
ば良い。
【０１３９】実際には、外部磁界Ｈｅｘおよび終端電圧
が線形である必要もあり、線形性も考慮して、適宜、直
流バイアス電流は調整される。
が線形である必要もあり、線形性も考慮して、適宜、直
流バイアス電流は調整される。
【０１４０】図１６は、上記した構成の磁界センサの、
外部磁界Ｈｅｘと終端電圧との関係を示すものである。
なお、ここでは、３９ＭＨｚの交流定電圧源Ｖｉの出力
電圧を１００ｍＶRMS 、直流電源Ｅからの直流バイアス
電流を１２ｍＡに設定した場合を例に示している。
外部磁界Ｈｅｘと終端電圧との関係を示すものである。
なお、ここでは、３９ＭＨｚの交流定電圧源Ｖｉの出力
電圧を１００ｍＶRMS 、直流電源Ｅからの直流バイアス
電流を１２ｍＡに設定した場合を例に示している。
【０１４１】同図より、外部磁界Ｈｅｘおよび終端電圧
Ｖｏは、ほぼ線形の関係にあることが分かる。また、こ
の場合の磁界感度は、約０．７７Ｖ／Ｏｅであった。
Ｖｏは、ほぼ線形の関係にあることが分かる。また、こ
の場合の磁界感度は、約０．７７Ｖ／Ｏｅであった。
【０１４２】このような構成の磁界センサによれば、磁
界センサを含んで、その周辺回路の構成を簡素化できる
ようになるため、センサシステム全体としての小型化が
容易に可能となる。
界センサを含んで、その周辺回路の構成を簡素化できる
ようになるため、センサシステム全体としての小型化が
容易に可能となる。
【０１４３】なお、外部磁界Ｈｅｘの加わる方向として
は、図１２に示した磁界Ｈｅｘの向き以外に、磁性層２
２の磁化容易軸２８に平行な場合も、磁界の検出が可能
である。
は、図１２に示した磁界Ｈｅｘの向き以外に、磁性層２
２の磁化容易軸２８に平行な場合も、磁界の検出が可能
である。
【０１４４】図１７は、本発明の実施の第三の形態にか
かる、内部導体ライン型の分布定数素子の基本構造を概
略的に示すものである。
かる、内部導体ライン型の分布定数素子の基本構造を概
略的に示すものである。
【０１４５】この分布定数素子は、たとえば、電磁波の
伝搬路３１が内部導体ライン（導体層）３２の周囲を誘
電体層３３によって覆うような構造を有し、この伝搬路
３１の上面には上部磁性層（上部軟磁性金属層）３４
が、また、伝搬路３１の下面には下部磁性層（下部軟磁
性金属層）３５が設けられるとともに、この下部磁性層
３５を介して、絶縁性下地基板３６上に取り付けられた
構成となっている。
伝搬路３１が内部導体ライン（導体層）３２の周囲を誘
電体層３３によって覆うような構造を有し、この伝搬路
３１の上面には上部磁性層（上部軟磁性金属層）３４
が、また、伝搬路３１の下面には下部磁性層（下部軟磁
性金属層）３５が設けられるとともに、この下部磁性層
３５を介して、絶縁性下地基板３６上に取り付けられた
構成となっている。
【０１４６】上記上部磁性層３４および上記下部磁性層
３５は、たとえば、上記したマイクロストリップライン
型または上記したパラレルライン型の分布定数素子の場
合と同様に、それぞれ、ｔM の厚さを有するとともに、
ほぼ均一の幅で設けられている。
３５は、たとえば、上記したマイクロストリップライン
型または上記したパラレルライン型の分布定数素子の場
合と同様に、それぞれ、ｔM の厚さを有するとともに、
ほぼ均一の幅で設けられている。
【０１４７】また、上記上部磁性層３４および上記下部
磁性層３５は、互いに電気的に接地されて、三端子素子
を構成するようになっている。
磁性層３５は、互いに電気的に接地されて、三端子素子
を構成するようになっている。
【０１４８】なお、上記上部磁性層３４および上記下部
磁性層３５には、必要に応じて、所定の方向に一軸性の
磁気異方性が誘導されるようになっている。
磁性層３５には、必要に応じて、所定の方向に一軸性の
磁気異方性が誘導されるようになっている。
【０１４９】上記内部導体ライン３２は、たとえば、ｔ
C の厚さを有するとともに、上記上部磁性層３４、上記
下部磁性層３５、および、上記誘電体層３３の幅よりも
狭い、導体幅ｗを有して設けられている。
C の厚さを有するとともに、上記上部磁性層３４、上記
下部磁性層３５、および、上記誘電体層３３の幅よりも
狭い、導体幅ｗを有して設けられている。
【０１５０】また、上記内部導体ライン３２は、たとえ
ば、上記上部磁性層３４および上記下部磁性層３５間
の、ほぼ中間部に位置するように設けられている。
ば、上記上部磁性層３４および上記下部磁性層３５間
の、ほぼ中間部に位置するように設けられている。
【０１５１】
【表４】
【０１５２】また、この内部導体ライン型の分布定数素
子の線路は、図１８に示すように、２端子対回路として
解析できる。
子の線路は、図１８に示すように、２端子対回路として
解析できる。
【０１５３】
【表５】
【０１５４】このような、内部導体ライン３２の外側
に、電気的に接地される磁性層３４，３５を配した構成
の、内部導体ライン型の分布定数素子によっても、同様
に、１／４波長変成器、終端短絡インダクタ、ローパス
フィルタ、および、磁界センサへの応用が期待される。
に、電気的に接地される磁性層３４，３５を配した構成
の、内部導体ライン型の分布定数素子によっても、同様
に、１／４波長変成器、終端短絡インダクタ、ローパス
フィルタ、および、磁界センサへの応用が期待される。
【０１５５】しかし、この内部導体ライン型の分布定数
素子の場合、内部導体ライン３２への垂直磁束の鎖交に
よるうず電流の発生、および、うず電流の遮蔽効果によ
るインダクタンスの高周波での低下が避けられず、高い
周波数での適用には向いていない。
素子の場合、内部導体ライン３２への垂直磁束の鎖交に
よるうず電流の発生、および、うず電流の遮蔽効果によ
るインダクタンスの高周波での低下が避けられず、高い
周波数での適用には向いていない。
【０１５６】その一方で、分布インダクタンスを大きく
できる利点があるため、低周波用として利用する場合に
おいては、特に、有用である。
できる利点があるため、低周波用として利用する場合に
おいては、特に、有用である。
【０１５７】図１９は、上記した内部導体ライン型の分
布定数素子により、１／４波長変成器を構成した場合の
例を示すものである。なお、同図（ａ）は内部導体ライ
ン３２をつづら折りパターンとした場合の例であり、同
図（ｂ）は同じくスパイラルパターンとした場合の例で
ある。
布定数素子により、１／４波長変成器を構成した場合の
例を示すものである。なお、同図（ａ）は内部導体ライ
ン３２をつづら折りパターンとした場合の例であり、同
図（ｂ）は同じくスパイラルパターンとした場合の例で
ある。
【０１５８】特に、内部導体ライン３２をスパイラルパ
ターンとした場合には、電気的な接続を可能とするため
に、上部磁性層３４、および、上記上部磁性層３４側の
誘電体層３３に開孔部３７を設け、この開孔部３７を介
して、上記スパイラルパターンの一端を外部に露出させ
るようにすれば良い。
ターンとした場合には、電気的な接続を可能とするため
に、上部磁性層３４、および、上記上部磁性層３４側の
誘電体層３３に開孔部３７を設け、この開孔部３７を介
して、上記スパイラルパターンの一端を外部に露出させ
るようにすれば良い。
【０１５９】以上、本発明にかかる分布定数素子の種々
の構成について述べたが、導体ラインのパターン形状に
ついては、つづら折りパターンなどに限定されるもので
はない。
の構成について述べたが、導体ラインのパターン形状に
ついては、つづら折りパターンなどに限定されるもので
はない。
【０１６０】しかしながら、マイクロストリップライン
型およびパラレルライン型の分布定数素子については、
導体ラインの導体幅（ｗ）に対して、上下の導体ライン
間の距離（係数ｄ' ）は十分に小さく、具体的にはｗ／
ｄ' ≧５、より好ましくはｗ／ｄ' ≧１０程度に設定し
た方が良好な特性が得られる。
型およびパラレルライン型の分布定数素子については、
導体ラインの導体幅（ｗ）に対して、上下の導体ライン
間の距離（係数ｄ' ）は十分に小さく、具体的にはｗ／
ｄ' ≧５、より好ましくはｗ／ｄ' ≧１０程度に設定し
た方が良好な特性が得られる。
【０１６１】また、磁性層は、マイクロストリップライ
ン型およびパラレルライン型の分布定数素子の場合は分
布容量の電極として作用する。また、内部導体ライン型
の分布定数素子の場合は接地層として作用するので、抵
抗率は低い方が良い。
ン型およびパラレルライン型の分布定数素子の場合は分
布容量の電極として作用する。また、内部導体ライン型
の分布定数素子の場合は接地層として作用するので、抵
抗率は低い方が良い。
【０１６２】しかしながら、数１００μΩ・ｃｍ程度ま
でならば、抵抗率は高くても大きな問題はなく、結晶
質、アモルファス、微結晶など、種々の磁性金属材料が
使用可能である。
でならば、抵抗率は高くても大きな問題はなく、結晶
質、アモルファス、微結晶など、種々の磁性金属材料が
使用可能である。
【０１６３】その他、この発明の要旨を変えない範囲に
おいて、種々変形実施可能なことは勿論である。
おいて、種々変形実施可能なことは勿論である。
【０１６４】
【発明の効果】以上、詳述したようにこの発明によれ
ば、各種の磁性薄膜デバイスの開発、実用化にともなっ
て、素子特性の飛躍的な向上（高性能化）、さらなる小
型化（薄型化）、および、製造コストの低減などを図る
ことが可能な分布定数素子を提供できる。
ば、各種の磁性薄膜デバイスの開発、実用化にともなっ
て、素子特性の飛躍的な向上（高性能化）、さらなる小
型化（薄型化）、および、製造コストの低減などを図る
ことが可能な分布定数素子を提供できる。
【図１】この発明の実施の第一の形態にかかる、マイク
ロストリップライン型の分布定数素子の基本構造を示す
概略構成図。
ロストリップライン型の分布定数素子の基本構造を示す
概略構成図。
【図２】同じく、マイクロストリップライン型の１／４
波長変成器を構成した場合を例に示す概略図。
波長変成器を構成した場合を例に示す概略図。
【図３】同じく、マイクロストリップライン型の終端短
絡インダクタを構成した場合を例に示す概略図。
絡インダクタを構成した場合を例に示す概略図。
【図４】同じく、磁性層に高周波で高損失性となる磁性
金属を用いて、マイクロストリップライン型のローパス
フィルタを構成した場合を例に示す斜視図。
金属を用いて、マイクロストリップライン型のローパス
フィルタを構成した場合を例に示す斜視図。
【図５】同じく、マイクロストリップライン型の分布定
数素子を、磁界センサに適用した場合を例に示す斜視
図。
数素子を、磁界センサに適用した場合を例に示す斜視
図。
【図６】この発明の実施の第二の形態にかかる、パラレ
ルライン型の分布定数素子の基本構造を示す概略構成
図。
ルライン型の分布定数素子の基本構造を示す概略構成
図。
【図７】同じく、パラレルライン型の１／４波長変成器
を構成した場合を例に示す斜視図。
を構成した場合を例に示す斜視図。
【図８】同じく、パラレルライン型の終端短絡インダク
タを構成した場合を例に示す斜視図。
タを構成した場合を例に示す斜視図。
【図９】同じく、磁性層に高周波で高損失性となる磁性
金属を用いて、パラレルライン型のローパスフィルタを
構成した場合を例に示す斜視図。
金属を用いて、パラレルライン型のローパスフィルタを
構成した場合を例に示す斜視図。
【図１０】同じく、パラレルライン型のローパスフィル
タにおける、導体ライン構造を示す概略構成図。
タにおける、導体ライン構造を示す概略構成図。
【図１１】同じく、パラレルライン型のローパスフィル
タを例に示す特性図。
タを例に示す特性図。
【図１２】同じく、パラレルライン型の分布定数素子
を、磁界センサに適用した場合を例に示す斜視図。
を、磁界センサに適用した場合を例に示す斜視図。
【図１３】同じく、磁界センサを例に、磁性層の透磁率
と終端電圧との関係を説明するために示す特性図。
と終端電圧との関係を説明するために示す特性図。
【図１４】同じく、センサ回路の構成例を示す回路構成
図。
図。
【図１５】同じく、磁性層に用いたＣｏＺｒＮｂ系アモ
ルファス磁性膜の、外部磁界と交流振幅透磁率との関係
を説明するために示す特性図。
ルファス磁性膜の、外部磁界と交流振幅透磁率との関係
を説明するために示す特性図。
【図１６】同じく、磁界センサを例に、外部磁界と終端
電圧との関係を説明するために示す特性図。
電圧との関係を説明するために示す特性図。
【図１７】この発明の実施の第三の形態にかかる、内部
導体ライン型の分布定数素子の基本構造を示す概略構成
図。
導体ライン型の分布定数素子の基本構造を示す概略構成
図。
【図１８】同じく、内部導体ライン型の分布定数素子の
線路を２端子対回路により概略的に示す回路構成図。
線路を２端子対回路により概略的に示す回路構成図。
【図１９】同じく、内部導体ライン型の分布定数素子の
構成例を示す斜視図。
構成例を示す斜視図。
【図２０】従来技術とその問題点を説明するために示
す、ＤＣ−ＤＣコンバータ用磁性薄膜インダクタの概略
図。
す、ＤＣ−ＤＣコンバータ用磁性薄膜インダクタの概略
図。
【図２１】同じく、従来の磁性薄膜トランスを概略的に
示す構成図。
示す構成図。
【図２２】同じく、従来の移動体通信機器用磁性薄膜イ
ンダクタを示す概略図。
ンダクタを示す概略図。
【図２３】同じく、従来の高感度磁界センサを概略的に
示す構成図。
示す構成図。
１１…伝搬路（マイクロストリップライン型） １１´…伝搬路（ローパスフィルタ） １１''…伝搬路（磁界センサ） １２…磁性層 １３…誘電体層 １４…マイクロストリップライン １５…下部接地導体 １６…絶縁性下地基板 １７…磁化容易軸 ２１…伝搬路（パラレルライン型） ２１' …伝搬路（ローパスフィルタ） ２１''…伝搬路（磁界センサ） ２２…磁性層 ２３，２６…誘電体層 ２４…上部導体ライン ２５…下部接地導体 ２７…絶縁性下地基板 ２８…磁化容易軸 ３１…伝搬路（内部導体ライン型） ３２…内部導体ライン ３３…誘電体層 ３４…上部磁性層 ３５…下部磁性層 ３６…絶縁性下地基板 ３７…開孔部 ＭＳ…線路（磁界センサ） Ｃ…コンデンサ（直流阻止用） Ｖｉ…交流定電圧源 ＲL …純抵抗（終端抵抗） Ｒ…可変抵抗（直流バイアス電流調整用） Ｌ…コイル（交流阻止用） Ｅ…直流電源
Claims (37)
- 【請求項１】 軟磁性金属層と、 この軟磁性金属層の上下に、それぞれ誘電体層を介して
設けられた導体層とを具備したことを特徴とする分布定
数素子。 - 【請求項２】 前記軟磁性金属層は、一軸性の磁気異方
性が誘導されてなることを特徴とする請求項１に記載の
分布定数素子。 - 【請求項３】 一軸性の磁気異方性を誘導してなる軟磁
性金属層と、 この軟磁性金属層の上下に、それぞれ誘電体層を介して
設けられた導体層とを具備したことを特徴とする分布定
数素子。 - 【請求項４】 前記軟磁性金属層および前記誘電体層を
交互に積層して、電磁波の伝搬路を構成してなることを
特徴とする請求項１または請求項３のいずれかに記載の
分布定数素子。 - 【請求項５】 前記導体層のうち、少なくとも前記軟磁
性金属層の上部に設けられる導体層は、つづら折り形状
を有することを特徴とする請求項１または請求項３のい
ずれかに記載の分布定数素子。 - 【請求項６】 前記導体層は、ほぼ同一のつづら折り形
状を有することを特徴とする請求項１または請求項３の
いずれかに記載の分布定数素子。 - 【請求項７】 前記導体層は、複数の直線パターン形状
をそれぞれに有し、各導体層をそれぞれ流れる電流の向
きが全て同じになるように相互に接続されていることを
特徴とする請求項１または請求項３のいずれかに記載の
分布定数素子。 - 【請求項８】 前記導体層は、各パターンの相互が略ら
せん状に接続されていることを特徴とする請求項７に記
載の分布定数素子。 - 【請求項９】 導体層と、 この導体層の上下に、それぞれ誘電体層を介して設けら
れた軟磁性金属層とを具備したことを特徴とする分布定
数素子。 - 【請求項１０】 前記軟磁性金属層は、一軸性の磁気異
方性が誘導されてなることを特徴とする請求項９に記載
の分布定数素子。 - 【請求項１１】 導体層と、 この導体層の上下に、それぞれ誘電体層を介して設けら
れた、一軸性の磁気異方性を誘導してなる軟磁性金属層
とを具備したことを特徴とする分布定数素子。 - 【請求項１２】 前記導体層は、前記軟磁性金属層間の
ほぼ中間部に位置することを特徴とする請求項９または
請求項１１のいずれかに記載の分布定数素子。 - 【請求項１３】 前記軟磁性金属層は、電気的に接地さ
れていることを特徴とする請求項９または請求項１１の
いずれかに記載の分布定数素子。 - 【請求項１４】 絶縁性基板上に設けられた下部導体層
と、 この下部導体層上に誘電体層を介して設けられた、一軸
性の磁気異方性を誘導してなる軟磁性金属層と、 この軟磁性金属層上に誘電体層を介して設けられた上部
導体層とを具備したことを特徴とするマイクロストリッ
プライン型の分布定数素子。 - 【請求項１５】 前記軟磁性金属層および前記誘電体層
を交互に積層して、電磁波の伝搬路を構成してなること
を特徴とする請求項１４に記載のマイクロストリップラ
イン型の分布定数素子。 - 【請求項１６】 前記上部導体層は、つづら折り形状を
有することを特徴とする請求項１４に記載のマイクロス
トリップライン型の分布定数素子。 - 【請求項１７】 線路長が電磁波の波長の略１／４とさ
れて、伝送線路型変成器を構成することを特徴とする請
求項１４に記載のマイクロストリップライン型の分布定
数素子。 - 【請求項１８】 高抵抗で終端するとともに、外部磁界
による前記軟磁性金属層の透磁率の変化を終端電圧の振
幅の変化として検出する磁界センサを構成することを特
徴とする請求項１７に記載のマイクロストリップライン
型の分布定数素子。 - 【請求項１９】 線路長が電磁波の波長の１／４の長さ
よりも十分に短く、かつ、前記上部導体層の一端が前記
下部導体層に電気的に接続されて、伝送線路型インダク
タンス素子を構成することを特徴とする請求項１４に記
載のマイクロストリップライン型の分布定数素子。 - 【請求項２０】 前記軟磁性金属層に高周波で高損失性
となる磁性金属を用いて、ローパスフィルタを構成する
ことを特徴とする請求項１４に記載のマイクロストリッ
プライン型の分布定数素子。 - 【請求項２１】 絶縁性基板上に設けられた下部導体層
と、 この下部導体層上に誘電体層を介して設けられた、一軸
性の磁気異方性を誘導してなる軟磁性金属層と、 この軟磁性金属層上に誘電体層を介して設けられた、前
記下部導体層とほぼ同一形状を有する上部導体層とを具
備したことを特徴とするパラレルライン型の分布定数素
子。 - 【請求項２２】 前記軟磁性金属層および前記誘電体層
を交互に積層して、電磁波の伝搬路を構成してなること
を特徴とする請求項２１に記載のパラレルライン型の分
布定数素子。 - 【請求項２３】 前記上部導体層および前記下部導体層
は、つづら折り形状を有することを特徴とする請求項２
１に記載のパラレルライン型の分布定数素子。 - 【請求項２４】 前記上部導体層および前記下部導体層
は、複数の直線パターン形状をそれぞれに有し、各導体
層をそれぞれ流れる電流の向きが全て同じになるように
相互に接続されていることを特徴とする請求項２１に記
載のパラレルライン型の分布定数素子。 - 【請求項２５】 前記導体層は、各パターンの相互が略
らせん状に接続されていることを特徴とする請求項２４
に記載のパラレルライン型の分布定数素子。 - 【請求項２６】 線路長が電磁波の波長の略１／４とさ
れて、伝送線路型変成器を構成することを特徴とする請
求項２１に記載のパラレルライン型の分布定数素子。 - 【請求項２７】 高抵抗で終端するとともに、外部磁界
による前記軟磁性金属層の透磁率の変化を終端電圧の振
幅の変化として検出する磁界センサを構成することを特
徴とする請求項２６に記載のパラレルライン型の分布定
数素子。 - 【請求項２８】 線路長が電磁波の波長の１／４の長さ
よりも十分に短く、かつ、前記上部導体層の一端が前記
下部導体層に電気的に接続されて、伝送線路型インダク
タンス素子を構成することを特徴とする請求項２１に記
載のパラレルライン型の分布定数素子。 - 【請求項２９】 前記軟磁性金属層に高周波で高損失性
となる磁性金属を用いて、ローパスフィルタを構成する
ことを特徴とする請求項２１に記載のパラレルライン型
の分布定数素子。 - 【請求項３０】 絶縁性基板上に設けられた下部軟磁性
金属層と、 この下部軟磁性金属層上に誘電体層を介して設けられた
導体層と、 この導体層上に誘電体層を介して設けられた上部軟磁性
金属層とを具備したことを特徴とする内部導体ライン型
の分布定数素子。 - 【請求項３１】 前記導体層は、前記上部軟磁性金属層
および前記下部軟磁性金属層間のほぼ中間部に位置する
ことを特徴とする請求項３０に記載の内部導体ライン型
の分布定数素子。 - 【請求項３２】 前記上部軟磁性金属層および前記下部
軟磁性金属層は電気的に接地されて、三端子素子を構成
することを特徴とする請求項３０に記載の内部導体ライ
ン型の分布定数素子。 - 【請求項３３】 線路長が電磁波の波長の略１／４とさ
れて、伝送線路型変成器を構成することを特徴とする請
求項３０に記載の内部導体ライン型の分布定数素子。 - 【請求項３４】 前記軟磁性金属層に高周波で高損失性
となる磁性金属を用いて、ローパスフィルタを構成する
ことを特徴とする請求項３０に記載の内部導体ライン型
の分布定数素子。 - 【請求項３５】 高抵抗で終端するとともに、外部磁界
による前記軟磁性金属層の透磁率の変化を終端電圧の振
幅の変化として検出する磁界センサを構成することを特
徴とする請求項３０に記載の内部導体ライン型の分布定
数素子。 - 【請求項３６】 前記導体層は、つづら折り形状を有す
ることを特徴とする請求項３０に記載の内部導体ライン
型の分布定数素子。 - 【請求項３７】 前記導体層は、スパイラル形状を有す
ることを特徴とする請求項３０に記載の内部導体ライン
型の分布定数素子。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27772497A JP3600415B2 (ja) | 1997-07-15 | 1997-10-09 | 分布定数素子 |
| US09/115,236 US6121852A (en) | 1997-07-15 | 1998-07-14 | Distributed constant element using a magnetic thin film |
| US09/630,542 US6414564B1 (en) | 1997-07-15 | 2000-08-01 | Distributed constant element using a magnetic thin film |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9-190118 | 1997-07-15 | ||
| JP19011897 | 1997-07-15 | ||
| JP27772497A JP3600415B2 (ja) | 1997-07-15 | 1997-10-09 | 分布定数素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1187620A true JPH1187620A (ja) | 1999-03-30 |
| JP3600415B2 JP3600415B2 (ja) | 2004-12-15 |
Family
ID=26505885
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27772497A Expired - Fee Related JP3600415B2 (ja) | 1997-07-15 | 1997-10-09 | 分布定数素子 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US6121852A (ja) |
| JP (1) | JP3600415B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100718145B1 (ko) | 2006-01-12 | 2007-05-14 | 삼성전자주식회사 | 공진 소자, 밴드 패스 필터 및 듀플렉서 |
| JP2010034257A (ja) * | 2008-07-29 | 2010-02-12 | Nec Corp | 伝送線路型キャパシタ |
| US8536790B2 (en) | 2008-12-26 | 2013-09-17 | Mitsubishi Electric Corporation | LED lighting device and head lamp LED lighting device |
Families Citing this family (49)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6896826B2 (en) * | 1997-01-09 | 2005-05-24 | Advanced Technology Materials, Inc. | Aqueous cleaning composition containing copper-specific corrosion inhibitor for cleaning inorganic residues on semiconductor substrate |
| US6136458A (en) | 1997-09-13 | 2000-10-24 | Kabushiki Kaisha Toshiba | Ferrite magnetic film structure having magnetic anisotropy |
| US6870456B2 (en) * | 1999-11-23 | 2005-03-22 | Intel Corporation | Integrated transformer |
| US6452247B1 (en) * | 1999-11-23 | 2002-09-17 | Intel Corporation | Inductor for integrated circuit |
| US6891461B2 (en) | 1999-11-23 | 2005-05-10 | Intel Corporation | Integrated transformer |
| US6815220B2 (en) | 1999-11-23 | 2004-11-09 | Intel Corporation | Magnetic layer processing |
| US6856228B2 (en) * | 1999-11-23 | 2005-02-15 | Intel Corporation | Integrated inductor |
| JP2002040117A (ja) * | 2000-07-21 | 2002-02-06 | Delta Tooling Co Ltd | 面状磁気センサ及び多次元磁場解析用面状磁気センサ |
| US6806794B2 (en) * | 2000-08-12 | 2004-10-19 | Murata Manufacturing Co., Ltd. | Noise filter |
| FR2813987B1 (fr) * | 2000-09-12 | 2003-01-10 | Memscap | Microcomposant du type micro-inductance ou micro-transformateur |
| US7059201B2 (en) * | 2000-12-20 | 2006-06-13 | Fidelica Microsystems, Inc. | Use of multi-layer thin films as stress sensors |
| EP1407545A1 (en) * | 2001-07-04 | 2004-04-14 | Koninklijke Philips Electronics N.V. | Electronic inductive and capacitive component |
| FR2828337B1 (fr) * | 2001-08-02 | 2003-10-24 | Commissariat Energie Atomique | Circuit resonant hyperfrequence et filtre hyperfrequence accordable utilisant le circuit resonant |
| US7199549B2 (en) * | 2001-08-17 | 2007-04-03 | Delphi Technologies, Inc | Feedback parameter estimation for electric machines |
| US20030076064A1 (en) * | 2001-08-17 | 2003-04-24 | Kleinau Julie A. | Feedforward parameter estimation for electric machines |
| US6900607B2 (en) * | 2001-08-17 | 2005-05-31 | Delphi Technologies, Inc. | Combined feedforward and feedback parameter estimation for electric machines |
| US7576506B2 (en) | 2001-12-11 | 2009-08-18 | Delphi Technologies, Inc. | Feedforward parameter estimation for electric machines |
| US7196514B2 (en) * | 2002-01-15 | 2007-03-27 | National University Of Singapore | Multi-conductive ferromagnetic core, variable permeability field sensor and method |
| US6853186B2 (en) * | 2002-01-15 | 2005-02-08 | National University Of Singapore | Variable permeability magnetic field sensor and method |
| KR100464093B1 (ko) * | 2002-03-13 | 2005-01-03 | 삼성전기주식회사 | 인쇄회로기판에 집적된 자계검출소자 및 그 제조방법 |
| KR100494472B1 (ko) * | 2002-12-31 | 2005-06-10 | 삼성전기주식회사 | 인쇄회로기판 기술을 이용한 미약자계 감지용 센서 및 그제조 방법 |
| KR100536837B1 (ko) * | 2003-02-10 | 2005-12-16 | 삼성전자주식회사 | 반도체기판에 집적된 자계검출소자 및 그 제조방법 |
| US7041526B2 (en) * | 2003-02-25 | 2006-05-09 | Samsung Electronics Co., Ltd. | Magnetic field detecting element and method for manufacturing the same |
| US7852185B2 (en) * | 2003-05-05 | 2010-12-14 | Intel Corporation | On-die micro-transformer structures with magnetic materials |
| US7202648B2 (en) * | 2003-05-05 | 2007-04-10 | Intel Corporation | Fully integrated DC-to-DC regulator utilizing on-chip inductors with high frequency magnetic materials |
| TWI227502B (en) * | 2003-09-02 | 2005-02-01 | Ind Tech Res Inst | Precise multi-pole magnetic components and manufacturing method thereof |
| JP3810411B2 (ja) * | 2004-01-23 | 2006-08-16 | Ｎｅｃエレクトロニクス株式会社 | 集積回路装置 |
| US7583167B2 (en) * | 2004-03-09 | 2009-09-01 | The Regents Of The University Of Colorado | High frequency magnetic thin film filter |
| KR100768919B1 (ko) * | 2004-12-23 | 2007-10-19 | 삼성전자주식회사 | 전원 생성 장치 |
| US7161457B2 (en) * | 2004-12-30 | 2007-01-09 | Steward, Inc. | Common mode choke including conductors within dielectric layer and associated methods |
| US8134548B2 (en) | 2005-06-30 | 2012-03-13 | Micron Technology, Inc. | DC-DC converter switching transistor current measurement technique |
| CN101297382B (zh) * | 2005-10-27 | 2011-05-04 | 株式会社东芝 | 平面磁元件及利用该平面磁元件的电源ic封装 |
| KR100993413B1 (ko) * | 2005-11-01 | 2010-11-09 | 도시바 마테리알 가부시키가이샤 | 평면 자기 소자 및 그것을 이용한 전원 ｉｃ 패키지 |
| ITMO20050293A1 (it) * | 2005-11-09 | 2007-05-10 | M D Micro Detectors S P A | Sensore magnetico, particolarmente per la misura di posizione e di spostamento di un oggetto, e relativo procedimento di realizzazione |
| US8004374B2 (en) * | 2005-12-14 | 2011-08-23 | Hitachi Global Storage Technologies Netherlands B.V. | Increased anisotropy induced by direct ion etch for telecommunications/electronics devices |
| KR100818994B1 (ko) * | 2006-01-24 | 2008-04-02 | 삼성전자주식회사 | 반도체 소자의 제조 방법 |
| US7725227B2 (en) | 2006-12-15 | 2010-05-25 | Gm Global Technology Operations, Inc. | Method, system, and apparatus for providing enhanced steering pull compensation |
| US7538653B2 (en) * | 2007-03-30 | 2009-05-26 | Intel Corporation | Grounding of magnetic cores |
| KR101443223B1 (ko) * | 2008-04-04 | 2014-09-24 | 삼성전자주식회사 | 인덕터 및 그 동작방법 |
| US7956715B2 (en) * | 2008-04-21 | 2011-06-07 | University Of Dayton | Thin film structures with negative inductance and methods for fabricating inductors comprising the same |
| US8023269B2 (en) * | 2008-08-15 | 2011-09-20 | Siemens Energy, Inc. | Wireless telemetry electronic circuit board for high temperature environments |
| US20100259349A1 (en) * | 2009-04-09 | 2010-10-14 | Qualcomm Incorporated | Magnetic Film Enhanced Inductor |
| US9484136B2 (en) * | 2012-09-04 | 2016-11-01 | Analog Devices Global | Magnetic core for use in an integrated circuit, an integrated circuit including such a magnetic core, a transformer and an inductor fabricated as part of an integrated circuit |
| JP5727561B2 (ja) * | 2013-08-29 | 2015-06-03 | 住友電気工業株式会社 | 変圧装置 |
| US20150263082A1 (en) * | 2014-03-11 | 2015-09-17 | AItera Corporation | Inductor structures with improved quality factor |
| DE102018113765B4 (de) | 2017-06-09 | 2023-11-02 | Analog Devices International Unlimited Company | Transformator mit einer durchkontaktierung für einen magnetkern |
| RU2680429C1 (ru) | 2018-05-21 | 2019-02-21 | Самсунг Электроникс Ко., Лтд. | Оптически-управляемый переключатель миллиметрового диапазона и основанные на нем устройства |
| GB201816833D0 (en) * | 2018-10-16 | 2018-11-28 | Univ College Cork National Univ Of Ireland Cork | A vertical magnetic structure for integrated power conversion |
| WO2024167776A1 (en) * | 2023-02-06 | 2024-08-15 | California Institute Of Technology | On-chip electrical coil and three-dimensional on-chip magnetic sensor including on-chip electrical coil |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4959631A (en) * | 1987-09-29 | 1990-09-25 | Kabushiki Kaisha Toshiba | Planar inductor |
| JP2598940B2 (ja) * | 1988-01-27 | 1997-04-09 | 株式会社村田製作所 | Ｌｃ複合部品 |
| KR960006848B1 (ko) * | 1990-05-31 | 1996-05-23 | 가부시끼가이샤 도시바 | 평면형 자기소자 |
| JP3082377B2 (ja) * | 1991-02-28 | 2000-08-28 | ソニー株式会社 | 分布定数回路型磁界検出装置 |
| US5583424A (en) * | 1993-03-15 | 1996-12-10 | Kabushiki Kaisha Toshiba | Magnetic element for power supply and dc-to-dc converter |
| JP3688732B2 (ja) * | 1993-06-29 | 2005-08-31 | 株式会社東芝 | 平面型磁気素子および非晶質磁性薄膜 |
| JPH0722243A (ja) * | 1993-07-02 | 1995-01-24 | Murata Mfg Co Ltd | インダクタアレイ |
-
1997
- 1997-10-09 JP JP27772497A patent/JP3600415B2/ja not_active Expired - Fee Related
-
1998
- 1998-07-14 US US09/115,236 patent/US6121852A/en not_active Expired - Fee Related
-
2000
- 2000-08-01 US US09/630,542 patent/US6414564B1/en not_active Expired - Fee Related
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100718145B1 (ko) | 2006-01-12 | 2007-05-14 | 삼성전자주식회사 | 공진 소자, 밴드 패스 필터 및 듀플렉서 |
| JP2010034257A (ja) * | 2008-07-29 | 2010-02-12 | Nec Corp | 伝送線路型キャパシタ |
| JP4591797B2 (ja) * | 2008-07-29 | 2010-12-01 | 日本電気株式会社 | 伝送線路型キャパシタ |
| US8536790B2 (en) | 2008-12-26 | 2013-09-17 | Mitsubishi Electric Corporation | LED lighting device and head lamp LED lighting device |
| JP5721440B2 (ja) * | 2008-12-26 | 2015-05-20 | 三菱電機株式会社 | Ｌｅｄ点灯装置及びヘッドランプ用ｌｅｄ点灯装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6414564B1 (en) | 2002-07-02 |
| JP3600415B2 (ja) | 2004-12-15 |
| US6121852A (en) | 2000-09-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3600415B2 (ja) | 分布定数素子 | |
| US6906682B2 (en) | Apparatus for generating a magnetic interface and applications of the same | |
| Ikeda et al. | Thin-film inductor for gigahertz band with CoFeSiO-SiO/sub 2/multilayer granular films and its application for power amplifier module | |
| US6870457B2 (en) | Symmetrical stacked inductor | |
| EP0862218B1 (en) | An improved-q inductor with multiple metalization levels | |
| JP2016524816A (ja) | 高い品質係数をもたらす複数の相互結合メタライズ層を有するベクトルインダクタ | |
| US5105172A (en) | Monolithically realizable radio frequency bias choke | |
| JPH08510882A (ja) | 高温超伝導固形エレメント及び電気回路 | |
| US5844451A (en) | Circuit element having at least two physically separated coil-layers | |
| KR101138682B1 (ko) | 이상기 및 이를 구비한 반도체 장치 | |
| KR100461536B1 (ko) | 품질 계수가 개선된 인덕터 및 그를 위한 단위 인덕터배열법 | |
| EP2269199B1 (en) | Planar inductive unit and an electronic device comprising a planar inductive unit | |
| JP3540733B2 (ja) | 平面型磁気素子及びそれを用いた半導体装置 | |
| JP2003257739A (ja) | 高周波デバイス | |
| US20070229168A1 (en) | Wideband high frequency chokes | |
| JP4471757B2 (ja) | 可変インダクタ | |
| Caulton | Lumped elements in microwave integrated circuits | |
| JP2002208640A (ja) | 回路装置 | |
| JPH07273292A (ja) | 半導体集積回路 | |
| CN115050539A (zh) | 基于ipd具有超高自谐振频率的3d电感器及其应用 | |
| Namoune et al. | Simulation analysis of geometrical parameters of monolithic on-chip transformers on silicon substrates | |
| EP0963607B1 (en) | An integrated circuit having a planar inductor | |
| JP3930918B2 (ja) | 誘電体多層基板コイル | |
| JP2001211048A (ja) | Ｌｃノイズフィルタ | |
| JP3835631B2 (ja) | 集中定数型サーキュレータ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040525 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040726 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040914 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040916 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070924 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080924 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080924 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090924 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090924 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100924 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110924 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |