JP2002208640A - 回路装置 - Google Patents
回路装置Info
- Publication number
- JP2002208640A JP2002208640A JP2001291996A JP2001291996A JP2002208640A JP 2002208640 A JP2002208640 A JP 2002208640A JP 2001291996 A JP2001291996 A JP 2001291996A JP 2001291996 A JP2001291996 A JP 2001291996A JP 2002208640 A JP2002208640 A JP 2002208640A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- circuit device
- integrated circuit
- integrated
- resonance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H5/00—One-port networks comprising only passive electrical elements as network components
- H03H5/003—One-port networks comprising only passive electrical elements as network components comprising distributed impedance elements together with lumped impedance elements
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
- H03H7/01—Frequency selective two-port networks
- H03H7/0115—Frequency selective two-port networks comprising only inductors and capacitors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
- Filters And Equalizers (AREA)
- Coils Or Transformers For Communication (AREA)
- Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
Abstract
(57)【要約】 （修正有）
【課題】少なくとも１つの集積回路のために意図された
信号、及び／又は、少なくとも１つの集積回路で形成さ
れた信号の特に周波数または周波数帯域の選択及び／又
はフィルタリングのための回路装置を提供する。 【解決手段】回路装置１００は、誘導素子１２；２２；
３２と容量素子１４；２４；３４とを有する２つの電気
共振回路１０；２０；３０を備え、低電源電圧で現在の
要求を満たすダイナミックレンジを提供し、また、最大
クオリティ・ファクタを有し、対称な回路配置を実現で
き、集積技術において望ましい差動回路技術すなわち平
衡回路技術と組み合せられる。共振回路１０；２０；３
０、特に誘導素子１２；２２；３２は、磁気的に互いに
強固に結合され、回路装置１００の共振回路１０；２
０；３０は、集積回路に配置され、特に、一定のオーム
抵抗を有する集積回路の１つの金属プレート４０上に配
置される。
信号、及び／又は、少なくとも１つの集積回路で形成さ
れた信号の特に周波数または周波数帯域の選択及び／又
はフィルタリングのための回路装置を提供する。 【解決手段】回路装置１００は、誘導素子１２；２２；
３２と容量素子１４；２４；３４とを有する２つの電気
共振回路１０；２０；３０を備え、低電源電圧で現在の
要求を満たすダイナミックレンジを提供し、また、最大
クオリティ・ファクタを有し、対称な回路配置を実現で
き、集積技術において望ましい差動回路技術すなわち平
衡回路技術と組み合せられる。共振回路１０；２０；３
０、特に誘導素子１２；２２；３２は、磁気的に互いに
強固に結合され、回路装置１００の共振回路１０；２
０；３０は、集積回路に配置され、特に、一定のオーム
抵抗を有する集積回路の１つの金属プレート４０上に配
置される。
Description
【０００１】
【発明の属する技術分野】本発明は、少なくとも１つの
集積回路のために意図された信号、及び／又は、少なく
とも１つの集積回路によって形成された信号の特に周波
数または周波数帯域の選択及び／又はフィルタリングの
ための回路装置に関する。前記回路装置は少なくとも２
つの電気共振回路を備えており、電気共振回路は、少な
くとも１つの誘導素子（電磁素子）と少なくとも１つの
容量素子（静電素子）とを有している。
集積回路のために意図された信号、及び／又は、少なく
とも１つの集積回路によって形成された信号の特に周波
数または周波数帯域の選択及び／又はフィルタリングの
ための回路装置に関する。前記回路装置は少なくとも２
つの電気共振回路を備えており、電気共振回路は、少な
くとも１つの誘導素子（電磁素子）と少なくとも１つの
容量素子（静電素子）とを有している。
【０００２】
【従来の技術】この点において、一般に留意すべきこと
は、高周波信号を受けたり形成したりする場合、受信信
号や形成信号全体から個々の周波数または周波数帯域を
選択する必要があるということである。このような選択
は、通常、誘導素子および容量素子を備えたフィルタに
よって行なわれる。フィルタ技術における基本的な要素
は共振回路であり、最も単純な形態の共振回路は、１つ
のコイル（インダクタンスＬ）と、このコイルに並列に
配置されたコンデンサ（静電容量Ｃ）とを備えている。
コイルの損失は、コイルと並列に配置された等価抵抗Ｒ
ｐによって示される。所定の電源電圧および所定の駆動
（ＡＣ）電流下において共振周波数ｆｒ＝（２π）−１
・（Ｌ・Ｃ）−０．５で振動するそのような共振回路の
ダイナミックレンジは、通常、クオリティ・ファクタＱ
の増大（いわゆるクオリティ・ファクタＱは、回路装置
のフィルタ作用や選択性の尺度であり、前述した抵抗Ｒ
ｐとともに直線的に増大する）に伴って減少する。
は、高周波信号を受けたり形成したりする場合、受信信
号や形成信号全体から個々の周波数または周波数帯域を
選択する必要があるということである。このような選択
は、通常、誘導素子および容量素子を備えたフィルタに
よって行なわれる。フィルタ技術における基本的な要素
は共振回路であり、最も単純な形態の共振回路は、１つ
のコイル（インダクタンスＬ）と、このコイルに並列に
配置されたコンデンサ（静電容量Ｃ）とを備えている。
コイルの損失は、コイルと並列に配置された等価抵抗Ｒ
ｐによって示される。所定の電源電圧および所定の駆動
（ＡＣ）電流下において共振周波数ｆｒ＝（２π）−１
・（Ｌ・Ｃ）−０．５で振動するそのような共振回路の
ダイナミックレンジは、通常、クオリティ・ファクタＱ
の増大（いわゆるクオリティ・ファクタＱは、回路装置
のフィルタ作用や選択性の尺度であり、前述した抵抗Ｒ
ｐとともに直線的に増大する）に伴って減少する。
【０００３】ダイナミックレンジのこのような減少は、
現在の集積回路製造方法においては、特に問題となる。
なぜなら、そのような信号受信回路、信号処理回路、信
号形成回路は、低電圧レンジで信号を受信・処理・形成
して、現在の技術的な要求（例えば、マルチメディアや
遠距離通信の分野における多数の電気・電子装置を参
照）を満たすことができなければならないからである。
現在の集積回路製造方法においては、特に問題となる。
なぜなら、そのような信号受信回路、信号処理回路、信
号形成回路は、低電圧レンジで信号を受信・処理・形成
して、現在の技術的な要求（例えば、マルチメディアや
遠距離通信の分野における多数の電気・電子装置を参
照）を満たすことができなければならないからである。
【０００４】したがって、電気・電子装置に与えられる
回路装置の動作時間に対する要求が、特にポータブル装
置関連において、益々厳しくなっている点を考慮しなけ
ればならない。そのような傾向は将来高まる可能性があ
り、その場合には、特にサーマルグランド（ｔｈｅｒｍ
ａｌ ｇｒｏｕｎｄｓ）により、そのような装置に使用
される集積回路（ＩＣｓ）の作動電圧が更に減少する可
能性がある。
回路装置の動作時間に対する要求が、特にポータブル装
置関連において、益々厳しくなっている点を考慮しなけ
ればならない。そのような傾向は将来高まる可能性があ
り、その場合には、特にサーマルグランド（ｔｈｅｒｍ
ａｌ ｇｒｏｕｎｄｓ）により、そのような装置に使用
される集積回路（ＩＣｓ）の作動電圧が更に減少する可
能性がある。
【０００５】現在において絶対的に必要な強いフィルタ
作用を達成する場合、干渉を抑制するために、また、し
ばしば公式に要求される信号形成時の不必要な副生成物
を除去するために、非常に密度の高い周波数帯域の占有
が使用され、等価抵抗Ｒｐは、クオリティ・ファクタＱ
とコイルに並列に配置された等価抵抗Ｒｐとの間の前述
した直線的な関係に起因して飛躍的に増大する（回路装
置の構成要素が変わらないままである限りにおいて）。
作用を達成する場合、干渉を抑制するために、また、し
ばしば公式に要求される信号形成時の不必要な副生成物
を除去するために、非常に密度の高い周波数帯域の占有
が使用され、等価抵抗Ｒｐは、クオリティ・ファクタＱ
とコイルに並列に配置された等価抵抗Ｒｐとの間の前述
した直線的な関係に起因して飛躍的に増大する（回路装
置の構成要素が変わらないままである限りにおいて）。
【０００６】しかしながら、駆動（ＡＣ）電流によって
生じる交流電圧は最大で作動電圧のたった２倍であり、
この電圧振幅（較差）は、等価抵抗Ｒｐの増大に伴い、
更に小さな交流電流で得られるため、前述したような等
価抵抗Ｒｐの増大は、能動回路によって形成される所定
の駆動（ＡＣ）電流および所定の作動電圧で回路装置の
ダイナミックレンジが著しく減少するという点で、実用
上の限界を有している。
生じる交流電圧は最大で作動電圧のたった２倍であり、
この電圧振幅（較差）は、等価抵抗Ｒｐの増大に伴い、
更に小さな交流電流で得られるため、前述したような等
価抵抗Ｒｐの増大は、能動回路によって形成される所定
の駆動（ＡＣ）電流および所定の作動電圧で回路装置の
ダイナミックレンジが著しく減少するという点で、実用
上の限界を有している。
【０００７】その結果、電力蓄積型の携帯可能な電気・
電子装置だけに限らないが、特に、電源電圧が益々小さ
くなり、同時に、ダイナミックレンジに課される要求が
益々厳しくなる（例えば、不必要な強い信号の存在下で
不必要な弱い信号を受信する場合において）電力蓄積型
の携帯可能な電気・電子装置にあっては、クオリティ・
ファクタＱを増大させるために等価抵抗Ｒｐを連続的に
増大させる方法は、間違いではないが、むしろ不利益と
なる。その上、所定の最小コレクタ電流ノイズを得るた
め、あるいは、信号を処理するために必要な遷移周波数
（ｔｒａｎｓｉｔｉｏｎ ｆｒｅｑｕｅｎｃｙ）を得る
ために、駆動（ＡＣ）電流の値は、しばしば、制御トラ
ンジスタの作用点調整によって固定される。
電子装置だけに限らないが、特に、電源電圧が益々小さ
くなり、同時に、ダイナミックレンジに課される要求が
益々厳しくなる（例えば、不必要な強い信号の存在下で
不必要な弱い信号を受信する場合において）電力蓄積型
の携帯可能な電気・電子装置にあっては、クオリティ・
ファクタＱを増大させるために等価抵抗Ｒｐを連続的に
増大させる方法は、間違いではないが、むしろ不利益と
なる。その上、所定の最小コレクタ電流ノイズを得るた
め、あるいは、信号を処理するために必要な遷移周波数
（ｔｒａｎｓｉｔｉｏｎ ｆｒｅｑｕｅｎｃｙ）を得る
ために、駆動（ＡＣ）電流の値は、しばしば、制御トラ
ンジスタの作用点調整によって固定される。
【０００８】冒頭で説明したタイプの回路装置のクオリ
ティ・ファクタＱの増大は、回路の誘導素子の巻数を増
やす従来の方法において起こり得る。なぜなら、この場
合、コイルに追加された巻線間で生じる相互逆インダク
タンスが影響するためである。
ティ・ファクタＱの増大は、回路の誘導素子の巻数を増
やす従来の方法において起こり得る。なぜなら、この場
合、コイルに追加された巻線間で生じる相互逆インダク
タンスが影響するためである。
【０００９】しかしながら、このように回路の誘導素子
の巻数を増やすことは、数学的に解析できる限りにおい
て、有効ではない（Ｈ．Ｈ． Ｍｅｉｎｋｅ／Ｆ．Ｗ．
Ｇｕｎｄｌａｃｈ：Ｔａｓｃｈｅｎｂｕｃｈ ｄｅｒ
Ｈｏｃｈｆｒｅｑｕｅｎｚｔｅｃｈｎｉｋ ； Ｓｐｒ
ｉｎｇｅｒ−Ｖｅｒｌａｇ Ｂｅｒｌｉｎ Ｈｅｉｄｅ
ｌｂｅｒｇ ，１９６８年、第３版、１８３頁等、１８
５頁等）。なぜなら、回路の誘導素子の巻数の増大に伴
ってクオリティ・ファクタＱが増大すると、回路装置の
損失を示す等価抵抗Ｒｐが過度に増大するからである
（例えば、回路の誘導素子の巻数を倍にすると、回路装
置の損失を示す等価抵抗Ｒｐが８倍になる）。そのよう
な等価抵抗Ｒｐの増大が大きな欠点であることについて
は既に述べた（並列の容量素子の静電容量が、容量素子
の初期の静電容量のたった１／４になるという事実は別
にして）。
の巻数を増やすことは、数学的に解析できる限りにおい
て、有効ではない（Ｈ．Ｈ． Ｍｅｉｎｋｅ／Ｆ．Ｗ．
Ｇｕｎｄｌａｃｈ：Ｔａｓｃｈｅｎｂｕｃｈ ｄｅｒ
Ｈｏｃｈｆｒｅｑｕｅｎｚｔｅｃｈｎｉｋ ； Ｓｐｒ
ｉｎｇｅｒ−Ｖｅｒｌａｇ Ｂｅｒｌｉｎ Ｈｅｉｄｅ
ｌｂｅｒｇ ，１９６８年、第３版、１８３頁等、１８
５頁等）。なぜなら、回路の誘導素子の巻数の増大に伴
ってクオリティ・ファクタＱが増大すると、回路装置の
損失を示す等価抵抗Ｒｐが過度に増大するからである
（例えば、回路の誘導素子の巻数を倍にすると、回路装
置の損失を示す等価抵抗Ｒｐが８倍になる）。そのよう
な等価抵抗Ｒｐの増大が大きな欠点であることについて
は既に述べた（並列の容量素子の静電容量が、容量素子
の初期の静電容量のたった１／４になるという事実は別
にして）。
【００１０】冒頭で述べたタイプの回路装置のうち、前
述した問題の少なくとも一部を考慮した回路装置は、Ｕ
Ｓ５，４３１，９８７によって知られている。この文献
はノイズフィルタについて記載しており、このノイズフ
ィルタは、絶縁基板上でインダクタンスとして作用する
第１の螺旋電極と、第１の螺旋電極を介してインダクタ
ンスとして作用する第２の螺旋電極とを有している。ま
た、２つの螺旋電極間には絶縁層が存在する。それらの
部分的な重なりに起因して、両方のインダクタンスは同
時にコンデンサとして作用し、このコンデンサは２つの
螺旋電極間に形成される。
述した問題の少なくとも一部を考慮した回路装置は、Ｕ
Ｓ５，４３１，９８７によって知られている。この文献
はノイズフィルタについて記載しており、このノイズフ
ィルタは、絶縁基板上でインダクタンスとして作用する
第１の螺旋電極と、第１の螺旋電極を介してインダクタ
ンスとして作用する第２の螺旋電極とを有している。ま
た、２つの螺旋電極間には絶縁層が存在する。それらの
部分的な重なりに起因して、両方のインダクタンスは同
時にコンデンサとして作用し、このコンデンサは２つの
螺旋電極間に形成される。
【００１１】確かに、この既知の回路装置によれば、信
号送信回路や電流供給回路等においてノイズを許容でき
る程度まで抑制できるが、ＵＳ５，４３１，９８７に開
示された回路装置は、第１のインダクタンスと比較して
第２のインダクタンスの実施形態が異なることに起因し
て、２つのインダクタンス同士の十分な結合すなわち
「固定的な」結合（２つのインダクタンス間の結合係数
ｋは、その最大値１に近い）を実際に実現できないとい
う欠点を有している。
号送信回路や電流供給回路等においてノイズを許容でき
る程度まで抑制できるが、ＵＳ５，４３１，９８７に開
示された回路装置は、第１のインダクタンスと比較して
第２のインダクタンスの実施形態が異なることに起因し
て、２つのインダクタンス同士の十分な結合すなわち
「固定的な」結合（２つのインダクタンス間の結合係数
ｋは、その最大値１に近い）を実際に実現できないとい
う欠点を有している。
【００１２】また、ＵＳ５，４３１，９８７に開示され
た回路装置において、第１の誘導素子のインダクタンス
Ｌ１と第２の誘導素子のインダクタンスＬ２との積のル
ート（平方根）で直線的に増大する（すなわち、Ｑは、
（Ｌ１・Ｌ２）０．５に正比例する）クオリティ・ファ
クタＱは、第１の誘導素子のインダクタンスＬ１と第２
の誘導素子のインダクタンスＬ２とがその異なる実施形
態および平面的な配置の必要性に起因して互いに異なる
という事実に影響を受け、その結果、クオリティ・ファ
クタＱは、その最大値に達することができない（公知の
ように、（Ｌ１・Ｌ２）０．５は、Ｌ１＝Ｌ２の時だけ
最大となる）。
た回路装置において、第１の誘導素子のインダクタンス
Ｌ１と第２の誘導素子のインダクタンスＬ２との積のル
ート（平方根）で直線的に増大する（すなわち、Ｑは、
（Ｌ１・Ｌ２）０．５に正比例する）クオリティ・ファ
クタＱは、第１の誘導素子のインダクタンスＬ１と第２
の誘導素子のインダクタンスＬ２とがその異なる実施形
態および平面的な配置の必要性に起因して互いに異なる
という事実に影響を受け、その結果、クオリティ・ファ
クタＱは、その最大値に達することができない（公知の
ように、（Ｌ１・Ｌ２）０．５は、Ｌ１＝Ｌ２の時だけ
最大となる）。
【００１３】また、既知の回路装置は、２つの誘導素子
が、異なる金属層上、結果的にオーム抵抗が異なる金属
層上に配置されるため、明らかに損失が増大し、クオリ
ティ・ファクタＱが著しく減少するという問題を有して
いる。また、既知の回路装置は、本質的に対称な配置を
実現できず、その結果、集積技術において望ましいとさ
れる差動回路技術すなわち平衡回路技術と適切に組み合
せることができない（この目的のためには、ＵＳ５，４
３１，９８７の場合とは異なり、第１の誘導性リアクタ
ンスと第２の誘導性リアクタンスとを一組として使用し
なければならない）。
が、異なる金属層上、結果的にオーム抵抗が異なる金属
層上に配置されるため、明らかに損失が増大し、クオリ
ティ・ファクタＱが著しく減少するという問題を有して
いる。また、既知の回路装置は、本質的に対称な配置を
実現できず、その結果、集積技術において望ましいとさ
れる差動回路技術すなわち平衡回路技術と適切に組み合
せることができない（この目的のためには、ＵＳ５，４
３１，９８７の場合とは異なり、第１の誘導性リアクタ
ンスと第２の誘導性リアクタンスとを一組として使用し
なければならない）。
【００１４】
【課題を解決するための手段】本発明の目的は、冒頭で
述べたタイプの回路装置であって、所定の低い電源電圧
で現在の要求を満たすダイナミックレンジが可能であ
り、また、最大のクオリティ・ファクタＱを有するとと
もに、本質的に対称な回路配置を実現でき、集積技術に
おいて望ましいとされる差動回路技術すなわち平衡回路
技術と組み合せることができる回路装置を提供すること
である。
述べたタイプの回路装置であって、所定の低い電源電圧
で現在の要求を満たすダイナミックレンジが可能であ
り、また、最大のクオリティ・ファクタＱを有するとと
もに、本質的に対称な回路配置を実現でき、集積技術に
おいて望ましいとされる差動回路技術すなわち平衡回路
技術と組み合せることができる回路装置を提供すること
である。
【００１５】この目的は、請求項１に規定された特徴的
な構成によって達成される。本発明の有益な実施例およ
び重要な他の実施例が従属請求項に規定されている。
な構成によって達成される。本発明の有益な実施例およ
び重要な他の実施例が従属請求項に規定されている。
【００１６】本発明の教示内容によれば、実際に、共振
回路同士、特に誘導素子同士が、ＤＣ結合ではなく、互
いに磁気的に強固に結合しており、これによって、驚く
ほど広いダイナミックレンジが可能であり、また、高い
クオリティ・ファクタＱが得られる。これは、共振回路
が単に磁気結合された場合におけるクオリティ・ファク
タＱの増大が、過度の増大を全く伴わず、回路装置の損
失を示す等価抵抗Ｒｐの正比例増大を伴うためである。
例えば、クオリティ・ファクタＱが２倍になると、回路
装置の損失を示す等価抵抗Ｒｐが２倍になる。
回路同士、特に誘導素子同士が、ＤＣ結合ではなく、互
いに磁気的に強固に結合しており、これによって、驚く
ほど広いダイナミックレンジが可能であり、また、高い
クオリティ・ファクタＱが得られる。これは、共振回路
が単に磁気結合された場合におけるクオリティ・ファク
タＱの増大が、過度の増大を全く伴わず、回路装置の損
失を示す等価抵抗Ｒｐの正比例増大を伴うためである。
例えば、クオリティ・ファクタＱが２倍になると、回路
装置の損失を示す等価抵抗Ｒｐが２倍になる。
【００１７】本発明に係る回路装置のデザインおよびレ
イアウトに関し、このような背景に基づく事実は、基本
的に、従来の回路装置よりも多くの可能性を提供する。
例えば、磁気的に互いに強固に結合（２つの誘導素子間
の結合係数ｋは、その最大値１に近い）された２つの共
振回路の配置を多数の共振回路に適用してクオリティ・
ファクタＱを更に増大させることもできる。
イアウトに関し、このような背景に基づく事実は、基本
的に、従来の回路装置よりも多くの可能性を提供する。
例えば、磁気的に互いに強固に結合（２つの誘導素子間
の結合係数ｋは、その最大値１に近い）された２つの共
振回路の配置を多数の共振回路に適用してクオリティ・
ファクタＱを更に増大させることもできる。
【００１８】本発明の教示内容によれば、実際に、回路
装置の少なくとも一部の共振回路、好ましくは全ての共
振回路は、集積回路に配置もしくは集積回路上に配置さ
れ、特に、基本的に一定のオーム抵抗を有する集積回路
のたった１つの金属プレート上に配置される。また、２
つ以上の誘導素子は、異なる金属プレートすなわちオー
ム抵抗が異なる金属プレートに配置されない。これは、
従来の回路装置と比較した重要な利点であり、本発明に
係る回路装置は、常に、集積回路のオーム抵抗が最も低
い金属プレート、好ましくは上側の金属プレートにおい
て実施可能であり、その結果、回路装置の作動中に生じ
る共振回路の損失が明らかに減少し、クオリティ・ファ
クタＱが飛躍的に増大する。これは、従来の回路装置に
必然的に存在するオーム抵抗が更に高い金属プレートと
の接触と、それに伴う高い追加の損失とが、本発明にお
いて回避されるためである。
装置の少なくとも一部の共振回路、好ましくは全ての共
振回路は、集積回路に配置もしくは集積回路上に配置さ
れ、特に、基本的に一定のオーム抵抗を有する集積回路
のたった１つの金属プレート上に配置される。また、２
つ以上の誘導素子は、異なる金属プレートすなわちオー
ム抵抗が異なる金属プレートに配置されない。これは、
従来の回路装置と比較した重要な利点であり、本発明に
係る回路装置は、常に、集積回路のオーム抵抗が最も低
い金属プレート、好ましくは上側の金属プレートにおい
て実施可能であり、その結果、回路装置の作動中に生じ
る共振回路の損失が明らかに減少し、クオリティ・ファ
クタＱが飛躍的に増大する。これは、従来の回路装置に
必然的に存在するオーム抵抗が更に高い金属プレートと
の接触と、それに伴う高い追加の損失とが、本発明にお
いて回避されるためである。
【００１９】この点に関し、特に当業者であれば分かる
ように、本発明に係る回路装置は、本質的に対称な配置
を実現でき、その結果、集積技術において望ましいとさ
れる差動回路技術すなわち平衡回路技術と個別に組み合
せることができる。本発明に係る回路装置の他のプラス
面は、共振回路同士の強固な磁気結合が実現され、共振
回路同士が弱く結合されている（例えば、互いに結合さ
れた２つの共振回路を備えた帯域通過フィルタの結合度
は、しばしば、２〜３％の範囲にすぎない。）高周波技
術における従来の回路装置に比べて著しい向上を示して
いる点である。
ように、本発明に係る回路装置は、本質的に対称な配置
を実現でき、その結果、集積技術において望ましいとさ
れる差動回路技術すなわち平衡回路技術と個別に組み合
せることができる。本発明に係る回路装置の他のプラス
面は、共振回路同士の強固な磁気結合が実現され、共振
回路同士が弱く結合されている（例えば、互いに結合さ
れた２つの共振回路を備えた帯域通過フィルタの結合度
は、しばしば、２〜３％の範囲にすぎない。）高周波技
術における従来の回路装置に比べて著しい向上を示して
いる点である。
【００２０】また、本発明を非常に本質的な方法で実施
する場合、少なくとも２つの誘導素子はそれぞれ、１つ
の巻線、好ましくは、互いに略同心的な及び／又は並列
を成す複数の巻線を有していることが望ましい。そのよ
うな巻線は、例えば、少なくとも１つの巻数を有するコ
イル状の誘導素子を、少なくとも１つの巻数を有する他
のコイル内に配置することにより実現できる。少なくと
も２つの誘導素子のそれぞれの巻線が好ましい形態（あ
る意味で、２以上の誘導素子が絡み合うバイファイラ巻
きと比較して）で互いに並列に巻回された場合に、非常
に高い磁気結合度を得ることができる。このようにし
て、できる限り強固な結合が得られ、したがって、誘導
素子同士を最大に近接させることができ、磁気結合が最
大になる。
する場合、少なくとも２つの誘導素子はそれぞれ、１つ
の巻線、好ましくは、互いに略同心的な及び／又は並列
を成す複数の巻線を有していることが望ましい。そのよ
うな巻線は、例えば、少なくとも１つの巻数を有するコ
イル状の誘導素子を、少なくとも１つの巻数を有する他
のコイル内に配置することにより実現できる。少なくと
も２つの誘導素子のそれぞれの巻線が好ましい形態（あ
る意味で、２以上の誘導素子が絡み合うバイファイラ巻
きと比較して）で互いに並列に巻回された場合に、非常
に高い磁気結合度を得ることができる。このようにし
て、できる限り強固な結合が得られ、したがって、誘導
素子同士を最大に近接させることができ、磁気結合が最
大になる。
【００２１】また、本発明は、前述したタイプの回路装
置を少なくとも１つ備える集積回路に関する。
置を少なくとも１つ備える集積回路に関する。
【００２２】
【発明の実施の形態】図面を参照しながら、本発明の２
つの実施例について説明する。
つの実施例について説明する。
【００２３】図１および図２に示され且つ下端部（簡単
のため、図１および図２には図示されていない）に接続
される集積回路のために意図された信号、及び／又は、
この集積回路によって形成された信号の周波数または周
波数帯域の選択やフィルタリングのために、回路装置１
００が設けられる。
のため、図１および図２には図示されていない）に接続
される集積回路のために意図された信号、及び／又は、
この集積回路によって形成された信号の周波数または周
波数帯域の選択やフィルタリングのために、回路装置１
００が設けられる。
【００２４】両方の実施例において、回路装置１００は
３つの電気共振回路１０，２０，３０を備えている。各
共振回路は、１つの略円形の巻線（図１参照）または１
つの矩形の巻線（図２参照）の形態を成す誘導素子（電
磁素子）１２，２２，３２と、コンデンサの形態を成す
容量素子（静電素子）１４，２４，３４とから成る。容
量素子１４，２４，３４は、各巻線の両端部に配置され
ている。
３つの電気共振回路１０，２０，３０を備えている。各
共振回路は、１つの略円形の巻線（図１参照）または１
つの矩形の巻線（図２参照）の形態を成す誘導素子（電
磁素子）１２，２２，３２と、コンデンサの形態を成す
容量素子（静電素子）１４，２４，３４とから成る。容
量素子１４，２４，３４は、各巻線の両端部に配置され
ている。
【００２５】容量素子１４，２４，３４の静電容量
Ｃ１，Ｃ２，Ｃ３は大きさが等しくても良いが、本実施
例では、コンデンサ１４，２４，３４の静電容量Ｃ１，
Ｃ２，Ｃ ３を適切に選択して、誘導素子１２，２２，３
２のサイズの違いに伴う誘導素子のインダクタンス
Ｌ１，Ｌ２，Ｌ３の相異を補償するため、容量素子１
４，２４，３４の静電容量Ｃ１，Ｃ２，Ｃ３の大きさが
異なる。
Ｃ１，Ｃ２，Ｃ３は大きさが等しくても良いが、本実施
例では、コンデンサ１４，２４，３４の静電容量Ｃ１，
Ｃ２，Ｃ ３を適切に選択して、誘導素子１２，２２，３
２のサイズの違いに伴う誘導素子のインダクタンス
Ｌ１，Ｌ２，Ｌ３の相異を補償するため、容量素子１
４，２４，３４の静電容量Ｃ１，Ｃ２，Ｃ３の大きさが
異なる。
【００２６】図１および図２に示される回路装置１００
の特徴的な構成は、共振回路１０，２０，３０同士、特
に誘導素子１２，２２，３３同士が、ＤＣ結合ではな
く、互いに磁気的に強固に結合している点であり、これ
は、共振回路１０，２０，３０のダイナミックレンジお
よび回路装置１００のクオリティ・ファクタＱの両方に
有利に働く。これは、従来の回路装置（例えばＵＳ５，
４３１，９８７参照）においてダイナミックレンジがク
オリティ・ファクタＱの増大によって減少するという意
味では、非常に画期的なことである。
の特徴的な構成は、共振回路１０，２０，３０同士、特
に誘導素子１２，２２，３３同士が、ＤＣ結合ではな
く、互いに磁気的に強固に結合している点であり、これ
は、共振回路１０，２０，３０のダイナミックレンジお
よび回路装置１００のクオリティ・ファクタＱの両方に
有利に働く。これは、従来の回路装置（例えばＵＳ５，
４３１，９８７参照）においてダイナミックレンジがク
オリティ・ファクタＱの増大によって減少するという意
味では、非常に画期的なことである。
【００２７】これに対し、共振回路１０，２０，３０が
単に磁気的に結合する本発明のダイナミックレンジは、
クオリティ・ファクタＱの増大によって影響を受けな
い。この点に関し、基本的に１つの方向Ｄで容量素子１
４，２４，３４が互いに前後に配置されることは有益で
ある。
単に磁気的に結合する本発明のダイナミックレンジは、
クオリティ・ファクタＱの増大によって影響を受けな
い。この点に関し、基本的に１つの方向Ｄで容量素子１
４，２４，３４が互いに前後に配置されることは有益で
ある。
【００２８】図１および図２の実施例において、オンチ
ップフィルタリングまたはオンチップ選択を実現するた
めに、回路装置１００の共振回路１０，２０，３０は、
基本的に一定で且つ低いオーム抵抗を有する集積回路の
上側の金属プレート４０上に、ある程度、「オンチッ
プ」で配置される。この目的のため、各共振回路１０，
２０，３０は、基本的に、集積回路の外面領域上に平面
的に配置される。この場合において、平面的な配置は、
誘導素子１２，２２，３２として巻数が１回の１つの巻
線を有し且つ容量素子１４，２４，３４として１つのコ
ンデンサを有する実質的に同心の幾何学的構造（図１は
円形、図２は矩形）によって実現される。
ップフィルタリングまたはオンチップ選択を実現するた
めに、回路装置１００の共振回路１０，２０，３０は、
基本的に一定で且つ低いオーム抵抗を有する集積回路の
上側の金属プレート４０上に、ある程度、「オンチッ
プ」で配置される。この目的のため、各共振回路１０，
２０，３０は、基本的に、集積回路の外面領域上に平面
的に配置される。この場合において、平面的な配置は、
誘導素子１２，２２，３２として巻数が１回の１つの巻
線を有し且つ容量素子１４，２４，３４として１つのコ
ンデンサを有する実質的に同心の幾何学的構造（図１は
円形、図２は矩形）によって実現される。
【００２９】例えば半導体結晶上に一体化されたコイル
１２，２２，３２およびコンデンサ１４，２４，３４に
よる回路装置１００のこのようなオンチップ配置によ
り、外部部品を省けるとともに、プレートにおける必要
な表面積が減少する。その結果、技術的な経験があまり
ないユーザとっても、集積回路の（ＩＣ）の使用が簡単
になる。
１２，２２，３２およびコンデンサ１４，２４，３４に
よる回路装置１００のこのようなオンチップ配置によ
り、外部部品を省けるとともに、プレートにおける必要
な表面積が減少する。その結果、技術的な経験があまり
ないユーザとっても、集積回路の（ＩＣ）の使用が簡単
になる。
【００３０】これは、基板が全く存在しないＩＣ製造プ
ロセス（「絶縁体上シリコン（ｓｉｌｉｃｏｎ−ｏｎ−
ｉｎｓｕｌａｔｏｒ）」プロセス＝ＳＯＩプロセスや
「任意体上シリコン（ｓｉｌｉｃｏｎ−ｏｎ−ａｎｙｔ
ｈｉｎｇ）」プロセス（ＳＯＡプロセス）；フィリップ
スによるＳＰＩＲＩＴプロセス参照）において、特に有
益である。なぜなら、基板の誘電損失は、クオリティ・
ファクタによって明らかになる集積共振回路の選択性や
フィルタ作用に全く影響を及ぼさないからである。しか
しながら、ＱＵＢＩＣ技術において使用されるような他
のプロセスも適切な可能性を提供する。
ロセス（「絶縁体上シリコン（ｓｉｌｉｃｏｎ−ｏｎ−
ｉｎｓｕｌａｔｏｒ）」プロセス＝ＳＯＩプロセスや
「任意体上シリコン（ｓｉｌｉｃｏｎ−ｏｎ−ａｎｙｔ
ｈｉｎｇ）」プロセス（ＳＯＡプロセス）；フィリップ
スによるＳＰＩＲＩＴプロセス参照）において、特に有
益である。なぜなら、基板の誘電損失は、クオリティ・
ファクタによって明らかになる集積共振回路の選択性や
フィルタ作用に全く影響を及ぼさないからである。しか
しながら、ＱＵＢＩＣ技術において使用されるような他
のプロセスも適切な可能性を提供する。
【００３１】導体を交差させる必要なく且つ回路装置１
００の中心への接続を全く必要とすることなくバイアス
する目的で、容量素子３４と並列な誘導素子３２の両端
部を介して回路装置１００に接続された能動集積回路
（図１および図２の下側部分参照；図２に係る中心の
「タップ」の場合には、差動回路が関係する）は、図２
に示される誘電素子３２の中心すなわち仮想質量におけ
るタップにより、または、誘導素子３２と容量素子３４
とを備えた共振回路の対称点により、直流電流Ｉ０を受
けても良い。また、対応する中心「タップ」を図１に示
される回路装置１００のために実現することもできる。
００の中心への接続を全く必要とすることなくバイアス
する目的で、容量素子３４と並列な誘導素子３２の両端
部を介して回路装置１００に接続された能動集積回路
（図１および図２の下側部分参照；図２に係る中心の
「タップ」の場合には、差動回路が関係する）は、図２
に示される誘電素子３２の中心すなわち仮想質量におけ
るタップにより、または、誘導素子３２と容量素子３４
とを備えた共振回路の対称点により、直流電流Ｉ０を受
けても良い。また、対応する中心「タップ」を図１に示
される回路装置１００のために実現することもできる。
【００３２】図１および図２に示される回路装置１００
は、選択信号受信や選択信号供給において任意の信号形
成集積回路や信号処理集積回路のために主に使用するこ
とができ、極めて小さな構造を有し且つ電気・電子部品
の小型化の実現に実質的に寄与するという大きな利点を
有する。
は、選択信号受信や選択信号供給において任意の信号形
成集積回路や信号処理集積回路のために主に使用するこ
とができ、極めて小さな構造を有し且つ電気・電子部品
の小型化の実現に実質的に寄与するという大きな利点を
有する。
【００３３】図１および図２の回路装置１００は、特
に、多数の実行可能な集積回路系（例えば、ＧａＡｓ＝
ガリウムヒ素；ＭＯＳ＝金属酸化膜半導体；Ｓｉ＝シリ
コン；・・・を基礎とする）と組み合せて実現すること
ができる。
に、多数の実行可能な集積回路系（例えば、ＧａＡｓ＝
ガリウムヒ素；ＭＯＳ＝金属酸化膜半導体；Ｓｉ＝シリ
コン；・・・を基礎とする）と組み合せて実現すること
ができる。
【００３４】本発明は、例えば低ノイズ増幅器、ミキ
サ、電圧制御オシレータ（容量ダイオードを有する）等
において共振回路のフィルタリング及び／又は選択を必
要とする任意の回路構造に適用可能であり、フィルタ内
における個々の部品として全く問題を生じることなく技
術的に実現可能である。
サ、電圧制御オシレータ（容量ダイオードを有する）等
において共振回路のフィルタリング及び／又は選択を必
要とする任意の回路構造に適用可能であり、フィルタ内
における個々の部品として全く問題を生じることなく技
術的に実現可能である。
【図１】図１は、本発明の第１の実施例に係る回路装置
の平面図である。
の平面図である。
【図２】図２は、本発明の第２の実施例に係る回路装置
の平面図である。
の平面図である。
１００ 回路装置 １０ （第１の）回路 １２ （第１の）誘導素子 １４ （第１の）容量素子 ２０ （第２の）回路 ２２ （第２の）誘導素子 ２４ （第２の）容量素子 ３０ （第３の）回路 ３２ （第３の）誘導素子 ３４ （第３の）容量素子 ４０ 金属プレート Ｃ 容量素子の静電容量 Ｃ１ （第１の）容量素子１４の静電容量 Ｃ２ （第２の）容量素子２４の静電容量 Ｃ３ （第３の）容量素子３４の静電容量 Ｄ 容量素子１４，２４，３４の配置方向 ｆｒ 共振周波数 Ｉ０ ＤＣ電流 ｋ 結合係数 Ｌ 誘導素子のインダクタンス Ｌ１ （第１の）誘導素子１２のインダクタンス Ｌ２ （第２の）誘導素子２２のインダクタンス Ｌ３ （第３の）誘導素子３２のインダクタンス Ｒｐ 並列等価抵抗 Ｑ クオリティ・ファクタ
───────────────────────────────────────────────────── フロントページの続き (71)出願人 590000248 Ｇｒｏｅｎｅｗｏｕｄｓｅｗｅｇ １, 5621 ＢＡ Ｅｉｎｄｈｏｖｅｎ， Ｔｈ ｅ Ｎｅｔｈｅｒｌａｎｄｓ Ｆターム(参考） 5E070 AA05 AB01 CA13 CB03 CB12 DB08 5F038 AC20 AZ04 DF06 EZ20 5J024 AA01 CA09 DA01 DA33 EA03 5J081 AA02 CC43 EE02 EE03
Claims (11)
- 【請求項１】少なくとも１つの集積回路のために意図さ
れた信号、及び／又は、少なくとも１つの集積回路によ
って形成された信号の特に周波数または周波数帯域の選
択及び／又はフィルタリングのための回路装置であっ
て、 少なくとも２つの電気共振回路を備え、 電気共振回路は、少なくとも１つの誘導素子と、 少なくとも１つの容量素子とを有する回路装置におい
て、 共振回路、特に誘導素子は、磁気的に互いに強固に結合
され、回路装置の少なくとも一部の共振回路、好ましく
は全ての共振回路は、集積回路に配置もしくは集積回路
上に配置され、特に、基本的に一定のオーム抵抗を有す
る集積回路のたった１つの金属プレート上に配置される
ことを特徴とする回路装置。 - 【請求項２】誘導素子は、インダクタンスを有する少な
くとも１つのコイルによって構成され、及び／又は、容
量素子は、静電容量を有する少なくとも１つのコンデン
サによって構成されていることを特徴とする請求項１に
記載の回路装置。 - 【請求項３】各共振回路は、実質的に、集積回路の外
側、特に外表面領域に平面的に配置されていることを特
徴とする請求項１または請求項２に記載の回路装置。 - 【請求項４】各共振回路は、実質的に同心的な複数の幾
何学的構造によって構成され、各幾何学的構造は、誘導
素子として巻数が１回の１つの巻線を有するとともに、
容量素子として１つのコンデンサを有していることを特
徴とする請求項１ないし請求項３のいずれか１項に記載
の回路装置。 - 【請求項５】前記幾何学的構造は、円形、長円形、楕円
形、正方形、矩形等を成していることを特徴とする請求
項４に記載の回路装置。 - 【請求項６】容量素子は１つの巻線の両端部に配置され
ていることを特徴とする請求項４または請求項５に記載
の回路装置。 - 【請求項７】少なくとも２つの誘導素子はそれぞれ、１
つの巻線、好ましくは、実質的に互いに同心及び／又は
互いに略並列な複数の巻線を備えていることを特徴とす
る請求項１ないし請求項６のいずれか１項に記載の回路
装置。 - 【請求項８】容量素子は、基本的に１つの方向で前後に
配置されていることを特徴とする請求項１ないし請求項
７のいずれか１項に記載の回路装置。 - 【請求項９】２つ以上の共振回路が磁気的に互いに強固
に結合されていることを特徴とする請求項１ないし請求
項８のいずれか１項に記載の回路装置。 - 【請求項１０】回路装置の共振回路は、集積回路の上側
の金属プレート上に配置されていることを特徴とする請
求項１ないし請求項９のいずれか１項に記載の回路装
置。 - 【請求項１１】請求項１ないし請求項１０のいずれか１
項に記載の回路装置を少なくとも１つ備えた集積回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE10047214A DE10047214A1 (de) | 2000-09-23 | 2000-09-23 | Schaltungsanordnung |
| DE10047214.1 | 2000-09-23 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002208640A true JP2002208640A (ja) | 2002-07-26 |
Family
ID=7657384
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001291996A Withdrawn JP2002208640A (ja) | 2000-09-23 | 2001-09-25 | 回路装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6762655B2 (ja) |
| EP (1) | EP1202450B1 (ja) |
| JP (1) | JP2002208640A (ja) |
| DE (2) | DE10047214A1 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004086553A2 (ja) * | 2003-03-26 | 2004-10-07 | Murata Manufacturing Co., Ltd. | 共振器、共振器の製造方法、フィルタ、デュプレクサおよび通信装置 |
| WO2005045986A1 (ja) * | 2003-11-06 | 2005-05-19 | Murata Manufacturing Co., Ltd. | 共振器、フィルタ、非可逆回路素子、および通信装置 |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8576026B2 (en) | 2007-12-28 | 2013-11-05 | Stats Chippac, Ltd. | Semiconductor device having balanced band-pass filter implemented with LC resonator |
| US8791775B2 (en) * | 2010-03-30 | 2014-07-29 | Stats Chippac, Ltd. | Semiconductor device and method of forming high-attenuation balanced band-pass filter |
| TWI499123B (zh) * | 2011-12-14 | 2015-09-01 | 矽品精密工業股份有限公司 | 交錯耦合帶通濾波器 |
| US8836460B2 (en) * | 2012-10-18 | 2014-09-16 | International Business Machines Corporation | Folded conical inductor |
| WO2014145687A1 (en) | 2013-03-15 | 2014-09-18 | Wispry, Inc. | Tuning systems, devices, and methods |
| US10340585B2 (en) * | 2017-07-24 | 2019-07-02 | The United States Of America As Represented By The Administrator Of Nasa | Low profile WiFi antenna with a toroidal pattern |
| US11069476B2 (en) * | 2018-10-08 | 2021-07-20 | Vayyar Imaging Ltd. | Self-contained device with planar overlapping coils |
| CN110943707A (zh) * | 2019-12-19 | 2020-03-31 | Tcl华星光电技术有限公司 | 滤波电路及电子设备 |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE588591C (de) * | 1933-11-20 | Telefunken Gmbh | Kurzwellenschwingungskreis | |
| FR876523A (fr) * | 1941-09-23 | 1942-11-09 | Gema Ges Fu R Elektroakutische | Circuit oscillant pour ondes de l'ordre du décimètre |
| DE1802294A1 (de) * | 1968-10-10 | 1970-06-25 | Standard Elek K Lorenz Ag | Magnetisch gekoppeltes Bandfilter |
| US3769616A (en) * | 1972-02-10 | 1973-10-30 | Bell & Howell Co | Solid state radiofrequency circuits |
| DE2629685A1 (de) * | 1976-07-01 | 1978-01-05 | Siemens Ag | Elektrisches netzwerk mit mindestens einer induktivitaet |
| JPS57142002A (en) * | 1981-02-27 | 1982-09-02 | Toshiba Corp | Small-sized loop antenna |
| KR960006848B1 (ko) * | 1990-05-31 | 1996-05-23 | 가부시끼가이샤 도시바 | 평면형 자기소자 |
| US5281932A (en) * | 1991-04-04 | 1994-01-25 | Ael Defense Corp. | Multilayer magnetically coupled suspended stripline for impedance matching |
| US5594342A (en) * | 1992-06-01 | 1997-01-14 | Conductus, Inc. | Nuclear magnetic resonance probe coil with enhanced current-carrying capability |
| US5431987A (en) | 1992-11-04 | 1995-07-11 | Susumu Okamura | Noise filter |
| JPH06224644A (ja) * | 1993-01-25 | 1994-08-12 | Nec Corp | 半導体装置 |
| TW262595B (ja) * | 1993-11-17 | 1995-11-11 | Ikeda Takeshi | |
| US5646633A (en) * | 1995-04-05 | 1997-07-08 | Mcdonnell Douglas Corporation | Microstrip antenna having a plurality of broken loops |
| DE19721982C2 (de) * | 1997-05-26 | 2001-08-02 | Siemens Audiologische Technik | Kommunikationssystem für Benutzer einer tragbaren Hörhilfe |
| US6215374B1 (en) * | 1998-03-16 | 2001-04-10 | Broadband Innovations, Inc. | Magnetically coupled resonators for achieving low cost narrow band pass filters having high selectivity, low insertion loss and improved out-of-band rejection |
| US6369778B1 (en) * | 1999-06-14 | 2002-04-09 | Gregory A. Dockery | Antenna having multi-directional spiral element |
| US6317101B1 (en) * | 1999-06-14 | 2001-11-13 | Gregory A. Dockery | Antenna having multi-directional spiral elements |
-
2000
- 2000-09-23 DE DE10047214A patent/DE10047214A1/de not_active Withdrawn
-
2001
- 2001-09-20 DE DE50113112T patent/DE50113112D1/de not_active Expired - Lifetime
- 2001-09-20 EP EP01203562A patent/EP1202450B1/de not_active Expired - Lifetime
- 2001-09-21 US US09/960,099 patent/US6762655B2/en not_active Expired - Lifetime
- 2001-09-25 JP JP2001291996A patent/JP2002208640A/ja not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004086553A2 (ja) * | 2003-03-26 | 2004-10-07 | Murata Manufacturing Co., Ltd. | 共振器、共振器の製造方法、フィルタ、デュプレクサおよび通信装置 |
| WO2004086553A3 (ja) * | 2003-03-26 | 2004-12-02 | Murata Manufacturing Co | 共振器、共振器の製造方法、フィルタ、デュプレクサおよび通信装置 |
| WO2005045986A1 (ja) * | 2003-11-06 | 2005-05-19 | Murata Manufacturing Co., Ltd. | 共振器、フィルタ、非可逆回路素子、および通信装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE50113112D1 (de) | 2007-11-22 |
| US6762655B2 (en) | 2004-07-13 |
| EP1202450A3 (de) | 2004-01-02 |
| US20020053955A1 (en) | 2002-05-09 |
| DE10047214A1 (de) | 2002-04-11 |
| EP1202450B1 (de) | 2007-10-10 |
| EP1202450A2 (de) | 2002-05-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7642618B2 (en) | Semiconductor devices with inductors | |
| US5892425A (en) | Interwound center-tapped spiral inductor | |
| US7382222B1 (en) | Monolithic inductor for an RF integrated circuit | |
| US7501924B2 (en) | Self-shielding inductor | |
| JP3725599B2 (ja) | 平面型磁気素子 | |
| US7382219B1 (en) | Inductor structure | |
| WO1998050956A1 (en) | Patterned ground shields for integrated circuit inductors | |
| JP4592542B2 (ja) | 半導体装置 | |
| JP2016524816A (ja) | 高い品質係数をもたらす複数の相互結合メタライズ層を有するベクトルインダクタ | |
| US6714112B2 (en) | Silicon-based inductor with varying metal-to-metal conductor spacing | |
| US9865392B2 (en) | Solenoidal series stacked multipath inductor | |
| JP4946219B2 (ja) | 可変インダクタ及びこれを用いた半導体装置 | |
| KR100771726B1 (ko) | 유도성 소자의 집적 회로 | |
| US11152975B2 (en) | High frequency galvanic isolators | |
| JP2002208640A (ja) | 回路装置 | |
| TW513811B (en) | Integrated circuit including an inductive element having a large quality factor and being highly compact | |
| US6980075B2 (en) | Inductor having high quality factor and unit inductor arranging method thereof | |
| TW587259B (en) | Inductor device | |
| KR0131325B1 (ko) | 동조기의 uhf 동조장치 | |
| US6809623B2 (en) | High Q on-chip inductor | |
| JPH0389548A (ja) | 半導体集積回路 | |
| JP2002246476A (ja) | 絶縁デバイス、集積回路、発信器及び無線信号受信装置 | |
| US20020097128A1 (en) | Electronic component and method of manufacturing | |
| JP5598461B2 (ja) | 可変インダクタ及びこれを用いた半導体装置 | |
| JP2003249408A (ja) | 磁性薄膜インダクタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20080522 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080925 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20090901 |