TWI626754B - 用於提升介電常數的薄膜電容器及其製作方法 - Google Patents

用於提升介電常數的薄膜電容器及其製作方法 Download PDF

Info

Publication number
TWI626754B
TWI626754B TW105126617A TW105126617A TWI626754B TW I626754 B TWI626754 B TW I626754B TW 105126617 A TW105126617 A TW 105126617A TW 105126617 A TW105126617 A TW 105126617A TW I626754 B TWI626754 B TW I626754B
Authority
TW
Taiwan
Prior art keywords
layer
processing
metal layer
insulating
module
Prior art date
Application number
TW105126617A
Other languages
English (en)
Other versions
TW201807831A (zh
Inventor
錢明谷
鄭敦仁
Original Assignee
鈺邦科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 鈺邦科技股份有限公司 filed Critical 鈺邦科技股份有限公司
Priority to TW105126617A priority Critical patent/TWI626754B/zh
Priority to US15/372,878 priority patent/US20180053602A1/en
Publication of TW201807831A publication Critical patent/TW201807831A/zh
Application granted granted Critical
Publication of TWI626754B publication Critical patent/TWI626754B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/33—Thin- or thick-film capacitors 
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/14—Organic dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/20—Dielectrics using combinations of dielectrics from more than one of groups H01G4/02 - H01G4/06
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/20—Dielectrics using combinations of dielectrics from more than one of groups H01G4/02 - H01G4/06
    • H01G4/206—Dielectrics using combinations of dielectrics from more than one of groups H01G4/02 - H01G4/06 inorganic and synthetic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/248—Terminals the terminals embracing or surrounding the capacitive element, e.g. caps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

本發明公開一種用於提升介電常數的薄膜電容器及其製作方法。薄膜電容器的製作方法包括：首先，將一承載基板放置在一加工機台上，其中加工機台具有多個沿一平面式生產線依序排列的加工區域；接著，形成交替地堆疊在承載基板上的多個金屬層以及多個絕緣層，以完成一多層式堆疊結構的製作；然後，形成兩個端電極結構，以分別包覆多層式堆疊結構的兩相反側端部。本發明通過加工機台的加工，使得多個金屬層以及多個絕緣層能夠交替地堆疊在承載基板上，藉此以完成薄膜電容器的多層式堆疊結構的製作。每一個絕緣層包括一絕緣材料層以及多個混入絕緣材料層內的奈米材料，藉此以增加多層式堆疊結構的介電常數。

Description

用於提升介電常數的薄膜電容器及其製作方法
本發明涉及一種薄膜電容器及其製作方法，特別是涉及一種用於提升介電常數的薄膜電容器及其製作方法。
電容器已廣泛地被使用於消費性家電用品、電腦主機板及其周邊、電源供應器、通訊產品、及汽車等的基本元件，其主要的作用包括：濾波、旁路、整流、耦合、去耦、轉相等。是電子產品中不可缺少的元件之一。電容器依照不同的材質及用途，有不同的型態。包括鋁質電解電容、鉭質電解電容、積層陶瓷電容、薄膜電容等。現有技術所製作出的薄膜電容器的整體結構過於複雜而需要改善，並且現有技術所製作出的薄膜電容器所能提供的介電常數過低而需要改善。
本發明所要解決的技術問題在於，針對現有技術的不足提供一種用於提升介電常數的薄膜電容器及其製作方法。
為了解決上述的技術問題，本發明所採用的其中一技術方案是，提供一種用於提升介電常數的薄膜電容器的製作方法，其包括：首先，將一承載基板放置在一加工機台上，其中，所述加工機台具有多個沿一平面式生產線依序排列的加工區域，且所述加工機台的每一個所述加工區域內包括一金屬層加工模組以及一絕緣層加工模組；接著，通過位於第1個所述加工區域內的所述金 屬層加工模組，以塗佈一第1個金屬層於所述承載基板上；然後，通過位於第1個所述加工區域內的所述絕緣層加工模組，以塗佈一第1個絕緣層於所述承載基板上而覆蓋第1個所述金屬層；接下來，依序執行N次重覆步驟，以完成一多層式堆疊結構的製作；最後，形成兩個端電極結構，以分別包覆所述多層式堆疊結構的兩相反側端部。更進一步來說，N次所述重覆步驗的順序為第1、2、3、…、N次，且每一個所述重覆步驟包括：首先，通過位於第N+1個所述加工區域內的所述金屬層加工模組，以塗佈一第N+1個金屬層於第N個所述絕緣層上而覆蓋所述第N個金屬層；然後，通過位於第N+1個所述加工區域內的所述絕緣層加工模組，以塗佈一第N+1個絕緣層於第N個所述絕緣層上而覆蓋第N+1個所述金屬層。其中，每一個所述絕緣層包括一絕緣材料層以及多個混入所述絕緣材料層內的奈米材料，以增加所述多層式堆疊結構的介電常數。
更進一步地，每一個所述金屬層加工模組包括一金屬層塗佈模組以及一第一烘烤模組，且每一個所述絕緣層加工模組包括一絕緣層塗佈模組以及一第二烘烤模組。
更進一步地，在通過位於第1個所述加工區域內的所述金屬層加工模組，以塗佈第1個所述金屬層於所述承載基板上的步驟中，還進一步包括：首先，通過位於第1個所述加工區域內的所述金屬層塗佈模組，以塗佈第1個所述金屬層於所述承載基板上；然後，通過位於第1個所述加工區域內的所述第一烘烤模組，以烘烤第1個所述金屬層。
更進一步地，在通過位於第1個所述加工區域內的所述絕緣層加工模組，以塗佈第1個所述絕緣層於所述承載基板上而覆蓋第1個所述金屬層的步驟中，還進一步包括：首先，通過位於第1個所述加工區域內的所述絕緣層塗佈模組，以塗佈第1個所述絕緣層於所述承載基板上而覆蓋第1個所述金屬層；然後，通過位 於第1個所述加工區域內的所述第二烘烤模組，以烘烤第1個所述絕緣層。
更進一步地，在通過位於第N+1個所述加工區域內的所述金屬層加工模組，以塗佈第N+1個所述金屬層於第N個所述絕緣層上而覆蓋所述第N個金屬層的步驟中，還進一步包括：首先，通過位於第N+1個所述加工區域內的所述金屬層塗佈模組，以塗佈第N+1個所述金屬層於第N個所述絕緣層上而覆蓋所述第N個金屬層；然後，通過位於第N+1個所述加工區域內的所述第一烘烤模組，以烘烤第N+1個所述金屬層。
更進一步地，在通過位於第N+1個所述加工區域內的所述絕緣層加工模組，以塗佈第N+1個所述絕緣層於第N個所述絕緣層上而覆蓋第N+1個所述金屬層的步驟中，還進一步包括：首先，通過位於第N+1個所述加工區域內的所述絕緣層塗佈模組，以塗佈第N+1個所述絕緣層於第N個所述絕緣層上而覆蓋所述第N+1個金屬層；然後，通過位於第N+1個所述加工區域內的所述第二烘烤模組，以烘烤第N+1個所述絕緣層。
為了解決上述的技術問題，本發明所採用的另外一技術方案是，提供一種用於提升介電常數的薄膜電容器的製作方法，其包括：首先，將一承載基板放置在一加工機台上，其中，所述加工機台具有至少一加工區域，所述加工機台的至少一所述加工區域內包括沿一平面式生產線依序排列的一金屬層加工模組以及一絕緣層加工模組；接著，通過在至少一所述加工區域內的所述加工機台的所述金屬層加工模組，以形成多個金屬層，且通過在至少一所述加工區域內的所述加工機台的所述絕緣層加工模組，以形成多個絕緣層，其中多個所述金屬層以及多個所述絕緣層交替地堆疊在所述承載基板上，以完成一多層式堆疊結構的製作；然後，形成兩個端電極結構，以分別包覆所述多層式堆疊結構的兩相反側端部。其中，每一個所述絕緣層包括一絕緣材料層以及多個混 入所述絕緣材料層內的奈米材料，以增加所述多層式堆疊結構的介電常數。
為了解決上述的技術問題，本發明所採用的另外再一技術方案是，提供一種用於提升介電常數的薄膜電容器，其包括：通過一加工機台所製作出的一多層式堆疊結構以及兩個端電極結構。所述多層式堆疊結構包括一承載基板、多個金屬層以及多個絕緣層，且多個所述金屬層以及多個所述絕緣層交替地堆疊在所述承載基板上。兩個所述端電極結構分別包覆所述多層式堆疊結構的兩相反側端部。其中，每一個所述絕緣層包括一絕緣材料層以及多個混入所述絕緣材料層內的奈米材料，以增加所述多層式堆疊結構的介電常數。其中，所述加工機台具有多個沿一平面式生產線依序排列的加工區域，且所述加工機台的每一個所述加工區域內包括一用於形成相對應的所述金屬層的金屬層加工模組以及一用於形成相對應的所述絕緣層的絕緣層加工模組。
本發明的有益效果在於，本發明技術方案所提供的用於提升介電常數的薄膜電容器及其製作方法，其可通過“每一個所述絕緣層包括一絕緣材料層以及多個混入所述絕緣材料層內的奈米材料，以增加所述多層式堆疊結構的介電常數”的技術特徵，以提升所述薄膜電容器的整體介電常數。
為使能更進一步瞭解本發明的特徵及技術內容，請參閱以下有關本發明的詳細說明與附圖，然而所提供的附圖僅用於提供參考與說明，並非用來對本發明加以限制。
M‧‧‧加工機台
T‧‧‧傳動機構
R、R1、R2、R3‧‧‧加工區域
X‧‧‧金屬層加工模組
Y‧‧‧絕緣層加工模組
A‧‧‧金屬層塗佈模組
B‧‧‧第一烘烤模組
C‧‧‧絕緣層塗佈模組
D‧‧‧第二烘烤模組
Z‧‧‧薄膜電容器
1‧‧‧多層式堆疊結構
10‧‧‧承載基板
11‧‧‧金屬層
12‧‧‧絕緣層
120‧‧‧絕緣材料層
121‧‧‧奈米材料
2‧‧‧端電極結構
20P‧‧‧側端部
21‧‧‧第一包覆層
22‧‧‧第二包覆層
23‧‧‧第三包覆層
P‧‧‧封裝膠體
L‧‧‧導電引腳
H‧‧‧金屬殼體
圖1為本發明用於提升介電常數的薄膜電容器的製作方法的其中一部分的流程圖。
圖2為本發明用於提升介電常數的薄膜電容器的製作方法的另外一部分的流程圖。
圖3為本發明加工機台的功能方塊圖。
圖4為本發明加工機台的示意圖。
圖5為本發明加工機台的第1個加工區域內的金屬層加工模組與絕緣層加工模組的示意圖。
圖6為本發明加工機台在第1個加工區域內塗佈第1個絕緣層於第1個金屬層上的剖面示意圖。
圖7為本發明加工機台的第2個加工區域內的金屬層加工模組與絕緣層加工模組的示意圖。
圖8為本發明加工機台在第2個加工區域內塗佈第2個絕緣層於第2個金屬層上的剖面示意圖。
圖9為本發明加工機台的第3個加工區域內的金屬層加工模組與絕緣層加工模組的示意圖。
圖10為本發明加工機台在第3個加工區域內塗佈第3個絕緣層於第3個金屬層上的剖面示意圖。
圖11為本發明用於提升介電常數的薄膜電容器的剖面示意圖。
圖12為本發明用於提升介電常數的薄膜電容器的多層式堆疊結構的部分剖面示意圖。
圖13為本發明用於提升介電常數的薄膜電容器應用於第一種薄膜電容器封裝結構的剖面示意圖。
圖14為本發明用於提升介電常數的薄膜電容器應用於第二種薄膜電容器封裝結構的剖面示意圖。
以下是通過特定的具體實施例來說明本發明所公開有關“用於提升介電常數的薄膜電容器及其製作方法”的實施方式，本領域技術人員可由本說明書所公開的內容瞭解本發明的優點與效果。本發明可通過其他不同的具體實施例加以施行或應用，本說明書中的各項細節也可基於不同觀點與應用，在不悖離本發明的精神下進行各種修飾與變更。另外，本發明的附圖僅為簡單示意說明，並非依實際尺寸的描繪，予以聲明。以下的實施方式將進 一步詳細說明本發明的相關技術內容，但所公開的內容並非用以限制本發明的技術範圍。
請參閱圖1至圖12所示，本發明提供一種用於提升介電常數的薄膜電容器Z的製作方法，其包括：首先，配合圖1至圖5所示，將一承載基板10放置在一加工機台M上，其中加工機台M具有多個沿一平面式生產線依序排列的加工區域R，並且加工機台M的每一個加工區域R內包括一金屬層加工模組X以及一絕緣層加工模組Y(S100)；接著，配合圖1、圖2、圖3以及圖5所示，通過位於第1個加工區域R(R1)內的金屬層加工模組X，以塗佈一第1個金屬層11於承載基板10上(S102)；然後，配合圖1、圖2、圖3以及圖5所示，通過位於第1個加工區域R(R1)內的絕緣層加工模組Y，以塗佈一第1個絕緣層12於承載基板10上而覆蓋第1個金屬層11(S104)；接著，配合圖1至圖4以及圖7至圖11所示，依序執行N次重覆步驟，以完成一多層式堆疊結構1的製作，其中N次重覆步驗的順序為第1、2、3、…、N次。值得注意的是，上述步驟中所用的塗佈(coating)也可以採用噴塗(spraying)或印刷(printing)來代替。
首先，特別要說明的是，舉例來說，如圖4所示，多個加工區域R會沿著一平面式生產線依序排列，也就是說，此平面式生產線並不會有太大的高低落差。另外，此平面式生產線可以是直線或是非直線生產線，也可以是環繞成一圈的生產線。再者，加工機台M包括一用於直線地帶動承載基板10依序經過多個加工區域R的傳動機構T(例如使用傳輸帶配合多個滾軸帶動)，並且每一個加工區域R內可提供一室溫環境，也就是說，每一個加工區域R內不需要額外提供一真空環境，而是只要提供大約25℃的常溫工作環境即可。
再者，舉例來說，配合圖3以及圖5所示，每一個金屬層加工模組X包括一用於形成金屬層11的金屬層塗佈模組A以及一 用於烘烤所形成的金屬層11的第一烘烤模組B，並且每一個絕緣層加工模組Y包括一用於形成絕緣層12的絕緣層塗佈模組C以及一用於烘烤所形成的絕緣層12的第二烘烤模組D。
更進一步來說，配合圖1至圖5所示，在通過位於第1個加工區域R(R1)內的金屬層加工模組X，以塗佈第1個金屬層11於承載基板10上的步驟S102中，還進一步包括：首先，通過位於第1個加工區域R(R1)內的金屬層塗佈模組A，以塗佈第1個金屬層11於承載基板10上(S102a)；然後，通過位於第1個加工區域R(R1)內的第一烘烤模組B，以烘烤第1個金屬層11(S102b)，藉此以使得金屬層11被硬化。
承上所述，配合圖1至圖5所示，在通過位於第1個加工區域R(R1)內的絕緣層加工模組Y，以塗佈第1個絕緣層12於第1個金屬層11上的步驟S104中，還進一步包括：首先，通過位於第1個加工區域R(R1)內的絕緣層塗佈模組C，以塗佈第1個絕緣層12於承載基板10上而覆蓋第1個金屬層11(S104a)；然後，通過位於第1個加工區域R(R1)內的第二烘烤模組D，以烘烤第1個絕緣層12(S104b)，藉此以使得絕緣層12被硬化。
值得一提的是，配合圖5以及圖6所示，每一個絕緣層12屬於複合材料層，並且每一個絕緣層12還進一步包括一絕緣材料層120以及多個混入絕緣材料層120內的奈米材料121，藉此以增加多層式堆疊結構1的介電常數。舉例來說，奈米材料121可為奈米石墨烯、奈米碳管、奈米金屬線、奈米金屬顆粒、陶瓷材料(例如氧化物、氮化物或是碳化物等等)以及高分子材料之中的任意一種，或者是奈米材料121也可以是一種由奈米石墨烯、奈米碳管、奈米金屬線、奈米金屬顆粒、陶瓷材料(例如氧化物、氮化物或是碳化物等等)以及高分子材料之中的任意兩種以上所混合而成的奈米複合材料。
更進一步來說，配合圖1至圖9所示，在依序執行N次重覆 步驟中，每一個重覆步驟包括：首先，通過位於第N+1個加工區域R內的金屬層加工模組X，以塗佈一第N+1個金屬層11於第N個絕緣層12上而覆蓋第N個金屬層11(S106)；然後，通過位於第N+1個加工區域R內的絕緣層加工模組Y，以塗佈一第N+1個絕緣層12於第N個絕緣層12上而覆蓋第N+1個金屬層11(S108)。
更進一步來說，配合圖1至圖9所示，在通過位於第N+1個加工區域R內的金屬層加工模組X，以塗佈第N+1個金屬層11於第N個絕緣層12上而覆蓋第N個金屬層11的步驟中，還進一步包括：首先，通過位於第N+1個加工區域R內的金屬層塗佈模組A，以塗佈第N+1個金屬層11於第N個絕緣層12上而覆蓋第N個金屬層11(S106a)；然後，通過位於第N+1個加工區域R內的第一烘烤模組B，以烘烤第N+1個金屬層11(S106b)，藉此以使得第N+1個金屬層11被硬化。再者，在通過位於第N+1個加工區域R內的絕緣層加工模組Y，以塗佈第N+1個絕緣層12於第N個絕緣層12上而覆蓋第N+1個金屬層11的步驟中，還進一步包括：首先，通過位於第N+1個加工區域R內的絕緣層塗佈模組C，以塗佈第N+1個絕緣層12於第N個絕緣層12上而覆蓋第N+1個金屬層11(S108a)；然後，通過位於第N+1個加工區域R內的第二烘烤模組D，以烘烤第N+1個絕緣層12(S108b)，藉此以使得第N+1個絕緣層12被硬化。
舉例來說，配合圖2、圖4以及圖7所示，當N=1時(也就是執行第1次重覆步驟)，首先，通過位於第2個加工區域R(R2)內的金屬層塗佈模組A，以塗佈第2個金屬層11於第1個絕緣層12上而覆蓋第1個金屬層11；然後，通過位於第2個加工區域R(R2)內的第一烘烤模組B，以烘烤第2個金屬層11；接著，通過位於第2個加工區域R(R2)內的絕緣層塗佈模組C，以塗佈第2個絕緣層12於第1個絕緣層12上而覆蓋第2個金屬層11；然後，通過位於第2個加工區域R(R2)內的第二烘烤模組D，以烘烤第2 個絕緣層12，藉此以使得第2個絕緣層12被硬化。
值得一提的是，配合圖7以及圖8所示，每一個絕緣層12屬於複合材料層，並且每一個絕緣層12還進一步包括一絕緣材料層120以及多個混入絕緣材料層120內的奈米材料121，藉此以增加多層式堆疊結構1的介電常數。舉例來說，奈米材料121可為奈米石墨烯、奈米碳管、奈米金屬線、奈米金屬顆粒、陶瓷材料(例如氧化物、氮化物或是碳化物等等)以及高分子材料之中的任意一種，或者是奈米材料121也可以是一種由奈米石墨烯、奈米碳管、奈米金屬線、奈米金屬顆粒、陶瓷材料(例如氧化物、氮化物或是碳化物等等)以及高分子材料之中的任意兩種以上所混合而成的奈米複合材料。
舉例來說，配合圖2、圖4以及圖9所示，當N=2時(也就是執行第2次重覆步驟)，首先，通過位於第3個加工區域R(R3)內的金屬層塗佈模組A，以塗佈第3個金屬層11於第2個絕緣層12上而覆蓋第2個金屬層11；然後，通過位於第3個加工區域R(R3)內的第一烘烤模組B，以烘烤第3個金屬層11；接著，通過位於第3個加工區域R(R3)內的絕緣層塗佈模組C，以塗佈第3個絕緣層12於第2個絕緣層12上而覆蓋第3個金屬層11；然後，通過位於第3個加工區域R(R3)內的第二烘烤模組D，以烘烤第3個絕緣層12，藉此以使得第3個絕緣層12被硬化。
值得一提的是，配合圖9以及圖10所示，每一個絕緣層12屬於複合材料層，並且每一個絕緣層12還進一步包括一絕緣材料層120以及多個混入絕緣材料層120內的奈米材料121，藉此以增加多層式堆疊結構1的介電常數。舉例來說，奈米材料121可為奈米石墨烯、奈米碳管、奈米金屬線、奈米金屬顆粒、陶瓷材料(例如氧化物、氮化物或是碳化物等等)以及高分子材料之中的任意一種，或者是奈米材料121也可以是一種由奈米石墨烯、奈米碳管、奈米金屬線、奈米金屬顆粒、陶瓷材料(例如氧化物、 氮化物或是碳化物等等)以及高分子材料之中的任意兩種以上所混合而成的奈米複合材料。
再者，配合圖1、圖2以及圖11所示，在依序執行N次重覆步驟之後，還進一步包括：形成兩個端電極結構2，以分別包覆多層式堆疊結構1的兩相反側端部20P(S110)，以完成薄膜電容器Z的製作。舉例來說，每一個端電極結構2包括一用於包覆多層式堆疊結構1的側端部20P的第一包覆層21、一用於包覆第一包覆層21的第二包覆層22以及一用於包覆第二包覆層22的第三包覆層23。另外，第一包覆層21、第二包覆層22以及第三包覆層23可以分別為銀層、鎳層以及錫層，然而本發明不以此舉例為限。
綜上所述，配合圖1至圖12所示，本發明提供一種用於提升介電常數的薄膜電容器Z的製作方法，其包括：首先，將一承載基板10放置在一加工機台M上，其中加工機台M具有多個沿一平面式生產線依序排列的加工區域R，加工機台M的每一個加工區域R內包括一金屬層加工模組X以及一絕緣層加工模組Y；接著，通過加工機台M的多個金屬層加工模組X，以分別形成多個金屬層11，且通過加工機台M的多個絕緣層加工模組Y，以分別形成多個絕緣層12，其中多個金屬層11以及多個絕緣層12交替地堆疊在承載基板10上，以完成一多層式堆疊結構1的製作；然後，形成兩個端電極結構2，以分別包覆多層式堆疊結構1的兩相反側端部20P。
藉此，配合圖11以及圖12所示，本發明提供一種用於提升介電常數的薄膜電容器Z，其包括：一多層式堆疊結構1以及兩個端電極結構2。多層式堆疊結構1包括一承載基板10、多個金屬層11以及多個絕緣層12，並且多個金屬層11以及多個絕緣層12交替地堆疊在承載基板10上。另外，兩個端電極結構2分別包覆多層式堆疊結構1的兩相反側端部20P。另外，每一個絕緣層12屬於複合材料層，並且每一個絕緣層12還進一步包括一絕緣材 料層120以及多個混入絕緣材料層120內的奈米材料121，藉此以增加多層式堆疊結構1的介電常數。舉例來說，奈米材料121可為奈米石墨烯、奈米碳管、奈米金屬線、奈米金屬顆粒、陶瓷材料(例如氧化物、氮化物或是碳化物等等)以及高分子材料之中的任意一種，或者是奈米材料121也可以是一種由奈米石墨烯、奈米碳管、奈米金屬線、奈米金屬顆粒、陶瓷材料(例如氧化物、氮化物或是碳化物等等)以及高分子材料之中的任意兩種以上所混合而成的奈米複合材料。
值得注意的是，在本發明的另外一可行實施例中，加工機台M可以具有至少一加工區域R，加工機台M的至少一加工區域R內包括沿一平面式生產線依序排列的一金屬層加工模組X以及一絕緣層加工模組Y，並且平面式生產線可為為一平面環狀線。
值得說明的是，舉其中一例來說，配合圖11以及圖13所示，薄膜電容器Z可以先讓一封裝膠體P(可由絕緣材料所製成)進行封裝，然後再將電性連接於薄膜電容器Z的兩個導電引腳L從薄膜電容器Z延伸至封裝膠體P的外部，藉此以完成其中一種薄膜電容器封裝結構的製作。另外，舉另外一例來說，配合圖11以及圖14所示，薄膜電容器Z可以先讓一封裝膠體P進行封裝，然後再將被封裝膠體P所封裝的薄膜電容器Z容置在一金屬殼體H(例如鋁殼)內，最後再將電性連接於薄膜電容器Z的兩個導電引腳L從薄膜電容器Z延伸至金屬殼體H的外部，藉此以完成另一種薄膜電容器封裝結構的製作。也就是說，多層式堆疊結構1以及兩個端電極結構2都會被一封裝膠體P所包覆，且兩個導電引腳L可分別電性接觸兩個端電極結構2且從封裝膠體P裸露而出。然而，本發明的薄膜電容器封裝結構不以上述所舉的例子為限。
[實施例的有益效果]
綜上所述，本發明的有益效果在於，本發明技術方案所提供 的用於提升介電常數的薄膜電容器Z及其製作方法，其可通過“絕緣層12包括一絕緣材料層120以及多個混入絕緣材料層120內的奈米材料121，以增加多層式堆疊結構1的介電常數”的技術特徵，以提升薄膜電容器Z的整體介電常數，進而有效提升薄膜電容器Z的整體電氣性能，其中電氣性能包括：提升熱穩定性、提升電容量(Capacitance，Cap)、降低等效串聯電阻(Equivalent Series Resistance，ESR)、降低損耗因子(Dissipation Factor，DF)、降低漏電流(Leakage Current，LC)等等。
更進一步來說，本發明技術方案所提供的用於提升介電常數的薄膜電容器Z及其製作方法，其可通過“加工機台M具有多個沿一平面式生產線依序排列的加工區域R”以及“加工機台M的每一個加工區域R內包括一金屬層加工模組X以及一絕緣層加工模組Y”的技術特徵，使得多個金屬層11以及多個絕緣層12能夠交替地堆疊在承載基板10上，藉此以完成薄膜電容器Z的多層式堆疊結構1的製作。
以上所公開的內容僅為本發明的優選可行實施例，並非因此侷限本發明的申請專利範圍，故凡運用本發明說明書及附圖內容所做的等效技術變化，均包含於本發明的申請專利範圍內。

Claims (10)

  1. 一種用於提升介電常數的薄膜電容器的製作方法，其包括：將一承載基板放置在一加工機台上，其中，所述加工機台具有多個沿一平面式生產線依序排列的加工區域，且所述加工機台的每一個所述加工區域內包括一金屬層加工模組以及一絕緣層加工模組；通過位於第1個所述加工區域內的所述金屬層加工模組，以塗佈一第1個金屬層於所述承載基板上；通過位於第1個所述加工區域內的所述絕緣層加工模組，以塗佈一第1個絕緣層於所述承載基板上而覆蓋第1個所述金屬層；依序執行N次重覆步驟，以完成一多層式堆疊結構的製作，其中，N次所述重覆步驗的順序為第1、2、3、…、N次，且每一個所述重覆步驟包括：通過位於第N+1個所述加工區域內的所述金屬層加工模組，以塗佈一第N+1個金屬層於第N個所述絕緣層上而覆蓋所述第N個金屬層；以及通過位於第N+1個所述加工區域內的所述絕緣層加工模組，以塗佈一第N+1個絕緣層於第N個所述絕緣層上而覆蓋第N+1個所述金屬層；以及形成兩個端電極結構，以分別包覆所述多層式堆疊結構的兩相反側端部；其中，每一個所述絕緣層包括一絕緣材料層以及多個混入所述絕緣材料層內的奈米材料，以增加所述多層式堆疊結構的介電常數。
  2. 如請求項1所述的用於提升介電常數的薄膜電容器的製作方法，其中，所述加工機台包括一用於直線地帶動所述承載基板 依序經過多個所述加工區域的傳動機構，且每一個所述加工區域內提供一室溫環境，其中，每一個所述金屬層加工模組包括一金屬層塗佈模組以及一第一烘烤模組，且每一個所述絕緣層加工模組包括一絕緣層塗佈模組以及一第二烘烤模組，其中，每一個所述端電極結構包括一用於包覆所述多層式堆疊結構的所述側端部的第一包覆層、一用於包覆所述第一包覆層的第二包覆層以及一用於包覆所述第二包覆層的第三包覆層。
  3. 如請求項2所述的用於提升介電常數的薄膜電容器的製作方法，其中，在通過位於第1個所述加工區域內的所述金屬層加工模組，以塗佈第1個所述金屬層於所述承載基板上的步驟中，還進一步包括：通過位於第1個所述加工區域內的所述金屬層塗佈模組，以塗佈第1個所述金屬層於所述承載基板上；以及通過位於第1個所述加工區域內的所述第一烘烤模組，以烘烤第1個所述金屬層。
  4. 如請求項2所述的用於提升介電常數的薄膜電容器的製作方法，其中，在通過位於第1個所述加工區域內的所述絕緣層加工模組，以塗佈第1個所述絕緣層於所述承載基板上而覆蓋第1個所述金屬層的步驟中，還進一步包括：通過位於第1個所述加工區域內的所述絕緣層塗佈模組，以塗佈第1個所述絕緣層於所述承載基板上而覆蓋第1個所述金屬層；以及通過位於第1個所述加工區域內的所述第二烘烤模組，以烘烤第1個所述絕緣層。
  5. 如請求項2所述的用於提升介電常數的薄膜電容器的製作方法，其中，在通過位於第N+1個所述加工區域內的所述金屬層加工模組，以塗佈第N+1個所述金屬層於第N個所述絕緣層上而覆蓋所述第N個金屬層的步驟中，還進一步包括： 通過位於第N+1個所述加工區域內的所述金屬層塗佈模組，以塗佈第N+1個所述金屬層於第N個所述絕緣層上而覆蓋所述第N個金屬層；以及通過位於第N+1個所述加工區域內的所述第一烘烤模組，以烘烤第N+1個所述金屬層。
  6. 如請求項2所述的用於提升介電常數的薄膜電容器的製作方法，其中，在通過位於第N+1個所述加工區域內的所述絕緣層加工模組，以塗佈第N+1個所述絕緣層於第N個所述絕緣層上而覆蓋第N+1個所述金屬層的步驟中，還進一步包括：通過位於第N+1個所述加工區域內的所述絕緣層塗佈模組，以塗佈第N+1個所述絕緣層於第N個所述絕緣層上而覆蓋所述第N+1個金屬層；以及通過位於第N+1個所述加工區域內的所述第二烘烤模組，以烘烤第N+1個所述絕緣層。
  7. 一種用於提升介電常數的薄膜電容器的製作方法，其包括：將一承載基板放置在一加工機台上，其中，所述加工機台具有至少一加工區域，所述加工機台的至少一所述加工區域內包括沿一平面式生產線依序排列的一金屬層加工模組以及一絕緣層加工模組；通過在至少一所述加工區域內的所述加工機台的所述金屬層加工模組，以形成多個金屬層，且通過在至少一所述加工區域內的所述加工機台的所述絕緣層加工模組，以形成多個絕緣層，其中多個所述金屬層以及多個所述絕緣層交替地堆疊在所述承載基板上，以完成一多層式堆疊結構的製作；以及形成兩個端電極結構，以分別包覆所述多層式堆疊結構的兩相反側端部；其中，每一個所述絕緣層包括一絕緣材料層以及多個混入所述絕緣材料層內的奈米材料，以增加所述多層式堆疊結構的介 電常數。
  8. 如請求項7所述的用於提升介電常數的薄膜電容器的製作方法，其中，所述加工機台包括一用於直線地帶動所述承載基板經過至少一所述加工區域的傳動機構，且至少一所述加工區域內提供一室溫環境，其中，所述金屬層加工模組包括一用於形成所述金屬層的金屬層塗佈模組以及一用於烘烤所述金屬層的第一烘烤模組，且所述絕緣層加工模組包括一用於形成所述絕緣層的絕緣層塗佈模組以及一用於烘烤所述絕緣層的第二烘烤模組，其中，每一個所述端電極結構包括一用於包覆所述多層式堆疊結構的所述側端部的第一包覆層、一用於包覆所述第一包覆層的第二包覆層以及一用於包覆所述第二包覆層的第三包覆層，其中，所述平面式生產線為一平面環狀線。
  9. 一種用於提升介電常數的薄膜電容器，其包括：通過一加工機台所製作出的一多層式堆疊結構；以及兩個端電極結構，兩個所述端電極結構分別包覆所述多層式堆疊結構的兩相反側端部；其中，所述多層式堆疊結構包括一承載基板、多個金屬層以及多個絕緣層，且多個所述金屬層以及多個所述絕緣層交替地堆疊在所述承載基板上；其中，每一個所述絕緣層包括一絕緣材料層以及多個混入所述絕緣材料層內的奈米材料，以增加所述多層式堆疊結構的介電常數；其中，所述加工機台具有多個沿一平面式生產線依序排列的加工區域，且所述加工機台的每一個所述加工區域內包括一用於形成相對應的所述金屬層的金屬層加工模組以及一用於形成相對應的所述絕緣層的絕緣層加工模組。
  10. 如請求項9所述的用於提升介電常數的薄膜電容器，其中，每一個所述奈米材料為奈米石墨烯、奈米碳管、奈米金屬線以及 奈米金屬顆粒之中的任意一種或者是一種由奈米石墨烯、奈米碳管、奈米金屬線以及奈米金屬顆粒之中的任意兩種以上所混合而成的奈米複合材料，其中，每一個所述端電極結構包括一用於包覆所述多層式堆疊結構的所述側端部的第一包覆層、一用於包覆所述第一包覆層的第二包覆層以及一用於包覆所述第二包覆層的第三包覆層，其中，所述多層式堆疊結構以及兩個所述端電極結構都被一封裝膠體所包覆，且兩個導電引腳分別電性接觸兩個所述端電極結構且從所述封裝膠體裸露而出。
TW105126617A 2016-08-19 2016-08-19 用於提升介電常數的薄膜電容器及其製作方法 TWI626754B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW105126617A TWI626754B (zh) 2016-08-19 2016-08-19 用於提升介電常數的薄膜電容器及其製作方法
US15/372,878 US20180053602A1 (en) 2016-08-19 2016-12-08 Thin film capacitor for increasing dielectric constant and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW105126617A TWI626754B (zh) 2016-08-19 2016-08-19 用於提升介電常數的薄膜電容器及其製作方法

Publications (2)

Publication Number Publication Date
TW201807831A TW201807831A (zh) 2018-03-01
TWI626754B true TWI626754B (zh) 2018-06-11

Family

ID=61191839

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105126617A TWI626754B (zh) 2016-08-19 2016-08-19 用於提升介電常數的薄膜電容器及其製作方法

Country Status (2)

Country Link
US (1) US20180053602A1 (zh)
TW (1) TWI626754B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018221228A1 (ja) 2017-05-31 2018-12-06 Tdk株式会社 薄膜コンデンサ及び薄膜コンデンサの製造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060120020A1 (en) * 2004-12-03 2006-06-08 Dowgiallo Edward J Jr High performance capacitor with high dielectric constant material

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7177137B2 (en) * 2002-04-15 2007-02-13 Avx Corporation Plated terminations
US9390857B2 (en) * 2008-09-30 2016-07-12 General Electric Company Film capacitor
KR101217820B1 (ko) * 2011-01-05 2013-01-21 삼화콘덴서공업주식회사 플렉시블 적층형 박막 커패시터를 이용한 임베디드 인쇄회로기판

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060120020A1 (en) * 2004-12-03 2006-06-08 Dowgiallo Edward J Jr High performance capacitor with high dielectric constant material

Also Published As

Publication number Publication date
TW201807831A (zh) 2018-03-01
US20180053602A1 (en) 2018-02-22

Similar Documents

Publication Publication Date Title
TWI626671B (zh) 用於提升電氣性能的固態電解電容器封裝結構、及其電容單元與製作方法
TW200532725A (en) Solid electrolytic capacitor, transmission-line device, method of producing the same, and composite electronic component using the same
JPWO2004023597A1 (ja) ストリップ線路型素子、印刷配線基板積載部材、回路基板、半導体パッケージ、及びその形成方法
TWI421888B (zh) 具有多端產品引出腳之堆疊式固態電解電容器
TWI626754B (zh) 用於提升介電常數的薄膜電容器及其製作方法
TWI502611B (zh) 用於降低等效串聯電阻的固態電解電容器封裝結構及其製作方法
TWI431650B (zh) 固態電解電容器的製作方法及其固態電解電容器
TWI546835B (zh) 金屬陽極改良之固態電解電容器及其製造方法
TWI674599B (zh) 堆疊型電容器組件結構
TWI690960B (zh) 電容器、電容器封裝結構及其製作方法
US9490075B2 (en) Method for fabricating solid electrolytic capacitors
TWI624847B (zh) 堆疊型固態電解電容器封裝結構及其製作方法
TWI559349B (zh) 導電端子改良之固態電解電容器封裝結構之製造方法
TWI807317B (zh) 電容器組件封裝結構以及電容器素子及其製作方法
TWI665692B (zh) 多層式堆疊結構的製作設備以及薄膜電容器的製作方法
TWI621143B (zh) 薄膜電容器及其製作方法
TWI618103B (zh) 使用奈米材料的固態電解電容器封裝結構及其電容單元、以及電容單元的製作方法
TWI654633B (zh) 多層式堆疊結構的製作設備以及薄膜電容器的製作方法
TWI616914B (zh) 堆疊型固態電解電容器封裝結構及其製作方法
TW202141547A (zh) 電容器組件封裝結構及其製作方法
TWI615864B (zh) 具有奈米材料的導電箔及其製作方法，以及捲繞型電容器封裝結構
JP2013168526A (ja) 積層型電子部品及びその製造方法
TWI698891B (zh) 電容器封裝結構及其抗氧化複合式電極箔
CN109390151B (zh) 多层式堆叠结构的制作设备以及薄膜电容器的制作方法
CN107768142A (zh) 用于提升介电常数的薄膜电容器及其制作方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees