JP5111530B2 - 電気素子内蔵配線基板の製法 - Google Patents
電気素子内蔵配線基板の製法 Download PDFInfo
- Publication number
- JP5111530B2 JP5111530B2 JP2010013260A JP2010013260A JP5111530B2 JP 5111530 B2 JP5111530 B2 JP 5111530B2 JP 2010013260 A JP2010013260 A JP 2010013260A JP 2010013260 A JP2010013260 A JP 2010013260A JP 5111530 B2 JP5111530 B2 JP 5111530B2
- Authority
- JP
- Japan
- Prior art keywords
- electric element
- conductive particles
- wiring board
- built
- insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
する工程と、前記複数の絶縁シートの層間に、前記導電性粒子分散絶縁シートを少なくとも1層積層するとともに、前記絶縁シートと前記導電性粒子分散絶縁シートとの層間の所定位置に前記電気素子を載置した仮積層体を作製する工程と、前記仮積層体を加熱加圧して、前記絶縁シートおよび前記導電性粒子分散絶縁シート中に含まれる前記熱硬化性樹脂を硬化するとともに、前記電気素子に形成された前記端子電極の延長方向に前記導電性粒子を含む凝縮部を形成する工程と、を具備する製法である。
本発明の電気素子内蔵配線基板の一形態について、図1の概略断面図をもとに詳細に説明する。本発明の配線基板Aは、少なくとも有機樹脂を含有する絶縁層1、3、5を積層した絶縁基板7を備えているが、絶縁層1、3の間に位置する絶縁層5には導電性粒子19が含まれている。また、絶縁基板7の両表面に配線回路層8、9が形成され、さらに、これらの絶縁層1、3には、厚み方向にビアホール導体11が形成されており、このビアホール導体11は、絶縁基板7の、表面の配線回路層8、9と内部の配線回路層13、15とを電気的に接続している。
bは、絶縁層5の内部の導電性粒子19により形成される凝縮部21を端子電極27a、27b、29a、29bの直下に形成するという理由から、電気素子17の主面方向に突起状に形成されていることが望ましく、さらに、この突起状に形成された端子電極27a、27b、29a、29bの頂部33は導電性粒子19を絶縁層5の厚み方向に均一に押し込むことができるという理由から、電気素子17の主面に平行に平坦化されていることが望ましい。
g、Pd等の貴金属からなる内部電極とが交互に積層され形成されている。
本発明の配線基板Aにおける絶縁基板7の材質としては、上記のような電気素子内蔵構造が形成可能であれば、いわゆる焼結体からなるセラミック系絶縁材料、または絶縁成分として、少なくとも有機樹脂を含有する有機系絶縁材料のいずれであってもよいが、予め形成された複数の電極を具備する電気素子17を基板内部に埋設した構造を形成する上では、焼成工程を必要としない有機樹脂を含有するもの、特に無機フィラーと有機樹脂からなる絶縁材料が望ましい。
AlN、SiCの群から選ばれる少なくとも1種を好適に用いることができる。
とができる。また、無機フィラーとして、Al2O3を用いた場合には配線基板Aの熱伝導率を高めることができる。特に、電子機器の小型化、高性能化を目的として、高速伝送を行うためには、低誘電率のSiO2を用いることが望ましい。
Cu6Sn5からなる耐熱性に優れた金属間化合物を生成させ、強固に接続することができ
る。
次に、電気素子内蔵配線基板を作製する方法について図3の工程図をもとに説明する。
ィラーとの混合材料から作製される(a)。
上、特に2〜20kg/cm2の範囲が望ましい。
電気素子17の端子電極27a、27b、29a、29bの直下に導電性粒子分散絶縁シート45の内部の導電性粒子19からなる凝縮部21を形成し、この次に、熱硬化性樹脂が硬化する温度において本硬化を行うことにより、内蔵した電気素子17と絶縁層1、3に形成された配線回路層8、9、13、15との間の凝縮部21の密度を高めるとともに、絶縁層1、3表面との接着を強固にし、硬化過程における配線基板Aの変形を抑えることができ、このようにして電気素子内蔵配線基板を作製することができる。
以上のように構成された電気素子内蔵配線基板では、複数の絶縁層1、3の間に積層された絶縁層5が導電性粒子19を含有し、電気素子17が、導電性粒子19により構成された凝縮部21を介して、配線基板A側のビアホール導体11および/または配線回路層8、9、13、15と電気的に接続されることにより、配線基板Aの配線回路層8、9、13、15やビアホール導体11と、電気素子17の端子電極27a、27b、29a、29bとを、半田や導電性接着剤等の接合剤を用いることなしに接続できることから、加熱加圧時に接合剤の変形や広がりが抑制され、電気素子17と、配線基板A内部の配線回路層8、9、13、15やビアホール導体11との接続性を高めることができる。
て内部電極パターンをスクリーン印刷した。その後、それらのシートを温度55℃、圧力1500Pa下で積層密着させ、グリーンの状態でカッターを用いて切断した後、還元雰囲気1250℃の温度において焼成して積層コンデンサを作製した。なお、コンデンサの端面から内部電極が露出していることを確認した。
ニス状態の樹脂とを混合し、ドクターブレード法により、厚さ120μmの複数の絶縁シートを作製した。
圧着して絶縁シートの表面に配線回路パターンが形成された配線回路シートを作製した。
、電気素子17を導電性粒子を含む導電部形成配線回路シートの表面に埋設し、次に、温度200℃、圧力20kg/cm2の条件で本硬化を行い電気素子内蔵配線基板を作製し
た。このとき導電性粒子19による凝縮部21が形成された絶縁層5の厚みは、硬化後に400μmに変化していた。
静電容量(F)、L:インダクタンス(H))に基づいて、共振周波数からインダクタンスを計算で求めた(L(室温))。また、作製した電気素子内蔵配線基板を−45〜125℃の間の温度サイクルテストを100回行い、試験後の配線基板のインダクタンスおよび絶縁抵抗の変化率を評価した。絶縁抵抗は絶縁抵抗計を用いて、印加電圧10V、印加時間1分後の値を測定した。これらの結果を表1に記載した。試料数は各評価項目において、n=10とした。
1、3、5・・・・・・・・・・・・絶縁層
7・・・・・・・・・・・・・・・・絶縁基板
8、9、13、15・・・・・・・・配線回路層
11、49・・・・・・・・・・・・ビアホール導体
17・・・・・・・・・・・・・・・電気素子
19・・・・・・・・・・・・・・・導電性粒子
21・・・・・・・・・・・・・・・凝縮部
23・・・・・・・・・・・・・・・凝縮ビア
27a、27b、29a、29b・・端子電極
41、43・・・・・・・・・・・・絶縁シート
45・・・・・・・・・・・・・・・導電性粒子分散絶縁シート
47・・・・・・・・・・・・・・・ビアホール
49・・・・・・・・・・・・・・・ビアホール導体
51・・・・・・・・・・・・・・・配線回路パターン
55・・・・・・・・・・・・・・・配線回路シート
57・・・・・・・・・・・・・・・導電部形成配線回路シート
59・・・・・・・・・・・・・・・積層体
Claims (4)
- 少なくとも一方主面に突起状の端子電極が形成された電気素子を準備する工程と、
未硬化または半硬化の熱硬化性樹脂を含有する複数の絶縁シートを準備する工程と、
未硬化または半硬化の熱硬化性樹脂および導電性粒子を含有する、該導電性粒子の割合が5〜30体積%である導電性粒子分散絶縁シートを準備する工程と、
前記複数の絶縁シートの層間に、前記導電性粒子分散絶縁シートを少なくとも1層積層するとともに、前記絶縁シートと前記導電性粒子分散絶縁シートとの層間の所定位置に前記電気素子を載置した仮積層体を作製する工程と、
前記仮積層体を加熱加圧して、前記絶縁シートおよび前記導電性粒子分散絶縁シート中に含まれる前記熱硬化性樹脂を硬化するとともに、前記電気素子に形成された前記端子電極の延長方向に前記導電性粒子を含む凝縮部を形成する工程と、
を具備することを特徴とする電気素子内蔵配線基板の製法。 - 前記導電性粒子が、Ag、Cu、NiおよびAuから選ばれる1種あるいはこれらの合金からなることを特徴とする請求項1に記載の電気素子内蔵配線基板の製法。
- 前記電気素子が複数の端子電極を有し、該端子電極の最近接する端子電極間距離が400μm以下であることを特徴とする請求項1または請求項2に記載の電気素子内蔵配線基板の製法。
- 前記電気素子が内部電極層と誘電体層とを交互に積層して形成された積層コンデンサであることを特徴とする請求項1乃至請求項3のうちいずれか記載の電気素子内蔵配線基板の製法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010013260A JP5111530B2 (ja) | 2010-01-25 | 2010-01-25 | 電気素子内蔵配線基板の製法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010013260A JP5111530B2 (ja) | 2010-01-25 | 2010-01-25 | 電気素子内蔵配線基板の製法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001164635A Division JP4683770B2 (ja) | 2001-05-31 | 2001-05-31 | 電気素子内蔵配線基板およびその製法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010103559A JP2010103559A (ja) | 2010-05-06 |
JP5111530B2 true JP5111530B2 (ja) | 2013-01-09 |
Family
ID=42293836
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010013260A Expired - Fee Related JP5111530B2 (ja) | 2010-01-25 | 2010-01-25 | 電気素子内蔵配線基板の製法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5111530B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103404239B (zh) * | 2011-02-15 | 2015-11-25 | 株式会社村田制作所 | 多层配线基板及其制造方法 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0754778B2 (ja) * | 1986-02-22 | 1995-06-07 | 三菱マテリアル株式会社 | コンデンサ内蔵型セラミツク基板 |
JPH04188811A (ja) * | 1990-11-22 | 1992-07-07 | Mitsubishi Materials Corp | 複合セラミックコンデンサ及びその製造方法 |
JP3695844B2 (ja) * | 1996-05-30 | 2005-09-14 | 松下電器産業株式会社 | 多層プリント配線基板の製造方法 |
JP2000151112A (ja) * | 1998-11-10 | 2000-05-30 | Toshiba Corp | 配線基板及びその製造方法 |
-
2010
- 2010-01-25 JP JP2010013260A patent/JP5111530B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2010103559A (ja) | 2010-05-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP1265466A2 (en) | Method for fabrication wiring board provided with passive element and wiring board provided with passive element | |
JP4683770B2 (ja) | 電気素子内蔵配線基板およびその製法 | |
JPH1145955A (ja) | 素子内蔵多層配線基板およびその製造方法 | |
JP3956851B2 (ja) | 受動素子内蔵基板及びその製造方法 | |
JP4597631B2 (ja) | 部品内蔵配線板、部品内蔵配線板の製造方法 | |
JP2005072328A (ja) | 多層配線基板 | |
JP2002076637A (ja) | チップ部品内蔵基板及びその製造方法 | |
CN101207971A (zh) | 电容器用粘结片和电容器内置型印刷布线板的制造方法 | |
JP3540976B2 (ja) | 電気素子内蔵配線基板 | |
JP2004146495A (ja) | プリント配線板内蔵用チップコンデンサ及びそれを内蔵した素子内蔵基板 | |
JP5111530B2 (ja) | 電気素子内蔵配線基板の製法 | |
JP2002198654A (ja) | 電気素子内蔵配線基板およびその製造方法 | |
JP4511604B2 (ja) | 電気素子内蔵配線基板 | |
JP3673448B2 (ja) | コンデンサ素子内蔵配線基板 | |
JP2004221534A (ja) | コンデンサとコンデンサ内蔵回路基板、ならびにそれらの製造方法 | |
JP2006237446A (ja) | 多層配線基板およびその製造方法 | |
JP3472523B2 (ja) | 電気素子内蔵配線基板 | |
JP2005045228A (ja) | 光学情報記録媒体とその製造方法 | |
JP4396426B2 (ja) | 抵抗素子及びその抵抗素子を内蔵した多層プリント配線板 | |
JP4515477B2 (ja) | 受動素子を備えた配線板の製造方法 | |
JP4509147B2 (ja) | 電気素子内蔵配線基板 | |
JP2004072124A (ja) | 電気素子内蔵配線基板 | |
JP4837071B2 (ja) | 電気素子内蔵配線基板 | |
JP4579673B2 (ja) | 電子部品及びその製造方法、電子部品付き配線基板 | |
JP4837072B2 (ja) | 実装構造体 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100224 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100301 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111108 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111209 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120911 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121009 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151019 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5111530 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |