CN107665879A - 器件载体及包括所述器件载体的电子系统 - Google Patents

器件载体及包括所述器件载体的电子系统 Download PDF

Info

Publication number
CN107665879A
CN107665879A CN201610619075.7A CN201610619075A CN107665879A CN 107665879 A CN107665879 A CN 107665879A CN 201610619075 A CN201610619075 A CN 201610619075A CN 107665879 A CN107665879 A CN 107665879A
Authority
CN
China
Prior art keywords
component carrier
conductive film
rough surface
carrier according
another
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610619075.7A
Other languages
English (en)
Inventor
威廉·塔姆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Austria Aotesi Science And Technology Ltd Co System
Original Assignee
Austria Aotesi Science And Technology Ltd Co System
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Austria Aotesi Science And Technology Ltd Co System filed Critical Austria Aotesi Science And Technology Ltd Co System
Priority to CN201610619075.7A priority Critical patent/CN107665879A/zh
Priority to US15/662,406 priority patent/US10568208B2/en
Priority to EP17183864.2A priority patent/EP3277064B1/en
Publication of CN107665879A publication Critical patent/CN107665879A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
    • H05K1/0231—Capacitors or dielectric substances
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/467—Adding a circuit layer by thin film methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6666—High-frequency adaptations for passive devices for decoupling, e.g. bypass capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49877—Carbon, e.g. fullerenes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Electromagnetism (AREA)
  • Ceramic Engineering (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

提供了器件载体及包括所述器件载体的电子系统，该器件载体(450，550)包括：a)至少一个导电层结构(464，468)和至少一个电绝缘层结构(462，466)的堆叠(460，560a，560b)；和b)形成在所述堆叠(460，560a，560b)上和/或所述堆叠内的旁路电容结构(100，300)。所述旁路电容结构(100，300)包括具有粗糙表面(111a)的导电膜结构(110)，形成在所述粗糙表面(111a)上的介电膜结构(130)，和形成在所述介电膜结构(130)上的又一导电膜结构(120，320)。

Description

器件载体及包括所述器件载体的电子系统
技术领域
本发明一般涉及器件载体的技术领域，为了形成电子组件，电子器件可以置于所述器件载体上。特别地，本发明涉及包括旁路(bypass)电容器的器件载体。
背景技术
高速数字电路通常呈现出与设计电源相关的严峻挑战。例如，许多逻辑门被迅速地接通和断开，电流的短浪涌连续地从与电源相关联的导电层引出。电压调节器通常不能为这些浪涌供应足够的电流。这通常会导致电压轨道上呈现出不希望的噪声，而这些噪声可能损害电子电路的功能或者甚至导致电子电路完全失效。
对于上面提到的问题的一种已知的解决方案是使用旁路电容器，该旁路电容器对于所有的电流短浪涌，特别是与切换数字电子器件相关联的切换电流，作用像小型、低阻抗电源。因此，许多器件载体需要多个旁路电容器，这些旁路电容器被策略性地置于器件载体上或者置于器件载体内。在这方面，适当的旁路电容器的最重要的参数是，当需要这样的电流时该电容器瞬间提供电流的能力。
旁路电容器通常由分立的电子器件来实现。然而，这种分立的旁路电容器经常表现出内部寄生电感，该内部寄生电感限制了所述电容器迅速地提供适当量电流的能力。这对于高频信号(诸如，例如具有快速时钟速率的信号)的传播和/或前进具有负面影响。
在器件载体上或器件载体内形成(旁路)电容的一个常见方法是将FR-4材料薄层置于两个传导层之间。例如，在铜传导层之间常用的FR-4芯包括约50皮法每平方英寸的电容。
可能有必要证明具有旁路电容器的器件载体具有大的电容。
发明内容
这种需要可以通过根据独立权利要求的主题而满足。本发明的有利实施方案通过从属权利要求来描述。
根据本发明的第一方面，提供了一种器件载体，包括(a)至少一个导电层结构和至少一个电绝缘层结构的堆叠(stack)；和(b)形成在所述堆叠上和/或所述堆叠内的旁路电容结构。所述旁路电容结构包括具有粗糙表面的导电膜结构，形成在所述粗糙表面上的介电膜结构和形成在所述介电膜结构上的又一导电膜结构。
器件载体基于的想法是，通过形成一种电容结构，该电容结构包括或由以下组成：两个导电膜结构和夹在所述两个导电膜结构之间的一个介电膜结构，从而能够创建累积结构布置(build-up structural arrangement)，该布置能被用作用于器件载体的旁路电容结构。介电膜结构可以通过由高度绝缘材料(例如介电金属氧化物)制成的微观涂层来实现。根据所述的发明，至少所述的导电膜结构设置有粗糙表面，使得旁路电容结构的有效表面将会增加。
所述的粗糙表面可以表现出空间规则形状。优选地，粗糙表面表现出空间不规则形状，该不规则形状可以具有的优点是，为了形成所述的粗糙表面，更容易找到适当的物理或化学处理过程。
器件载体内，旁路电容结构可以被相应地实现为用作用于数字电路的高电容电源平面。由于粗糙化的内表面，至少在导电膜结构与介电膜结构之间，可以实现特定表面面积的显著增加。这导致电源平面的电容显著增加。根据电子电路的基本原理，电源平面的高电容具有的积极效果是，即使在器件载体内或在器件载体传播高频数字信号的情况下，也将能够获得足够的短期供应电流用于补偿从电源平面引出的电流短浪涌。如上面已经提到的，这种浪涌可能与数字电子器件的切换操作相关联。
如关于电容结构的值的定量示例，可以考虑由均为面积A且彼此间隔距离d的两个平行板构成的平行板电容器的电容C：
C＝εrε0A/d
由此，εr是在两个板之间的材料的相对静态电容率(有时称为介电常数)(对于真空，εr＝1)和ε0是介电常数(＝8.854×10-12As/Vm)。
从上面公式可以得出，电容C与导电膜结构和又一导电膜结构之间的重叠面积A成正比。另外，电容C与导电膜结构和又一导电膜结构之间的间隔d成反比。两个导电膜结构越近，则电容C越大。
器件载体可以依赖于嵌入式电容技术，该嵌入式电容技术可以允许将微观薄介电层共形地沉积在两个所提到的导电膜结构之间的粗糙化的交界面上。在器件载体的设计内，两个导电膜结构可以用作提供分布式解耦电容结构的持续来源的两个导体平面。这两个导体平面然后可以占据传统的分立(旁路)电容器的位置。
在这一点上，提到的是，特别是，在堆叠包括导电层结构和电绝缘层结构的顺序可替换的多个层的情况下，在不同的层结构内或在不同的层架构之间，总共可以提供多于一个如上所述的旁路电容结构。这可以允许以简单有效的方式为位于所述器件载体内的不同位置的电流浪涌需求提供补偿。
在本文献的上下文中，术语“器件载体”可特别地表示其上和/或其内能够容纳一个或多个电子器件以提供机械支撑和电连接的任何类型的支撑结构。该器件载体可以是例如PCB或通常地任何类型的柔性、半柔性或刚性的基板。
利用所述的器件载体，不同导电膜或不同导电膜结构之间的电容覆盖面积可以减少，但提供相同的电容值。这可以允许在单个分割电压平面层内实现不同的电压电平，从而导致减少的层数量以及更低的成本。另外，寄生电感，特别是由分立的旁路电容器产生的寄生电感，可以减少。这同样适用于沿着空间相邻的导体轨迹传播的不同信号之间的不希望的串扰。结果，可以提供提高的信号完整性，特别是在更高的信号时钟速率下提供提高的信号完整性。
所述的旁路电容结构可以形成在器件载体中或者器件载体上的不同位置。例如，旁路电容结构可以直接应用在器件载体的顶部作为出口(outlay)。此外，旁路电容结构可以用作器件载体的和器件载体内的芯层。此外，旁路电容结构可以被实现为已知的用于制造器件载体的每层互连(ELIC)工艺内的顺序累积结构。所有这些可能性允许更大的设计自由度，特定是相对于在所述的器件载体和/或所述器件载体内形成的电子组件相应电路的任何位置的高速信号连接的所需电压稳定性的规定。
根据本发明的一个实施方案，所述粗糙表面具有与对应的平面表面面积相比更大的有效表面面积，所述有效表面面积至少为所述平面表面面积的1.2倍；以及特别地为所述平面表面面积在1.5和30之间的范围内的倍数。通过这种方式，与未粗糙化的表面相比，电容可以增加相同量。
根据本发明的又一实施方案，所述粗糙表面包括1μm至50μm，特别是1μm至25μm，更特别是2μm至9μm的平均峰-谷高度值Rz。
根据上面给出的公式C＝εrεoA/d，面积A越大，则电容C越大。因此，平均峰-谷高度值Rz越大，表面面积可能越大。
当在截面图中观察到所述的粗糙表面时，可以看到峰和谷形状的“地形(landscape)”。在这方面，Rpm可以是平均最大峰高度，通过对最高峰的高度求均值得出Rpm。Rvm可以是平均最大谷深度，通过对最低谷的深度求平均得出Rvm。然后，Rz可被描述为Rpm-Rvm。
根据本发明的又一实施方案，所述介电膜结构包括在10nm和2000nm之间的范围内，特别是低于1000nm的厚度。
根据上面给出的公式C＝εrεoA/d，对应于导电膜结构的对应薄片相对于彼此靠的越近，则电容C越大。粗糙表面的非常高的Rz值和非常薄的介电层一起可以提供非常高的电容。
根据本发明的又一实施方案，所述介电膜结构包括具有在3和1000之间的范围内，特别是在6和1000之间的介电常数的材料。
根据上面给出的公式C＝εrεoA/d，介电层的介电常数(也称为相对电容率)εr越高，则电容C越大。
电容率直接与电极化率相关，电极化率是响应于撞击的外部电场介电材料多么容易地得到极化的测量。在国际系统(SI)单位中，电容率ε以法拉每米(F/M)进行测量，电极化率X无量纲(dimension)。根据公式ε＝εrεo＝(1+X)ε0，电容率和极化率彼此相关，其中εr为材料的相对电容率或介电常数，ε0＝8.8541878176×10-12F/m是真空电容率。FR-4的介电常数值是4.2，FR-4是器件载体(诸如印刷电路板(PCB))的典型电绝缘材料。材料诸如CaCu3Ti4O12和Ln＝La,Ce,Pr,Nd,Sm,Eu,Gd,Tb,Dy,Ho,Er和Tm的系列LN2/3Cu3Ti4O12的各成员的介电常数可能具有非常高的值。
根据本发明的又一实施方案，所述介电膜结构包括选自由类金刚石碳、氧化铝、氮化硅、氧化硅、氧化钕、氧化铪、氧化锆或这些材料的组合组成的组中的材料。
这些材料的介电常数εr相当高。类金刚石碳的介电常数大约为3，氧化铝的介电常数大约为9，氮化硅的介电常数大约为7，氧化硅的介电常数大约为3.9，氧化铪的介电常数大约为25和氧化锆的介电常数大约为25。所有这些材料都适于制造旁路电容结构并允许大的电容。
根据本发明的又一实施方案，所述介电膜结构通过化学气相沉积和/或通过物理气相沉积和/或通过电镀和/或通过电泳而形成。
化学气相沉积(CVP)是化学工艺，该工艺通常被用于生产高质量、高性能的固体材料。CVP可以包括更具体的工艺，诸如常压CVD(APCVD)，低压CVD(LPCVD)或超高真空CVD(UHVCVD)。
物理气相沉积(PVD)描述了多种真空沉积方法，所述的方法用于通过在各种表面上对包括所需膜材料的蒸汽进行凝结来沉积薄膜。这样的涂覆包括纯物理工艺，诸如具有随后凝结的高温真空蒸发，或者等离子溅射轰击而不是在待涂覆的表面包括如CVP中的化学反应。
介电膜结构可以共形地形成在导电层上或覆盖导电层。导电层的粗糙表面的每个区域均可以通过用相同量的介电材料的气相沉积来进行涂覆。因此，导电膜结构的粗糙表面的每个峰与粗糙表面的每个谷可以涂覆有相同量的介电材料的相应厚度。结果，介电层至少包括大约均匀的厚度。
要提到的是，介电膜结构还可以用其他已知的方法来形成，诸如，例如RF溅射、RF反应溅射、利用脉冲式DC电源的DC反应溅射等。
根据本发明的又一实施方案，所述又一导电膜包括又一粗糙表面。这可能意味着在介电膜结构与又一导电膜结构之间也将会有粗糙交界表面。根据示例性实施方案，又一粗糙表面也可以表现出空间不规则形状。
根据本发明的又一实施方案，所述又一粗糙表面共形地形成在所述介电膜结构上。
又一导电材料可以例如通过CVD或PVD方法直接形成在介电膜结构上或介电膜结构处。共形地形成于导电膜结构的粗糙表面处或导电膜结构的粗糙表面上的介电膜结构的底侧可以包括不规则形状表面。因为介电膜结构包括均匀的厚度，与介电膜结构的底侧相对的介电膜结构的顶侧显示出不规则形状表面。当又一导电材料形成在介电膜结构上或形成于介电膜结构处时，然后又一粗糙表面共形地形成在介电层上或形成于介电层处。
根据本发明的进一步的实施方案，所述又一粗糙表面至少包括与粗糙表面大约相同的平均峰-谷高度值Rz。这可以提供的优点是，旁路电容结构的电容可以进一步由又一粗糙表面增加。
根据本发明的又一实施方案，所述至少一个导电层结构、所述导电膜结构和/或所述又一导电膜结构包括由铜、铝和镍组成的组中的至少一种材料。还可能提供的优点是，所述的旁路电容结构及其有利效果以及整个器件载体可以通过采用众所周知的以及证明的处理技术来实现。
根据本发明的又一实施方案，所述导电膜结构被分配到所述器件载体上或所述器件载体内的电源平面层和/或又一导电膜结构被分配到电接地平面层。这可以提供的优点是，由所述的旁路电容结构提供的大电容可以有效地用于为安装在所述的器件载体内或所述的器件载体上的任何电子器件提供非常稳定的电源电压。
根据本发明的又一实施方案，所述至少一个电绝缘层结构包括由树脂(特别是双马来酰亚胺三嗪树脂)、氰酸酯、玻璃(特别是玻璃纤维)、预浸材料、聚酰亚胺、液晶聚合物、环氧树脂基片膜、FR4材料、陶瓷和金属氧化物组成的组中的至少一种。
根据本发明的又一实施方案，所述器件载体被成形为板。这可能有助于器件载体的紧凑设计，无论如何，该器件载体为安装在其上的电子器件提供了大的基础。
根据本发明的又一实施方案，所述器件载体被配置为由印刷电路板和基板组成的组中的一种。
在本文献的上下文中，术语“印刷电路板”(PCB)特别是可以表示通过层压若干导电层结构与若干电绝缘层结构，例如，通过施加压力(如果需要伴随有提供热能)而形成的板状器件载体。作为用于PCB技术的优选材料，导电层结构由铜制成，而电绝缘层结构可以包括树脂和/或玻璃纤维、所谓的预浸料或FR4材料。各种导电层结构可以以期望的方式通过以下而彼此连接：形成穿过层压体(laminate)的通孔，例如通过激光钻孔或机械钻孔，并且用导电材料(特别是铜)填充它们，从而形成作为通孔连接的过孔。除了一个或多个可被嵌入在印刷电路板中的电子器件，印刷电路板通常还被构造成用于在板形印刷电路板的一个或两个相对表面上容纳一个或多个电子器件。它们可以通过焊接而被连接至相应的主表面。
在本文档的上下文中，术语“基板”可特别表示与安装在其上的电子器件具有基本上相同的尺寸的小的器件载体。器件载体还可以是可被用作用于在空间上扩展形成在电子器件(特别是裸片)上的接触端子的适配器的所谓的中间载体，使得电子器件可以与形成在例如PCB上的接触板接触。
根据本发明的又一实施方案，器件载体是层压型器件载体。在这样的实施方案中，器件载体是通过施加压力(如果需要伴随有加热)堆叠且连接在一起的多层结构化合物。
根据本发明的另一方面，提供了一种电子系统，包括如上所述的器件载体；和电子器件。电子器件嵌入在器件载体中。嵌入器件可以提供的优点是，当以嵌入式电子器件形成为电子电路的一部分的方式连接嵌入式电子器件时，安装到电子器件的电子电路组件的集成度可以增加。
根据本发明的又一实施方案，电子器件可以选自由有源电子器件、无源电子器件、电子芯片、存储装置、滤波器、集成电路、信号处理器件、功率管理器件、光电接口元件、电压转换器、加密器件、发射器和/或接收器、机电变频器、传感器、致动器、微机电系统、微处理器、电容器、电阻器、电感、电池、开关、照相机、天线、磁性元件以及逻辑芯片组成的组。
根据本发明的又一实施方案，提供了一种用于制造器件载体的方法，该方法包括(a)形成至少一个导电层结构以及至少一个电绝缘层结构的堆叠；以及(b)在所述堆叠上和/或所述堆叠内布置旁路电容结构，其中所述旁路电容结构形成有具有粗糙表面的导电膜结构，所述粗糙表面上的介电膜结构以及形成在所述介电膜结构上的又一导电膜结构。
所述的方法也基于这样的想法，通过形成包括或由以下组成的电容结构：两个导电膜结构和夹在这些导电膜结构之间的介电膜结构，可以创建累积结构布置，该布置可被用作用于器件载体的旁路电容结构并且可以完整地形成在器件载体内。
所述的制造方法可以在标准的高密度互连(HDI)工艺和/或任何许多其他基板制造工艺中实现。
介电膜结构可以在成本效益高的织物工艺中卷到卷(roll to roll)地沉积。
必须注意的是，已经参考不同的主题描述了本发明的实施方案。特别地，已经参考器件载体描述了一些实施方案，而已经参考用于制造这样的器件载体的方法描述了其他实施方案。然而，本领域技术人员将从上面和下面的描述中得出，除非另有指示，通过本发明的技术描述，除了属于一种类型的主题的特征的任意组合，还有涉及不同主题(即，器件载体和方法)的特征之间的任意组合被认为公开。
本发明的上面限定的方面和进一步的方面根据下文中待描述的实施方案的实施例而变得显而易见，并且参考实施方案的实施例来进行解释。下文中将参考实施方案的实施例更加详细地描述本发明，其中本发明并不限于这些实施例。
附图说明
图1示出了通过共形箔(conformal foil)实现的旁路电容结构的横截面图。
图2示出了图1中描绘的共形箔的粗糙表面的电子显微图像。
图3示出了旁路电容结构的横截面图，其中旁路电容结构的一个导电膜结构在空间上构造有凹部。
图4示出了当形成根据本发明的一个实施方案的器件载体时的中间步骤的横截面图。
图5示出了电气系统的横截面图，该电气系统包括安装在器件载体上的电子器件，器件载体包括通过共形箔实现的嵌入式旁路电容结构。
具体实施方式
附图中的例示是示意性地。应注意的是，在不同的图中，类似或相同的元件或特征设置有相同的附图标记。为了避免不必要的重复，已经相对于在前所述的实施方案阐述的元件或特征在说明书的稍后位置不再阐述。
另外，空间相对术语，诸如“前”和“后”，“上”和“下”，“左”和“右”等用于描述如图例示的元件与另一元件的关系。因此，空间相对术语可以适用于在使用中与图中描绘的方位不同的方位。显然，所有这样的空间相对术语仅是为了便于描述而示出图中所示的方位，而不一定是限制性的，因为根据本发明的实施方案的装置在使用时可以假定与图中例示的方位不同的方位。
图1示出了通过共形箔100实现的旁路电容结构的横截面图。共形箔100包括由导电材料(诸如铜)薄层实现的导电膜结构110。导电膜结构110具有粗糙表面111，该粗糙表面表现出具有谷111a和峰111b的空间不规则形状。
此外，共形箔100包括共形地形成在粗糙表面111上的介电膜结构130。介电膜结构130通过介电材料薄层实现。根据此处所述的示例性实施方案，介电膜结构130具有均匀的厚度。
此外，共形箔100包括形成在介电膜结构130上的又一导电膜结构120。介电膜结构130夹在导电膜结构110与又一导电膜结构120之间。
又一导电膜结构120包括又一粗糙表面131，该又一粗糙表面共形地形成在介电膜结构130上。又一粗糙表面131也表现出空间不规则形状。
对于本领域技术人员应该清楚的是，由于(a)“粗糙”的导电膜结构110和介电膜结构130与(b)介电膜结构130和“粗糙”的又一导电膜结构120之间的共形交界，介电膜结构130必须包括两个粗糙表面。根据基本的物理原理，导电膜结构110、120的粗糙化增加了共形箔100的电容。
图2示出了图1中描绘的共形箔的粗糙表面111的电子显微图像。谷111a和峰111b是可见的。这些峰111b和谷111a随机分布且没有可见的空间周期性。这意味着，粗糙表面111表现出不规则形状。
图3示出了由共形箔实现的旁路电容结构300的横截面图，其中旁路电容结构300的上导电膜结构320空间构造有凹部或间隙340、341。由于间隙340、341，形成了不同的传导材料部分321、322、323。假设存在材料部分321、322、323的合适电连接(未示出)，则这些材料部分321、322、323中的每一个形成旁路电容结构的一部分。
图4示出了当形成根据本发明的一个实施方案的器件载体450时的中间步骤的横截面图。如可以从该图中得出，该共形结构的箔300倒置于代表器件载体450的至少一部分的层状结构460。根据此处描述的示例性实施方案，层状结构460是包括电绝缘层462、导电层464、又一电绝缘层466和又一导电层468的堆叠。要提到的是，堆叠460的层数不限定于所述的实施方案。导电层464、468可以是空间构造的。另外，未描绘的过孔可以形成在电绝缘层466、468内。
图5示出了电气系统580的横截面图，该电气系统包括器件载体550和安装在器件载体550的上表面上的电子器件590。器件载体550包括对应于两层结构560a、560b的两个堆叠。这两个堆叠560a、560b中的每一个包括至少一个电绝缘层和至少一个导电层。如可以从图5看出，导电层表现出空间结构化，并且为了实现延伸过器件载体450的适当的三维导体结构形成了金属互连。为了例示的清晰起见，没有用附图标记对堆叠和金属互连进行标记。
如可以从图5中看出，旁路电容结构由共形箔300实现，该共形箔夹在两个堆叠560a、560b之间。此外，共形箔300被水平地细分为不同的部分。
根据此处所述的示例性实施方案，器件载体450是连接到电子器件590的端子592的电子互连装置。在电子互连装置450的下侧设置有(球形)端子594，所述端子以应用特别适当的方式电连接到端子592。以这种方式，电信号可经由共形箔300(的各部分)、经由适当金属互连以及经由两个堆叠560a和560b的适当结构化的导电层，在电子器件590的端子592和(球形)端子594之间输送。
根据此处所述的示例性实施方案，导电膜结构110和又一导电膜结构320中的一个被分配到电气系统580的电压供给平面。导电膜结构110和又一导电膜结构320中的另一个被分配到电气系统580的电接地平面。如上面已经提到的，在本发明的实施方案的一般描述中，共形箔300的电容提供供给电压的电平的及时平滑。结果，由于通过共形箔300实现的旁路电容结构300的电容，在电子互连装置450内传播的信号(特别是快速数字AC信号)的信号完整性将增加。导电膜结构110、320的所述的表面粗糙化有助于增加信号完整性的高电容。
应当指出，术语“包括”不排除其他元件或步骤，并且使用的冠词“一(a)”或“一(an)”并不排除多个。而且，结合不同的实施方案所描述的元件可以组合。还应当指出，权利要求中的附图标记不应被解释为限制权利要求的范围。
附图标记列表：
100 旁路电容结构/共形箔
110 导电膜结构
111 粗糙表面
111A 粗糙表面谷
111B 粗糙表面峰
120 又一导电膜结构
130 介电膜结构
131 又一粗糙表面
300 旁路电容结构/共形箔
320 又一导电膜结构
321 导电材料部分
322 导电材料部分
323 导电材料部分
340 凹部
341 又一凹部
450 器件载体/电子互连装置
460 层状结构/堆叠
462 电绝缘层
464 导电层
466 又一电绝缘层
468 又一导电层
550 器件载体
560A 层状结构/堆叠
560B 层状结构/堆叠
580 电气系统
590 电子器件
592 端子
594 (球形)端子

Claims (18)

1.一种器件载体，包括：
至少一个导电层结构(464，468)和至少一个电绝缘层结构(462，466)的堆叠(460，560a，560b)；和
形成在所述堆叠(460，560a，560b)上和/或所述堆叠内的旁路电容结构(100，300)；
其中，所述旁路电容结构(100，300)包括具有粗糙表面(111a)的导电膜结构(110)、形成在所述粗糙表面(111a)上的介电膜结构(130)和形成在所述介电膜结构(130)上的又一导电膜结构(120，320)。
2.根据前述权利要求所述的器件载体，其中，所述粗糙表面(111a)具有与对应的平面表面面积相比更大的有效表面面积，所述有效表面面积至少为所述平面表面面积的1.2倍；特别地为所述平面表面面积的在1.5和30之间的范围内的倍数。
3.根据前述权利要求中任一项所述的器件载体，其中，所述粗糙表面(111a)包括1μm至50μm，特别是1μm至25μm，更特别是2μm至9μm的平均峰-谷高度值Rz。
4.根据前述权利要求中任一项所述的器件载体，其中，所述介电膜结构(130)包括在10nm和2000nm之间的范围内，特别是低于1000nm的厚度。
5.根据前述权利要求中任一项所述的器件载体，其中，所述介电膜结构(130)包括具有在3和1000之间的范围内的介电常数的材料。
6.根据前述权利要求中任一项所述的器件载体，其中，所述介电膜结构(130)包括选自由类金刚石碳、氧化铝、氮化硅、氧化硅、氧化钕、氧化铪、氧化锆或这些材料的组合组成的组中的材料。
7.根据前述权利要求中任一项所述的器件载体，其中，所述介电膜结构(130)通过化学气相沉积和/或通过物理气相沉积和/或通过电镀和/或通过电泳形成。
8.根据前述权利要求中任一项所述的器件载体，其中，所述又一导电膜结构(120，320)包括又一粗糙表面(131)。
9.根据前一权利要求所述的器件载体，其中所述又一粗糙表面(131)共形地形成在所述介电膜结构(130)上。
10.根据前述权利要求8和9中任一项所述的器件载体，其中，所述又一粗糙表面(131)至少包括与所述粗糙表面(111)大约相同的平均峰-谷高度值Rz。
11.根据前述权利要求中任一项所述的器件载体，其中，所述至少一个导电层结构(464，468)、所述导电膜结构(110)和/或所述又一导电膜结构(120)包括由铜、铝和镍组成的组中的至少一种材料。
12.根据前述权利要求中任一项所述的器件载体，其中，所述导电膜结构(110)被分配到所述器件载体(450，550)上或所述器件载体内的电电源平面层，和/或所述又一导电膜结构(120)被分配到电接地平面层。
13.根据前述权利要求中任一项所述的器件载体，其中，所述至少一个电绝缘层结构(462，466)包括由特别是双马来酰亚胺三嗪树脂的树脂、氰酸酯、特别是玻璃纤维的玻璃、预浸材料、聚酰亚胺、液晶聚合物、环氧树脂基片膜、FR4材料、陶瓷和金属氧化物组成的组中的至少一种。
14.根据前述权利要求中任一项所述的器件载体，其中，所述器件载体(450，550)被成形为板。
15.根据前述权利要求中任一项所述的器件载体，其中，所述器件载体(450，550)被配置为由印刷电路板和基板组成的组中的一种。
16.根据前述权利要求中任一项所述的器件载体，其中，所述器件载体(450，550)是层压型器件载体。
17.一种电子系统，包括
根据前述权利要求中任一项所述的器件载体(450，550)；和
电子器件(500)；
其中，所述电子器件(500)安装于所述器件载体(300)。
18.根据权利要求17所述的电子系统，其中，所述电子器件(500)选自由有源电子器件、无源电子器件、电子芯片、存储装置、滤波器、集成电路、信号处理器件、功率管理器件、光电接口元件、电压转换器、加密器件、发射器和/或接收器、机电变频器、传感器、致动器、微机电系统、微处理器、电容器、电阻器、电感、电池、开关、照相机、天线、磁性元件以及逻辑芯片组成的组。
CN201610619075.7A 2016-07-29 2016-07-29 器件载体及包括所述器件载体的电子系统 Pending CN107665879A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201610619075.7A CN107665879A (zh) 2016-07-29 2016-07-29 器件载体及包括所述器件载体的电子系统
US15/662,406 US10568208B2 (en) 2016-07-29 2017-07-28 Component carrier with a bypass capacitance comprising dielectric film structure
EP17183864.2A EP3277064B1 (en) 2016-07-29 2017-07-28 Component carrier with a bypass capacitance comprising dielectric film structure and method of fabrication for such component carrier

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610619075.7A CN107665879A (zh) 2016-07-29 2016-07-29 器件载体及包括所述器件载体的电子系统

Publications (1)

Publication Number Publication Date
CN107665879A true CN107665879A (zh) 2018-02-06

Family

ID=59655871

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610619075.7A Pending CN107665879A (zh) 2016-07-29 2016-07-29 器件载体及包括所述器件载体的电子系统

Country Status (3)

Country Link
US (1) US10568208B2 (zh)
EP (1) EP3277064B1 (zh)
CN (1) CN107665879A (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5431963A (en) * 1993-02-01 1995-07-11 General Electric Company Method for adhering diamondlike carbon to a substrate
US20040246690A1 (en) * 2002-06-26 2004-12-09 Nec Toppan Circuit Solutions, Inc. Printed circuit board, method for producing same and semiconductor device
US20060146476A1 (en) * 2004-12-30 2006-07-06 Sriram Srinivasan Forming a substrate core with embedded capacitor and structures formed thereby
CN1829420A (zh) * 2005-03-02 2006-09-06 三星电机株式会社 其中具有嵌入式电容器的印刷电路板及其制造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5844770A (en) * 1997-08-21 1998-12-01 K Systems Corporation Capacitor structures with dielectric coated conductive substrates
CA2289239C (en) 1998-11-23 2010-07-20 Micro Coating Technologies Formation of thin film capacitors
US6274224B1 (en) * 1999-02-01 2001-08-14 3M Innovative Properties Company Passive electrical article, circuit articles thereof, and circuit articles comprising a passive electrical article
US6525921B1 (en) 1999-11-12 2003-02-25 Matsushita Electric Industrial Co., Ltd Capacitor-mounted metal foil and a method for producing the same, and a circuit board and a method for producing the same
US6847527B2 (en) * 2001-08-24 2005-01-25 3M Innovative Properties Company Interconnect module with reduced power distribution impedance
KR100455891B1 (ko) * 2002-12-24 2004-11-06 삼성전기주식회사 커패시터 내장형 인쇄회로기판 및 그 제조 방법
TWI268522B (en) * 2004-07-29 2006-12-11 Rohm And Haas Electronic Materials L L C Dielectric structure
US7190016B2 (en) 2004-10-08 2007-03-13 Rohm And Haas Electronic Materials Llc Capacitor structure
US7385800B2 (en) * 2004-12-09 2008-06-10 Wispry, Inc. Micro-electro-mechanical system (MEMS) capacitors, inductors, and related systems and methods
US20060220167A1 (en) * 2005-03-31 2006-10-05 Intel Corporation IC package with prefabricated film capacitor
KR100967056B1 (ko) 2007-03-29 2010-06-29 삼성전기주식회사 박막 캐패시터 및 박막 캐패시터 내장형 인쇄회로기판
KR100898974B1 (ko) * 2007-06-18 2009-05-25 삼성전기주식회사 박막 커패시터, 적층구조물 및 그 제조방법
US8088658B2 (en) * 2009-04-28 2012-01-03 E. I. Du Pont De Nemours And Company Thin film capacitor and method of fabrication thereof

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5431963A (en) * 1993-02-01 1995-07-11 General Electric Company Method for adhering diamondlike carbon to a substrate
US20040246690A1 (en) * 2002-06-26 2004-12-09 Nec Toppan Circuit Solutions, Inc. Printed circuit board, method for producing same and semiconductor device
US20060146476A1 (en) * 2004-12-30 2006-07-06 Sriram Srinivasan Forming a substrate core with embedded capacitor and structures formed thereby
CN1829420A (zh) * 2005-03-02 2006-09-06 三星电机株式会社 其中具有嵌入式电容器的印刷电路板及其制造方法
US20060196691A1 (en) * 2005-03-02 2006-09-07 Samsung Electro-Mechanics Co., Ltd. Printed circuit board with embedded capacitors therein and manufacturing process thereof

Also Published As

Publication number Publication date
EP3277064A1 (en) 2018-01-31
US20180035543A1 (en) 2018-02-01
EP3277064B1 (en) 2021-12-08
US10568208B2 (en) 2020-02-18

Similar Documents

Publication Publication Date Title
CN101720165B (zh) 组件内置布线基板及其制造方法
KR100974634B1 (ko) 커패시터 디바이스
US7733626B2 (en) Passive device structure
JP2010503199A (ja) 電力コアデバイスおよびその製造方法
US20090067116A1 (en) Capacitor-embedded substrate and method of manufacturing the same
WO1992018213A1 (en) High dielectric constant flexible ceramic composite
KR100861618B1 (ko) 내장형 캐패시터의 공차 향상을 위한 인쇄회로기판 및 그제조방법
US7672113B2 (en) Polymer-ceramic composites with excellent TCC
KR100972874B1 (ko) 최적화된 온도 특성을 갖는 집적 박막 커패시터를 포함하는장치 및 시스템
WO2017085849A1 (ja) 誘電体層を有するプリント配線板の製造方法
US20130271240A1 (en) Through-hole via inductor in a high-frequency device
US20120228014A1 (en) Circuitized substrate with internal thin film capacitor and method of making same
CN107231747A (zh) 电容、埋电容电路板及其制造方法
US20090034156A1 (en) Composite sheet
US10109554B2 (en) Mechanically stable, thermally conductive and electrically insulating stack forming a mounting device for electronic components
CN107665879A (zh) 器件载体及包括所述器件载体的电子系统
CN207382679U (zh) 电容和埋电容电路板
JP2003188054A (ja) 容量特性の電気素子
JP2003086950A (ja) プリント配線板
KR100503883B1 (ko) 내장형 커패시터용 다층 폴리머/세라믹 복합 유전체 필름
CN107665878A (zh) 箔、具有箔的器件载体和具有器件载体的电子系统
KR20060123052A (ko) 마이크로파 소결장치
JP2003023257A (ja) プリント配線板
KR100757908B1 (ko) 커패시터 내장형 인쇄회로기판 및 그 제조방법
KR20060122254A (ko) 마이크로파 소결장치를 이용한 커패시터 내장형 회로기판 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20180206

RJ01 Rejection of invention patent application after publication