CN107665878A - 箔、具有箔的器件载体和具有器件载体的电子系统 - Google Patents

箔、具有箔的器件载体和具有器件载体的电子系统 Download PDF

Info

Publication number
CN107665878A
CN107665878A CN201610618046.9A CN201610618046A CN107665878A CN 107665878 A CN107665878 A CN 107665878A CN 201610618046 A CN201610618046 A CN 201610618046A CN 107665878 A CN107665878 A CN 107665878A
Authority
CN
China
Prior art keywords
paper tinsel
component carrier
dielectric layer
layer
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610618046.9A
Other languages
English (en)
Inventor
威廉·塔姆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Austria Aotesi Science And Technology Ltd Co System
Original Assignee
Austria Aotesi Science And Technology Ltd Co System
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Austria Aotesi Science And Technology Ltd Co System filed Critical Austria Aotesi Science And Technology Ltd Co System
Priority to CN201610618046.9A priority Critical patent/CN107665878A/zh
Publication of CN107665878A publication Critical patent/CN107665878A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Geometry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Abstract

本发明涉及箔、具有箔的器件载体和具有器件载体的电子系统，所述箔(100)用于与另外的层结构组合来制造电路板，其中箔(100)包括：导电层(110)，所述导电层具有展现出空间不规则形状的粗糙表面(111)；介电层(130)，所述介电层共形形成在所述粗糙表面(111)上并且具有基本均匀厚度；另外的导电材料(120)，所述另外的导电材料在所述介电层(130)的表面(131)上与所述导电层(110)相对。

Description

箔、具有箔的器件载体和具有器件载体的电子系统
技术领域
本发明通常涉及器件载体的技术领域，在器件载体上可以放置电子器件从而形成电子组件。具体地，本发明涉及一种箔，其包括夹着介电层的两个导电层，用于制造包括另外的层结构的电路板。此外，本发明涉及包括这样的箔的器件载体。
背景技术
高速数字电路在运行时通常面临与为电路提供电能的电源的设计相关的严峻挑战。例如，大量的逻辑门通常被快速地接通和断开，并且重复地从与这样的电源相关联的导电层中得到短的电流浪涌。稳压器通常不能为这些短时间的浪涌提供充足的电流。这经常导致电压轨道上存在不想要的噪声，该噪声能够损坏电路的功能或者甚至导致电路的彻底失效。
上述问题的已知的方案是使用旁路电容器，旁路电容器对于电路的所有短的浪涌，特别是与切换数字电子器件相关联的切换电流而言相当于小的，低阻抗电源。因此，很多器件载体需要策略性地设置在器件载体上或器件载体内的多个旁路电容器。在这个方面，适合的旁路电容器的最重要的参数是在需要电流时提供瞬时电流的能力。
通常旁路电容器通过分立的电子器件实现。然而，这样的分立电容器通常具有内部寄生电感，寄生电感限制分立电容器快速提供适当的电流量的能力。这对于高频信号(例如具有快的信号时钟频率的信号)的传播而言具有不良影响。因此，削弱了信号的完整性。
形成(旁路)电容的通常的方法是在两个导电层之间放置FR-4材料的薄层。例如，在铜导电层之间通常使用的FR-4核心包括约每平方英寸50pF的电容量。
可能需要以节省空间和节约资源的方式实现在器件载体内或器件载体上传播的信号的先进信号完整性。
这种需要可以通过由独立权利要求限定的主题而得以满足。本发明的有利实施方案由从属权利要求进行描述。
发明内容
根据本发明的示例性实施方案，提供了箔，用于与另外的层结构组合来制造电路板。箔包括导电层，导电层具有展现出空间不规则形状的粗糙表面。箔还包括在粗糙表面上共形形成并且具有基本均匀的厚度的介电层。进一步地，箔包括在介电层的表面上与导电层相对的另外的导电材料。
所述的箔基于的思想是在导电层和另外的导电材料之间形成介电层，其中介电层共形形成在导电层的表面上或者上方，并且另外的导电材料形成在导电层上或者上方。据此，介电层包括均匀的厚度并且导电层的表面是粗糙的并且展现出空间不规则形状。由于介电层包括均匀厚度，在导电层的粗糙表面上共形形成的介电层的底面也是粗糙的。因为表面是粗糙的，在导电层和介电层之间的这样的交界区的表面积显著增加了。其可以提供的优点在于箔可以用作器件载体和电子系统的电容电源。可能不需要附加的旁路电容，可以降低费用并且为其他电子器件留出更多的空间。另外，可以消除分立的电容器的弊端，例如内部寄生电感。导电层和介电层之间的交界区的增加的表面积可以增加箔的电容。
根据本发明的所述的实施方案，粗糙表面展现出不规则的形状。因此，使表面粗糙的过程可以极度简化。由于不需要粗糙表面的不必要的复杂度(例如，规则的图案或周期性)，因此，可以允许快速的并且可靠的制作过程。
根据要求保护的发明，箔的优势还可以如下所述。箔的去耦电容可以显著增加并且其可以为在小区域中建立的电路提供充分的电容。这样的在小区域中建立的电路经常用在高频(HF)应用中。与分立的电容器相比，例如寄生电感和串扰的问题可以减到最少。进一步地，信号的完整性特别是在高信号时钟频率中可以得到改进。最后，箔可以在标准的高密度互连(HDI)中或者基片制作工艺中实现。
根据本发明的示例性实施方案，提供了器件载体。器件载体包括箔和电绝缘层，其中箔附接至电绝缘层。
所述的器件载体基于的思想是，上面已经描述的箔，可以附接至器件载体的电绝缘层。以这种方式，箔可以用作电容，特别是，用于在需要时能够为安装在器件载体上的电子器件提供瞬时功率的电源，器件器件其中可能不需要附加的旁路电容。其可以提供的优势在于降低制作器件载体的费用于并且在器件载体上为其他电子器件留出更多的空间。
根据本发明的示例性实施方案，提供了一种电子系统。电子系统包括器件载体和电子器件，其中，电子器件安装在器件载体上。
所述的电子系统基于的思想是如上所述，通过在器件载体上安装电子器件，电子系统可以设置成包括高旁路电容。特别地，电容能够用于电源，该电源在需要时能够提供瞬时功率。这样的设计可能不需要附加的旁路电容器。这可以提供的优势在于降低了用于在器件载体上建立电子组件的费用并且在器件载体上为其他电子器件留出更多的空间。
在本发明的上下文中，术语“箔”可以具体表示由交替层组成的薄的结构。术语“薄”可以指代nm(纳米)或者μm(微米)范围的厚度。例如，箔的厚度可以在10nm至1000nm之间的范围或在10μm至1000μm之间的范围。箔的厚度还可以在mm(毫米)范围，例如，箔的厚度可以在1mm至10mm的范围。箔可以包括至少三层。这些层可以包括导电层、介电层以及另外的导电材料。
在本发明的上下文中，术语“介电层”可以具体指包括介电材料或由介电材料组成的层。介电材料可以是通过施加的外部电场极化的电绝缘材料。在介电材料放置在外部电场中时，电荷不流过介电材料而电荷在导电材料中会流过。替代的，电荷仅从它们的平均平衡位置轻微地移动并且导致介电极化。可用于所描述的箔的介电材料可以包括例如已知的聚合物(例如，聚乙烯)，陶瓷(例如氧化铝)，硅酸盐(例如云母)，或者空气。
介电层通常应用在两个导电层之间从而形成电容器。这些导电层可以平行方式布置，间隔一定距离d，并且每个导电层可以包括面积A。然后这可以被称为平行板电容器。这样的平行板电容器的电容通过公式定义：
C＝εr εo A/d (1)
公式中，其中C是电容，单位是法拉；在与导电层的法向向量平行的方向观察时，这些导电层被彼此平行布置时，A是导电层的重叠的面积，单位是平方米；εr是在导电层之间的物质的相对电容率或者介电常数(真空中，εr＝1)；εo是真空电容率或者电常数(εo≈8.854×10-12Fm-1)；以及d是导电层之间的距离，单位是米。因此，电容与重叠的面积成正比例，与导电层之间的距离成反比例。导电层彼此越接近，电容C越大。导电层之间的距离可以等于介电层的厚度。
在本发明的上下文中，术语“粗糙表面”可以具体指不光滑的表面。代替地，表面可以是锯齿状的或可以包括峰和谷的不规则的“地形”。从数学的观点，可能有限定为与所述表面平行的平面。换言之，平面可以被限定为位于导电层的顶部。在数学中，每个平面包括法向量。在从垂直于平面的法向量的方向观察时，表面的形状可能不像平坦的平面。代替的，在所述观察的方向，可以看见峰和谷的不规则图案。
粗糙表面可通过机械的、电的或者化学的工艺制造，例如机械钻孔、激光钻孔、光刻、蚀刻或者这些工艺的组合。粗糙表面可以在沉积工艺的最后阶段通过使用增加的电流密度在电镀工艺中制作箔的期间，通过特别的参数设置获得。随着电流密度的增加，电镀材料被沉积成在箔顶部的不规则的枝晶结构，形成粗糙的表面形貌。电镀材料可以是用于形成导电层的材料。电镀材料还可以是用于形成介电层的材料。
在本发明的上下文中，术语“以均匀厚度共形地(conformally)位于”可以具体指在导电层和介电层之间没有自由空间。代替地，导电层的粗糙表面的每个谷可以被介电层的粗糙表面的峰共形地填充。进一步地，导电层的粗糙表面的每个峰可以被介电层的粗糙表面的每个谷共形地覆盖。在这个方面，介电层的厚度可以基本均匀。介电层的厚度还可以是一直均匀的，即常数。因此，在介电层的底部的粗糙表面的每个峰可以包括在介电层的顶部的相对的谷。进一步地，在与上述的法向向量平行的方向观察，在介电层的底部的粗糙表面的每个谷可以包括在介电层的顶部的相对的峰。用这种方式，介电层的厚度可以是均匀厚度。
在本发明的上下文中，术语“展现出空间不规则形状”可以具体指粗糙表面的形状可以是不规则的。因此，粗糙表面的峰和谷可以随机分布。进一步地，粗糙表面的峰和谷的出现可以不包括周期性。换言之，在研究粗糙表面时，例如通过电子显微镜，可能没有可见的规则图案和周期性。
下面，将说明电子装置的进一步的示例性实施方案、电子布置和方法。
根据进一步的实施方案，粗糙表面包括平均峰-谷高度值Rz，Rz为1μm至50μm，具体地为1μm至25μm，更具体地为1μm至9μm。这可以提供的优势在于箔的电容电源明显增加。
平均峰-谷高度值Rz越大，可能导电层的表面积可能越大，根据公式(1)，导电层的表面积A越大，箔的电容C就越大。此外，峰和谷的密度越高，箔的电容C就越大。这是因为在给定区域内大量的峰和谷提供了大的表面。
当在截面图中观察粗糙表面时，峰和谷形状的“地形”可能是可见的。在这个方面，Rpm可以是平均的最大峰高，其可以通过对最高的峰的高度取平均得到。Rvm可以是平均的最大谷深，其可以通过对最低的谷的深度取平均得到。然后，Rz可以被描述为Rpm-Rvm。Rz可以在2μm至9μm的范围内。
根据进一步的实施方案，介电层包括在10nm至2000nm之间的范围内的厚度，特别地，低于1000nm。这可以提供的优势在于箔的电容电源明显增加。
根据上述给出的公式(1)，导电层和另外的导电材料之间的距离越近，箔的电容C越大。非常高的Rz值的粗糙表面与非常薄的介电层一起将提供非常高电容的箔。
根据进一步的实施方案，介电层包括在6至1000范围内的介电常数。这可以提供的优势在于箔的电容电源特别高。
根据公式(1)，介电层的介电常数εr(也称为相对电容率)越高，箔的电容C越大。
电容率与电极化率直接相关，电极化率是对介电材料响应于电场有多容易极化的测量。在国际单位制(SI)中，电容率ε以法拉每米(F/m)来测量并且电极化率X没有量纲。电容率和极化率根据公式彼此相关：
ε＝εrε0＝(1+X)ε0 (2)
其中εr是材料的相对的电容率或者介电常数，并且真空电容率ε0＝8.8541878176...×10-12Fm-1。FR-4的介电常数值是4.2，其通常是器件载体的电绝缘材料。材料例如CaCu3Ti4O12以及Ln2/3Cu3Ti4O12(Ln＝La，Ce，Pr，Nd，Sm，Eu，Gd，Tb，Dy，Ho，Er和Tm)系列的各种成分，可能包括极高的介电常数。
根据另外的实施方案，介电层包括选自由类金刚石碳、氧化铝、氮化硅、氧化硅、氧化钕、氧化铪、氧化锆或者这些材料的组合组成的组的材料。这可能带来的优势在于箔的电容将会特别高(见公式(1))。
这些材料的介电常数εr相当高。类金刚石碳的介电常数约为3，氧化铝的介电常数约为9，氮化硅的介电常数约为7，氧化硅的介电常数约为3.9，氧化铪的介电常数约为25以及氧化锆的介电常数约为25。
根据另外的实施方案，介电层已经通过物理气相沉积和/或化学气相沉积形成。这可以提供的优势在于可以通过已知的和认可的工艺以快速、可靠且合算的方式来制作箔。此外，另外的层可以在介电层上或者上方共形形成，而不同通过附加的工艺步骤形成另外的粗糙表面。
化学气相沉积(CVP)是用于制作高品质、高性能的固体材料的化学工艺。CVP可以包括大气压力CVD(APCVD)、低压CVD(LPCVD)或者超高真空CVD(UHVCVD)。
物理气相沉积(PVD)描述了用于通过在各种表面上期望的薄膜材料的汽化形式的冷凝而沉积薄膜的各种真空沉积方法。这样的涂覆方法包括纯物理工艺，例如具有随后的冷凝或等离子溅射轰击的高温真空蒸发。
介电层可以在导电层上或者上方共形形成。导电层的粗糙表面的每个区域可以通过具有相同量的介电材料的气相沉积涂覆。因此，导电层的粗糙表面的每个峰和粗糙表面的每个谷可以被相同量的介电材料涂覆。在这种情况下，介电层包括均匀厚度。
根据另外的实施方案，另外的导电材料包括多个另外的导电材料部分，其中至少两个另外的导电材料部分空间上彼此分散开。这可以提供的优势在于，以快速、可靠且合算的方式，可以建立箔的一个传导部分的空间结构。因此，可以将介电层与其它层连接或者可以将介电层附接到器件载体的电绝缘层。
分散开导电材料部分可以通过移除位于导电材料部分之间的材料实现。为此，可以使用机械钻孔、激光打孔、蚀刻工艺、光刻工艺或者这些工艺的组合。
根据另外的实施方案，另外的导电材料包括另外的粗糙表面。这可以提供的优势还在于，另外的粗糙表面包括非常大的表面积并且因此，箔的电容电源将进一步增加(见公式(1))。
在优选实施方案中在导电层和介电层之间有粗糙表面，并且在介电层和另外的导电材料之间有另外的粗糙表面。另外的粗糙表面也可以展现出空间不规则形状。
根据另外的实施方案，在介电层上共形形成另外的粗糙表面。这可以提供的优势还在于，可以不用附加的工艺步骤并且因此以快速、可靠且合算的方式形成另外的导电材料的另外的粗糙表面。
可以在导电层上或者上方直接形成另外的导电材料，例如通过CVD或PVD。在导电层的粗糙表面上共形形成的介电层的底侧可以包括不规则形状的表面。由于介电层包括均匀厚度，与介电层的底侧相对的介电层的顶侧也包括不规则形状的表面。当在介电层上形成另外的导电材料时，将在介电层上共形形成另外的粗糙表面。
根据另外的实施方案，与粗糙表面一样，另外的粗糙表面包括同样的平均峰-谷高度值Rz。这可以提供的优势在于，由于粗糙表面和另外的粗糙表面的大的表面积，特别对于电源的传导平面可用的箔的电容可以特别高。
根据另外的实施方案，导电层和/或另外的导电材料包括由铜、铝和镍组成的组中的至少一种。这可以提供的优势在于，具有有益效果的所述箔可以通过使用已知的和认可的工艺技术实现。
根据另外的实施方案，另外的导电材料附接于器件载体。这可以提供的优势在于，通过快速、可靠且合算的方式，可以建立介电层和/或另外的导电材料与器件载体之间的连接。
另外的导电材料可以包括多个另外的导电材料部分，其中至少两个另外的导电材料部分空间上彼此分散开，如上所述。可以将这些导电材料部分附接至器件载体。例如，可以将导电材料部分层压在器件载体的层上，该层可以是电绝缘层或导电层。此外，在两个导电材料部分之间可能有缺口或凹部，并且缺口可以是箔的一个传导部分的空间结构的一部分。另外的导电材料部分可以附接至器件载体使得器件载体的层与介电层接触。此外，另外的导电材料部分可以延伸到器件载体的层中并且然后器件载体的层可以与介电层接触。
根据另外的实施方案，器件载体是由印刷电路板和基片组成的组中的一个。这可以提供的优势在于，可以使用已知的和认可的材料。
在本发明的上下文中，术语“印刷电路板”(PCB)可以具体表示通过将具有若干电绝缘层结构的若干导电层结构层压，例如通过施加压力，如果期望的话连同热能的供给，形成的平板状器件载体。作为用于PCB技术的优选的材料，导电层结构由铜制成，而电绝缘层结构可以包括树脂和/或玻璃纤维，所谓的预浸料或FR4材料。各种导电层结构可以通过形成穿过层压件的贯穿孔以期望的方式彼此连接，例如通过激光钻孔或机械钻孔，以及用导电材料(特别是铜)填充贯穿孔，因而形成作为贯穿孔连接的通孔。除了一个或多个可以嵌入在印刷电路板中的电子器件，印刷电路板通常被配置成用于在平板状印刷电路板上的一个或两个相对表面上容纳一个或多个电子器件。它们可以通过焊接连接到相应的主表面。
在本发明的上下文中，术语“基片”可以具体表示具有与待安装在器件载体上的电子器件大体相同的尺寸的小的器件载体。
根据另外的实施方案，器件载体是包括多个导电交替层的多层电路板，其中至少一层包括上述的箔。这可以提供的优势在于，制作过程可以是快速的，并且能够以合算的方式实现。已知的和认可的技术可以用于制作箔。
箔可以被安装在器件载体的顶部。以这种方式，箔可以被用作在器件载体的表面上或表面处的传导层。箔还可以位于器件载体内。以这样的方式，箔可以用作埋入器件载体内的传导层。在制作多层器件载体时，然后在器件载体的制作工艺期间，可以直接形成箔。可以形成多个交替器件载体层，然后在所述交替器件载体层上可以形成三个层。然后，可以在箔上形成另外的多个交替器件载体。以这种方式，可以在器件载体制作过程中直接形成箔，即，箔制作过程包括在器件载体制作过程中。
根据另外的实施方案，器件载体是电子互连装置。这可以提供的优势在于，提供了具有非常高效电容电源的电子互连装置，其可以快速、可靠且合算的方式制作。
电子器件可以被安装在器件载体上。电子器件还可以被埋入器件载体内。器件载体可以是电子互连装置并且电子器件可以是集成电路(IC)。IC可以被安装在器件载体上并且IC的终端可以与器件载体连接并且与箔连接。
根据一个实施方案，电子器件从由有源电子器件、无源电子器件、电子芯片、存储设备、滤波器、集成电路、信号处理组件、电源管理组件、光电接口单元、电压变换器、加密组件，发射器和/或接收器、机电换能器、传感器、致动器、微机电系统、微处理器、电容器、电阻、电感、电池、开关、摄像头、天线和逻辑芯片组成的组中选择。
根据一个实施方案，器件载体的至少一个电绝缘层可以包括由树脂(特别是双马来酰亚胺三嗪树脂)、氰酸酯、玻璃(特别是玻璃纤维)、预浸材料、聚酰亚胺、液晶聚合物、环氧树脂基础组成的薄膜、FR4材料、陶瓷和金属氧化物组成的组中的至少一个。虽然通常预浸料或FR4是优选的，也可以使用其他材料。
根据一个实施方案，可以将箔或者多个箔直接应用在器件载体的顶部，并且箔或多个箔向周围延展。还可以将箔或多个箔用于器件载体内的核心层。还可以将箔或多个箔应用在器件载体的顶部，而可以将另一个箔或另外的多个箔用于器件载体内部的核心层或多个核心层。这可以提供的优势在于，对于设计器件载体，有很多选择。
根据一个实施方案，箔可以通过所谓的每层互连(ELIC)工艺实施。这可以提供的优势在于，对于在一个制造过程中(例如在一个连续的建立制造方法中)设计具有器件载体的层之间的一个或多个箔层的器件载体，有很多选择。
根据一个实施方案，提供了一种制造用于与另外的层结构组合来制造电路板的金属箔的方法。该方法包括：i)提供具有粗糙表面和展现出空间不规则形状的导电层；ii)用均匀厚度的介电层共形在粗糙表面上涂覆导电层的粗糙表面；以及iii)在与导电层相对的介电层的表面上形成另外的导电材料。
根据一个实施方案，共形涂覆通过物理气相沉积和/或化学气相沉积进行。
形成另外的导电材料可以包括用另外的导电材料共形涂覆介电层，其中另外的导电材料包括另外的粗糙表面。
根据一个实施方案，方法包括(a)将另外的导电材料分成至少两个另外的导电材料部分以及(b)在器件载体上安装另外的导电材料。
从下面描述的示例性实施方案和参照这些实施方案的这些实施例中，本发明的上述限定的方面和其他方面是显然的，通过参考这些实施方案的实施例解释本发明的上述限定的方面和其他方面。附图中的例示是示意性的。在不同的附图中，相同的或相同的元件采用相同的附图标记。
附图说明
此前，参考附图，将进一步详细说明示例性实施方案。
根据一个示例性实施方案，金属氧化物的介电层在两个导电层之间形成，所述两个导电层通过物理气相沉积(PVD)、化学气相沉积(CVD)或电解/电泳电镀方法由铜制成。然后，产生的箔用作电子电路的高电容快速电源。介电层和导电层之间的交界表面被粗糙化并且展现出不规则的形状，从而实现特定表面积的显著增大。这提供了箔的明显增加的电容。
图1示出了根据本发明的示例性实施方案的箔的截面图。
图2示出了根据本发明的另一个示例性实施方案的箔的截面图。
图3示出了根据本发明的示例性实施方案的器件载体的截面图。
图4示出了根据本发明的示例性实施方案的电子系统的截面图。
图5示出了根据本发明的示例性实施方案的粗糙表面的电子显微图像。
图6示出了具有旁路电容的传导层的现有技术的示例。
具体实施方式
图1示出了用于与另外的层结构组合来制造电路板的箔100。箔100包括具有展现出带有谷111a和峰111b的空间不规则形状的粗糙表面111的导电层110。进一步地，箔100包括在粗糙表面111上共形形成的介电层130。介电层130具有均匀厚度。此外，箔100包括在介电层130上与导电层110相对的另外的导电材料120。另外的导电材料120包括另外的粗糙表面131，其中另外的粗糙表面131在介电层130上共形形成。另外的粗糙表面131也展现出空间不规则形状。
图2示出了箔200，其中箔200包括另外的导电材料部分120的形式的另外的导电材料120，以及附加的多个另外的导电材料部分121、122，其中至少两个另外的导电材料部分120、121、122彼此分散开。在该示例性实施方案中，在至少两个另外的导电材料部分120、122之间有缺口140。因此，缺口140提供了另外的导电材料部分的空间结构。同样适用于在两个其他的另外的导电材料部分120、121之间有另外的缺口141。
图3示出了根据图2的箔，其中另外的导电材料部分120、121、122处在附接至器件载体300的电绝缘层310的过程中。
图4示出了电子系统600的截面图，其中作为集成电路(IC)500实现的电子器件500器件安装在器件载体400上。器件载体400是与IC 500的终端501连接的电子互连装置。进一步地，终端501连接到包括导电层110、介电层130和另外的导电材料120的箔110、120、130。在描述的实施方案中，箔110、120、130作为到通孔402的电容电源连接。通孔402连接到器件载体400的终端401，终端401为球形。以这种方式，将电信号从IC 500的终端501越过箔110、120、130和通孔402传输到器件载体400的终端401。
在图4中示出的电子系统600的截面例示提到了结构化的导电层的若干另外的互连结构和部分，这些没有用附图标记表示。由于这些结构和部分对于电子系统600的功能不是决定性的，为了本文的简洁性，没有详细解释。
图5示出了在导电层和介电层之间的粗糙表面111的电子显微图像。谷111a和峰111b是可见的。这些谷111a和峰111b随机分布并且没有可见的周期性。粗糙表面展现出不规则形状。
图6示出了现有技术实施例，其中导电层800与分立的旁路电容器850和分立的另外的旁路电容器851连接。清楚可见的，这样的旁路电容器850、851需要额外的空间。
附图标记
100 箔
110 导电层
111 粗糙表面
111a 粗糙表面的谷
111b 粗糙表面的峰
120 另外的导电材料(部分)
121 另外的导电材料部分
122 另外的导电材料部分
130 介电层
131 另外的粗糙表面
140 缺口
141 另外的缺口
200 另外的箔
300 器件载体
310 电绝缘层
400 电子互连装置
401 器件载体终端
402 通孔
500 集成电路(IC)
501 IC终端
600 电子系统
800 现有技术的导电层
850 旁路电容器
851 另外的旁路电容器

Claims (17)

1.一种箔(100)，用于与另外的层结构组合来制造电路板，其中所述箔(100)包括：
导电层(110)，所述导电层具有展现出空间不规则形状的粗糙表面(111)；
介电层(130)，所述介电层在所述粗糙表面(111)上共形形成并且具有基本均匀厚度；
另外的导电材料(120)，所述另外的导电材料在所述介电层(130)的表面(131)上与所述导电层(110)相对。
2.根据权利要求1所述的箔(100)，其中所述粗糙表面(111)包括平均峰-谷高度值Rz，所述Rz为1至50μm，具体地为1至25μm，更具体地为1至9μm。
3.根据前述权利要求中任一项所述的箔(100)，其中所述介电层(130)包括在10nm至6000nm之间的范围内的厚度，具体地在10nm至2000nm之间，更具体地为在1000nm以下。
4.根据前述权利要求中任一项所述的箔(100)，其中所述介电层(130)包括在6至1000之间的范围内的介电常数。
5.根据前述权利要求中任一项所述的箔(100)，其中所述介电层(130)包括选自由类金刚石碳、氧化铝、氮化硅、氧化硅、氧化钕、氧化铪、氧化锆或者这些材料的组合组成的组的材料。
6.根据前述权利要求中任一项所述的箔(100)，其中所述介电层(130)通过物理气相沉积和/或化学气相沉积形成。
7.根据前述权利要求中任一项所述的箔(100)，其中所述另外的导电材料(120)包括多个另外的导电材料部分(121、122)，其中至少两个另外的导电材料部分(120、121、122)彼此分散开。
8.根据前述权利要求中任一项所述的箔(100)，其中所述另外的导电材料(120)包括另外的粗糙表面(131)。
9.根据权利要求8所述的箔(100)，其中在所述介电层(130)共形形成所述另外的粗糙表面(131)。
10.根据权利要求8和9中任一项所述的箔(100)，其中与所述粗糙表面(111)一样，所述另外的粗糙表面(131)包括同样的平均峰-谷高度值Rz。
11.根据前述权利要求中任一项所述的箔(100)，其中所述导电层(110)和/或所述另外的导电材料(130)包括由铜、铝和镍组成的组中的至少一种。
12.一种器件载体(300)，包括：
电绝缘层(310)；
前述权利要求中任一项所述的箔(100)，其中所述箔(100)附接至所述电绝缘层(310)。
13.根据权利要求12所述的器件载体(300)，其中另外的导电材料(120)附接于所述器件载体(300)。
14.根据权利要求12和13中任一项所述的器件载体(300)，其中所述器件载体(300)是由印刷电路板和基片组成的组中的一种。
15.根据权利要求12至14中任一项所述的器件载体(300)，其中所述器件载体(300)是多层电路板，所述多层电路板包括多个导电交替层，其中至少一层包括所述箔(100)。
16.一种电子系统(600)，包括：
根据权利要求12至15中任一项所述的器件载体(300)；
电子器件(500)；
其中，所述电子器件(500)安装在所述器件载体(300)上。
17.根据权利要求16所述的电子系统(600)，其中所述器件载体(300)是电子互连装置(400)。
CN201610618046.9A 2016-07-29 2016-07-29 箔、具有箔的器件载体和具有器件载体的电子系统 Pending CN107665878A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610618046.9A CN107665878A (zh) 2016-07-29 2016-07-29 箔、具有箔的器件载体和具有器件载体的电子系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610618046.9A CN107665878A (zh) 2016-07-29 2016-07-29 箔、具有箔的器件载体和具有器件载体的电子系统

Publications (1)

Publication Number Publication Date
CN107665878A true CN107665878A (zh) 2018-02-06

Family

ID=61122199

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610618046.9A Pending CN107665878A (zh) 2016-07-29 2016-07-29 箔、具有箔的器件载体和具有器件载体的电子系统

Country Status (1)

Country Link
CN (1) CN107665878A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116113139A (zh) * 2022-11-25 2023-05-12 东莞市皓龙激光科技有限公司 一种高导热铝基线路板及其制备工艺

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060146476A1 (en) * 2004-12-30 2006-07-06 Sriram Srinivasan Forming a substrate core with embedded capacitor and structures formed thereby
EP1699275A2 (en) * 2005-03-02 2006-09-06 Samsung Electro-mechanics Co., Ltd Printed circuit board with embedded capacitors therein and manufacturing process thereof

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060146476A1 (en) * 2004-12-30 2006-07-06 Sriram Srinivasan Forming a substrate core with embedded capacitor and structures formed thereby
EP1699275A2 (en) * 2005-03-02 2006-09-06 Samsung Electro-mechanics Co., Ltd Printed circuit board with embedded capacitors therein and manufacturing process thereof
CN1829420A (zh) * 2005-03-02 2006-09-06 三星电机株式会社 其中具有嵌入式电容器的印刷电路板及其制造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116113139A (zh) * 2022-11-25 2023-05-12 东莞市皓龙激光科技有限公司 一种高导热铝基线路板及其制备工艺

Similar Documents

Publication Publication Date Title
TWI667674B (zh) 嵌入在聚合物電介質中的薄膜電容器及其製造方法
KR100974634B1 (ko) 커패시터 디바이스
CN107256797B (zh) 嵌入式多层陶瓷电子元件
US7733626B2 (en) Passive device structure
US7738257B2 (en) Microelectronic device including bridging interconnect to top conductive layer of passive embedded structure and method of making same
EP3520579B1 (en) Method of manufacturing a highly thermally conductive dielectric structure for heat spreading in a component carrier
CN105307382A (zh) 印刷电路板及其制造方法
CN101345133B (zh) 层叠电容器
JP7430718B2 (ja) ディスクリート金属－絶縁体－金属（ｍｉｍ）エネルギー蓄積部品及びその製造方法
CN102821545A (zh) 多层布线板、其制造方法以及半导体装置
KR100972874B1 (ko) 최적화된 온도 특성을 갖는 집적 박막 커패시터를 포함하는장치 및 시스템
KR20080037925A (ko) 캐패시터 내장형 인쇄회로기판 및 제조방법
JP2015076600A (ja) 基板内蔵用積層セラミック電子部品及び積層セラミック電子部品内蔵型印刷回路基板
KR100678083B1 (ko) 임베디드 캐패시터와 임베디드 캐패시터의 제작 방법
EP3723122B1 (en) Component carrier comprising a double layer structure
CN107231747A (zh) 电容、埋电容电路板及其制造方法
CN107665878A (zh) 箔、具有箔的器件载体和具有器件载体的电子系统
US10109554B2 (en) Mechanically stable, thermally conductive and electrically insulating stack forming a mounting device for electronic components
US20060005384A1 (en) Manufacturing method of a multi-layer circuit board with an embedded passive component
CN207382679U (zh) 电容和埋电容电路板
CN106341945B (zh) 一种柔性线路板及其制作方法
EP3111733A1 (en) Heat spreader in multilayer build ups
JP6568637B1 (ja) プリント基板及びその製造方法
JP2020092138A (ja) 高周波回路用プリント配線板およびその製造方法
US10568208B2 (en) Component carrier with a bypass capacitance comprising dielectric film structure

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20180206

RJ01 Rejection of invention patent application after publication