CN101276690A - 薄膜电容器及制造方法、和薄膜电容器嵌入式印刷电路板 - Google Patents

薄膜电容器及制造方法、和薄膜电容器嵌入式印刷电路板 Download PDF

Info

Publication number
CN101276690A
CN101276690A CNA2008100888192A CN200810088819A CN101276690A CN 101276690 A CN101276690 A CN 101276690A CN A2008100888192 A CNA2008100888192 A CN A2008100888192A CN 200810088819 A CN200810088819 A CN 200810088819A CN 101276690 A CN101276690 A CN 101276690A
Authority
CN
China
Prior art keywords
dielectric
film
dielectric film
dielectric layer
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2008100888192A
Other languages
English (en)
Other versions
CN101276690B (zh
Inventor
李承恩
郑栗教
李汀苑
李寅衡
宋秉翼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of CN101276690A publication Critical patent/CN101276690A/zh
Application granted granted Critical
Publication of CN101276690B publication Critical patent/CN101276690B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/10—Metal-oxide dielectrics
    • H01G4/105—Glass dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/33—Thin- or thick-film capacitors 
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0175—Inorganic, non-metallic layer, e.g. resist or dielectric for printed capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0179—Thin film deposited insulating layer, e.g. inorganic layer for printed capacitor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/43—Electric condenser making
    • Y10T29/435—Solid dielectric type

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

本发明提供了在泄漏电流特性方面有所改进的薄膜电容器和电容器嵌入式印刷电路板。介电层由不需高温热处理就具有预定介电常数的BiZnNb－基非晶质金属氧化物制成，并且调整BiZnNb－基非晶质金属氧化物的金属相铋含量以获得期望的介电常数。同样，可形成具有不同金属相铋含量的另一介电层。所述薄膜电容器包括：第一电极；包括形成于所述第一电极上的第一介电膜的介电层，所述介电层包括BiZnNb－基非晶质金属氧化物；以及形成于所述介电层上的第二电极，其中所述BiZnNb－基非晶质金属氧化物包含金属相铋。

Description

薄膜电容器及制造方法、和薄膜电容器嵌入式印刷电路板
相关申请交叉参考
本申请要求于2007年3月29日向韩国知识产权局提交的韩国专利申请第2007-30876号的优先权，其公开内容结合于此作为参考。
技术领域
本发明涉及一种薄膜电容器、一种薄膜电容器嵌入式印刷电路板、以及该薄膜电容器的制造方法，更具体地，涉及无需高温热处理就能够得到期望介电常数并且在泄漏电流特性上有所改进的一种薄膜电容器、一种薄膜电容器嵌入式印刷电路板、以及该薄膜电容器的制造方法。
背景技术
安装在印刷电路板上的各种无源器件明显阻碍产品的小型化。特别是，随着半导体有源器件越来越多的嵌入和输入输出端子数量的增加，在有源器件周围需要占用更多空间的无源器件。无源器件的代表性实例包括电容器。电容器可有利地设置在离输入端子最邻近的范围内以减少由较高操作频率产生的诱导电感。
为了满足小型化和更高频率的要求，最近，在制造嵌入式电容器的方法上有力地进行了研究。嵌入式电容器被嵌入在印刷电路板中并且明显减小产品的尺寸。而且，嵌入式电容器可放置于有源器件的输入端子附近，因此可使得导线长度最小化从而显著降低诱导电感并且消除高频噪声。
作为制造这种嵌入式电容器的传统方法，具有高介电常数的铁电体被分散于树脂中。然而，即使在这种情况下，由于有限的电容，这种电容器也很难嵌入于印刷电路板中。
即，铁电体(如BaTiO3)在介电常数特性上明显优于顺电体。但是为了得到这些优良的介电常数特性，应该在如550℃的温度下处理铁电体。然而，由于树脂缺乏热抵抗力，所以这种热处理很难应用于目前采用聚合物(如树脂)做为衬底的印刷电路板。
顺电体(如SiO2、Al2O3、和Ta2O5)的介电常数相当低。例如，SiO2具有的介电常数为3.9。这里，可对顺电体进行热处理以增大其介电常数，但是也很难获得用于普通电容器的介电常数。
因此，为了形成电容器嵌入式印刷电路板，存在对于研发出这样一种薄膜电容器的一贯需求，该薄膜电容器包含具有卓越泄漏电流特性的介电层同时不需高温热处理就具有期望的介电常数。
发明内容
本发明的一个方面提供了一种薄膜电容器和薄膜电容器嵌入式印刷电路板，其中介电层由不需在高温下热处理就具有预定介电常数的BiZnNb-基非晶质金属氧化物构成，可通过调整BiZnNb-基非晶质金属氧化物的金属相铋的含量得到期望的介电常数，并且还形成另一个含有不同量金属相铋的介电层，从而增强泄漏电流特性。
根据本发明的一个方面，提供了一种薄膜电容器，包括：第一电极；包括形成于第一电极上的第一介电膜的介电层，该介电层包括BiZnNb-基非晶质金属氧化物；以及形成于介电层上的第二电极，其中BiZnNb-基非晶质金属氧化物含有金属相铋。
介电层可包括介于第一介电膜与第一电极之间的第二介电膜，该第二介电膜由包含的金属相铋含量少于第一介电膜的BiZnNb-基非晶质金属氧化物构成。介电层可包括介于第一介电膜与第二电极之间的第三介电膜，该第三介电膜由包含的金属相铋含量少于第一介电膜的BiZnNb-基非晶质金属氧化物构成。
包括第一、第二和第三介电膜的介电层可至少被层叠两次以形成多个介电层。
多个介电层的第二介电膜中的相应膜和第三介电膜中的相应膜可彼此邻近并由相同的成分构成。第二介电膜的与第一电极相邻的相应膜在这些介电膜中可具有最低的金属相铋含量。第三介电膜的与第二电极相邻的相应膜在这些介电膜中可具有最低的金属相铋含量。
金属相铋可具有2至10nm的微粒尺寸。基于介电层中包含的铋的摩尔，金属相铋可具有46％至50％的含量。
第一和第二电极中的至少一个可包括从Cu、Ni、Al、Pt、Pd、Ta、Au、和Ag构成的组中选出的一种金属。
介电层可具有50至220的介电常数。介电层可具有0.05μm至1μm的厚度。
根据本发明的另一方面，提供了一种薄膜电容器嵌入式印刷电路板，包括：衬底；以及薄膜电容器，该薄膜电容器包括：第一电极；包含形成于第一电极上的第一介电膜的介电层，该介电层包括BiZnNb-基非晶质金属氧化物；以及形成于介电层上的第二电极，其中BiZnNb-基非晶质金属氧化物含有金属相铋。
衬底可为在两表面上分别具有铜箔的覆铜层压板。第一电极可为覆铜层压板的铜箔中的一个。衬底可由聚合物制成。聚合物可为环氧树脂和聚酰亚胺中的一种。
根据本发明的再一方面，提供了一种制造薄膜电容器的方法，该方法包括：在第一电极上形成包含第一介电膜的介电层，该介电层包括含有金属相铋的BiZnNb-基非晶质金属氧化物；以及在介电层上形成第二电极。
介电层可通过溅射沉积形成，在溅射沉积过程中通过调节氧等离子体与氩等离子体之间的比例来控制金属相铋的含量。氧等离子体与氩等离子体的比例范围为0至70％。
该方法可进一步包括：在第一介电膜与第一电极之间形成第二介电膜，该第二介电膜包括金属相铋含量少于第一介电膜的BiZnNb-基非晶质金属氧化物。该方法可进一步包括：在第一介电膜与第二电极之间形成第三介电膜，该第三介电膜包括金属相铋含量少于第一介电膜的BiZnNb-基非晶质金属氧化物。
形成介电层的步骤可包括：以仅利用氩等离子体沉积第一介电膜以及通过将氧等离子体和氩等离子体之间的比例设定为50/100而沉积第二和第三介电膜的方式来控制金属相铋的含量，通过溅射沉积介电层。
附图说明
通过下面结合附图的详细描述，本发明的上述和其他方面、特点和其它优点将更易于理解，其中：
图1是示出了根据本发明示例性实施例的包括含有金属相铋的介电层的薄膜电容器的横截面图；
图2至图4是示出了根据本发明示例性实施例的薄膜电容器的横截面图，这三个附图中的薄膜电容器分别具有包含两层介电膜的介电层、包含三层介电膜的介电层、和包含五层介电膜的介电层，这些介电膜彼此具有不同的金属相铋含量；
图5是示出了根据本发明示例性实施例的薄膜电容器嵌入式印刷电路板的横截面图，该印刷电路板包括由彼此具有不同金属相铋含量的三层介电膜构成的介电层的薄膜电容器，以及衬底；
图6示出了在介电层的溅射过程中仅利用氩等离子体形成的介电层的化学键接的测定；
图7示出了在介电层的溅射过程中利用氩等离子体和氧等离子体形成的介电层的化学键接的测定；以及
图8示出了通过改变氩等离子体和氧等离子体比例而形成的介电层的化学键接的测定。
具体实施方式
现在将参照附图详细描述本发明的示例性实施例。然而，本发明可以许多不同的方式体现并且不应受限于文中所述的实施例。更确切地，提供这些实施例是为了使得公开的内容全面且完整并且将本发明的范围充分转达给本领域技术人员。附图中，相同或相似的部件始终用相同的参考标号表示。
图1是示出了根据本发明示例性实施例的薄膜电容器的横截面图，该薄膜电容器包括含有金属相铋的介电层。该薄膜电容器包括第一电极10、形成在第一电极10上并且由BiZnNb-基非晶质金属氧化物组成的介电层20、以及形成在介电层20上的第二电极30。具体地，BiZnNb-基非晶质金属氧化物含有金属相铋。
薄膜电容器包括具有的极性彼此不同的第一和第二电极10和30。第一电极10和第二电极30可由用在普通电容器中的金属制成。例如，第一电极10和第二电极30可由从Cu、Ni、Al、Pt、Pd、Ta、Au、和Ag构成的组中选出的一种金属构成。
介电层20介于第一电极10与第二电极30之间。根据本实施例的介电层20可由BiZnNb-基非晶质金属氧化物制成。BiZnNb-基非晶质金属氧化物含有Bi2O3-ZnO-Nb2O5，然而其是一种具有不均匀成分的非晶态金属氧化物。甚至是在低温下被热处理时，BiZnNb-基非晶质金属氧化物也显示出预定的介电常数特性。普通电介质通过高温热处理结晶从而表现出适合于电容器的介电常数。相反，BiZnNb-基非晶质金属氧化物在低温下形成金属氧化物并且显示出高电介质特性。在韩国专利申请第2005-0057907号中公开了该BiZnNb-基非晶质金属氧化物。
当BiZnNb-基非晶质金属氧化物具有以BixZnyNbzO7表示的成分时，x、y、和z可满足条件1.3＜x＜2.0、0.8＜y＜1.5、和1.4＜z＜1.6。甚至在低温下被热处理时，BiZnNb-基非晶质金属氧化物也可以具有预定的介电常数，因此由这种BZN-基非晶态金属氧化物制成的电容器可嵌入在由不能承受高温的材料制成的衬底中，如树脂衬底。
可通过形成薄膜的已知方法(例如，溅射、脉冲激光沉积(PLD)，化学气相沉积(CVD)，以及金属有机沉积(MOD))来形成作为电介质的非晶质金属氧化物层。如上所述，在如200℃的低温下形成介电层。介电层20可具有0.05μm至1μm的厚度。
BiZnNb-基非晶质金属氧化物可含有金属相铋。“金属相铋”是指键接成Bi-Bi的铋原子，而不是形成在BiZnNb-基非晶质金属氧化物中的铋氧化物。相同铋原子的这种键接构成金属相。金属相铋可具有2nm至10nm的微粒尺寸。
通过用于改变介电层20的形成条件的几种方法，金属相铋可形成在BiZnNb-基非晶质金属氧化物中。在这些方法中，介电层20可通过溅射形成。这里，通过调整溅射条件可形成金属相铋。即，通过在溅射沉积过程中调整氧等离子体与氩等离子体之间的比例来控制金属相铋含量而形成介电层20。介电常数可根据溅射条件而改变。
溅射是这样一种沉积方法，即，带巨大能量的离子撞击目标，并且目标表面上的原子沉积在衬底上。在溅射过程中，氩等离子体或氧等离子体可用作离子。氩等离子体和氧等离子体可以预定的比例一起使用。这里，为了形成金属相铋，氧等离子体的比例需要减小至可能的最低水平。
在氧等离子体为零比例的情况下，即，仅用氩等离子体作为溅射离子，则更可能形成金属相铋。相反，在氧等离子体具有较高比例且氩等离子体具有较低比例的情况下，金属相铋的比例减少并且铋氧化物的比例增加。相对于氩等离子体，氧等离子体具有0％至70％的比例范围。
基于介电层中包含的铋的摩尔，金属相铋可具有46％至50％的含量。较高含量的金属相铋会增大BiZnNb-基非晶质金属氧化物的介电常数。然而，超过50％的铋含量会导致BiZnNb-基非晶质金属氧化物中的铋氧化物非常少，从而对介电层产生不利影响。
介电层20可具有50至220的介电常数。如上所述，介电层20应具有可应用于薄膜电容器的预定或更大值的介电常数。因此，介电层20应具有至少为50的介电常数。而且，含有金属相铋的介电层20可有220的高介电常数。
图2是示出了根据本发明示例性实施例的薄膜电容器的横截面图，该薄膜电容器具有的介电层包含彼此间具有不同金属相铋含量的两层介电膜。介电层120可进一步包括形成于第一介电膜与第二电极130之间的第三介电膜122。第三介电膜可由包含的金属相铋量少于第一介电膜121的BiZnNb-基非晶质金属氧化物制成。图2中的第一电极110和第二电极130与图1中的相同，所以不再做进一步详述。同样，图2中的介电层120具有与图1中的介电层相同的特性。
图2的介电层120包括两层不同的介电膜，即，第一介电膜121和第三介电膜122。第一介电膜121的金属相铋含量大于第三介电膜122的金属相铋含量。第三介电膜122的金属相铋的含量低，因此补偿了由于加入金属相铋可能导致的泄漏电流特性的降低。
BiZnNb-基非晶质金属氧化物中存在金属相铋可降低作为电介质的泄漏电流特性。即，由于铋元素间的共价键接，因此可增加泄漏电流量。因此，随着金属相铋含量的增加，介电层120的介电常数增加，从而增强电介质特性。相反，这增加了泄漏电流量，从而降低泄漏电流特性。
因此，为了有利地提高这种泄漏电流特性，第一介电膜121的形成可先于第三介电膜122的形成。第三介电膜122可由BiZnNb-基非晶质金属氧化物制成，该BiZnNb-基非晶质金属氧化物可包含低于第一介电膜121的金属相铋含量或不包含金属相铋含量。这里，具有卓越泄漏电流特性的第三介电膜122布置于第二电极130与第一介电膜121之间以防止电流从第一介电膜121泄漏。参照图2，第三介电膜122形成在第一介电膜121与第二电极之间。然而，很明显，取代第三介电膜，第二介电膜(未示出)可形成在第一介电膜121与第一电极110之间。
图3是示出了根据本发明示例性实施例的薄膜电容器的横截面图，该薄膜电容器包含由彼此间具有不同金属相铋含量的三层介电膜构成的介电层。前面参照图1已经描述过第一电极210和第二电极230，因此不再作进一步详细阐述。同样，图3的介电层220具有与图1和图2中所示的介电层一样的特性。
图2中，形成了第一介电膜121，并且形成具有不同金属相铋含量的另一薄膜。然而，图3中，介电层220可进一步包括位于第一介电膜221与第一电极210之间的第二介电膜223。第二介电膜223由包含的金属相铋含量少于第一介电膜221的BiZnNb-基非晶质金属氧化物制成。
当另外形成第二介电膜223时，第一介电膜221、第二介电膜223、和第三介电膜222构成一个介电层220。这里，第一介电膜221保证较好的介电常数特性并且第二介电膜223和第三介电膜222保证较好的泄漏电流特性，从而协力产生具有优异特性的介电层220。第二介电膜223和第三介电膜222在金属相铋含量方面可以彼此相同或不同。然而，第二和第三介电膜应该含有比第一介电膜221含量少的金属相铋。
例如，通过仅利用氩等离子体的溅射来沉积第一介电膜221。可通过将氧等离子体相对于氩等离子体的比例设定为50％而沉积第二介电膜223和第三介电膜222。这里，第一介电膜221的金属相铋含量分别超过第二介电膜223和第三介电膜222的金属相铋含量。因此，介电层220整个都显示出高介电常数。同时，包含的金属相铋量少于第一介电膜221的第二介电膜223和第三介电膜222分别经历较少的泄漏电流量。
图4是示出了薄膜电容器的横截面图，该薄膜电容器具有的介电层包括彼此间具有不同金属相铋含量的五层介电膜。参照图1已经描述了第一电极310和第二电极330，因此不再作进一步详细的解释。同样，图4中的介电层320与图1至图3中所示的介电层具有相同的特性。
参照图3，介电层220由包含第一介电膜221、以及具有的金属相铋含量少于第一介电膜的第二和第三介电膜222和223的三层介电膜构成。但是图4中的介电层320是通过层叠图3的包含三层介电膜的介电层220两次而形成的。然而，每个包含三层介电膜的介电层的毗邻层均形成单独的薄膜。
因此，介电层320被形成得包括：含有金属相铋的第一介电膜321、形成在第一介电膜321与第一电极310之间并且包含的金属相铋含量少于第一介电膜321的第二介电膜325、形成在第一介电膜321上并且包含的金属相铋含量少于第一介电膜321的第三介电膜324、形成在第三介电膜324上并且包含的金属相铋含量多于第三介电膜324的第四介电膜322，以及形成在第四介电膜322与第二电极330间并且包含的金属相铋含量少于第四介电膜322的第五介电膜323。
如上所述，与第三薄膜电容器相比，图4中的薄膜电容器进一步包括金属相铋含量高的第四介电膜322。因此，第一介电膜321保证较高的介电常数特性并且第四介电膜322保证较高的介电常数特性，从而协力进一步提高整个薄膜电容器的介电常数特性。第四介电膜322在金属相铋含量方面可与第一介电膜321相同或不同。然而，第四介电膜可含有至少能保证较好介电常数特性的量的金属相铋。
这里，第四介电膜322可增加泄漏电流，因此可另外形成具有的金属相铋含量少于第四介电膜322的第五介电膜323，从而抑止泄漏电流。第五介电膜323在金属相铋含量方面可分别与第二介电膜325和第三介电膜324相同或不同。然而，第五介电膜323应包含少于第一介电膜321或第四介电膜322的金属相铋含量。其中，分别邻近第一电极和第二电极的第二介电膜和第五介电膜可含有最少量的金属相铋以获得较高的泄漏电流特性。可替换地，第二介电膜325、第三介电膜324、和第五介电膜323可不含有金属相铋。如上所述，每一层膜可通过沉积形成，以便通过调整氩等离子体与氧等离子体之间的比例而包含合适量的金属相铋。
图5是示出了薄膜电容器嵌入式印刷电路板的横截面图，该印刷电路板包括由彼此具有不同金属相铋含量的三层不同介电膜构成的薄膜电容器，和衬底。本实施例涉及将薄膜电容器嵌入在印刷电路板中的方法的示例。然而，本实施例不限制嵌入在印刷电路板中的薄膜电容器的配置。
本实施例的薄膜电容器嵌入式印刷电路板包括：衬底410、第一电极411、形成在第一电极411上并且由BiZnNb-基非晶质金属氧化物制成的介电层420，以及形成在介电层420上的第二电极430。介电层420可由包含金属相铋的BiZnNb-基非晶质金属氧化物制成的第一介电膜421构成。
薄膜电容器嵌入式印刷电路板的衬底可为两个表面上分别具有铜箔的覆铜层压板(CCL)。这里，CCL的铜箔中的一个可作为第一电极411。因此，衬底410包括：与第三介电膜230接触的第一电极411、绝缘材料412、以及与第一电极411相对形成的铜箔413。CCL是这样一种衬底材料，即，绝缘材料412沉积在中央并且铜箔沉积在绝缘材料412的两个表面上。在如本实施例中电容器嵌入在印刷电路板中的情况下，铜箔中的一个用作电极，从而排除了另外形成第一电极411的需求。
衬底410可由覆铜层压板和聚合物中的一种制成。聚合物可用环氧树脂和聚酰亚胺中的一种。在衬底由聚合物制成的情况下，应另外形成第一电极411。这里，绝缘材料412可采用树脂。所以，在衬底由覆铜层压板或聚合物形成的情况下，树脂不能承受高温，因此在用铁电体进行高温热处理而导致树脂结晶时出现了问题。然而，当如本实施例所述当在低温下形成BiZnNb-基非晶质金属氧化物时，不会对衬底带来任何不利的影响。
为了制造薄膜电容器嵌入式印刷电路板，首先，在衬底410中形成通孔以将第一电极411电连接至铜箔413，接着形成介电层420。形成第二电极430并在铜箔413和第二电极430上形成绝缘层以防止电流泄漏。在绝缘层中形成通路(via)。这里，形成必要数量的绝缘层和通孔以连接至外界电源。这时，在第一电极411、第二电极430、介电层420和铜箔上形成用于电连接的通孔或通路的工艺是熟知的技术，因此不在图中示出。同样，不再作任何详细解释。
下文中，将通过实例的方式更详细地描述本发明，然而实例仅是示例性的并不用来限制本发明。
发明实例1
用CCL作衬底，首先电镀CCL的一个表面。将CCL的该一个表面镀铜至5μm到10μm的厚度以减少CCL的铜箔的瑕疵并且降低表面粗糙度。
通过溅射在该镀铜的CCL上沉积介电层。在500w功率和4mTorr至12mTorr的压力下执行溅射。另外，氧等离子体相对于氩等离子体的比例从0％至70％变化。用X射线光电分光光度计测定所沉积的介电层的化学键接。
图6示出了条件A下在溅射过程中仅使用氩等离子体(300sccm)形成的介电层的化学键接的测定；图7示出了条件B下在溅射过程中利用氩等离子体(300sccm)和氧等离子体(20sccm)形成的介电层的化学键接的测定。
图6清楚示出了金属相铋的峰值。即，当仅使用氩等离子体时，金属相铋存在于介电层中。峰值的形状表明金属相铋的量基本上与铋氧化物的量相等。
另一方面，参照图7，在介电层中金属相铋很少显示出峰值。但仅铋氧化物示出清楚的峰值。因此，当氧等离子体和氩等离子体一起使用时，金属相铋含量降低。
下面的表1给出了两种条件下金属相铋含量和电介质特性。
表1
Figure A20081008881900181
表1中，就条件1来说，金属相铋具有大致为45％至50％的含量并且介电常数大致为200至220，因此表现出来比条件2下优良的电介质特性。由于条件1的大介电常数，因此不比较损失系数。
发明实例2
在发明实例2中，除了在12mTorr的固定压力下完成沉积、并且氩等离子体的量为100sccm而氧等离子体的量变化之外，在与条件1相同的条件下沉积介电层，。
图8示出了在发明实例2中通过改变氩等离子体与氧等离子体之间的比例形成的介电层的化学键接的测定。图8示出了以1、2、3、4和5表示的五条曲线，其中氩等离子体与氧等离子体之间的比例分别为100、100/5、100/20、100/50、和100/70。
参照图8，曲线1示出了当仅使用100sccm的氩等离子体时接近箭头的金属相铋的峰值。这里，金属相铋的含量为50％。然而，当氧等离子体与氩等离子体一起使用时，金属相铋没有峰值。当与发明实例1相比使用更少量的氩等离子体时，由于氧等离子体比例太高，所以很难形成金属相铋。
下面的表2示出了介电层的上述电介质特性。
表2
  样品号   氩/氧   介电常数   损失系数
  1   100/0   113   0.25
  2   100/5   28   0.04
  3   100/20   29   0.015
  4   100/50   36   0.015
  5   100/70   24   0.015
当仅使用氩等离子体时介电膜显示出高介电常数。用氩等离子体和氧等离子体制成的介电膜整体呈现出低电介质特性。氧等离子体的比例不会明显影响介电常数。
通过这些例子，得出用于形成具有高介电常数和低损失系数的介电层的最佳条件。首先，在2.0mTorr的压力下，100sccm/50sccm比例的氩等离子体和氧等离子体沉积10分钟。接着，在2.8mTorr的压力下，仅氩等离子体沉积28分钟。最后，在2.0mTorr的压力下，100sccm和50sccm比例的氩等离子体和氧等离子体沉积10分钟。这样形成包含三层介电膜的介电层。这里，介电层具有102的介电常数、200nF/cm2的电容密度，和0.15的损失系数，这些是确保介电层被用作嵌入式薄膜电容器的优异特性。
因此，为了总体增强介电层的电介质特性，如此形成含有三层介电膜的介电层，即，使得与电极层接触的外层膜具有较少的金属相铋含量以增强泄漏电流特性，并且仅使用氩等离子体通过溅射来沉积内层膜以增加金属相铋的含量。
如上所述，根据本发明的示例性实施例，使用无需高温热处理就具有符合电容器要求的介电常数的BiZnNb-基非晶质金属氧化物制成薄膜电容器。
另外，介电层具有根据BiZnNb-基非晶质金属氧化物中金属相铋的较大含量而增加的介电常数。因此，通过调节金属相铋的含量可得到期望的介电常数。
而且，可形成包含不同金属相铋含量的另一介电层以增强泄漏电流特性。
虽然已经结合示例性实施例示出并描述了本发明，但对本领域技术人员很显然，在不背离所附权利要求限定的本发明精神和范围的前提下，可以做出修改和变化。

Claims (23)

1.一种薄膜电容器，包括：
第一电极；
包括形成在所述第一电极上的第一介电膜的介电层，所述介电层包含BiZnNb-基非晶质金属氧化物；以及
形成在所述介电层上的第二电极，
其中，所述BiZnNb-基非晶质金属氧化物含有金属相铋。
2.根据权利要求1所述的薄膜电容器，其中，所述介电层包括介于所述第一介电膜与所述第一电极之间的第二介电膜，所述第二介电膜由包含的金属相铋含量少于所述第一介电膜的BiZnNb-基非晶质金属氧化物制成。
3.根据权利要求2所述的薄膜电容器，其中，所述介电层包括介于所述第一介电膜与所述第二电极之间的第三介电膜，所述第三介电膜由包含的金属相铋含量少于所述第一介电膜的BiZnNb-基非晶质金属氧化物制成。
4.根据权利要求3所述的薄膜电容器，其中，包括所述第一、第二和第三介电膜的所述介电层至少被层叠两次形成多个介电层。
5.根据权利要求4所述的薄膜电容器，其中，所述多个介电层的所述第二介电膜中相应的膜与所述第三介电膜中相应的膜彼此相邻并且由相同成分制成。
6.根据权利要求4所述的薄膜电容器，其中，所述第二介电膜中的与所述第一电极相邻的相应膜在所述介电膜中具有的金属相铋含量最低。
7.根据权利要求4所述的薄膜电容器，其中，所述第三介电膜中的与所述第二电极相邻的相应膜在所述介电膜中具有的金属相铋含量最低。
8.根据权利要求1所述的薄膜电容器，其中，所述金属相铋具有2nm至10nm的微粒尺寸。
9.根据权利要求1所述的薄膜电容器，其中，基于所述介电层中包含的铋的摩尔，金属相铋具有46％至50％的含量。
10.根据权利要求1所述的薄膜电容器，其中，所述介电层具有50至220的介电常数。
11.根据权利要求1所述的薄膜电容器，其中，所述介电层具有0.05μm至1μm的厚度。
12.根据权利要求1所述的薄膜电容器，其中，所述第一和第二电极中的至少一个包含从Cu、Ni、Al、Pt、Pd、Ta、Au、和Ag构成的组中选出的一种。
13.一种薄膜电容器嵌入式印刷电路板，包括：
衬底；以及
薄膜电容器，所述薄膜电容器包括：
第一电极；
包括形成在所述第一电极上的第一介电膜的介电层，所述介电层包含BiZnNb-基非晶质金属氧化物；以及
形成于所述介电层上的第二电极，
其中，所述BiZnNb-基非晶质金属氧化物含有金属相铋。
14.根据权利要求13所述的薄膜电容器嵌入式印刷电路板，其中，所述衬底是两个表面上分别具有铜箔的覆铜层压板。
15.根据权利要求14所述的薄膜电容器嵌入式印刷电路板，其中，所述第一电极包括所述覆铜层压板的铜箔中的一个。
16.根据权利要求13所述的薄膜电容器嵌入式印刷电路板，其中，所述衬底由聚合物制成。
17.根据权利要求16所述的薄膜电容器嵌入式印刷电路板，其中，所述聚合物包括环氧树脂和聚酰亚胺中的一种。
18.一种制造薄膜电容器的方法，所述方法包括：
在第一电极上形成包括第一介电膜的介电层，所述介电层包括含有金属相铋的BiZnNb-基非晶质金属氧化物；以及
在所述介电层上形成第二电极。
19.根据权利要求18所述的方法，其中，所述介电层经由溅射沉积形成，在所述溅射沉积过程中通过调整氧等离子体与氩等离子体之间的比例来控制所述金属相铋的含量。
20.根据权利要求19所述的方法，其中，所述氧等离子体相对于所述氩等离子体的比例范围从0至70％。
21.根据权利要求18所述的方法，进一步包括：
在所述第一介电膜与所述第一电极之间形成第二介电膜，所述第二介电膜包括包含的金属相铋含量少于所述第一介电膜的BiZnNb-基非晶质金属氧化物。
22.根据权利要求21所述的方法，进一步包括：
在所述第一介电膜与所述第二电极之间形成第三介电膜，所述第三介电膜包括包含的金属相铋含量少于所述第一介电膜的BiZnNb-基非晶质金属氧化物。
23.根据权利要求22所述的方法，其中，形成介电层的步骤包括：
通过以仅利用氩等离子体沉积第一介电膜以及通过将氧等离子体和氩等离子体之间的比例设定为50/100而沉积第二和第三介电膜的方式来控制金属相铋的含量，通过溅射来沉积所述介电层。
CN2008100888192A 2007-03-29 2008-03-28 薄膜电容器及制造方法、和薄膜电容器嵌入式印刷电路板 Expired - Fee Related CN101276690B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020070030876A KR100967056B1 (ko) 2007-03-29 2007-03-29 박막 캐패시터 및 박막 캐패시터 내장형 인쇄회로기판
KR10-2007-0030876 2007-03-29

Publications (2)

Publication Number Publication Date
CN101276690A true CN101276690A (zh) 2008-10-01
CN101276690B CN101276690B (zh) 2012-01-11

Family

ID=39792304

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008100888192A Expired - Fee Related CN101276690B (zh) 2007-03-29 2008-03-28 薄膜电容器及制造方法、和薄膜电容器嵌入式印刷电路板

Country Status (3)

Country Link
US (1) US7943858B2 (zh)
KR (1) KR100967056B1 (zh)
CN (1) CN101276690B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105103277A (zh) * 2013-03-22 2015-11-25 国立研究开发法人科学技术振兴机构 电介质层及电介质层的制造方法、以及固态电子装置及固态电子装置的制造方法
CN107995770A (zh) * 2017-11-10 2018-05-04 惠科股份有限公司 一种柔性扁平排线和显示面板
CN108962597A (zh) * 2018-07-18 2018-12-07 清华大学 一种高温高性能电容器薄膜连续生产装置及方法
CN112864319A (zh) * 2021-01-07 2021-05-28 长鑫存储技术有限公司 电容结构的制备方法、电容结构及存储器
TWI743951B (zh) * 2020-06-17 2021-10-21 大陸商珠海越亞半導體股份有限公司 電容電感嵌埋結構、製作方法和基板

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101010361B1 (ko) * 2008-11-11 2011-01-25 삼성전기주식회사 캐패시터
KR101025523B1 (ko) * 2008-12-04 2011-04-04 삼성전기주식회사 캐패시터
KR101155377B1 (ko) * 2009-05-26 2012-06-19 전자부품연구원 커패시터 유전체용 조성물
CN107665879A (zh) 2016-07-29 2018-02-06 奥特斯奥地利科技与系统技术有限公司 器件载体及包括所述器件载体的电子系统

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5434102A (en) * 1991-02-25 1995-07-18 Symetrix Corporation Process for fabricating layered superlattice materials and making electronic devices including same
US5767543A (en) * 1996-09-16 1998-06-16 Motorola, Inc. Ferroelectric semiconductor device having a layered ferroelectric structure
JP2000349257A (ja) * 1999-06-07 2000-12-15 Nec Corp 薄膜キャパシタ及びその製造方法
US6482527B1 (en) * 1999-10-27 2002-11-19 The Penn State Research Foundation Pyrochlore thin films and process for making
JP3391325B2 (ja) * 1999-12-27 2003-03-31 株式会社村田製作所 コンデンサ
JP2002226259A (ja) * 2000-11-29 2002-08-14 Murata Mfg Co Ltd セラミック電子部品の基体用組成物、セラミック電子部品および積層型セラミック電子部品の製造方法
JP4763237B2 (ja) * 2001-10-19 2011-08-31 キャボット コーポレイション 基板上に導電性電子部品を製造する方法
US6900150B2 (en) * 2003-04-29 2005-05-31 Cts Corporation Ceramic composition and method
KR100619367B1 (ko) * 2004-08-26 2006-09-08 삼성전기주식회사 고유전율을 갖는 커패시터를 내장한 인쇄회로기판 및 그제조 방법
WO2007078306A1 (en) 2005-03-28 2007-07-12 Massachusetts Institute Of Technology HIGH K-GATE OXIDE TFTs BUILT ON TRANSPARENT GLASS OR TRANSPARENT FLEXIBLE POLYMER SUBSTRATE
KR100755603B1 (ko) * 2005-06-30 2007-09-06 삼성전기주식회사 내장형 박막 캐패시터, 적층구조물 및 제조방법

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105103277A (zh) * 2013-03-22 2015-11-25 国立研究开发法人科学技术振兴机构 电介质层及电介质层的制造方法、以及固态电子装置及固态电子装置的制造方法
US9876067B2 (en) 2013-03-22 2018-01-23 Japan Science And Technology Agency Dielectric layer and manufacturing method of dielectric layer, and solid-state electronic device and manufacturing method of solid-state electronic device
CN105103277B (zh) * 2013-03-22 2018-03-20 国立研究开发法人科学技术振兴机构 电介质层及电介质层的制造方法、以及固态电子装置及固态电子装置的制造方法
CN107995770A (zh) * 2017-11-10 2018-05-04 惠科股份有限公司 一种柔性扁平排线和显示面板
CN108962597A (zh) * 2018-07-18 2018-12-07 清华大学 一种高温高性能电容器薄膜连续生产装置及方法
TWI743951B (zh) * 2020-06-17 2021-10-21 大陸商珠海越亞半導體股份有限公司 電容電感嵌埋結構、製作方法和基板
CN112864319A (zh) * 2021-01-07 2021-05-28 长鑫存储技术有限公司 电容结构的制备方法、电容结构及存储器
CN112864319B (zh) * 2021-01-07 2022-07-22 长鑫存储技术有限公司 电容结构的制备方法、电容结构及存储器

Also Published As

Publication number Publication date
CN101276690B (zh) 2012-01-11
US7943858B2 (en) 2011-05-17
KR100967056B1 (ko) 2010-06-29
US20080236878A1 (en) 2008-10-02
KR20080088223A (ko) 2008-10-02

Similar Documents

Publication Publication Date Title
CN101276690B (zh) 薄膜电容器及制造方法、和薄膜电容器嵌入式印刷电路板
CN1892934B (zh) 嵌入式薄层电容器、分层结构、及其制造方法
JP4406420B2 (ja) 薄膜キャパシタが内蔵された印刷回路基板及びその製造方法
TW408470B (en) Thin film capacitor and the manufacture method thereof
JP4409558B2 (ja) 薄膜キャパシタを内蔵した印刷回路基板の製造方法及びそれにより製造された印刷回路基板
KR100735396B1 (ko) 박막 캐패시터, 박막 캐패시터 내장형 인쇄회로기판 및 그제조방법
US20080307620A1 (en) Thin-film capacitor, laminated structure and methods of manufacturing the same
JP4409559B2 (ja) 薄膜キャパシタが内蔵された印刷回路基板及びその製造方法
CN1949421B (zh) 薄膜电容器的制造方法
KR20120053195A (ko) 내열접착력을 개선한 연성회로기판용 동박 적층 구조체 및 그의 제조방법
CN102237165A (zh) 与MMIC工艺结合的50欧姆TaN薄膜电阻的制作方法
JP2003051583A (ja) 半導体記憶装置及びその製造方法
He et al. Bismuth zinc niobate thin film multilayer capacitors with Cu electrodes fabricated at low temperature by RF magnetron sputtering
JP4708905B2 (ja) 薄膜エンベディッドキャパシタンス、その製造方法、及びプリント配線板
JP4101241B2 (ja) スパッタリングにより形成された端面電極層を含むコンデンサおよびその製造方法
KR100714625B1 (ko) 박막 캐패시터 내장형 인쇄회로기판의 제조방법
KR100665290B1 (ko) 박막 커패시터 내장형 인쇄회로기판의 제조방법
WO2021157373A1 (ja) キャリア付金属箔
KR100799847B1 (ko) Ｐｃｂ 내장형 박막 커패시터 및 그 제조방법
JP3738269B2 (ja) 半導体記憶装置及びその製造方法
KR100781964B1 (ko) 내장형 커패시터 및 그 제조 방법
CN114864816A (zh) 制作工艺、半导体存储器件及半导体工艺设备
Lee et al. Dielectric Properties of PCB Embedded Bismuth-Zinc-Niobate Films Prepared by RF Magnetron Sputtering
JPH07263859A (ja) 高周波用積層銅張りプリント配線板の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120111

Termination date: 20180328