CN105103277B - 电介质层及电介质层的制造方法、以及固态电子装置及固态电子装置的制造方法 - Google Patents

电介质层及电介质层的制造方法、以及固态电子装置及固态电子装置的制造方法 Download PDF

Info

Publication number
CN105103277B
CN105103277B CN201480011857.1A CN201480011857A CN105103277B CN 105103277 B CN105103277 B CN 105103277B CN 201480011857 A CN201480011857 A CN 201480011857A CN 105103277 B CN105103277 B CN 105103277B
Authority
CN
China
Prior art keywords
coating
layer
oxide
oxide skin
electronic devices
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201480011857.1A
Other languages
English (en)
Other versions
CN105103277A (zh
Inventor
下田达也
德光永辅
尾上允敏
宫迫毅明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Research And Development Corp Science And Technology Promotion Agency
Original Assignee
National Research And Development Corp Science And Technology Promotion Agency
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Research And Development Corp Science And Technology Promotion Agency filed Critical National Research And Development Corp Science And Technology Promotion Agency
Publication of CN105103277A publication Critical patent/CN105103277A/zh
Application granted granted Critical
Publication of CN105103277B publication Critical patent/CN105103277B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02194—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing more than one metal element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02269—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by thermal evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H01L28/56—Capacitors with a dielectric comprising a perovskite structure material the dielectric comprising two or more layers, e.g. comprising buffer layers, seed layers, gradient layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/86—Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions
    • H01L28/87—Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)
  • Semiconductor Memories (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

提供一种可压低漏电流并且平坦性优异的相对介电常数高的电介质层。本发明的电介质层(30a)包含层叠氧化物，所述层叠氧化物层叠第一氧化物层(31)和第二氧化物层(32)而成，其中所述第一氧化物层(31)通过由铋(Bi)和铌(Nb)形成的氧化物、或由铋(Bi)和锌(Zn)和铌(Nb)形成的氧化物(可包含不可避免的杂质)构成，所述第二氧化物层(32)由选自由镧(La)和钽(Ta)形成的氧化物、由镧(La)和锆(Zr)形成的氧化物、及由锶(Sr)和钽(Ta)形成的氧化物中的一种氧化物(可包含不可避免的杂质)构成。

Description

电介质层及电介质层的制造方法、以及固态电子装置及固态 电子装置的制造方法
技术领域
本发明涉及一种电介质层及电介质层的制造方法、以及固态电子装置及固态电子装置的制造方法。
背景技术
以往，在固态电子装置方面，开发了一种具备可期待高速动作的强电介质薄膜的装置。作为固态电子装置所使用的电介质材料，现在盛行开发金属氧化物，作为不含有Pb且可在较低温下烧成的介电陶瓷，可列举BiNbO4。关于该BiNbO4，已有报告说通过固相生长法形成的BiNbO4的介电特性(非专利文献1)。另外，虽然申请还没有被公布，但本申请的申请人申请了涉及进一步谋求制造工艺的简化并具备较高绝缘性和相对介电常数、并且具有某种特殊结晶结构的结晶相且由铋(Bi)和铌(Nb)形成的氧化物层(可含有不可避免的杂质)及其制造方法的发明(专利文献1及2)。
现有技术文献：
专利文献
专利文献1:日本国特开2011-245915
专利文献2:日本国特开2011-245916
非专利文献
非专利文献1:Effect of phase transition on the microwave dielectricproperties of BiNbO4,Eung Soo Kim,Woong Choi,Journal of the European CeramicSociety 26(2006)1761-1766
发明内容
发明要解决的课题
但是，由于通过作为现有技术的固相成长法形成的BiNbO4所引起的电介质的相对介电常数不高，因此用作层叠电容器的电介质时，需要进一步提高介电特性。另外，可适用于各种固态电子装置(例如，半导体装置、或微机电系统)而不限于层叠电容器的高性能的电介质的开发也受到产业界的强烈期待。
另外，现有技术中，由于使用真空处理或光刻法的工艺等通常为需要较长时间和/或昂贵设备的工艺，因此原材料和制造能源的使用效率非常差。在采用上述的制造方法的情况下，由于为了制造层叠电容器需要较多的处理和较长的时间，因此从工业性及量产性的观点来看并不优选。另外，现有技术也存在大面积化比较困难的问题。
本申请人到目前为止申请的发明针对现有技术中存在的上述各技术课题提出了几种解决手段，但面向层叠电容器或上述其他各种固态电子装置所采用的电介质及电极最优化的研究及开发尚处于发展阶段。
解决课题的方法
本发明通过解决上述各问题中的至少一个问题，实现氧化物至少适用于电介质层的层叠电容器或上述其他各种固态电子装置的高性能化、或这种层叠电容器或上述其他的各种固态电子装置的制造工艺的简化和节能化。其结果，本发明在提供工业性及量产性优异的层叠电容器或上述其他各种固态电子装置的方面贡献很大。
本申请发明者们对于从存在许多的氧化物当中，对层叠电容器或上述其他的各种固态电子装置所使用的、可适当地发挥作为电介质和/或电极层的功能的氧化物的选择和组合，反复进行了专研和分析。有趣的是，例如即使在作为电介质的氧化物的性能高的情况下，也存在夹入在电极层间时完全无法发挥作为电介质的性能的高度的情况，或是几乎不发挥作为电介质的功能的情况。
但是，本申请发明者们通过许多反复试验和失败与详细分析后，发现藉由将层叠电容器或上述其他各种固态电子装置所使用的电介质与某特定的氧化物层组合而形成的特殊的层叠结构，能够适当地发挥电介质层的性能。另外，发现若采用该特殊的结构，则可通过将该电介质层夹入电极层间，换言之，可以说以成为夹层结构的方式配置，作为其他方案能够进一步有效地发挥电介质层的性能。另外，本申请发明者们也还发现了通过具备至少一层这种电介质层，可以实现层叠电容器或上述其他各种固态电子装置的高性能化。
另外，发明者们发现通过对电极层也使用特定的氧化物层，由此电极层及电介质层均用氧化物层来形成。另外，发明者们发现这些特定的电介质层和/或电极层可以成为进一步谋求简化制造工艺的材料。本发明基于上述各观点而创造。
本发明之一的电介质层包括第一氧化物层31与第二氧化物层32的层叠氧化物，其中所述第一氧化物层31通过由铋(Bi)和铌(Nb)形成的氧化物、或由铋(Bi)和锌(Zn)和铌(Nb)形成的氧化物(可含有不可避免的杂质)构成，所述第二氧化物层32由选自由镧(La)和钽(Ta)形成的氧化物、由镧(La)和锆(Zr)形成的氧化物、及由锶(Sr)和钽(Ta)形成的氧化物中的一种氧化物(可含有不可避免的杂质)构成。
该电介质层包括由上述特定的第一氧化物层和上述特定的第二氧化物层层叠而成的层叠氧化物。此处，从发明者们的研究的结果得知，第一氧化物具有较高的介电常数，但漏电流值大且表面的平坦性低。另外还得知，第二氧化物具有较低的介电常数，但漏电流值非常小且表面平坦性优异。而且，有趣的是，发明者们针对由第一氧化物层和第二氧化物层层叠而成的层叠氧化物进行调查和分析后，获得了如下结果：认为就该层叠氧化物而言，在漏电流值及平坦性方面应用了第二氧化物的优点，而在介电常数方面应用了第一氧化物的优点。
另外，本发明之一的固态电子装置具备电介质层，所述电介质层包括第一氧化物层31与第二氧化物层32的层叠氧化物，其中所述第一氧化物层31通过由铋(Bi)和铌(Nb)形成的氧化物、或由铋(Bi)和锌(Zn)和铌(Nb)形成的氧化物(可含有不可避免的杂质)构成，所述第二氧化物层32由选自由镧(La)和钽(Ta)形成的氧化物、由镧(La)和锆(Zr)形成的氧化物、及由锶(Sr)和钽(Ta)形成的氧化物中的一种氧化物(可含有不可避免的杂质)构成。
该固态电子装置具备包含由上述特定的第一氧化物层和上述特定的第二氧化物层层叠而成的层叠氧化物的电介质层。此处，从发明者们的研究的结果得知，第一氧化物的介电常数较高，但漏电流值大且表面的平坦性低。另外还得知，第二氧化物的介电常数较低，但漏电流值非常小且表面平坦性优异。而且，有趣的是，发明者们针对由第一氧化物层和第二氧化物层层叠而成的层叠氧化物进行调查和分析后，获得了如下结果：认为就层叠氧化物而言，在漏电流值及平坦性方面应用了第二氧化物的优点，在关于介电常数方面应用了第一氧化物的优点。
此外，上述固态电子装置的适合的另一方案为其一部分具备电极层与上述电介质层分别层叠一层的结构。
另外，作为上述固态电子装置的另一方案，进一步以夹住上述电介质层的至少一部分的方式配置的上述电极层为选自由镧(La)和镍(Ni)形成的氧化物、由锑(Sb)和锡(Sn)形成的氧化物、及由铟(In)和锡(Sn)形成的氧化物中的一种电极层用氧化物(可含有不可避免的杂质)，其为优选的一个方案。由此，可实现电介质层及电极层用氧化物均以氧化物形成的高性能的固态电子装置(特别优选层叠电容器)。
对于本发明之一的电介质层的制造方法，进行下面的各步骤：(1)第一氧化物层形成步骤及(2)第二氧化物层形成步骤。
(1)在第一氧化物层形成步骤中，将以前驱体溶液作为起始材料的第一前驱体层在含氧气氛中加热，由此形成由所述铋(Bi)和所述铌(Nb)、或所述铋(Bi)和所述锌(Zn)和所述铌(Nb)形成的第一氧化物层(可含有不可避免的杂质)，其中，所述第一前驱体溶液为以含铋(Bi)的前驱体及含铌(Nb)的前驱体为溶质的前驱体溶液，或以含铋(Bi)的前驱体、含锌(Zn)的前驱体、及含铌(Nb)的前驱体为溶质的前驱体溶液。
(2)在第二氧化物层形成步骤中，将以第二前驱体溶液作为起始材料的第二前驱体层在含氧气氛中加热，由此在上述第一氧化物层的上方或下方形成由所述镧(La)和所述钽(Ta)、所述镧(La)和所述锆(Zr)、或所述锶(Sr)和所述钽(Ta)形成的第二氧化物层(可含有不可避免的杂质)，其中，所述第二前驱体溶液为选自以含镧(La)的前驱体及含钽(Ta)的前驱体为溶质的前驱体溶液，以含镧(La)的前驱体及含锆(Zr)的前驱体为溶质的前驱体溶液，及以含锶(Sr)的前驱体及含钽(Ta)的前驱体为溶质的前驱体溶液中的一种。
此外，也可以在各步骤间进行基板的移动或检查等与本发明的主旨无关的步骤。
根据该电介质层的制造方法，可通过不使用光刻法的较简单的处理(例如，喷墨法、网版印刷法、凹版/凸版印刷法、或纳米压印法)来形成第一氧化物及第二氧化物。另外，大面积化也变得容易。因此，通过该电介质层的制造方法，能够提供工业性及量产性优异的电介质层的制造方法。
另外，在本发明之一的固态电子装置的制造方法中，进行下面的各步骤:(1)第一氧化物层形成步骤及(2)第二氧化物层形成步骤的。
(1)在第一氧化物层形成步骤中，将以第一前驱体溶液作为起始材料的第一前驱体层在含氧气氛中加热，由此形成由所述铋(Bi)和所述铌(Nb)、或所述铋(Bi)和所述锌(Zn)和所述铌(Nb)形成的第一氧化物层(可含有不可避免的杂质)，其中，所述第一前驱体溶液为以含铋(Bi)的前驱体及含铌(Nb)的前驱体为溶质的前驱体溶液，或以含铋(Bi)的前驱体、含锌(Zn)的前驱体、及含铌(Nb)的前驱体为溶质的前驱体溶液。
(2)在第二氧化物层形成步骤中，将以第二前驱体溶液作为起始材料的第二前驱体层在含氧气氛中加热，由此在上述第一氧化物层的上方或下方形成由所述镧(La)和所述钽(Ta)、所述镧(La)和所述锆(Zr)、或所述锶(Sr)和所述钽(Ta)形成的第二氧化物层(可含有不可避免的杂质)，其中，所述第二前驱体溶液为选自以含镧(La)的前驱体及含钽(Ta)的前驱体为溶质的前驱体溶液，以含镧(La)的前驱体及含锆(Zr)的前驱体为溶质的前驱体溶液，及以含锶(Sr)的前驱体及含钽(Ta)的前驱体为溶质的前驱体溶液中的一种。
此外，也可以在各步骤间进行基板的移动或检查等与本发明的主旨无关的步骤。
根据该固态电子装置的制造方法，可通过不使用光刻法的较简单的处理(例如，喷墨法、网版印刷法、凹版/凸版印刷法、或纳米压印法来形成第一氧化物及第二氧化物。另外，大面积化也变得容易。因此，通过该固态电子装置的制造方法，能够提供工业性及量产性优异的固态电子装置的制造方法。
另外，对于本发明的固态电子装置的制造方法的另一方案，上述各步骤(1)第一氧化物层形成步骤及上述(2)第二氧化物层形成步骤，可在第一电极层形成步骤和第二电极层形成步骤之间进行，其中，所述第一电极层形成步骤用于形成第一电极层，所述第二电极层形成步骤用于以在第二电极层与所述第一电极层之间夹住第一氧化物层和第二氧化物层的方式形成第二电极层。另外，该第一电极层形成步骤、上述(1)第一氧化物层形成步骤、上述(2)第二氧化物层形成步骤、及该第二电极层形成步骤分别进行一次也是可采用的方式。
另外，作为上述固态电子装置的制造方法的其他方案，进一步地，形成第一电极层的步骤和/或形成第二电极层的步骤，是将以电极层用前驱体溶液作为起始材料的电极层用前驱体层在含氧的气氛中加热，由此形成作为由该镧(La)和该镍(Ni)形成的氧化物、由该锑(Sb)和该锡(Sn)形成的氧化物、或由该铟(In)和该锡(Sn)形成的氧化物的电极层用氧化物(可含有不可避免的杂质)的步骤，是优选的一个方案，其中，所述电极层用前驱体溶液为以含镧(La)的前驱体及含镍(Ni)的前驱体为溶质的前驱体溶液、以含锑(Sb)的前驱体及含锡(Sn)的前驱体为溶质的前驱体溶液、或以含铟(In)的前驱体及含锡(Sn)的前驱体为溶质的前驱体溶液。由此，可以实现第一电极层和/或第二电极层、以及电介质层藉由氧化物形成的高性能的固态电子装置(特别优选为层叠电容器)。
另外，作为上述固态电子装置的制造方法的其他方案，在第一氧化物层形成步骤和/或第二氧化物层形成步骤中进一步包含压模步骤为又一优选方案，所述压模步骤为：在形成上述第一氧化物或上述第二氧化物之前，将以第一前驱体溶液作为起始材料的第一前驱体层或以第二前驱体溶液作为起始材料的第二前驱体层在含氧气氛中用80℃以上300℃以下加热的状态下实施压模加工，由此对上述第一前驱体层或上述第二前驱体层形成压模结构。由此，不需要使用真空处理或光刻法的工艺、或紫外线的照射工艺等需要较长时间和/或昂贵设备的工艺。另外，由于通过较低温的加热处理来形成第一氧化物层及第二氧化物层，而不需要所述各工艺，因此工业性及量产性优异。
另外，作为上述固态电子装置的制造方法的其他方案，在第一电极层和/或第二电极层的形成步骤中进一步包含压模步骤为又一优选方案，所述压模步骤为：在形成上述电极层用氧化物之前，将以电极层用前驱体溶液作为起始材料的电极层用前驱体层在含氧气氛中用80℃以上300℃以下加热的状态下实施压模加工，由此对上述电极层用前驱体层形成压模结构。由此，不需要使用真空处理或光刻法的工艺、或紫外线的照射工艺等需要较长时间和/或昂贵设备的工艺。另外，由于通过较低温的加热处理来形成第一电极用和/或第二电极用的电极用氧化物，而不需要如上述的各工艺，因此工业性及量产性优异。此外，本申请中，上述“电极层用前驱体溶液”、“电极层用前驱体层”、及“电极层用氧化物”均可适用或对应于最终形成的第一电极或第二电极。
此外，在本申请中，也有将“压模”称为“纳米压印”的情况。
发明的效果
根据本发明之一的固态电子装置，可实现具有可压低漏电流且平坦性优异的电介质层的固态电子装置。另外，根据本发明之一的固态电子装置的制造方法，可通过比较简单的处理来形成第一氧化物层及第二氧化物层，因此能够提供工业性及量产性优异的固态电子装置的制造方法。
附图说明
图1是示出本发明的第一实施方案中的层叠电容器的结构的剖面示意图。
图2是示出本发明的第一实施方案中的层叠电容器的制造方法的一个过程的剖面示意图。
图3是示出本发明的第一实施方案中的层叠电容器的制造方法的一个过程的剖面示意图。
图4是示出本发明的第一实施方案中的层叠电容器的制造方法的一个过程的剖面示意图。
图5是示出本发明的第一实施方案中的层叠电容器的制造方法的一个过程的剖面示意图。
图6是示出本发明的第一实施方案中的层叠电容器的制造方法的一个过程的剖面示意图。
图7是示出本发明的第一实施方案中的层叠电容器的制造方法的一个过程的剖面示意图。
图8是示出本发明的第一实施方案中的层叠电容器的制造方法的一个过程的剖面示意图。
图9是示出本发明的第一实施方案中的层叠电容器的制造方法的一个过程的剖面示意图。
图10是示出本发明的第一实施方案中的层叠电容器的制造方法的一个过程的剖面示意图。
图11是示出本发明的第一实施方案中的层叠电容器的制造方法的一个过程的剖面示意图。
图12是示出本发明的第一实施方案中的层叠电容器的制造方法的一个过程的剖面示意图。
图13是示出本发明的第一实施方案中的氧化物层的结晶结构的剖视TEM照片及电子束衍射图像。
图14是示出比较例中的氧化物层的结晶结构的剖面TEM照片及电子束衍射图像。
图15是示出本发明的第一实施方案中的第一氧化物层及其他实施方案中的氧化物层的tanδ值相对于频率(Hz)的图表。
图16是示出本发明的第四实施方案中的层叠电容器的结构的剖面示意图。
图17是示出本发明的各实施方案中的层叠电容器的第一氧化物层中的BNO层的结晶结构的剖视TEM照片及电子束衍射图像。
图18是示出以比较例(溅射法)所形成的BNO层的结晶结构的剖视TEM照片及电子束衍射图像。
图19是示出使用日本国的“Spring-8，BL13XU装置”的LZO层的分析结果的图。
图20是示出在俯视本发明的各实施方案中的层叠电容器的第一氧化物层中的BNO层时各结晶相的(a)TOPO图像(扫描型探针式显微镜(高感度SNDM模式))及(b)容量变化图像。
图21是示出在俯视以比较例(溅射法)所形成的BNO层时各结晶相的(a)TOPO图像(扫描型探针式显微镜(高感度SNDM模式))及(b)容量变化图像。
图22是示出在俯视以比较例(溅射法)所形成的BNO层(a)和本发明的各实施方案中的层叠电容器的第一氧化物层中的BNO层(b)时，各结晶相的从各容量变化图像进行校正后的相对介电常数的分布的相对介电常数图像。
图23是将某一条件下将第一氧化物层自身的漏电流值与由第一氧化物层和第二氧化物层层叠而成的层叠氧化物的漏电流值进行比较的图表。
附图标记说明
10 基板
20a、20b、20c、20d、20e 电极层
21a、21b 电极层用前驱体层
30a、30b、30c、30d 电介质层
31 第一氧化物层
31a 第二前驱体层
32 第二氧化物层
32a 第二前驱体层
33a、33b 电介质层用前驱体层
100、200 层叠电容器
M1 电极层用模
M2 电介质层用模
具体实施方式
根据随附的附图详细地描述作为本发明的实施方案的固态电子装置的一例的层叠电容器100及其制造方法。此外，在下文中，对于全部附图，只要没有特别提及，就是对共通的部分赋予了共通的参考标记。另外，图中，本实施方案的要素并不一定是在保持相互的比例尺的情况下记载的。另外，为了容易看各附图，可以省略一部分符号。
＜第一实施方案＞
[层叠电容器100的结构]
图1是示出作为本实施方案的固态电子装置的一例的层叠电容器100的结构的剖面示意图。如图1所示，本实施方案的层叠电容器100的一部分具备总计五层的电极层与总计四层的电介质层交替层叠的结构。另外，对于电极层和电介质层未交替层叠的部分，下层侧的电极层(例如，第一层的电极层20a)和上层侧的电极层(例如，第五层的电极层20e)以电连接的方式形成各电极层。另外，图1中的纵向的一条点划线表示在各层形成后通过切割分离的分离处。此外，将在下文中说明本实施方案的层叠电容器100的制造方法时，公开各电极层20a、20b、20c、20d、20e的材料及组成、各电介质层30a、30b、30c、30d的材料及组成。
[层叠电容器100的制造工艺]
图2至图12是示出制造方法的一个过程的剖面示意图。此外，为了便于说明，图2、图3、图5、及图7挑选出图1中示出的层叠电容器100的一部分结构而示出。另外，本申请中所示出的温度表示加热器的设定温度。
(1)第一层电极层20a的形成
本实施方案中，首先，在SiO2/Si基板(即，在硅基板上形成氧化硅膜的基板，以下也简称为“基板”)10上，用公知的旋涂法来形成将以含镧(La)的前驱体及含镍(Ni)的前驱体作为溶质的前驱体溶液(称为电极层用前驱体溶液。下文中，对于第一层至第五层的电极层用前驱体的溶液也相同。)作为起始材料的电极层用前驱体层21a。然后，作为预烧成，在150℃以上250℃以下加热约5分钟。此外，该预烧成在氧气氛中或大气中(以下，也总称为“含氧气氛”)进行。
此外，通过该预烧成，能够使电极层用前驱体层21a中的溶剂充分地蒸发，并能够形成对于发现使将来的塑性变形可以进行的特性而言优选的凝胶状态(可认为是热分解前的残留着有机链的状态)。从以更高的准确度实现上述观点来看，预烧成温度优选为80℃以上250℃以下。然后，为进行第一层电极层20a的图案化，如图2所示，在200℃下加热的状态下，使用电极层用模M1，以1MPa以上20MPa以下的压力(代表性的为5MP)实施压模加工。其结果为，藉由本实施方案的电极层用模M1，形成具备层厚为约100nm-约300nm的厚层部和层厚为约10nm-约100nm的薄层部的第一层电极层用前驱体层21a。
另外，根据发明者们的研究，明确可知在上述压模加工时，通过还将后述第二至第五电极层用前驱体层在80℃以上300℃以下的范围内加热，而不仅仅是将第一层电极层用前驱体层21在80℃以上300℃以下的范围内加热，可提高上述各电极层用前驱体层的塑性变形能力，并充分地去除主溶剂。因此，在压模加工时，将上述各电极层用前驱体层在80℃以上300℃以下的范围内加热是优选的一个方案。此处，在压模加工时的加热温度不足80℃的情况下，由于上述各电极层用前驱体层的温度降低引起各前驱体层的塑性变形能力降低，因此导致缺乏压模结构成型时的成型的实现性、或成型后的可靠性及稳定性。另外，在压模加工时的加热温度超过300℃的情况下，由于作为塑性变形能力的根源的有机链会分解(氧化热分解)，因此塑性变形能力降低。另外，从上述观点来看，在压模加工时，将上述各电极层用前驱体层在100℃以上250℃以下的范围内加热是更优选的一个方案。
然后，通过对第一层电极层用前驱体层21a进行整个表面蚀刻，如图3所示，从对应于第一层电极层的区域以外的区域去除第一层电极层用前驱体层21a(对于第一层电极层用前驱体层21a的整个表面的蚀刻步骤)。此外，就本实施方案的蚀刻工艺而言，虽使用了不使用真空处理的湿蚀刻技术，但也可以用使用等离子的所谓干蚀刻技术来蚀刻。此外，也可采用在大气压下进行等离子处理的公知技术。
再之后，作为正式烧成，通过将第一层电极层用前驱体层21a在氧气氛中在580℃下加热约15分钟，如图4所示，在基板10上形成由镧(La)和镍(Ni)形成的第一层电极层用氧化物层(但可含有不可避免的杂质，下同。另外，也可简称为“第一层电极层”)20a。另外，由镧(La)和镍(Ni)形成的电极用氧化物层(不仅是第一层电极用氧化物层，还包含其他的电极用氧化物层)也被称为LNO层。
另外，用于本实施方案中的第一层电极层20a的含镧(La)的前驱体的例子为醋酸镧。作为其他的例子，可采用硝酸镧、氯化镧或各种镧醇盐(例如，异丙醇镧、丁醇镧、乙醇镧、及镧甲氧基乙醇)。另外，用于本实施方案中的第一层电极层20a的含镍(Ni)的前驱体的例子为醋酸镍。作为其他的例子，可采用硝酸镍、氯化镍或各种镍醇盐(例如，异丙醇镍铟、丁醇镍、乙醇镍，及镍甲氧基乙醇)。
另外，在本实施方案中采用由镧(La)和镍(Ni)形成的第一层电极层20a，但第一层电极层20a不限定于该组成。例如，也可采用由锑(Sb)和锡(Sn)形成的第一层电极层(但可含有不可避免的杂质，下同)。在这种情况下，作为含锑(Sb)的前驱体的例子，可采用醋酸锑、硝酸锑、氯化锑或各种锑醇盐(例如，异丙醇锑、丁醇锑、乙醇锑、及锑甲氧基乙醇)。另外，作为含锡(Sn)的前驱体的例子，可采用醋酸锡、硝酸锡、氯化锡或各种锡醇盐(例如，异丙醇锑、丁醇锑、乙醇锑、及锑甲氧基乙醇)。另外，也可采用由铟(In)和锡(Sn)形成的氧化物(但可含有不可避免的杂质，下同)。在这种情况下，含铟(In)的前驱体的例子可采用醋酸铟、硝酸铟、氯化铟或各种铟醇盐(例如，异丙醇铟、丁醇铟、乙醇铟、及铟甲氧基乙醇)。另外，含锡(Sn)的前驱体的例子可以与上述例子相同。
(2)第一层电介质层30a的形成
首先，如图5所示，在基板10上，用公知的旋涂法来形成将以含铋(Bi)的前驱体及含铌(Nb)的前驱体作为溶质的前驱体溶液(称为第一前驱体溶液。下文中，对于第一前驱体的溶液也相同)作为起始材料的第一前驱体层31a。然后，作为预烧成，在250℃下加热约5分钟。此外，该预烧成在含氧气氛进行。另外，通过该预烧成，能够使第一前驱体层31a中的溶剂充分地蒸发，并能够形成对于发现使将来的可塑性变形可以进行的特性而言优选的凝胶状态(可认为是热分解前的残留着有机链的状态)。从以更高的准确度实现上述观点来看，预烧成温度优选为80℃以上250℃以下。在本实施方案中，为了最终获得足够厚度(例如，约180nm)的第一氧化物层31，重复五次使用上述旋涂法的第一前驱体层31a的形成和预烧成。
接着，在第一前驱体层31a上通过公知的旋涂法形成以前驱体溶液作为起始材料的第二前驱体层32a，所述前驱体溶液以含镧(La)的前驱体及含钽(Ta)的前驱体作为溶质。然后，作为预烧成，在含氧气氛中在80℃以上250℃以下(代表性地为250℃)加热约5分钟。本实施方案中，为了最终获得足够厚度(例如，约20nm)的第二氧化物层32，实施了一次使用上述旋涂法的第二前驱体层32a的形成和预烧成。其结果为，如图6所示，在基板10及第一层电极层20a上形成具备第一前驱体层31a与第二前驱体层32a的层叠结构的电介质层用前驱体层33a。
在本实施方案中，对仅进行了预烧成的层叠状态的第一前驱体层31a及第二前驱体层32a实施压模加工。具体地，为进行电介质层30a的图案化，如图7所示，在80℃以上300℃以下加热的状态下，使用电介质层用模M2，以1MPa以上20MPa以下的压力(代表性的为5MP)实施压模加工。其结果为，藉由本实施方案的电介质层用模M2，形成均具备层厚为约100nm-约300nm的厚层部和层厚为约10nm-约100nm的薄层部的、第一前驱体层31a和第二前驱体层32a的层叠结构。
然后，通过对电介质层用前驱体层33a进行整个表面蚀刻，从对应于电介质层30a的区域以外的区域去除栅极电介质层用前驱体层33a(对于电介质层用前驱体层33a的整个表面的蚀刻步骤)。此外，就本实施方案的电介质层用前驱体层33a的蚀刻工艺而言，虽使用了不用真空处理的湿蚀刻技术，但也可以用使用等离子的所谓干蚀刻技术来蚀刻。
然后，作为正式烧成，通过将第一前驱体层31a及第二前驱体层32a在氧气氛中以550℃加热约20分钟，如图8所示，在基板10及第一层电极层20a上形成通过由铋(Bi)和铌(Nb)形成的第一氧化物层31(可含有不可避免的杂质，下同)和由镧(La)和钽(Ta)形成的第二氧化物层32(可含有不可避免的杂质，下同)层叠而成的层叠氧化物。此外，本实施方案中的第一氧化物层31的厚度为约50nm-约250nm，第二氧化物层32的厚度为约5nm-约50nm。另外，由铋(Bi)和铌(Nb)形成的第一氧化物层31也被称为BNO层。另外，由镧(La)和钽(Ta)形成的第二氧化物层32也被称为LTO层。
其中，在本实施方案的层叠电容器100中，上述由第一氧化物层31和第二氧化物层32层叠而成的层叠氧化物层将被用作电介质层30a。
此处，用于本实施方案中的第一氧化物层31的含铋(Bi)的前驱体的例子为辛酸铋。作为其他的例子，可采用氯化铋、硝酸铋、或各种铋醇盐(例如，异丙醇铋、丁醇铋、乙醇铋、及铋甲氧基乙醇)。另外，用于本实施方案中的第一氧化物层31的含铌(Nb)的前驱体的例子为辛酸铌。作为其他的例子可采用氯化铌、硝酸铌、或各种铌醇盐(例如，异丙醇铌、丁醇铌、乙醇铌、及铌甲氧基乙醇)。
另外，用于本实施方案中的第二氧化物层32的含镧(La)的前驱体的例子为醋酸镧。作为其他的例子可采用硝酸镧、氯化镧或各种镧醇盐(例如，异丙醇镧、丁醇镧、乙醇镧、及镧甲氧基乙醇)。另外，用于本实施方案中的第二氧化物层32的含钽(Ta)的前驱体的例子为丁醇钽。作为其他的例子可采用硝酸钽、氯化钽、或其他的各种钽醇盐(例如，异丙醇钽、丁醇钽、乙醇钽、及钽甲氧基乙醇)。
另外，就本实施方案的第一氧化物层31中的铋(Bi)和铌(Nb)的原子组成比而言，当铋(Bi)为1时，铌(Nb)为1。另外，就本实施方案的第二氧化物层32中的镧(La)和钽(Ta)的原子组成比而言，当镧(La)为1时，钽(Ta)为1.5。另外，此时第一氧化物层31的厚度为约160nm，第二氧化物层32的厚度为约20nm。此外，关于第一氧化物层31中的铋(Bi)和铌(Nb)的原子组成比，当铋(Bi)为1时，若铌(Nb)为0.33以上3以下，则可以高准确度发挥本实施方案的效果的至少一部分效果。另外，关于第二氧化物层32中的镧(La)和钽(Ta)的原子组成比，当镧(La)为1时，若钽(Ta)为0.11以上9以下，则可以高准确度发挥至少一部分的效果，从而可发挥本实施方案的效果。
此外，虽在本实施方案中，采用了由镧(La)和钽(Ta)形成的第二氧化物层32，但第二氧化物层32不限定于该组成。例如，也可采用由镧(La)和锆(Zr)形成的第二氧化物层(但可含有不可避免的杂质，下同。另外，也被称为LZO层。)。在这种情况下，含镧(La)的前驱体的例子为醋酸镧。作为其他的例子，可采用硝酸镧、氯化镧或各种镧醇盐(例如，异丙醇镧、丁醇镧、乙醇镧、及镧甲氧基乙醇)。另外，含锆(Zr)的前驱体的例子为锆丁氧化物。作为其他的例子，可采用硝酸锆、氯化锆、或其他的各种锆醇盐(例如，异丙醇锆、丁醇锆、乙醇锆、及锆甲氧基乙醇)。另外，也可采用由锶(Sr)和钽(Ta)形成的第二氧化物层(但可含有不可避免的杂质，下同。另外，也被称为STO层。)。在这种情况下，含锶(Sr)的前驱体的例子为醋酸锶。作为其他的例子，可采用硝酸锶、氯化锶、或各种锶醇盐(例如，异丙醇锶、丁醇锶、乙醇锶、及锶甲氧基乙醇)。另外含钽(Ta)的前驱体的例子与上述例子相同。
另外，就本实施方案的第二氧化物层32中的镧(La)和锆(Zr)的原子组成比而言，当镧(La)为1时，锆(Zr)为1.5。另外，对于第二氧化物层32中的镧(La)和锆(Zr)的原子组成比，当镧(La)为1时，若锆(Zr)为0.11以上9以下，则可以高准确度发挥至少一部分的效果，从而可发挥本实施方案的效果。
另外，就本实施方案的第二氧化物层32中的锶(Sr)和钽(Ta)的原子组成比而言，当锶(Sr)为1时，钽(Ta)为1.5。另外，关于第二氧化物层32中的锶(Sr)和钽(Ta)的原子组成比，当锶(Sr)为1时，若钽(Ta)为0.11以上9以下，则可以高准确度地发挥至少一部分的效果，从而可发挥本实施方案的效果。
另外，根据发明者们的研究，明确可知，在上述压模加工时，通过将层叠状态的第一前驱体层31a及第二前驱体层32a在80℃以上300℃以下的范围内加热，能够提高第一前驱体层31a及第二前驱体层32a的塑性变形能力，并能够充分地去除主溶剂。因此，在压模加工时，将第一前驱体层31a及第二前驱体层32a在80℃以上300℃以下的范围内加热是优选的一个方案。此处，在压模加工时的加热温度不足80℃的情况下，由于第一前驱体层31a及第二前驱体层32a的温度降低引起各前驱体层的塑性变形能力降低，因此导致缺乏压模结构成型时的成型的实现性、或成型后的可靠性及稳定性。另外，在压模加工时的加热温度超过300℃的情况下，由于作为塑性变形能力的根源的有机链会分解(氧化热分解)，因此塑性变形能力降低。另外，从上述观点来看，在压模加工时，将第一前驱体层31a及第二前驱体层32a在100℃以上250℃以下的范围内加热是更优选的一个方案。
(3)第二层以后的电极层及电介质层的形成
之后，使用目前为止所说明的电极层(第一层电极层20a)及具有层叠结构的电介质层30a的制造工艺，来交替地层叠电极层及电介质层，并通过压模加工进行图案化。此外，虽然通过分别将第一层的电极层20a、第一氧化物层31、第二氧化物层32、及后述第二层的电极层20b仅层叠一层的结构来形成作为一个单位的层叠电容器，但也可以通过进一步层叠所述各层来形成本实施方案的多个单位的层叠电容器100。
具体地，在将第一层电介质层30a图案化后，如图9所示，在电介质层30a及第一层电极层20a上，与第一层电极层用前驱体层21a材料相同的第二层电极层用前驱体层21b，与第一层电极层用前驱体层21a相同地形成。然后，如图10所示，与第一层电极层20a相同地形成已图案化的第二层电极层20b。此外，在用于将第二层电极层20b图案化的压模加工时，采用凹凸的位置和深度与上述电极层用模M1及电介质层用模M2不同的形状的模(方便起见称为模M3)。
再之后，如图11所示，在第二层电极层20b及第一层电介质层30a上，与第一层电介质层用前驱体层33a(即，第一前驱体层31a和第二前驱体层32a的层叠氧化物层)材料相同的第二层电介质层用前驱体层33b，与第一层电介质层用前驱体层33a相同地形成。然后，如图12所示，与第一层电介质层30a相同地形成已图案化的第二层电介质层30b。此外，在进行用于将第二层电介质层30b图案化的压模加工时，采用上述电介质层用模M2。
由此，通过交替地层叠电极层及电介质层，并通过实施压模加工进行图案化，最终可制造如图1所示的层叠电容器100。
如上所述，本实施方案的层叠电容器100的各电极层及各电介质层均由金属氧化物形成，这一点应该特别一提。而且，在本实施方案中，由于各电极层及各电介质层均通过将各种前驱体溶液在含氧气氛中加热而形成，因此与现有方法相比，更容易实现大面积化且可显著地提高工业性及量产性。
此外，在得知本申请的内容后，若是本领域技术人员则可理解：通过进一步交替地重复进行上述各电极层及各电介质层的形成工艺，能够向上方层叠。因此，在本实施方案中，第一层电极层20a、第二层电极层20b、第三层电极层20c、及第四层电极层20d均可以成为本申请中的“第一电极层”。另外，在本实施方案中，第二层电极层20b、第三层电极层20c、及第四层电极层20d均可以成为本申请中的“第二电极层”。
[1.利用剖视TEM进行的观察]
另外，在各种分析的过程中确认到，在作为层叠氧化物的电介质层中，第一氧化物层31包含结晶相及非晶相。更详细地来看，可知第一氧化物层31包含结晶相、微结晶相、及非晶相。图13为示出包含经由与本实施方案的第一氧化物层31的制造工艺相同的工艺所制作的第一氧化物的层叠结构的剖视TEM(Transmission Electron Microscopy)照片。如图13所示，确认了在第一氧化物层31中存在至少一部分具有结晶结构的区域。更详细地，在第一氧化物层31中确认到非晶相、微结晶相、及结晶相。此外，在本申请中，“微结晶相”是指一种在形成有某层状的材料时，并非从该层的膜厚方向的上端到下端均同样生长的结晶相。另外，根据之后的发明者们的研究认为，虽然由于第一氧化物层31为包含微结晶的非晶态，使得第一氧化物层31大体上具备高介电常数，但漏电流值会超过适用于层叠电容器的容许范围，且第一氧化物层31的表面的平坦性较低。
另一方面，可得到如下有趣见解：在第二氧化物层32中未确认到特定的结晶结构，实质上是非晶态的层。此外，在本申请中，术语“实质上为非晶态”是指：如下文中描述的图19所示，在第二氧化物层32中，虽然在宏观上来看为非晶态，但一部分还包含具有某一规则性的原子排列(虽然是以比nm级短的距离(代表性的为埃米级)包含)。另外，图14为经由与本实施方案的第二氧化物层32的制造工艺相同的工艺所制作的第二氧化物层的表面的AFM(Atomic force microscopy)图像。如图14所示，已确认，与具有一定的结晶结构的第一氧化物层31不同，第二氧化物层32实质上为非晶态。因此，可认为这种第二氧化物层32有助于与电极层(例如，第二层电极层20b)形成良好的接合界面(原子相互扩散少的界面)，最终会降低漏电流。另外，在本实施方案中，由于第一氧化物层31及第二氧化物层32通过在完全未结晶化的状态下形成，来发挥上述电气特性，因此本实施方案的栅极电介质层30可通过较低温的加热处理来形成，这一点值得特别一提。
另外，在本实施方案中，将层叠电容器100作为一个方案进行了例示，但上述层叠的电介质层的适用例不限定于层叠电容器。将通过层叠介电常数较高但漏电流值较大的第一氧化物与介电常数较低但漏电流值非常小且表面平坦性优异的第二氧化物所形成的为电介质的层叠氧化物，适用于各种固态电子装置(例如，半导体装置、或微机电系统)，这也是可以采用的其他优选的方案。即，就该层叠氧化物而言，由于其具备可认为在漏电流值及平坦性方面应用第二氧化物的优点、在介电常数方面应用第一氧化物的优点这一有趣的特性，因此可适用于各种固态电子装置(例如，电容器、半导体装置、或微机电系统)。
而且，从应用上述各种特性的观点来看，适用于一部分具备分别层叠一层本实施方案的电极层和电介质层的结构的本实施方案以外的各种固态电子装置(例如，半导体装置、或微机电系统)，也是可采用的其他优选的方案。
＜第二实施方案＞
本实施方案除了第二氧化物层不同这一点以外，其他均与第一实施方案相同。因此，可省略与第一实施方案重复的说明。
本实施方案的第二氧化物层为由以含镧(La)的前驱体及含锆(Zr)的前驱体为溶质的前驱体溶液形成的由镧(La)和锆(Zr)形成的所谓的复合氧化物。此外，就本实施方案的第二氧化物层中的镧(La)和锆(Zr)的原子组成比而言，当镧(La)为3时，锆(Zr)为7。另外，此时的第一氧化物层的厚度为约160nm，第二氧化物层的厚度为约20nm。
如上所述，即使第二氧化物层为由镧(La)和锆(Zr)形成的氧化物层，也可以发挥第一实施方案的层叠电容器100或已经描述过的其他各种固态电子装置的至少一部分的效果。
＜第三实施方案＞
本实施方案除了第二氧化物层不同这一点以外，其他也均与第二实施方案相同。因此，可省略与第一实施方案重复的说明。
本实施方案的第二氧化物层为由以含锶(Sr)的前驱体及含钽(Ta)的前驱体为溶质的前驱体溶液形成的由锶(Sr)和钽(Ta)形成的所谓的复合氧化物。此外，就本实施方案的第二氧化物层中的锶(Sr)和钽(Ta)的原子组成比而言，当锶(Sr)为1时，钽(Ta)为1。另外，此时的第一氧化物层31的厚度为约160nm，第二氧化物层的厚度为约20nm。
如上所述，即使第二氧化物层为由锶(Sr)和钽(Ta)形成的氧化物层，也可以发挥第一实施方案的层叠电容器100或已经描述过的其他各种固态电子装置的至少一部分的效果。
此外，即使在采用上述第二实施方案的氧化物层及第三实施方案的氧化物层的情况下，就漏电流值而言，代表性的值在1MV/cm下为10-7A/cm2级以下。特别是，就作为由镧(La)和锆(Zr)形成的氧化物层的第二氧化物层中的漏电流值而言，代表性的值在1MV/cm下为10-8A/cm2级以下。
另外，在采用作为LTO层的第二氧化物层的情况下，作为BNO层的第一氧化物层31与第二氧化物层的层叠氧化物合成后的相对介电常数εr为约123。另外，在采用作为LZO层的第二氧化物层的情况下，第一氧化物层31与第二氧化物层的层叠氧化物合成后的相对介电常数εr为约94。然而，在采用作为STO层的第二氧化物层的情况下，第一氧化物层31与第二氧化物层的层叠氧化物合成后的相对介电常数εr为约134这一较高的值，这一点应该特别一提。
其中，上述各实施方案中的第一氧化物层31通过烧成将含铋(Bi)的前驱体及含铌(Nb)的前驱体作为溶质的前驱体溶液。在本申请中，为方便起见，将如上所述的通过以前驱体溶液作为起始材料并将其烧成来形成第一氧化物层31及其他的氧化物层的方法还称为“溶液法”。通过该溶液法形成的第一氧化物层31，从介电损失小这点来看，也是优选的电介质层。
图15是示出通过溶液法所形成的第一氧化物层31的tanδ值的图表，该tanδ值表示介电损失相对于频率(Hz)的比例。此外，图15同时示出作为本实施方案中的第一氧化物层31的变形例“其他实施例1”通过公知的溅射法所形成的BNO层及作为“其他实施例2”与第一实施方案相同地通过溶液法所形成的由铋(Bi)、锌(Zn)和铌(Nb)形成的复合氧化物(BZNO层)的结果。
另外，就该其他实施例2中的复合氧化物的前驱体溶液而言，含铋(Bi)的前驱体的例子为辛酸铋。作为其他的例子，可采用氯化铋、硝酸铋、或各种铋醇盐。另外，含锌(Zn)的前驱体的例子为氯化锌。作为其他的例子，可采用硝酸锌、醋酸锌、或各种锌醇盐(例如，异丙醇锌、丁醇锌、乙醇锌、及锌甲氧基乙醇)。此外，在采用醋酸锌作为含锌(Zn)的前驱体的情况下，为了提高锌的溶解性，在醋酸锌中加入少量添加物——单乙醇胺是优选的一个方案。作为其他的添加物，也可采用二乙基胺乙醇、乙酰丙酮、或二乙醇胺等。另外，含铌(Nb)的前驱体的例子为辛酸铌。作为其他的例子，可采用氯化铌、硝酸铌、或各种铌醇盐(例如，异丙醇铌、丁醇铌、乙醇铌、及铌甲氧基乙醇)。
可知，如图15所示，相对于其他实施例2，本实施方案的第一氧化物层31及通过溅射法所形成的BNO层(其他的实施例1)的tanδ值(即介电损失)少。另外还明确可知，即使组成相同，与通过溅射法所形成的BNO层(其他实施例1)相比，通过溶液法所形成的第一氧化物层31的介电损失更少。
如上所述，通过溶液法所形成的第一氧化物层31具备相对介电常数高而且介电损失少的特性。此外，由于能够以较短的时间形成而不需要真空装置等复杂且昂贵的设备，因此对于提供工业性及量产性优异的层叠电容器或已经陈描述过的其他各种固态电子装置有很大贡献。同样地，由于通过溶液法所形成的第二氧化物层也能够以较短的时间形成而不需要真空装置等复杂且昂贵的设备，因此对于提供工业性及量产性优异的层叠电容器或已经描述过的其他各种固态电子装置有很大贡献。因此，可以说具备用溶液法所形成的第一氧化物层31的层叠电容器或已经描述过的其他各种固态电子装置，在其第一氧化物层31中不含锌(Zn)的情况下，能够实现层叠电容器或已经描述过的其他各种固态电子装置的高性能化这点上是优异的。此外，上述“其他实施例2”所采用的BZNO膜，从介电损失的观点上看比第一氧化物层31(即BNO层)差，但由于使用BZNO膜的层叠电容器或已经描述过的其他各种固态电子装置的漏电流比较少，因此BZNO膜也是可代替BNO层的一例。
＜第四实施方案＞
本实施方案的固态电子装置除了具备电极层和电介质层(第一氧化物层与第二氧化物层的层叠氧化物)分别层叠一层的结构这点以外，与第一实施方案是相同。因此，可以省略与第一实施方案重复的说明。更具体地，在本实施方案中，形成了一个上述电极层将上述电介质层夹在中间，即，形成了一个“夹层结构”。
[层叠电容器200的结构]
图16是示出作为本实施方案的固态电子装置的一例的层叠电容器200的结构的剖面示意图。如图16所示，本实施方案的层叠电容器200的一部分具备两层电极层与一层电介质层交替层叠的结构。另外，在电极层和电介质层不交替层叠的部分，以下层侧的电极层(例如，第一层电极层20a)和上层侧的电极层(例如，第二层电极层20b)电连接的方式来形成各电极层。另外，各层形成后通过切割分离的分离处与第一实施方案的层叠电容器100相同地进行。
[层叠电容器200的制造工艺]
由于本实施方案的层叠电容器200的制造方法与第一实施方案的层叠电容器100相同地通过图2至图10中所述的步骤来进行，因此省略其说明。
本实施方案的层叠电容器200，如同第一实施方案的层叠电容器100，所层叠的电极层和电介质层的数量不同。但是，即使是层叠电容器200，也可发挥第一实施方案的层叠电容器100的主要效果。具体可知，层叠电容器200的第一氧化物层31也和第一实施方案的层叠电容器100的相同，具有较高的介电常数，但漏电流值大且表面的平坦性低。另外还可知，层叠电容器200的第二氧化物32也和第一实施方案的层叠电容器100的相同，具有较低的介电常数，但漏电流值非常小且表面平坦性优异。而且，有趣的是，可得到如下结果：认为该层叠氧化物在漏电流值及平坦性方面应用第二氧化物层32的优点在介电常数方面应用第一氧化物31的优点。
另外，作为具有两层的电极层和一层的电介质层交替层叠的结构的本实施方案的层叠电容器的变形例，即使是在制作上述第二实施方案、第三实施方案、或与关于BZNO层的实施方案相对应的各层叠电容器的情况下，也可发挥已经描述的主要效果。
[层叠电容器100及层叠电容器200的其他分析结果]
另一方面，第一实施方案及第二实施方案有共通的地方，根据发明者们关于第一氧化物层31的、尤其是BNO层的研究和分析，确认到下面有趣的事实。
A.剖视TEM照片及利用电子束衍射的结晶结构解析
图17是示出第一氧化物层32的BNO层的结晶结构的剖面TEM照片及电子束衍射图像。图17(a)是第一氧化物层32的BNO层的剖视TEM照片。图17(b)是图17(a)中示出的BNO层的剖视TEM照片的区域X的电子束衍射图像。另外，图18是示出通过比较例(溅射法)所形成的BNO层的结晶结构的剖面TEM照片及电子束衍射图像。此外，图18(a)是示出通过比较例(溅射法)所形成的BNO层的结晶结构的剖视TEM照片。另外，图18(b)是图18(a)中示出的BNO层的剖视TEM照片的区域Y的电子束衍射图像。此外，就图17及图18中示出的数据而言，从尽可能减小电极层的影响的观点考虑，采用铂电极层。
如图17所示，由剖视TEM照片及电子束衍射图像的结果，确认到本实施例的BNO层包含结晶相及非晶相。更详细来看，可知BNO层包含结晶相、微结晶相、及非晶相。此外，在本申请中，“微结晶相”是在形成有某层状的材料时，并非从该层的膜厚方向的上端到下端均同样生长的结晶相。另外，通过从密勒指数及原子间距离与已知的结晶结构模型进行拟合(fitting)，显示出BNO层具有以通式A2B2O7(其中，A为金属元素，B为过渡金属元素。下同)表示的烧绿石型结晶结构的微结晶相及三斜晶(triclinic)的β-BiNbO4型结晶结构的结晶相。
此处，有趣的是，可知虽然第一氧化物层32的BNO层不含有锌，但仍出现烧绿石型结晶结构的微结晶相。另外，更具体地，可知烧绿石型结晶结构为(Bi1.5Zn0.5)(Zn0.5Nb1.5)O7型结构，或与(Bi1.5Zn0.5)(Zn0.5Nb1.5)O7型结构大致相同或近似。
到目前为止所知的烧绿石型结晶结构是作为包含“锌”的结果可以获得的结构，在上述实施方案的第一氧化物层32的BNO层中，得到了与已知的方案不同的结果。如上述实施方案的第一氧化物层32的BNO层，关于在不包含锌的组成中为什么会出现这种烧绿石型结晶结构的原因目前尚不明确。但是，如下文中所述，明确可知通过具有烧绿石型结晶结构的结晶相，可使得具有良好的介电特性(特别是，高相对介电常数)。
此外，作为比较例，对于通过公知的溅射法所形成的BNO层，研究剖视TEM照片及电子束衍射图像后，如图18所示，对于通过溅射法所得的BNO，未确认到烧绿石型结晶结构的微结晶相或β-BiNbO4型结晶结构的结晶相。然而，在该比较例中，确认到具有Bi3NbO7型结晶结构的微结晶相。而且，其比较例的BNO层的相对介电常数仅为50。
另外，本申请发明者们对于LTO层、LZO层、及STO层的第二氧化物层进行详细分析后，得到了其他的有趣见解。
具体而言确认到，对于LTO层、LZO层、及STO层中的任一个，宏观来看为非晶态，但从极其微观上来分析一部分具有某一规则性的原子排列——虽然是以比nm级短的距离(代表性的为埃米级)。例如，图19是示出使用了日本国的“Spring-8，BL13XU装置”的LZO层的分析结果的图。此外，该LZO层以400℃烧成而形成。根据该分析，可以从极其微观上研究(代表性的为比nm级短的距离的原子排列的规则性)。测定对象物为LZO层。另外，测定条件如下所述。
[测定条件]
光子能量(Photo energy):12.4keV
多轴折射计(Multi-axis diffractometer),He气流(under He flow)
平面外(out-of-plane)
入射角(Incidence angle)：0.1-0.7度(deg.)(主要为0.1-0.3度)
如图19所示，通过上述分析确认了P1至P3这3个峰。从这些峰被确认可知LZO层的一部分具有某一规则性的原子排列的层——虽然为比nm级更短的距离(代表性的为埃米级)。
B.不同介电常数的结晶相的分布的解析
图20是在俯视第一氧化物层32的BNO层时各结晶相的(a)TOPO图像(扫描型探针式显微镜(高感度SNDM模式))及(b)容量变化图像。另外，图21为在俯视通过比较例(溅射法)所形成的BNO层时各结晶相的(a)TOPO图像及(b)容量变化图像。另外，图22为示出在俯视通过比较例(溅射法)所形成的BNO层(a)与第一氧化物层32的BNO层(b)时各结晶相的从各容量变化图像进行校正后的相对介电常数的分布的相对介电常数图像。
此外，以扫描型探针式显微镜(SII technology股份有限公司制)的高感度SNDM模式观察上述TOPO图像及容量变化图像。另外，就图22所示的表示相对介电常数分布的相对介电常数图像而言，通过制作校正曲线将由图20及图21所得的容量变化图像转换为相对介电常数。
如图20至图22所示，观察到上述各BNO层的表面粗糙度的差异不大，但确认到与比较例的BNO层的相对介电常数的值相比，第一氧化物层32的BNO层的相对介电常数(εr)的值非常高。另外，可知第一氧化物层32的BNO层的TOPO图像及容量变化图像与比较例的这些图像相比，显然颜色深浅的分布较大。并且还确认到与通过溅射法所得的BNO层的均匀的表面状态相比，第一氧化物层32的BNO层由各种结晶相构成。
另外，通过更详细的分析，确认到第一氧化物层32的BNO层是由相对介电常数相对于其他结晶相的相对介电常数，为明显更高数值的烧绿石型结晶结构的结晶相、图20(b)中的Z区域(颜色深的区域)中示出的β-BiNbO4型结晶结构的结晶相、及非晶相构成。此外，如图20及图22所示，在俯视第一氧化物层32的BNO层时，确认到烧绿石型的结构。
通过本申请发明者们的分析及研究，鉴于目前为止所知的因含“锌”可获得的烧绿石型结晶结构的结晶相的相对介电常数呈现较高的数值这一情况，得到了具有烧绿石型结晶结构的结晶相是表现高相对介电常数的原因这一结论。因此，即使是通过具有烧绿石型结晶结构的结晶相以外的结晶相而使作为整个氧化物层的相对介电常数不是那么高的数值的情况下，通过使用具有烧绿石型结晶结构的结晶相的、由铋(Bi)和铌(Nb)形成的氧化物层，也可提高各种固态电子装置的电气特性。因该有趣的特异性而得到目前为止无法得到的介电特性，这是值得特别一提的。
如上所述，确认了上述各实施方案中的氧化物层通过分布有烧绿石型结晶结构的微结晶相，具有作为BNO层以往所没有的高相对介电常数。
此外，在本实施方案中，虽然以层叠电容器100及层叠电容器200作为一个方案来例示，但上文描述的所层叠的电介质层的适用例不限定于层叠电容器。就通过层叠介电常数较高但漏电流值较大的第一氧化物与介电常数较低但漏电流值非常小且表面平坦性优异的第二氧化物而形成的作为电介质的层叠氧化物而言，其形成了可认为在漏电流值及平坦性方面应用了第二氧化物的优点，在介电常数方面应用了第一氧化物的优点的电介质。而且，该层叠氧化物因其优异的特性而适用于各种固态电子装置(例如，半导体装置、或微机电系统)，也为可采用的其他优选的方案。
此外，就适用于一部分具备将本实施方案的电极层与电介质层分别层叠一层的结构的本实施方案以外的各种固态电子装置(例如，半导体装置、或微机电系统)而言，从应用上述各种特性的观点来看，也为可采用的其他优选的方案。
＜其他实施方案＞
另一方面，如上所述，由于第一氧化物层31为包含微结晶的非晶态，因此第一氧化物层31大体上具备高介电常数，但存在漏电流值超过适用于层叠电容器的容许范围的情况。以下针对代表性的一例进行说明。图23为某一条件下将第一氧化物层自身的漏电流值与由第一氧化物层和第二氧化物层(LTO层)层叠而成的层叠氧化物的漏电流值进行比较的图表。具体地，对于以铂(Pt)电极夹住的第一氧化物层自身、及以铂(Pt)电极夹住的由第一氧化物层与第二氧化物层(LTO层)层叠而成的层叠氧化物，研究了电界强度的变化所引起的漏电流值的变化。如图23所示，可知不论电界强度的大小，第一氧化物层自身相对于由第一氧化物层和第二氧化物层(LTO层)层叠而成的层叠氧化物，漏电流值更大。另外也明确了，若电界强度变大，则漏电流值的差值有增大的倾向。因此，可知上述各实施方案所公开的由第一氧化物层与第二氧化物层层叠而成的层叠氧化物是用于降低漏电流值非常有效的例子。
另外，上述各实施方案中的电介质层适用于以低驱动电压控制大电流的各种固态电子装置。因此，除了如上所述作为各实施方案中具备电介质层的固态电子装置而主要例示的电容器以外，还可适用于许多装置。例如，上述各实施方案中的电介质层也可适用于金属氧化物半导体接合场效果晶体管(MOSFET)、非易失性存储器等半导体装置；或者以微型TAS(Total Analysis System)、微化学芯片、DNA芯片等MEMS(microelectromechanicalsystem)或NEMS(nanoelectromechanical system)为代表的微机电系统的设备上。
另外，虽然在上述各实施方案中说明了通过溶液法形成各层和利用了压模加工的图案化技术，但未特别限定上述各实施方案中的图案化方法。例如，也可采用公知的生坯片材(green sheet)工法或印刷工法。
另外，在上述各实施方案中，采用SiO2/Si基板作为基材，但本实施方案的基材不限定于SiO2/Si基板。例如，可使用包括SiO2/Si基板以外的绝缘性基板(例如，高耐热玻璃、氧化铝(Al2O3)基板、STO(SrTiO)基板、在Si基板的表面介由SiO2层及Ti层形成STO(SrTiO)层的绝缘性基板等。)、半导体基板(例如，Si基板、SiC基板、Ge基板等)的各种基材。
另外，在上述各实施方案中，虽采用以LTO层为代表的氧化物层作为电极层，但也可采用铂(Pt)层代替这种氧化物层。该铂层可通过公知的溅射法来形成于例如SiO2/Si基板10上。此外，为了提高铂(Pt)层与作为基材的SiO2/Si基板之间的粘接性，本实施方案中，在SiO2上形成有约10nm厚的TiOX膜(未图示)。
另外，为了适当地发挥上述各实施方案中的效果，第一前驱体溶液的溶剂优选为选自乙醇、丙醇、丁醇、2-甲氧基乙醇、2-乙氧基乙醇、2-丁氧基乙醇中的两种醇的混合溶剂。另外，第二前驱体溶液的溶剂优选为选自乙醇、丙醇、丁醇、2-甲氧基乙醇、2-乙氧基乙醇、2-丁氧基乙醇中的一种醇溶剂、或选自醋酸、丙酸、辛酸中的一种羧酸溶剂。另外，通道用前驱体溶液的溶剂优选为选自乙醇、丙醇、丁醇、2-甲氧基乙醇、2-乙氧基乙醇、2-丁氧基乙醇中的一种醇溶剂、或选自醋酸、丙酸、辛酸中的一种羧酸溶剂。
另外，为了适当地发挥上述各实施方案中的效果，电极层用前驱体溶液的溶剂优选为选自乙醇、丙醇、丁醇、2-甲氧基乙醇、2-乙氧基乙醇、2-丁氧基乙醇中的一种醇溶剂、或选自醋酸、丙酸、辛酸中的一种羧酸溶剂。
另外，在上述各实施方案中，作为溶液法中的正式烧成，若用于形成第一氧化物的加热温度为450℃以上700℃以下，则可发挥上述各实施方案的至少一部分效果。另外，作为溶液法中的正式烧成，若用于形成第二氧化物的加热温度为250℃以上700℃以下，则可获得上述各实施方案的至少一部分的效果。另外，作为溶液法中的正式烧成，若用于形成通道用氧化物的加热温度为250℃以上700℃以下，则可发挥上述各实施方案的至少一部分效果。
此外，在上述各实施方案中，作为溶液法中的正式烧成，若用于形成电极用氧化物层的加热温度为500℃以上900℃以下，则可发挥上述各实施方案的至少一部分效果。
另外，在上述各实施方案中，在形成各氧化物层时进行实施压模加工的“压模步骤”。该压模步骤中的压力不限定于代表性地例示的5MPa。如已在几个例子中描述的，若该压模步骤中的压力为1MPa以上20MPa以下的范围内的压力，则可发挥上述各实施方案的至少一部分效果。
在上述各实施方案中，对于已获得高塑性变形能力的各前驱体层实施压模加工。其结果为，即使在实施压模加工时所施加的压力为1MPa以上20MPa以下的低压力，各前驱体层也可随着模的表面形状变形，并且可以以高精度来形成所期望的压模结构。另外，通过将其压力设定在1MPa以上20MPa以下的低压力范围，可以使模在实施压模加工时不易损伤，且也有利于大面积化。
此处，使上述压力在“1MPa以上20MPa以下”的范围内的理由如下：首先，在其压力不足1MPa的情况下，存在压力过低从而无法对各前驱体层进行压模的情况；另外，若其压力已达到20MP，便可以充分地对前驱体层进行压模，因此不需要施加其以上的压力。从这一观点来看，在上述各实施方案的压模步骤中，更优选以2MPa以上10MPa以下的范围内的压力实施压模加工。
另外，在上述各实施方案中的用于形成各氧化物层的预烧成时，预烧成温度更优选为100℃以上250℃以下。这是因为能够使各种前驱体层中的溶剂以更高准确度蒸发。另外，特别是，在那之后进行压模步骤的情况下，通过在上述温度范围内进行预烧成，能够形成对于发现使将来的塑性变形可以进行的特性而言更优选的凝胶状态(可认为是热分解前的残留着有机链的状态)。
另外，在上述各实施方案中的压模步骤中，使用预先加热至80℃以上300℃以下的模(代表性的为电极层用模M1及电介质层用模M2)实施压模加工为其他优选的一个方案。
将模的适合温度设为80℃以上300℃以下的理由如下：首先，在不足80℃的情况下，因各前驱体层的温度降低而引起各前驱体层的塑性变形能力降低；另外，在超过300℃的情况下，因各前驱体层的固化反应过度进行而引起各前驱体层的塑性变形能力降低。从上述观点来看，在压模步骤中，更优选的为使用在100℃以上250℃以下加热的模来实施压模加工。
另外，在上述压模步骤中，优选地，对将与压模面相接触的各前驱体层的表面预先实施脱模处理和/或对其模的压模面实施脱模处理，然后，对各前驱体层实施压模加工。由于通过实施这种处理，能够降低各前驱体层与模之间的摩擦力，因此可对各前驱体层以更良好的精度实施压模加工。此外，作为可用于脱模处理的脱模剂，可以例示表面活性剂(例如，氟类表面活性剂、硅类表面活性剂、非离子类表面活性剂等)、含氟类金刚石等。
另外，在针对上述各实施方案中的前驱体层进行的压模步骤和正式烧成步骤之间，包含有以在实施了压模加工的各前驱体层(例如，电极层用前驱体层)中层厚最薄的区域去除该前驱体层为条件，整体地蚀刻该前驱体层的步骤，为更优选的一个方案。这是因为，与对各前驱体层进行正式烧成后进行蚀刻相比，可容易地去除不需要的区域。因此，与正式烧成后进行整个表面蚀刻相比，优选在正式烧成前进行整个表面蚀刻。
如上所述，上述各实施方案的公开内容是为了说明这些实施方案而记载的，而不是用于限定本发明。此外，包含各实施方案的其他组合的存在于本发明范围内的变形例也包含在权利要求书中。

Claims (18)

1.一种固态电子装置，其具备电介质层，所述电介质层包含由第一氧化物层和第二氧化物层层叠而成的层叠氧化物，其中，所述第一氧化物层由可含有不可避免的杂质且由铋(Bi)和铌(Nb)形成的氧化物构成，所述第二氧化物层由可含有不可避免的杂质且选自由镧(La)和钽(Ta)形成的氧化物、由镧(La)和锆(Zr)形成的氧化物、及由锶(Sr)和钽(Ta)形成的氧化物中的一种氧化物构成，
所述固态电子装置为金属氧化物半导体接合场效应晶体管、非易失性存储器，或者微机电系统的设备。
2.根据权利要求1所述的固态电子装置，其中，
所述第一氧化物层为可含有不可避免的杂质且由铋(Bi)和铌(Nb)形成的氧化物，且当所述铋(Bi)为1时，所述铌(Nb)的原子组成比为0.33以上3以下；
所述第二氧化物层由可含有不可避免的杂质且由镧(La)和钽(Ta)形成的氧化物构成，且当所述镧(La)为1时，所述钽(Ta)的原子组成比为0.11以上9以下。
3.根据权利要求1或2所述的固态电子装置，其中，
所述第一氧化物层含有具有高介电常数的烧绿石型结晶结构的结晶相和具有低介电常数的β-BiNbO4型结晶结构的结晶相。
4.根据权利要求1或2所述的固态电子装置，其中，
所述第二氧化物层实质上为非晶相。
5.根据权利要求1或2所述的固态电子装置，其中，具备电极层和所述电介质层分别层叠一层的结构。
6.根据权利要求1所述的固态电子装置，其具有电极层，
所述电极层由选自由镧(La)和镍(Ni)形成的氧化物、由锑(Sb)和锡(Sn)形成的氧化物、及由铟(In)和锡(Sn)形成的氧化物中的一种电极层用氧化物构成，所述电极层用氧化物可含有不可避免的杂质。
7.一种固态电子装置的制造方法，其包括一种电介质层的制造步骤，所述电介质层的制造步骤包括：
第一氧化物层形成步骤，将以第一前驱体溶液作为起始材料的第一前驱体层在含氧气氛中加热，由此形成由铋(Bi)和铌(Nb)形成且可含有不可避免的杂质的第一氧化物层，其中，所述第一前驱体溶液为以含所述铋(Bi)的前驱体及含所述铌(Nb)的前驱体为溶质的前驱体溶液；
第二氧化物层形成步骤，将以第二前驱体溶液作为起始材料的第二前驱体层在含氧气氛中加热，由此在所述第一氧化物层的上方或下方形成由镧(La)和钽(Ta)、镧(La)和锆(Zr)、或锶(Sr)和钽(Ta)形成且可含有不可避免的杂质的第二氧化物层，其中，所述第二前驱体溶液为选自以含所述镧(La)的前驱体及含所述钽(Ta)的前驱体为溶质的前驱体溶液、含所述镧(La)的前驱体及含所述锆(Zr)的前驱体为溶质的前驱体溶液、及含所述锶(Sr)的前驱体及含所述钽(Ta)的前驱体为溶质的前驱体溶液中的一种，
所述固态电子装置为金属氧化物半导体接合场效应晶体管、非易失性存储器，或者微机电系统的设备。
8.根据权利要求7所述的固态电子装置的制造方法，其中，
用于形成所述第一氧化物层的加热温度为450℃以上700℃以下；
用于形成所述第二氧化物层的加热温度为250℃以上700℃以下。
9.根据权利要求7或8所述的固态电子装置的制造方法，其中，
所述第一氧化物层含有具有高介电常数的烧绿石型结晶结构的结晶相和具有低介电常数的β-BiNbO4型结晶结构的结晶相。
10.根据权利要求7或8所述的固态电子装置的制造方法，其中，所述第二氧化物层实质上为非晶相。
11.根据权利要求7或8所述的固态电子装置的制造方法，其中，
将所述第一氧化物层形成步骤和所述第二氧化物层形成步骤在第一电极层形成步骤和第二电极层形成步骤之间进行，其中，所述第一电极层形成步骤用于形成第一电极层，所述第二电极层形成步骤用于以在所述第二电极层与所述第一电极层之间夹住所述第一氧化物层和所述第二氧化物层的方式形成第二电极层，并且，
所述第一电极层形成步骤、所述第一氧化物层形成步骤、所述第二氧化物层形成步骤、及所述第二电极层形成步骤分别进行一次。
12.根据权利要求7所述的固态电子装置的制造方法，其包括用于形成第一电极层的步骤和用于形成第二电极层的步骤，
用于形成所述第一电极层的步骤和/或用于形成所述第二电极层的步骤为，
将以电极层用前驱体溶液作为起始材料的电极层用前驱体层在含氧气氛中加热，由此形成作为由镧(La)和镍(Ni)形成的氧化物、由锑(Sb)和锡(Sn)形成的氧化物、或由铟(In)和锡(Sn)形成的氧化物且可含有不可避免的杂质的电极层用氧化物的步骤，其中，所述电极层用前驱体溶液为以含所述镧(La)的前驱体及含所述镍(Ni)的前驱体为溶质的前驱体溶液、以含所述锑(Sb)的前驱体及含所述锡(Sn)的前驱体为溶质的前驱体溶液、或以含所述铟(In)的前驱体和含所述锡(Sn)的前驱体为溶质的前驱体溶液。
13.根据权利要求12所述的固态电子装置的制造方法，其中，
用于形成所述电极层用氧化物的加热温度为500℃以上900℃以下。
14.根据权利要求7或8所述的固态电子装置的制造方法，其中，
在所述第一氧化物层形成步骤和/或所述第二氧化物层形成步骤中进一步包括压模步骤，其中，
在所述压模步骤中，在形成所述第一氧化物层或所述第二氧化物层前，将以所述第一前驱体溶液作为起始材料的第一前驱体层或以所述第二前驱体溶液作为起始材料的第二前驱体层在含氧气氛中用80℃以上300℃以下加热的状态下实施压模加工，由此对所述第一前驱体层或所述第二前驱体层形成压模结构。
15.根据权利要求12所述的固态电子装置的制造方法，其中，
在所述第一电极层和/或所述第二电极层的形成步骤中进一步包括压模步骤，其中，在所述压模步骤中，在形成所述电极层用氧化物前，将以所述电极层用前驱体溶液作为起始材料的电极层用前驱体层在含氧气氛中用80℃以上300℃以下加热的状态下实施压模加工，由此对所述电极层用前驱体层形成压模结构。
16.根据权利要求14所述的固态电子装置的制造方法，其中，
在所述压模步骤中，以1MPa以上20MPa以下的范围内的压力实施所述压模加工。
17.根据权利要求14所述的固态电子装置的制造方法，其中，
在所述压模步骤中，使用预先加热至80℃以上300℃以下的范围内的温度的模实施所述压模加工。
18.根据权利要求15所述的固态电子装置的制造方法，其中，
在所述压模步骤中，使用预先加热至80℃以上300℃以下的范围内的温度的模实施所述压模加工。
CN201480011857.1A 2013-03-22 2014-03-12 电介质层及电介质层的制造方法、以及固态电子装置及固态电子装置的制造方法 Active CN105103277B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013059219 2013-03-22
JP2013-059219 2013-03-22
PCT/JP2014/056507 WO2014148336A1 (ja) 2013-03-22 2014-03-12 誘電体層及び誘電体層の製造方法、並びに固体電子装置及び固体電子装置の製造方法

Publications (2)

Publication Number Publication Date
CN105103277A CN105103277A (zh) 2015-11-25
CN105103277B true CN105103277B (zh) 2018-03-20

Family

ID=51580023

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201480011857.1A Active CN105103277B (zh) 2013-03-22 2014-03-12 电介质层及电介质层的制造方法、以及固态电子装置及固态电子装置的制造方法

Country Status (6)

Country Link
US (1) US9876067B2 (zh)
JP (1) JP6247684B2 (zh)
KR (1) KR102183760B1 (zh)
CN (1) CN105103277B (zh)
TW (1) TWI621142B (zh)
WO (1) WO2014148336A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170355613A1 (en) * 2014-12-24 2017-12-14 Japan Advanced Institute Of Science And Technology Oxide dielectric, method of manufacturing the same, precursor of oxide dielectric, solid state electric device, and method of manufacturing the same
WO2017098852A1 (ja) * 2015-12-11 2017-06-15 国立大学法人北陸先端科学技術大学院大学 酸化物誘電体及びその製造方法、並びに固体電子装置及びその製造方法
US10529471B2 (en) 2016-09-20 2020-01-07 Japan Science And Technology Agency Dielectric material
JP6892459B2 (ja) * 2016-12-22 2021-06-23 国立大学法人北陸先端科学技術大学院大学 酸化物誘電体及びその製造方法、並びに固体電子装置及びその製造方法
US11380482B2 (en) * 2018-03-28 2022-07-05 Tdk Corporation Dielectric composition and electronic component
US11508494B2 (en) * 2019-03-15 2022-11-22 Tdk Corporation Dielectric composition and electronic component
CN113594025B (zh) * 2021-06-11 2023-07-28 河北大学 硅基分子束异质外延生长材料的制备方法及忆阻器和应用

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101276690A (zh) * 2007-03-29 2008-10-01 三星电机株式会社 薄膜电容器及制造方法、和薄膜电容器嵌入式印刷电路板
CN102496458A (zh) * 2011-12-07 2012-06-13 苏州日月明微电子科技有限公司 一种多层电容器
TW201330033A (zh) * 2011-11-18 2013-07-16 Japan Science & Tech Agency 積層電容及積層電容之製造方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05101970A (ja) * 1991-10-08 1993-04-23 Matsushita Electric Ind Co Ltd 積層磁器コンデンサおよびその製造方法
JPH06208806A (ja) 1992-11-19 1994-07-26 Tdk Corp 誘電体材料およびセラミック部品
JP2008305844A (ja) * 2007-06-05 2008-12-18 Taiyo Yuden Co Ltd 積層セラミックコンデンサ及びその製造方法
JP2009064859A (ja) * 2007-09-05 2009-03-26 Fujifilm Corp ペロブスカイト型酸化物、強誘電体膜とその製造方法、強誘電体素子、及び液体吐出装置
JP2009062564A (ja) * 2007-09-05 2009-03-26 Fujifilm Corp ペロブスカイト型酸化物、強誘電体膜とその製造方法、強誘電体素子、及び液体吐出装置
KR101025523B1 (ko) 2008-12-04 2011-04-04 삼성전기주식회사 캐패시터
KR20100096625A (ko) * 2009-02-25 2010-09-02 삼성전기주식회사 커패시터 및 그 제조방법
JP5461951B2 (ja) * 2009-10-16 2014-04-02 独立行政法人科学技術振興機構 セラミックス膜の製造方法
CN102245513B (zh) 2010-01-21 2015-10-14 友技科株式会社 Pbnzt强电介质膜、溶胶凝胶溶液、成膜方法及强电介质膜的制造方法
JP5198506B2 (ja) * 2010-05-07 2013-05-15 独立行政法人科学技術振興機構 機能性デバイスの製造方法並びに薄膜トランジスタ及び圧電式インクジェットヘッド
CN102870245B (zh) * 2010-05-07 2015-07-29 独立行政法人科学技术振兴机构 功能设备的制造方法、场效应晶体管和薄膜晶体管
JP2011245916A (ja) 2010-05-24 2011-12-08 Ryoichi Okamoto 船舶用汚水分解処理装置
JP5711471B2 (ja) 2010-05-24 2015-04-30 株式会社城南製作所 チャージポートリッドアセンブリー
JPWO2012033106A1 (ja) 2010-09-10 2014-01-20 独立行政法人科学技術振興機構 メモリーセルブロック及びその製造方法、メモリー装置並びにメモリー装置の駆動方法
WO2013069470A1 (ja) 2011-11-09 2013-05-16 独立行政法人科学技術振興機構 固体電子装置
JP5278717B1 (ja) 2011-11-09 2013-09-04 独立行政法人科学技術振興機構 固体電子装置
JP5598928B2 (ja) * 2011-11-18 2014-10-01 独立行政法人科学技術振興機構 薄膜トランジスタ及び薄膜トランジスタの製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101276690A (zh) * 2007-03-29 2008-10-01 三星电机株式会社 薄膜电容器及制造方法、和薄膜电容器嵌入式印刷电路板
TW201330033A (zh) * 2011-11-18 2013-07-16 Japan Science & Tech Agency 積層電容及積層電容之製造方法
CN102496458A (zh) * 2011-12-07 2012-06-13 苏州日月明微电子科技有限公司 一种多层电容器

Also Published As

Publication number Publication date
TW201442049A (zh) 2014-11-01
US20160284790A1 (en) 2016-09-29
KR102183760B1 (ko) 2020-11-27
WO2014148336A1 (ja) 2014-09-25
TWI621142B (zh) 2018-04-11
CN105103277A (zh) 2015-11-25
JPWO2014148336A1 (ja) 2017-02-16
US9876067B2 (en) 2018-01-23
JP6247684B2 (ja) 2017-12-13
KR20150136079A (ko) 2015-12-04

Similar Documents

Publication Publication Date Title
CN105103277B (zh) 电介质层及电介质层的制造方法、以及固态电子装置及固态电子装置的制造方法
JP6260108B2 (ja) 電子デバイスの製造方法
CN104221154B (zh) 薄膜晶体管及薄膜晶体管的制造方法
CN103999207B (zh) 固体电子装置
JP5615945B2 (ja) 積層キャパシター及び積層キャパシターの製造方法
US20160016813A1 (en) Oxide layer and production method for oxide layer, as well as capacitor, semiconductor device, and microelectromechanical system provided with oxide layer
JP4587310B2 (ja) 誘電体膜キャパシタおよびその製造方法
JP5598928B2 (ja) 薄膜トランジスタ及び薄膜トランジスタの製造方法
WO2016013416A1 (ja) 酸化物誘電体及びその製造方法、並びに固体電子装置及びその製造方法
WO2017098852A1 (ja) 酸化物誘電体及びその製造方法、並びに固体電子装置及びその製造方法
JP6353644B2 (ja) 酸化物誘電体及びその製造方法、酸化物誘電体の前駆体、並びに固体電子装置及びその製造方法
DE102020200237B4 (de) Verfahren zur Herstellung eines piezoelektrischen Mehrschicht-Sensors und/oder Aktuators
DE102006046979B3 (de) Verfahren zum Herstellen einer ferroelektrischen Dünnschicht des Wismut-Natrium-Titanat-Systems auf einem Substrat-, und Verwendung der ferroelektrischen Dünnschicht
TWI626741B (zh) Oxide dielectric and manufacturing method thereof, oxide dielectric precursor, solid electronic device and method of manufacturing same
TW201841225A (zh) 氧化物介電體及其製造方法，以及固體電子裝置及其製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant