KR102183760B1 - 유전체층 및 유전체층의 제조방법, 및 고체 전자장치 및 고체 전자장치의 제조방법 - Google Patents

유전체층 및 유전체층의 제조방법, 및 고체 전자장치 및 고체 전자장치의 제조방법 Download PDF

Info

Publication number
KR102183760B1
KR102183760B1 KR1020157027242A KR20157027242A KR102183760B1 KR 102183760 B1 KR102183760 B1 KR 102183760B1 KR 1020157027242 A KR1020157027242 A KR 1020157027242A KR 20157027242 A KR20157027242 A KR 20157027242A KR 102183760 B1 KR102183760 B1 KR 102183760B1
Authority
KR
South Korea
Prior art keywords
layer
oxide
precursor
oxide layer
electrode layer
Prior art date
Application number
KR1020157027242A
Other languages
English (en)
Other versions
KR20150136079A (ko
Inventor
타츠야 시모다
에이스케 도쿠미츠
마사토시 오노우에
타카아키 미야사코
Original Assignee
고쿠리츠켄큐카이하츠호진 카가쿠기쥬츠신코키코
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 고쿠리츠켄큐카이하츠호진 카가쿠기쥬츠신코키코 filed Critical 고쿠리츠켄큐카이하츠호진 카가쿠기쥬츠신코키코
Publication of KR20150136079A publication Critical patent/KR20150136079A/ko
Application granted granted Critical
Publication of KR102183760B1 publication Critical patent/KR102183760B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02194—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing more than one metal element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02269—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by thermal evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H01L28/56—Capacitors with a dielectric comprising a perovskite structure material the dielectric comprising two or more layers, e.g. comprising buffer layers, seed layers, gradient layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/86—Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions
    • H01L28/87—Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0104—Zirconium [Zr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01041—Niobium [Nb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01083—Bismuth [Bi]

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Ceramic Capacitors (AREA)
  • Semiconductor Memories (AREA)
  • Formation Of Insulating Films (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)

Abstract

리크 전류를 낮게 억제하는 동시에 평탄성이 뛰어난 비유전율이 높은 유전체층을 제공한다. 본 발명의 유전체층(30a)은 비스무스(Bi)와 니오븀(Nb)으로 이루어지는 산화물, 또는 비스무스(Bi)와 아연(Zn)과 니오븀(Nb)으로 이루어지는 산화물(불가피 불순물을 함유할 수 있다.)로 구성되는 제1 산화물층(31)과, 란탄(La)과 탄탈(Ta)로 이루어지는 산화물, 란탄(La)과 지르코늄(Zr)으로 이루어지는 산화물, 및 스트론튬(Sr)과 탄탈(Ta)로 이루어지는 산화물의 그룹으로부터 선택되는 1종의 산화물(불가피한 불순물을 포함할 수 있다)로 구성되는 제2 산화물층(32)의 적층 산화물로 이루어진다.

Description

유전체층 및 유전체층의 제조방법, 및 고체 전자장치 및 고체 전자장치의 제조방법{DIELECTRIC LAYER AND MANUFACTURING METHOD OF DIELECTRIC LAYER, AND SOLID-STATE ELECTRONIC DEVICE AND MANUFACTURING METHOD OF SOLID-STATE ELECTRONIC DEVICE}
본 발명은 유전체층 및 유전체층의 제조방법, 및 고체 전자장치 및 고체 전자장치의 제조방법에 관한 것이다.
종래부터, 고체 전자장치에 있어서는 고속동작을 기대할 수 있는 강유전체 박막을 구비한 장치가 개발되고 있다. 고체 전자장치에 사용하는 유전체 재료로서 금속산화물이 현재 왕성하게 개발되고 있지만, Pb를 함유하지 않고, 비교적 저온으로 소성 가능한 유전 세라믹스로서 BiNbO4를 들 수 있다.
이 BiNbO4에 대해서는 고상 성장법에 의해서 형성된 BiNbO4의 유전특성이 보고되고 있다(비특허문헌 1). 또, 아직 출원 공개는 되어 있지 않지만, 본원 출원인은 제조공정의 간소화가 더욱더 도모된 동시에, 비교적 높은 절연성과 비유전율을 구비한, 어떤 특수한 결정구조를 가지는 결정상을 구비한 비스무스(Bi)와 니오븀(Nb)으로 이루어지는 산화물층(불가피 불순물을 함유할 수 있다.)과 그 제조방법에 관한 발명을 출원하고 있다(특허문헌 1 및 2).
일본 특허출원 제2011-245915호 일본 특허출원 제2011-245916호
Effect of phase transition on the microwave dielectric properties of BiNbO4, Eung Soo Kim, Woong Choi, Journal of the European Ceramic Society 26 (2006) 1761-1766
그렇지만, 종래 기술인 고상 성장법에 의해서 형성된 BiNbO4에 의한 유전체의 비유전율은 높지 않기 때문에, 적층 커패시터의 유전패시터에 한하지 않고, 각종 고체 전자장치(예를 들면, 반도체 장치, 또는 미세 전자기계 시스템)에 적용할 수 있는 고성능의 유전체의 개발도 산업계로부터 강하게 요구되고 있다.
그러나, 종래 기술인 고상 성장법에 의해 형성된 BiNbO4에 유전체의 비유전율이 높지 않기 때문에 적층 콘덴서의 유전체로 사용하기 위해서는 또한 유전 특성을 향상시킬 필요가 있다. 또한 적층 커패시터에 한정되지 않고, 각종 고체 전자장치(예를 들면, 반도체 장치, 마이크로 전자기계 시스템)에 적용할 수 있는 고성능의 유전체의 개발도 산업계에서 강하게 요구되고 있다.
또, 종래기술에서는 진공 프로세스나 포토리소그래피법을 사용한 프로세스 등, 비교적 장시간, 및/또는 고가의 설비를 필요로 하는 프로세스가 일반적이기 때문에, 원재료나 제조 에너지의 사용효율이 매우 나빠진다. 상술한 바와 같은 제조방법이 채용되었을 경우, 적층 커패시터를 제조하기 위해서 많은 처리와 장시간을 필요로 하기 때문에, 공업성 내지 양산성의 관점에서 바람직하지 못하다. 또, 종래기술에는 대면적화가 비교적 곤란하다는 문제도 존재한다.
또한, 종래 기술에서는 진공 공정과 포토리소그래피법을 이용한 프로세스 등, 비교적 장시간 및 / 또는 고가의 장비를 필요로 하는 프로세스가 일반적이기 때문에, 원재료 및 제조 에너지 사용 효율이 매우 나빠졌다. 상술한 바와 같은 제조방법이 채택된 경우, 적층 캐패시터를 제조하기 위해서 많은 작업과 장시간을 필요로 하기 때문에 공업성 내지 양산성 측면에서 바람직하지 못하다. 또한, 종래기술은 대면적 화가 비교적 곤란하다는 문제도 존재한다.
본 출원인이 지금까지 출원한 발명은 종래기술에서의 상술한 각 기술과제에 대한 몇 가지의 해결수단을 제안하고 있지만, 적층 커패시터 또는 상술한 기타의 각종 고체 전자장치에 채용되는 유전체 및 전극의 최적화를 향한 연구 및 개발은 아직 진행단계이다.
본 출원인이 지금까지 출원한 발명은 종래 기술에서 상술한 각 기술과제에 대한 몇 가지의 해결수단을 제안하지만, 적층 커패시터 또는 상술한 기타의 고체 전자 장치에 사용되는 유전체 및 전극의 최적화를 위한 연구 및 개발은 아직 진행 중에 있다.
본 발명은 상술한 제 문제의 적어도 하나를 해결하는 것에 의해, 산화물을 적어도 유전체층에 적용한 적층 커패시터 또는 상술한 기타의 각종 고체 전자장치의 고성능화, 또는 그러한 적층 커패시터 또는 상술한 기타의 각종 고체 전자장치의 제조 프로세스의 간소화와 에너지 절약화를 실현시킨다. 그 결과, 본 발명은 공업성 내지 양산성이 뛰어난 적층 커패시터 또는 상술한 기타의 각종 고체 전자장치의 제공에 크게 공헌하는 것이다.
본원 발명자들은 수많이 존재하는 산화물 중에서, 적층 커패시터 또는 상술한 기타의 각종 고체 전자장치에 사용되는 유전체 및/또는 전극층으로서의 기능을 적절하게 발휘시키는 산화물의 선정과 조합에 대해서 예의 연구하고, 분석을 거듭했다. 매우 흥미롭게도, 예를 들면, 유전체로서의 산화물의 성능이 높은 경우라고 해도, 전극층 사이에 끼워 넣었을 때에 유전체로서의 성능의 높이를 전혀 살리지 못하는 경우나, 유전체로서는 거의 기능하지 않는 경우가 있다.
그렇지만, 본원 발명자들은 많은 시행착오와 함께 상세하게 분석한 결과, 적층 커패시터 또는 상술한 기타의 각종 고체 전자장치에 사용되는 유전체를 어떤 특정한 산화물층의 조합에 의해서 형성한 특수한 적층구조로 하는 것에 의해, 유전체층의 성능을 적절하게 발휘시킬 수 있다는 것을 알게 되었다. 게다가, 그 특수한 구조를 채용하면, 그 유전체층을 전극층 사이에 끼워 넣도록, 바꾸어 말하면, 말하자면 샌드위치 구조가 되도록 배치하는 것에 의해, 또 따른 형태로서 유전체층의 성능을 효과적으로 발휘시킬 수 있다는 것을 알게 되었다. 또, 그러한 유전체층을 적어도 한층 더 구비하는 것에 의해, 적층 커패시터 또는 상술한 기타의 각종 고체 전자장치의 고성능화를 실현시킬 수 있다는 것도 본원 발명자들은 더불어서 알게 되었다.
게다가, 발명자들은 전극층에 대해서도 특정한 산화물층을 적용하는 것에 의해, 전극층 및 유전체층의 모두가 산화물층을 사용해서 형성된다는 것을 발견했다. 추가로, 발명자들은 그것들의 특정한 유전체층 및/또는 전극층이 제조공정의 간소화가 더욱 도모된 재료가 될 수 있다는 것을 발견했다. 본 발명은 상술한 각 시점에 의거해서 창출되었다.
본 발명의 하나의 유전체층은 비스무스(Bi)와 니오븀(Nb)으로 이루어지는 산화물, 또는 비스무스(Bi)와 아연(Zn)과 니오븀(Nb)으로 이루어지는 산화물(불가피 불순물을 함유할 수 있다.)로 구성되는 제1 산화물층(31)과, 란탄(La)과 탄탈(Ta)로 이루어지는 산화물, 란탄(La)과 지르코늄(Zr)으로 이루어지는 산화물, 및 스트론튬(Sr)과 탄탈(Ta)로 이루어지는 산화물의 그룹으로부터 선택되는 1종의 산화물(불가피 불순물을 함유할 수 있다.)로 구성되는 제2 산화물층(32)의 적층 산화물로 이루어진다.
이 유전체층은 상술한 특정한 제1 산화물층과 상술한 특정한 제2 산화물층이 적층된 적층 산화물로 이루어진다. 여기에서, 발명자들의 연구의 결과, 제1 산화물은 비교적 고유전율이기는 하지만, 리크 전류값이 크고, 표면의 평탄성이 낮다는 것을 알 수 있었다. 한편, 제2 산화물은 비교적 저유전율이기는 하지만, 리크 전류값이 매우 작고, 표면 평탄성이 뛰어나다는 것을 알 수 있었다. 그리고 매우 흥미롭게도, 발명자들이 제1 산화물층과 제2 산화물층을 적층한 적층 산화물의 조사와 분석을 수행한 결과, 이 적층 산화물이 리크 전류값 및 평탄성에 대해서는 제2 산화물의 장점을 활용하고, 유전율에 대해서는 제1 산화물의 장점을 활용하고 있는 것으로 생각되는 결과가 수득되었다.
또, 본 발명의 하나의 고체 전자장치는 비스무스(Bi)와 니오븀(Nb)으로 이루어지는 산화물, 또는 비스무스(Bi)와 아연(Zn)과 니오븀(Nb)으로 이루어지는 산화물(불가피 불순물을 함유할 수 있다.)로 구성되는 제1 산화물층(31)과, 란탄(La)과 탄탈(Ta)로 이루어지는 산화물, 란탄(La)과 지르코늄(Zr)으로 이루어지는 산화물, 및 스트론튬(Sr)과 탄탈(Ta)로 이루어지는 산화물의 그룹으로부터 선택되는 1종의 산화물(불가피 불순물을 함유할 수 있다.)로 구성되는 제2 산화물층(32)의 적층 산화물로 이루어지는 유전체층을 구비한다.
이 고체 전자장치는 상술한 특정한 제1 산화물층과 상술한 특정한 제2 산화물층이 적층된 적층 산화물로 이루어지는 유전체층을 구비한다. 여기에서, 발명자들의 연구의 결과, 제1 산화물은 비교적 고유전율이기는 하지만, 리크 전류값이 크고, 표면의 평탄성이 낮다는 것을 알 수 있었다. 한편, 제2 산화물은 비교적 저유전율이기는 하지만, 리크 전류값이 매우 작고, 표면 평탄성이 뛰어나다는 것을 알 수 있었다. 그리고 매우 흥미롭게도, 발명자들이 제1 산화물층과 제2 산화물층을 적층한 적층 산화물의 조사와 분석을 한 결과, 이 적층 산화물이 리크 전류값 및 평탄성에 대해서는 제2 산화물의 장점을 활용하고, 유전율에 대해서는 제1 산화물의 장점을 활용하고 있는 것으로 생각되는 결과가 수득되었다.
또, 전극층과 상술한 유전체층이 각각 한층 더 중첩된 구조를 일부에 구비하는 것도 상술한 고체 전자장치의 바람직한 다른 일 형태이다.
또, 상술한 고체 전자장치의 다른 형태로서 추가로, 상술한 유전체층의 적어도 일부를 사이에 끼우도록 배치되는 상술한 전극층이, 란탄(La)과 니켈(Ni)로 이루어지는 산화물, 안티몬(Sb)과 주석(Sn)으로 이루어지는 산화물, 및 인듐(In)과 주석(Sn)으로 이루어지는 산화물의 그룹으로부터 선택되는 1종의 전극층용 산화물(불가피 불순물을 함유할 수 있다.)인 것은 바람직한 일 형태이다. 이에 따라, 유전체층 및 전극층용 산화물 모두가 산화물에 의해 형성된 고성능의 고체 전자장치(특히 바람직하게는, 적층 커패시터)가 실현된다.
본 발명의 하나의 유전체층의 제조방법에 있어서는 다음의 (1) 제1 산화물층 형성공정 및 (2) 제2 산화물층 형성공정의 각 공정이 수행된다.
(1) 비스무스(Bi)를 함유하는 전구체 및 니오븀(Nb)을 함유하는 전구체를 용질로 하는 전구체 용액, 또는 비스무스(Bi)를 함유하는 전구체, 아연(Zn)을 함유하는 전구체, 및 니오븀(Nb)을 함유하는 전구체를 용질로 하는 전구체 용액인 제1 전구체 용액을 출발재로 하는 제1 전구체층을, 산소 함유 분위기 중에서 가열하는 것에 의해 상기 비스무스(Bi)와 상기 니오븀(Nb), 또는 상기 비스무스(Bi)와 상기 아연(Zn)과 상기 니오븀(Nb)로 이루어지는 제1 산화물층(불가피 불순물을 함유할 수 있다.)을 형성하는 제1 산화물층 형성공정.
(2) 란탄(La)을 함유하는 전구체 및 탄탈(Ta)을 함유하는 전구체를 용질로 하는 전구체 용액, 란탄(La)을 함유하는 전구체 및 지르코늄(Zr)을 함유하는 전구체를 용질로 하는 전구체 용액, 및 스트론튬(Sr)을 함유하는 전구체 및 탄탈(Ta)을 함유하는 전구체를 용질로 하는 전구체 용액의 그룹으로부터 선택되는 1종의 제2 전구체 용액을 출발재로 하는 제2 전구체층을, 산소 함유 분위기 중에서 가열하는 것에 의해 상기 란탄(La)과 상기 탄탈(Ta), 상기 란탄(La)과 상기 지르코늄(Zr), 또는 상기 스트론튬(Sr)과 상기 탄탈(Ta)로 이루어지는 제2 산화물층(불가피 불순물을 함유할 수 있다.)을, 전술한 제1 산화물층 위 또는 아래에 형성하는 제2 산화물층 형성공정.
그리고, 각 공정 사이에 기판의 이동이나 검사 등의 본 발명의 요지와는 관계가 없는 공정이 수행되는 것도 무방하다.
이 유전체층의 제조방법에 의하면, 포토리소그래피법을 사용하지 않는 비교적 간소한 처리(예를 들면, 잉크젯법, 스크린인쇄법, 요판/철판 인쇄법, 또는 나노임프린트법)에 의해서 제1 산화물 및 제2 산화물이 형성될 수 있다. 게다가, 대면적화도 용이하다. 따라서 이 유전체층의 제조방법에 의하면 공업성 내지 양산성이 뛰어난 유전체층의 제조방법을 제공할 수 있다.
또, 본 발명의 하나의 고체 전자장치의 제조방법에 있어서는 다음의 (1) 제1 산화물층 형성공정 및 (2) 제2 산화물층 형성공정의 각 공정이 수행된다.
(1) 비스무스(Bi)를 함유하는 전구체 및 니오븀(Nb)을 함유하는 전구체를 용질로 하는 전구체 용액, 또는 비스무스(Bi)를 함유하는 전구체, 아연(Zn)을 함유하는 전구체, 및 니오븀(Nb)을 함유하는 전구체를 용질로 하는 전구체 용액인 제1 전구체 용액을 출발재로 하는 제1 전구체층을, 산소 함유 분위기 중에서 가열하는 것에 의해 상기 비스무스(Bi)와 상기 니오븀(Nb), 또는 상기 비스무스(Bi)와 상기 아연(Zn)과 상기 니오븀(Nb)로 이루어지는 제1 산화물층(불가피 불순물을 함유할 수 있다.)을 형성하는 제1 산화물층 형성공정.
(2) 란탄(La)을 함유하는 전구체 및 탄탈(Ta)을 함유하는 전구체를 용질로 하는 전구체 용액, 란탄(La)을 함유하는 전구체 및 지르코늄(Zr)을 함유하는 전구체를 용질로 하는 전구체 용액, 및 스트론튬(Sr)을 함유하는 전구체 및 탄탈(Ta)을 함유하는 전구체를 용질로 하는 전구체 용액의 그룹으로부터 선택되는 1종의 제2 전구체 용액을 출발재로 하는 제2 전구체층을, 산소 함유 분위기 중에서 가열하는 것에 의해 상기 란탄(La)과 상기 탄탈(Ta), 상기 란탄(La)과 상기 지르코늄(Zr), 또는 상기 스트론튬(Sr)과 상기 탄탈(Ta)로 이루어지는 제2 산화물층(불가피 불순물을 함유할 수 있다.)을, 전술한 제1 산화물층 위 또는 아래에 형성하는 제2 산화물층 형성공정.
그리고, 각 공정 사이에 기판의 이동이나 검사 등의 본 발명의 요지와는 관계가 없는 공정이 수행되는 것도 무방하다.
이 고체 전자장치의 제조방법에 의하면 포토리소그래피법을 사용하지 않는 비교적 간소한 처리(예를 들면, 잉크젯법, 스크린인쇄법, 요판/철판 인쇄법, 또는 나노임프린트법)에 의해서 제1 산화물 및 제2 산화물이 형성될 수 있다. 게다가, 대면적화도 용이하다. 따라서 이 고체 전자장치의 제조방법에 의하면, 공업성 내지 양산성이 뛰어난 고체 전자장치의 제조방법을 제공할 수 있다.
또, 본 발명의 고체 전자장치의 제조방법의 다른 일 형태에서는, 상술한 (1) 제1 산화물층 형성공정 및 상술한 (2) 제2 산화물층 형성공정의 각 공정이, 제1 전극층을 형성하는 제1 전극층 형성공정과, 그 제1 전극층 사이에 제1 산화물층과 제2 산화물층을 사이에 두도록 형성되는 제2 전극층을 형성하는 제2 전극층 형성공정 사이에 수행된다. 게다가, 전술한 제1 전극층 형성공정, 상술한 (1) 제1 산화물층 형성공정, 상술한 (2) 제2 산화물층 형성공정, 및 전술한 제2 전극층 형성공정이 각각 1회 수행되는 것도 채용될 수 있다.
또, 상술한 고체 전자장치의 제조방법의 다른 형태로서 추가로, 제1 전극층을 형성하는 공정 및/또는 제2 전극층을 형성하는 공정이, 란탄(La)을 함유하는 전구체 및 니켈(Ni)을 함유하는 전구체를 용질로 하는 전구체 용액, 안티몬(Sb)을 함유하는 전구체 및 주석(Sn)을 함유하는 전구체를 용질로 하는 전구체 용액, 또는 인듐(In)을 함유하는 전구체와 주석(Sn)을 함유하는 전구체를 용질로 하는 전구체 용액인 전극층용 전구체 용액을 출발재로 하는 전극층용 전구체층을, 산소 함유 분위기 중에서 가열하는 것에 의해 그 란탄(La)과 그 니켈(Ni)로 이루어지는 산화물, 그 안티몬(Sb)과 그 주석(Sn)으로 이루어지는 산화물, 또는 그 인듐(In)과 그 주석(Sn)으로 이루어지는 산화물인 전극층용 산화물(불가피 불순물을 함유할 수 있다.)을 형성하는 공정인 것은 바람직한 일 형태이다. 이에 따라, 제1 전극층 및/또는 제2 전극층, 및 유전체층이 산화물에 의해 형성된 고성능의 고체 전자장치(특히 바람직하게는, 적층 커패시터)가 실현된다.
또, 상술한 고체 전자장치의 제조방법의 다른 형태로서 제1 산화물층 형성공정 및/또는 제2 산화물층 형성공정에 있어서, 제1 전구체 용액을 출발재로 하는 제1 전구체층 또는 제2 전구체 용액을 출발재로 하는 제2 전구체층을, 전술한 제1 산화물 또는 전술한 제2 산화물을 형성하기 전에, 산소 함유 분위기 중에서, 80℃ 이상 300℃ 이하로 가열한 상태에서 엠보싱 가공을 실시하는 것에 의해 상술한 제1 전구체층 또는 전술한 제2 전구체층에 대해서 엠보싱 구조를 형성하는 엠보싱 공정을 추가로 포함하는 것은 다른 하나의 바람직한 일 형태이다. 이에 따라, 진공 프로세스나 포토리소그래피법을 사용한 프로세스, 혹은 자외선의 조사 프로세스 등, 비교적 장시간, 및/또는 고가의 설비를 필요로 하는 프로세스가 불필요해진다. 또, 상술한 바와 같은 각 프로세스를 필요로 하지 않고, 비교적 저온의 가열처리에 의해서 제1 산화물층 및 제2 산화물층이 형성되기 때문에 공업성 내지 양산성이 뛰어나다.
또, 상술한 고체 전자장치의 제조방법의 다른 형태로서, 제1 전극층 및/또는 제2 전극층의 형성공정에 있어서, 전극층용 전구체 용액을 출발재로 하는 전극층용 전구체층을, 전술한 전극층용 산화물을 형성하기 전에, 산소 함유 분위기 중에서, 80℃ 이상 300℃ 이하로 가열한 상태에서 엠보싱 가공을 실시하는 것에 의해 상술의 전극층용 전구체층에 대해서 엠보싱 구조를 형성하는 엠보싱 공정을 추가로 포함하는 것은 다른 하나의 바람직한 일 형태이다. 이에 따라, 진공 프로세스나 포토리소그래피법을 사용한 프로세스, 혹은 자외선의 조사 프로세스 등, 비교적 장시간, 및/또는 고가의 설비를 필요로 하는 프로세스가 불필요해진다. 또, 상술한 바와 같은 각 프로세스를 필요로 하지 않고, 비교적 저온의 가열처리에 의해 제1 전극용 및/또는 제2 전극용의 전극용 산화물이 형성되기 때문에 공업성 내지 양산성이 뛰어나다. 또, 본 출원에 있어서, 상술한 「전극층용 전구체 용액」, 「전극층용 전구체층」, 및 「전극층용 산화물」은 모두 최종적으로 형성되는 제1 전극 또는 제2 전극에 적용 또는 대응할 수 있다.
그런데 본원에 있어서, 「엠보싱」은 「나노임프린트」라고 불리는 경우도 있다.
본 발명의 하나의 고체 전자장치에 의하면, 리크 전류를 낮게 억제하는 동시에 평탄성이 뛰어난 유전체층을 가지는 고체 전자장치가 실현된다. 또, 본 발명의 하나의 고체 전자장치의 제조방법에 의하면 비교적 간소한 처리에 의해 제1 산화물층 및 제2 산화물층이 형성되기 때문에 공업성 내지 양산성이 뛰어난 고체 전자장치의 제조방법을 제공할 수 있다.
도 1은 본 발명의 제1 실시형태에서의 적층 커패시터의 구조를 나타내는 단면 모식도이다.
도 2는 본 발명의 제1 실시형태에서의 적층 커패시터의 제조방법의 일 과정을 나타내는 단면 모식도이다.
도 3은 본 발명의 제1 실시형태에서의 적층 커패시터의 제조방법의 일 과정을 나타내는 단면 모식도이다.
도 4는 본 발명의 제1 실시형태에서의 적층 커패시터의 제조방법의 일 과정을 나타내는 단면 모식도이다.
도 5는 본 발명의 제1 실시형태에서의 적층 커패시터의 제조방법의 일 과정을 나타내는 단면 모식도이다.
도 6은 본 발명의 제1 실시형태에서의 적층 커패시터의 제조방법의 일 과정을 나타내는 단면 모식도이다.
도 7은 본 발명의 제1 실시형태에서의 적층 커패시터의 제조방법의 일 과정을 나타내는 단면 모식도이다.
도 8은 본 발명의 제1 실시형태에서의 적층 커패시터의 제조방법의 일 과정을 나타내는 단면 모식도이다.
도 9는 본 발명의 제1 실시형태에서의 적층 커패시터의 제조방법의 일 과정을 나타내는 단면 모식도이다.
도 10은 본 발명의 제1 실시형태에서의 적층 커패시터의 제조방법의 일 과정을 나타내는 단면 모식도이다.
도 11은 본 발명의 제1 실시형태에서의 적층 커패시터의 제조방법의 일 과정을 나타내는 단면 모식도이다.
도 12는 본 발명의 제1 실시형태에서의 적층 커패시터의 제조방법의 일 과정을 나타내는 단면 모식도이다.
도 13은 본 발명의 제1 실시형태에서의 산화물층의 결정구조를 나타내는 단면 TEM 사진 및 전자선 회절상이다.
도 14는 비교예에서의 산화물층의 결정구조를 나타내는 단면 TEM 사진 및 전자선 회절상이다.
도 15는 본 발명의 제1 실시형태에서의 제1 산화물층 및 기타의 실시형태에서의 산화물층의 주파수(Hz)에 대한 tanδ값을 나타내는 그래프이다.
도 16은 본 발명의 제4 실시형태에서의 적층 커패시터의 구조를 나타내는 단면 모식도이다.
도 17은 본 발명의 각 실시형태에서의 적층 커패시터의 제1 산화물층 중의 BNO층의 결정구조를 나타내는 단면 TEM 사진 및 전자선 회절상이다.
도 18은 비교예(스퍼터링법)에 의해 형성된 BNO층의 결정구조를 나타내는 단면 TEM 사진 및 전자선 회절상이다.
도 19는 일본국의 「Spring-8, BL13XU 장치」를 사용한 LZO층의 분석결과를 나타내는 도면이다.
도 20은 본 발명의 각 실시형태에서의 적층 커패시터의 제1 산화물층 중의 BNO층의 평면시에서의 각 결정상의 (a) TOPO상(주사형 프로브 현미경(고감도 SNDM 모드)) 및 (b) 용량 변화상이다.
도 21은 비교예(스퍼터링법)에 의해 형성된 BNO층의 평면시에서의 각 결정상의 (a) TOPO상(주사형 프로브 현미경(고감도 SNDM 모드)) 및 (b) 용량 변화상이다.
도 22는 비교예(스퍼터링법)에 의해 형성된 BNO층(a)과, 본 발명의 각 실시형태에서의 적층 커패시터의 제1 산화물층 중의 BNO층(b)의 평면시에서의 각 결정상에 의한, 각 용량 변화상으로부터의 교정 후의 비유전율의 분포를 나타내는 비유전율상이다.
도 23은 어떤 하나의 조건에 있어서의 제1 산화물층만의 리크 전류값과, 제1 산화물층과 제2 산화물층의 적층 산화물의 리크 전류값를 비교한 그래프이다.
본 발명의 실시형태의 고체 전자장치의 일례인 적층 커패시터(100) 및 그 제조방법을 첨부하는 도면에 의거해서 상세하게 기술한다. 또, 이 설명에 있어서, 전체 도면에 걸쳐서 특별히 언급이 없는 한, 공통되는 부분에는 공통되는 참조부호가 붙어져 있다. 또, 도면 중 본 실시형태의 요소는 반드시 서로의 축척을 유지해서 기재되는 것은 아니다. 또, 각 도면을 보기 쉽게 하기 위해서, 일부의 부호가 생략될 수 있다.
<제1 실시형태>
[적층 커패시터(100)의 구조]
도 1은 본 실시형태의 고체 전자장치의 일례인 적층 커패시터(100)의 구조를 나타내는 단면 모식도이다. 도 1에 나타내는 바와 같이, 본 실시형태의 적층 커패시터(100)는 합계 5층의 전극층과 합계 4층의 유전체층이 교호로 적층된 구조를 일부에 구비하고 있다. 또, 전극층과 유전체층이 교호로 적층되지 않고 있는 부분에서는, 하층측의 전극층(예를 들면, 제1 단째의 전극층(20a))과 상층측의 전극층(예를 들면, 제5 단째의 전극층(20e))이 전기적으로 접속하도록, 각 전극층이 형성되어 있다. 또, 도 1 중의 세로의 일점 쇄선은 각 층의 형성 후에 다이싱에 의해서 분리되는 부분을 나타내고 있다. 또, 각 전극층(20a, 20b, 20c, 20d, 20e)의 재료 또는 조성, 및 각 유전체층(30a, 30b, 30c, 30d)의 재료 또는 조성은 후술하는 본 실시형태의 적층 커패시터(100)의 제조방법의 설명 중에서 개시된다.
[적층 커패시터(100)의 제조공정]
도 2 내지 도 12는 제조방법의 일 과정을 나타내는 단면 모식도이다. 또, 도 2, 도 3, 도 5, 및 도 7은 설명의 편의를 위해서, 도 1에 나타내는 적층 커패시터(100)의 일부의 구조를 추출해서 나타낸 것이다. 또, 본 출원에서의 온도의 표시는 히터의 설정온도를 나타내고 있다.
(1) 제1 단째의 전극층(20a)의 형성
본 실시형태에서는 우선, SiO2/Si 기판(즉, 실리콘 기판 상에 산화 실리콘막을 형성한 기판. 이하, 단순하게 「기판」이라고도 언급한다.)(10) 상에, 공지의 스핀코팅법에 의해, 란탄(La)을 함유하는 전구체 및 니켈(Ni)을 함유하는 전구체를 용질로 하는 전구체 용액(전극층용 전구체 용액이라고 한다. 이하, 제1 단째 내지 제5 단째의 전극층용 전구체의 용액에 대해서 동일하다.)을 출발재로 하는 전극층용 전구체층(21a)를 형성한다. 그 후에 예비소성으로서 약 5분간, 150℃ 이상 250℃ 이하로 가열한다. 또, 이 예비소성은 산소 분위기 중 또는 대기 중(이하, 총칭해서, 「산소 함유 분위기」라고도 언급한다.)에서 수행된다.
또, 이 예비소성에 의해, 전극층용 전구체층(21a) 중의 용매를 충분하게 증발시키는 동시에, 장래적인 소성 변형을 가능하게 하는 특성을 발현시키기 위해서 바람직한 겔 상태(열분해 전으로, 유기 사슬이 잔존하고 있는 상태라고 생각된다)를 형성할 수 있다. 전술한 관점을 보다 확실도 높게 실현시킨다는 입장에서 보면, 예비소성 온도는 80℃ 이상 250℃ 이하가 바람직하다. 그 후에 제1 단째의 전극층(20a)의 패터닝을 실시하기 위해서, 도 2에 나타내는 바와 같이, 200℃로 가열한 상태에서 전극층용 형틀(M1)을 사용해서 1MPa 이상 20MPa 이하의 압력(대표적으로는 5MP)의 압력으로 엠보싱 가공을 실시한다. 그 결과, 본 실시형태의 전극층용 형틀(M1)에 의해, 층 두께가 약 100㎚∼약 300㎚의 후층부와 층 두께가 약 10㎚~약 100㎚의 박층부를 구비하는 제1 단째의 전극층용 전구체층(21a)가 형성된다.
또, 발명자들의 연구에 의하면, 상술한 엠보싱 가공시에, 제1 단째의 전극층용 전구체층(21a) 뿐만 아니라, 후술하는 제2 내지 제5 전극층용 전구체층을 80℃ 이상 300℃ 이하의 범위 내에서 가열하는 것에 의해, 상술한 각 전극층용 전구체층의 소성 변형능력이 높아지는 동시에, 주 용매를 충분하게 제거할 수 있다는 것이 판명되었다. 따라서 전술한 각 전극층용 전구체층을 엠보싱 가공시에, 80℃ 이상 300℃ 이하의 범위 내에서 가열하는 것은 바람직한 일 형태이다. 여기에서, 엠보싱 가공시의 가열온도가 80℃ 미만인 경우에는, 전술한 각 전극층용 전구체층의 온도가 저하되는 것에 기인해서 각 전구체층의 소성 변형능력이 저하되게 되기 때문에, 엠보싱 구조의 성형 시의 성형의 실현성, 또는 성형 후의 신뢰성 또는 안정성이 부족하게 된다. 또, 엠보싱 가공시의 가열온도가 300℃를 넘는 경우에는, 소성 변형능의 근원인 유기 사슬의 분해(산화 열분해)가 진행되기 때문에, 소성 변형능력이 저하되기 때문이다. 또, 전술한 관점에서 말하자면, 전술한 각 전극층용 전구체층을 엠보싱 가공시에, 100℃ 이상 250℃ 이하의 범위 내에서 가열하는 것은 더 바람직한 일 형태이다.
그 후에, 제1 단째의 전극층용 전구체층(21a)을 전면 에칭하는 것에 의해, 도 3에 나타내는 바와 같이, 제1 단째의 전극층에 대응하는 영역 이외의 영역에서 제1 단째의 전극층용 전구체층(21a)을 제거한다(제1 단째의 전극층용 전구체층(21a)의 전면에 대한 에칭공정). 또, 본 실시형태의 에칭공정은 진공 프로세스를 사용하지 않는 습식 에칭기술을 사용해서 수행되었지만, 플라즈마를 사용한, 이른바 드라이 에칭기술에 의해서 에칭되는 것도 무방하다. 또, 플라스마처리를 대기압 하에서 실시하는 공지기술을 채용하는 것도 가능하다.
그 후에, 본 소성으로서 제1 단째의 전극층용 전구체층(21a)을 산소 분위기 중, 약 15분간, 580℃로 가열하는 것에 의해, 도 4에 나타내는 바와 같이, 기판(10) 상에, 란탄(La)과 니켈(Ni)로 이루어지는 제1 단째의 전극층용 산화물층(단, 불가피한 불순물을 포함할 수 있다. 이하, 동일하다. 또, 단순하게 「제1 단째의 전극층」이라고도 언급한다.)(20a)이 형성된다. 또, 란탄(La)과 니켈(Ni)로 이루어지는 전극용 산화물층(제1 단째의 전극용 산화물층뿐만 아니라, 기타의 전극용 산화물층을 포함한다.)은 LNO층 이라고도 불린다.
또, 본 실시형태에서의 제1 단째의 전극층(20a)을 위한 란탄(La)을 함유하는 전구체의 예는 아세트산 란탄이다. 기타 예로서, 질산 란탄, 염화 란탄, 또는 각종 란탄 알콕사이드(예를 들면, 란탄 이소프로폭사이드, 란탄 부톡사이드, 란탄 에톡사이드, 란탄 메톡시에톡사이드)가 채용될 수 있다. 또, 본 실시형태에서의 제1 단째의 전극층(20a)을 위한 니켈(Ni)을 함유하는 전구체의 예로서는 아세트산 니켈이다. 기타 예로서, 질산 니켈, 염화 니켈, 또는 각종 니켈 알콕사이드(예를 들면, 니켈 이소프로폭사이드, 니켈 부톡사이드, 니켈 에톡사이드, 니켈 메톡시에톡사이드)가 채용될 수 있다.
게다가, 본 실시형태에서는 란탄(La)과 니켈(Ni)로 이루어지는 제1 단째의 전극층(20a)이 채용되고 있지만, 제1 단째의 전극층(20a)은 이 조성에 한정되지 않는다. 예를 들면, 안티몬(Sb)과 주석(Sn)으로 이루어지는 제1 단째의 전극층(단, 불가피한 불순물을 포함할 수 있다. 이하, 동일하다.)을 채용할 수도 있다. 그 경우, 안티몬(Sb)을 함유하는 전구체의 예로서는 아세트산 안티몬, 질산 안티몬, 염화 안티몬, 또는 각종 안티몬 알콕사이드(예를 들면, 안티몬 이소프로폭사이드, 안티몬 부톡사이드, 안티몬 에톡사이드, 안티몬 메톡시에톡사이드)가 채용될 수 있다. 또, 주석(Sn)을 함유하는 전구체의 예로서는 아세트산 주석, 질산 주석, 염화 주석, 또는 각종 주석 알콕사이드(예를 들면, 주석 이소프로폭사이드, 주석 부톡사이드, 주석 에톡사이드, 주석 메톡시에톡사이드)가 채용될 수 있다. 또, 인듐(In)과 주석(Sn)으로 이루어지는 산화물(단, 불가피한 불순물을 포함할 수 있다. 이하, 동일하다.)을 채용할 수도 있다. 그 경우, 인듐(In)을 함유하는 전구체의 예로서는 아세트산 인듐, 질산 인듐, 염화 인듐, 또는 각종 인듐 알콕사이드(예를 들면, 인듐 이소프로폭사이드, 인듐 부톡사이드, 인듐 에톡사이드, 인듐 메톡시에톡사이드)가 채용될 수 있다. 또, 주석(Sn)을 함유하는 전구체의 예는 전술한 예와 동일하다.
(2) 제1 단째의 유전체층(30a)의 형성
우선, 도 5에 나타내는 바와 같이, 기판(10) 상에, 공지의 스핀코팅법에 의해, 비스무스(Bi)를 함유하는 전구체 및 니오븀(Nb)을 함유하는 전구체를 용질로 하는 전구체 용액(제1 전구체 용액이라고 한다. 이하, 제1 전구체의 용액에 대해서 동일하다.)을 출발재로 하는 제1 전구체층(31a)을 형성한다. 그 후에 예비소성으로서 약 5분간, 250℃로 가열한다. 또, 이 예비소성은 산소 함유 분위기에서 수행된다. 또, 이 예비소성에 의해, 제1 전구체층(31a) 중의 용매를 충분하게 증발시키는 동시에, 장래적인 소성 변형을 가능하게 하는 특성을 발현시키기 위해서 바람직한 겔 상태(열분해 전으로, 유기 사슬이 잔존하고 있는 상태로 생각된다.)를 형성할 수 있다. 전술한 관점을 보다 확실도 높게 실현시킨다는 입장에서 보면, 예비소성 온도는 80℃ 이상 250℃ 이하가 바람직하다. 본 실시형태에서는 최종적으로 충분한 제1 산화물층(31)의 두께(예를 들면, 약 180㎚)를 얻기 위해서 전술한 스핀코팅법에 의한 제1 전구체층(31a)의 형성과 예비소성을 5회 반복했다.
계속해서, 제1 전구체층(31a) 상에, 공지의 스핀코팅법에 의해 란탄(La)을 함유하는 전구체 및 탄탈(Ta)을 함유하는 전구체를 용질로 하는 전구체 용액을 출발재로 하는 제2 전구체층(32a)을 형성한다. 그 후에, 예비소성으로서 산소 함유 분위기 중에서, 약 5분간, 80℃ 이상 250℃ 이하로 가열(대표적으로는 250℃)한다. 본 실시형태에서는 최종적으로 충분한 제2 산화물층(32)의 두께(예를 들면, 약 20㎚)을 얻기 위해서, 전술한 스핀코팅법에 의한 제2 전구체층(32a)의 형성과 예비소성을 1회 실시했다. 그 결과, 도 6에 나타내는 바와 같이, 기판(10) 및 제1 단째의 전극층(20a) 상에, 제1 전구체층(31a)와 제2 전구체층(32a)의 적층구조를 구비한 유전체층용 전구체층(33a)가 형성된다.
본 실시형태에서는 예비소성만을 실시한 적층상태의 제1 전구체층(31a) 및 제2 전구체층(32a)에 대해서, 엠보싱 가공을 실시한다. 구체적으로는 유전체층(30a)의 패터닝을 실시하기 위해서, 도 7에 나타내는 바와 같이, 80℃ 이상 300℃ 이하로 가열한 상태에서, 유전체층용 형틀(M2)을 사용해서 1MPa 이상 20MPa 이하의 압력(대표적으로는 5MP)으로 엠보싱 가공을 실시한다. 그 결과, 본 실시형태의 유전체층용 형틀(M2)에 의해, 모두 층 두께가 약 100㎚~약 300㎚의 후층부와 층 두께가 약 10㎚~약 100㎚의 박층부를 구비하는 제1 전구체층(31a)와 제2 전구체층(32a)의 적층구조가 형성된다.
그 후에, 유전체층용 전구체층(33a)을 전면 에칭하는 것에 의해 유전체층(30a)에 대응하는 영역 이외의 영역에서 게이트 유전체층용 전구체층(33a)을 제거한다(유전체층용 전구체층(33a)의 전면에 대한 에칭공정). 또, 본 실시형태의 유전체층용 전구체층(33a)의 에칭공정은 진공 프로세스를 사용하지 않는 습식 에칭기술을 사용해서 수행되었지만, 플라즈마를 사용한, 이른바 드라이 에칭기술에 의해 에칭되는 것도 무방하다.
그 후에, 본 소성으로서 제1 전구체층(31a) 및 제2 전구체층(32a)을 산소 분위기 중, 약 20분간, 550℃로 가열하는 것에 의해, 도 8에 나타내는 바와 같이, 기판(10) 및 제1 단째의 전극층(20a) 상에 비스무스(Bi)와 니오븀(Nb)으로 이루어지는 제1 산화물층(31)(불가피한 불순물을 포함할 수 있다. 이하, 동일하다.)과, 란탄(La)과 탄탈(Ta)로 이루어지는 제2 산화물층(32)(불가피한 불순물을 포함할 수 있다. 이하, 동일하다.)의 적층 산화물이 형성된다. 또, 본 실시형태에서의 제1 산화물층(31)의 두께는 약 50㎚~약 250㎚이고, 제2 산화물층(32)의 두께는 약 5㎚~약 50㎚이다. 또, 비스무스(Bi)와 니오븀(Nb)으로 이루어지는 제1 산화물층(31)은 BNO층이라고도 불린다. 또, 란탄(La)과 탄탈(Ta)로 이루어지는 제2 산화물층(32)은 LTO층이라고도 불린다.
그런데, 본 실시형태의 적층 커패시터(100)에서는 상술한 제1 산화물층(31)과 제2 산화물층(32)의 적층 산화물층이 유전체층(30a)으로서 사용되게 된다.
여기에서, 본 실시형태에서의 제1 산화물층(31)을 위한 비스무스(Bi)를 함유하는 전구체의 예는 옥틸산 비스무스이다. 기타 예로서, 염화 비스무스, 질산 비스무스, 또는 각종 비스무스 알콕사이드(예를 들면, 비스무스 이소프로폭사이드, 비스무스 부톡사이드, 비스무스 에톡사이드, 비스무스 메톡시에톡사이드)가 채용될 수 있다. 또, 본 실시형태에서의 제1 산화물층(31)을 위한 니오븀(Nb)을 함유하는 전구체의 예는 옥틸산 니오븀이다. 기타 예로서, 염화 니오븀, 질산 니오븀, 또는 각종 니오븀 알콕사이드(예를 들면, 니오븀 이소프로폭사이드, 니오븀 부톡사이드, 니오븀 에톡사이드, 니오븀 메톡시에톡사이드)가 채용될 수 있다.
또, 본 실시형태에서의 제2 산화물층(32)을 위한 란탄(La)을 함유하는 전구체의 예는 아세트산 란탄이다. 기타 예로서, 질산 란탄, 염화 란탄, 또는 각종 란탄 알콕사이드(예를 들면, 란탄 이소프로폭사이드, 란탄 부톡사이드, 란탄 에톡사이드, 란탄 메톡시에톡사이드)가 채용될 수 있다. 또, 본 실시형태에서의 제2 산화물층(32)을 위한 탄탈(Ta)을 함유하는 전구체의 예는 탄탈 부톡사이드다. 기타 예로서, 질산 탄탈, 염화 탄탈, 또는 기타의 각종 탄탈 알콕사이드(예를 들면, 탄탈 이소프로폭사이드, 탄탈 부톡사이드, 탄탈 에톡사이드, 탄탈 메톡시에톡사이드)가 채용될 수 있다.
또, 본 실시형태의 제1 산화물층(31)에서의 비스무스(Bi)와 니오븀(Nb)의 원자 조성비는 비스무스(Bi)를 1로 했을 때에 니오븀(Nb)이 1이었다. 또, 본 실시형태의 제2 산화물층(32)에서의 란탄(La)과 탄탈(Ta)의 원자 조성비는 란탄(La)을 1로 했을 때에 탄탈(Ta)이 1.5이었다. 또, 이때의 제1 산화물층(31)의 두께는 약 160㎚이고, 제2 산화물층(32)의 두께는 약 20㎚이었다. 또, 제1 산화물층(31)에서의 비스무스(Bi)와 니오븀(Nb)의 원자 조성비에 대해서는 비스무스(Bi)를 1로 했을 때에 니오븀(Nb)이 0.33 이상 3 이하라면, 본 실시형태의 효과의 적어도 일부의 효과를 확실도 높게 가질 수 있다. 또, 제2 산화물층(32)에서의 란탄(La)과 탄탈(Ta)과의 원자 조성비에 대해서는 란탄(La)을 1로 했을 때에 탄탈(Ta)이 0.11 이상 9 이하라면 적어도 일부의 효과가 확실도 높게 본 실시형태의 효과를 가질 수 있다.
게다가, 본 실시형태에서는 란탄(La)과 탄탈(Ta)로 이루어지는 제2 산화물층(32)이 채용되고 있지만, 제2 산화물층(32)은 이 조성에 한정되지 않는다. 예를 들면, 란탄(La)과 지르코늄(Zr)으로 이루어지는 제2 산화물층(단, 불가피한 불순물을 포함할 수 있다. 이하, 동일하다. 또, LZO층이라고도 불린다.)을 채용할 수도 있다. 그 경우, 란탄(La)을 함유하는 전구체의 예는 아세트산 란탄이다. 기타 예로서, 질산 란탄, 염화 란탄, 또는 각종 란탄 알콕사이드(예를 들면, 란탄 이소프로폭사이드, 란탄 부톡사이드, 란탄 에톡사이드, 란탄 메톡시에톡사이드)가 채용될 수 있다. 또, 지르코늄(Zr)을 함유하는 전구체의 예는 지르코늄 부톡사이드다. 기타 예로서, 질산 지르코늄, 염화 지르코늄, 또는 기타의 각종 지르코늄 알콕사이드(예를 들면, 지르코늄 이소프로폭사이드, 지르코늄 부톡사이드, 지르코늄 에톡사이드, 지르코늄 메톡시에톡사이드)가 채용될 수 있다. 또, 스트론튬(Sr)과 탄탈(Ta)로 이루어지는 제2 산화물층(단, 불가피한 불순물을 포함할 수 있다. 이하, 동일하다. 또, STO층이라고도 불린다.)을 채용할 수도 있다. 그 경우, 스트론튬(Sr)을 함유하는 전구체의 예는 아세트산 스트론튬이다. 기타 예로서, 질산 스트론튬, 염화 스트론튬, 또는 각종 스트론튬 알콕사이드(예를 들면, 스트론튬 이소프로폭사이드, 스트론튬 부톡사이드, 스트론튬 에톡사이드, 스트론튬 메톡시에톡사이드)가 채용될 수 있다. 또 탄탈(Ta)을 함유하는 전구체의 예는 전술한 예와 동일하다.
또, 본 실시형태의 제2 산화물층(32)에서의 란탄(La)과 지르코늄(Zr)과의 원자 조성비는 란탄(La)을 1로 했을 때에 지르코늄(Zr)이 1.5이었다. 또, 제2 산화물층(32)에서의 란탄(La)과 지르코늄(Zr)과의 원자 조성비에 대해서는 란탄(La)을 1로 했을 때에 지르코늄(Zr)이 0.11 이상 9 이하라면, 적어도 일부의 효과가 확실도 높게 본 실시형태의 효과를 가질 수 있다.
또, 본 실시형태의 제2 산화물층(32)에서의 스트론튬(Sr)과 탄탈(Ta)과의 원자 조성비는 스트론튬(Sr)을 1로 했을 때에 탄탈(Ta)이 1.5이었다. 또, 제2 산화물층(32)에서의 스트론튬(Sr)과 탄탈(Ta)과의 원자 조성비에 대해서는 스트론튬(Sr)을 1로 했을 때에 탄탈(Ta)이 0.11 이상 9 이하라면, 적어도 일부의 효과가 확실도 높게 본 실시형태의 효과를 가질 수 있다.
또, 발명자들의 연구에 의하면, 상술한 엠보싱 가공시에, 적층상태의 제1 전구체층(31a) 및 제2 전구체층(32a)을 80℃ 이상 300℃ 이하의 범위 내에서 가열하는 것에 의해, 제1 전구체층(31a) 및 제2 전구체층(32a)의 소성 변형능력이 높아지는 동시에, 주 용매를 충분하게 제거할 수 있다는 것이 판명되었다. 따라서 제1 전구체층(31a) 및 제2 전구체층(32a)을 엠보싱 가공시에, 80℃ 이상 300℃ 이하의 범위 내에서 가열하는 것은 바람직한 일 형태이다. 여기에서, 엠보싱 가공시의 가열온도가 80℃ 미만인 경우에는 제1 전구체층(31a) 및 제2 전구체층(32a)의 온도가 저하되는 것에 기인해서 각 전구체층의 소성 변형능력이 저하되는 것이기 때문에, 엠보싱 구조의 성형시의 성형의 실현성, 또는 성형 후의 신뢰성 또는 안정성이 부족하게 된다. 또, 엠보싱 가공시의 가열온도가 300℃를 넘는 경우에는 소성 변형능의 근원인 유기 사슬의 분해(산화 열분해)가 진행되기 때문에 소성 변형능력이 저하되기 때문이다. 또, 전술한 관점에서 말하자면, 제1 전구체층(31a) 및 제2 전구체층(32a)을 엠보싱 가공시에, 100℃ 이상 250℃ 이하의 범위 내에서 가열하는 것은 더 바람직한 일 형태이다.
(3) 제2 단째 이후의 전극층 및 유전체층의 형성
그 후는, 지금까지 설명한 전극층(제1 단째의 전극층(20a)) 및 적층구조를 가지는 유전체층(30a)의 제조공정을 사용해서 전극층 및 유전체층을 교호로 적층하는 동시에, 엠보싱 가공에 의한 패터닝이 수행된다. 또, 제1 단째의 전극층(20a), 제1 산화물층(31), 제2 산화물층(32), 및 후술하는 제2 단째의 전극층(20b)이 각각 한층 더 중첩된 구조만에 의해, 하나의 단위로서의 적층 커패시터가 형성되지만, 전술한 각층을 추가로 중첩시키는 것에 의해서 본 실시형태의 복수의 단위의 적층 커패시터(100)를 형성할 수도 있다.
구체적으로는, 제1 단째의 유전체층(30a)이 패터닝된 후, 도 9에 나타내는 바와 같이, 유전체층(30a) 및 제1 단째의 전극층(20a) 상에, 제1 단째의 전극층용 전구체층(21a)과 동일한 재료의 제2 단째의 전극층용 전구체층(21b)이 제1 단째의 전극층용 전구체층(21a)과 마찬가지로 형성된다. 그 후에 도 10에 나타내는 바와 같이, 제1 단째의 전극층(20a)과 마찬가지로, 패터닝된 제2 단째의 전극층(20b)이 형성된다. 또, 제2 단째의 전극층(20b)의 패터닝을 하기 위한 엠보싱 가공시에는 상술한 전극층용 형틀(M1) 및 유전체층용 형틀(M2)과는 요철의 위치와 깊이를 다르게 한 형상의 형틀(편의상, 형틀(M3)이라고 한다.)이 채용된다.
그 후에, 도 11에 나타내는 바와 같이, 제2 단째의 전극층(20b) 및 제1 단째의 유전체층(30a) 상에, 제1 단째의 유전체층용 전구체층(33a)(즉, 제1 전구체층(31a)과 제2 전구체층(32a)의 적층 산화물층)과 동일한 재료의 제2 단째의 유전체층용 전구체층(33b)이 제1 단째의 유전체층용 전구체층(33a)과 마찬가지로 형성된다. 그 후에 도 12에 나타내는 바와 같이, 제1 단째의 유전체층(30a)과 마찬가지로, 패터닝된 제2 단째의 유전체층(30b)이 형성된다. 또, 제2 단째의 유전체층(30b)의 패터닝을 하기 위한 엠보싱 가공시에는 상술한 유전체층용 형틀(M2)이 채용된다.
이와 같이, 교호로 전극층 및 유전체층을 적층하는 동시에, 엠보싱 가공을 실시하는 것에 의한 패터닝을 실시하는 것에 의해 최종적으로, 도 1에 나타내는 바와 같은 적층 커패시터(100)가 제조된다.
상술한 바와 같이, 본 실시형태의 적층 커패시터(100)는 각 전극층 및 각 유전체층이 모두 금속산화물에 의해서 형성되어 있다는 점은 특필해야 한다. 게다가 본 실시형태에서는 각 전극층 및 각 유전체층 모두 각종 전구체 용액을 산소 함유 분위기 중에서 가열하는 것에 의해서 형성되고 있기 때문에, 종래의 방법과 비교해서 대면적화가 용이해지는 동시에, 공업성 내지 양산성을 현저하게 높일 수 있다.
또, 본 출원의 내용을 아는 것에 의해, 상기의 각 전극층 및 각 유전체층의 형성공정을 추가로 교호로 반복해서 실시하는 것에 의해서 상방으로 중첩시킬 수 있다는 것은 당업자라면 이해할 수 있을 것이다. 따라서 본 실시형태에 있어서, 제1 단째의 전극층(20a), 제2 단째의 전극층(20b), 제3 단째의 전극층(20c), 및 제4 단째의 전극층(20d)은 모두 본 출원에서의 「제1 전극층」이 될 수 있다. 또, 본 실시형태에 있어서, 제2 단째의 전극층(20b), 제3 단째의 전극층(20c), 및 제4 단째의 전극층(20d)는 모두 본 출원에 있어서의 「제2 전극층」이 될 수 있다.
[1. 단면 TEM에 의한 관찰]
또, 여러 종류의 분석과정에 있어서, 적층 산화물인 유전체층 중, 제1 산화물층(31)은 결정상 및 비정질상을 포함하고 있다는 것이 확인되었다. 더 상세하게 보면, 제1 산화물층(31)은 결정상, 미결정상, 및 비정질상을 포함하고 있다는 것을 알 수 있었다. 도 13은 본 실시형태의 제1 산화물층(31)의 제조공정과 동일한 공정을 거쳐서 제작된 제1 산화물을 포함하는 적층구조를 나타내는 단면 TEM(Transmission Electron Microscopy) 사진이다. 도 13에 나타내는 바와 같이, 제1 산화물층(31) 중에는 적어도 일부에는 결정구조를 가지는 영역이 존재한다는 것이 확인되었다. 더 상세하게는, 제1 산화물층(31) 중에는 비정질상, 미결정상, 및 결정상이 확인되었다. 또, 본 출원에 있어서, 「미결정상」이란 어떤 층상의 재료가 형성되어 있는 경우에, 그 층의 막두께 방향의 상단으로부터 하단에 이르기까지 똑같이 성장한 결정상이 아닌 결정상을 의미한다. 또, 그 후의 발명자들에 의한 연구에 의하면, 제1 산화물층(31)이 미결정을 포함하는 비정질상이기 때문에, 제1 산화물층(31)이 대체로 고유전율을 구비하고 있지만, 리크 전류값이 적층 커패시터로의 적용의 허용범위를 넘는 동시에, 제1 산화물층(31)의 표면의 평탄성이 낮다고 생각된다.
한편, 제2 산화물층(32)은 특정한 결정구조가 확인되지 않는 실질적으로 비정질상의 층이라는 매우 흥미로운 지견이 수득되었다. 또, 본원에 있어서 「실질적으로 비정질상」라는 용어는 후술하는 도 19에 나타내는 바와 같이, 제2 산화물층(32) 중에, 거시적으로 보면 비정질상인 한편, nm 오더보다도 단거리(대표적으로는, 옹스트롬 오더)이기는 하지만, 일부에 있는 규칙성을 가진 원자배열도 포함하고 있는 것을 의미한다. 또, 도 14는 본 실시형태의 제2 산화물층(32)의 제조공정과 동일한 공정을 거쳐서 제작된 제2 산화물층의 표면의 AFM(Atomic force microscopy)상이다. 도 14에 나타내는 바와 같이, 일정한 결정구조를 가지는 제1 산화물층(31)과는 달리, 제2 산화물층(32)이 실질적으로 비정질상인 것임이 확인된다. 따라서 이러한 제2 산화물층(32)이 전극층(예를 들면, 제2 단째의 전극층(20b))과의 양호한 접합계면(원자 상호 확산이 적은 계면)의 형성에 공헌하고, 그 결과, 리크 전류가 저감되는 것으로 생각된다. 또, 본 실시형태에서는 제1 산화물층(31) 및 제2 산화물층(32)이 완전하게 결정화를 시키지 않는 상태에서 형성되는 것에 의해서 상기의 전기적 특성을 발휘하고 있기 때문에, 본 실시형태의 게이트 유전체층(30)이 비교적 저온의 가열처리에 의해서 형성될 수 있다는 점은 특필할 가치가 있다.
또, 본 실시형태에서는 적층 커패시터(100)를 하나의 형태로서 예시해 왔지만, 상술한 적층된 유전체층의 적용 예는, 적층 커패시터에 한정되지 않는다. 비교적 고유전율이기는 하지만 리크 전류값이 비교적 큰 제1 산화물과, 비교적 저유전율이기는 하지만, 리크 전류값이 매우 작고, 표면 평탄성이 뛰어난 제2 산화물의 적층에 의해서 형성된 유전체인 적층 산화물은, 각종 고체 전자장치(예를 들면, 반도체 장치, 또는 미세 전자기계 시스템)에 적용되는 것도 채용할 수 있는 다른 바람직한 형태이다. 즉, 이 적층 산화물은 리크 전류값 및 평탄성에 대해서는 제2 산화물의 장점을 활용하고, 유전율에 관해서는 제1 산화물의 장점을 활용하고 있으면 생각되는 흥미를 끌린 특성을 구비하고 있기 때문에, 각종 고체 전자장치(예를 들면, 커패시터, 반도체 장치, 또는 미세 전자기계 시스템)에 적용될 수 있다.
게다가, 본 실시형태의 전극층과 유전체층이 각각 한층 더 중첩된 구조를 일부에 구비하는, 본 실시형태 이외의 각종 고체 전자장치(예를 들면, 반도체 장치, 또는 미세 전자기계 시스템)에 적용되는 것도 상술한 각종 특성을 활용하는 관점에서 채용할 수 있는 다른 바람직한 형태이다.
<제2 실시형태>
본 실시형태는 제2 산화물층이 다른 점을 제외하고, 제1 실시형태와 동일하다. 따라서 제1 실시형태와 중복하는 설명은 생략될 수 있다.
본 실시형태의 제2 산화물층은 란탄(La)을 함유하는 전구체 및 지르코늄(Zr)을 함유하는 전구체를 용질로 하는 전구체 용액으로 형성된 란탄(La)과 지르코늄(Zr)으로 이루어지는 소위 복합 산화물이다. 또, 본 실시형태의 제2 산화물층에서의 란탄(La)과 지르코늄(Zr)과의 원자 조성비는 란탄(La)을 3으로 했을 때에 지르코늄(Zr)이 7이었다. 또, 이때의 제1 산화물층의 두께는 약 160㎚이고, 제2 산화물층의 두께는 약 20㎚이었다.
상술한 바와 같이, 제2 산화물층이 란탄(La)과 지르코늄(Zr)으로 이루어지는 산화물층이라도 제1 실시형태의 적층 커패시터(100) 또는 이미 설명한 다른 각종 고체 전자장치의 적어도 일부의 효과를 가질 수 있다.
<제3 실시형태>
본 실시형태도 제2 산화물층이 다른 점을 제외하고, 제2 실시형태와 동일하다. 따라서 제1 실시형태와 중복하는 설명은 생략될 수 있다.
본 실시형태의 제2 산화물층은 스트론튬(Sr)을 함유하는 전구체 및 탄탈(Ta)을 함유하는 전구체를 용질로 하는 전구체 용액으로 형성된 스트론튬(Sr)과 탄탈(Ta)로 이루어지는 소위 복합 산화물이다. 또, 본 실시형태의 제2 산화물층에서의 스트론튬(Sr)과 탄탈(Ta)과의 원자 조성비는 스트론튬(Sr)을 1로 했을 때에 탄탈(Ta)이 1이었다. 또, 이 때의 제1 산화물층(31)의 두께는 약 160㎚이고, 제2 산화물층의 두께는 약 20㎚이었다.
상술한 바와 같이, 제2 산화물층이 스트론튬(Sr)과 탄탈(Ta)로 이루어지는 산화물층이라도 제1 실시형태의 적층 커패시터(100) 또는 이미 설명한 다른 각종 고체 전자장치의 적어도 일부의 효과를 가질 수 있다.
또, 상술한 제2 실시형태의 산화물층 및 제3 실시형태의 산화물층이 채용되었을 경우라 해도 리크 전류값이 대표적으로는 1MV/cm에 있어서, 10-7A/㎠ 오더 이하이었다. 특히, 란탄(La)과 지르코늄(Zr)으로 이루어지는 산화물층인 제2 산화물층에서의 리크 전류값은 대표적으로는 1MV/cm에서, 10-8A/㎠ 오더 이하이었다.
또, LTO층인 제2 산화물층이 채용되었을 경우, BNO층인 제1 산화물층(31)과 제2 산화물층의 적층 산화물의 합성된 비유전율 εr은 약 123이었다. 또, LZO층인 제2 산화물층이 채용되었을 경우, 제1 산화물층(31)과 제2 산화물층의 적층 산화물의 합성된 비유전율 εr은 약 94이었다. 한편, STO층인 제2 산화물층이 채용되었을 경우, 제1 산화물층(31)과 제2 산화물층의 적층 산화물의 합성된 비유전율 εr이 약 134라는 높은 값이 된 점은 특필해야 한다.
그런데, 상술한 각 실시형태에서의 제1 산화물층(31)은 비스무스(Bi)를 함유하는 전구체 및 니오븀(Nb)을 함유하는 전구체를 용질로 하는 전구체 용액을 소성하는 것에 의해서 형성되고 있다. 본 출원에서는 전술한 바와 같이, 전구체 용액을 출발재로 하고, 그것을 소성하는 것에 의해서 제1 산화물층(31)이나 기타의 산화물층을 형성하는 방법을 편의상, 「용액법」이라고도 부른다. 이 용액법에 의해 형성된 제1 산화물층(31)은 유전손실이 작다는 점에서도 바람직한 유전체층이다.
도 15는 용액법에 의해서 형성된 제1 산화물층(31)에서의 주파수(Hz)에 대한 유전손실의 비율을 나타내는 tanδ값을 나타내는 그래프이다. 또, 도 15에는 본 실시형태에서의 제1 산화물층(31)의 변형예인 「다른 실시예 1」로서 공지의 스퍼터링법에 의해 형성된 BNO층, 및 「다른 실시예 2」로서 제1 실시형태과 마찬가지로, 용액법에 의해 형성한 비스무스(Bi)와 아연(Zn)과 니오븀(Nb)으로 이루어지는 복합 산화물(BZNO층)의 결과를 조합해서 나타내고 있다.
또, 기타의 실시예 2에서의 복합 산화물의 전구체 용액은 비스무스(Bi)를 함유하는 전구체의 예는 옥틸산 비스무스이다. 기타 예로서 염화 비스무스, 질산 비스무스, 또는 각종 비스무스 알콕사이드가 채용될 수 있다. 또, 아연(Zn)을 함유하는 전구체의 예는 염화 아연이다. 기타 예로서 질산아연, 아세트산 아연, 또는 각종 아연 알콕사이드(예를 들면, 아연 이소프로폭사이드, 아연 부톡사이드, 아연 에톡사이드, 아연 메톡시에톡사이드)가 채용될 수 있다. 또, 아연(Zn)을 함유하는 전구체로서 아세트산 아연의 채용한 경우, 아연의 용해성을 높이기 위해서 아세트산 아연 중에 첨가물 모노에탄올아민을 소량 첨가하는 것은 바람직한 일 형태이다. 기타의 첨가물로서 디에틸아미노에탄올, 아세틸아세톤, 또는 디에탄올아민 등도 채용할 수 있다. 또, 니오븀(Nb)을 함유하는 전구체의 예는 옥틸산 니오븀이다. 기타 예로서 염화 니오븀, 질산 니오븀, 또는 각종 니오븀 알콕사이드(예를 들면, 니오븀 이소프로폭사이드, 니오븀 부톡사이드, 니오븀 에톡사이드, 니오븀 메톡시에톡사이드)가 채용될 수 있다.
도 15에 나타내는 바와 같이, 본 실시형태의 제1 산화물층(31) 및 스퍼터링법에 의한 BNO층(다른 실시예 1)은 다른 실시예 2에 대해서 tanδ값, 즉 유전손실이 적다는 것을 알 수 있었다. 또 조성은 같아도 용액법에 의해 형성된 제1 산화물층(31)은 스퍼터링법에 의한 BNO층(다른 실시예1)보다도 유전손실이 더 적다는 것이 판명되었다.
상술한 바와 같이, 용액법에 의해서 형성된 제1 산화물층(31)은 비유전율이 높은 동시에 유전손실이 적다고 하는 특성을 구비하고 있다. 게다가, 진공장치 등의 복잡하고, 고가의 설비를 필요로 하지 않고 비교적 단시간에 형성되기 때문에, 공업성 내지 양산성이 뛰어난 적층 커패시터 또는 이미 설명한 다른 각종 고체 전자장치의 제공에 크게 공헌한다. 동일하게, 용액법에 의해서 형성된 제2 산화물층도 진공장치 등의 복잡하고, 고가의 설비를 필요로 하지 않고 비교적 단시간에 형성되기 때문에, 공업성 내지 양산성이 뛰어난 적층 커패시터 또는 이미 설명한 다른 각종 고체 전자장치의 제공에 크게 공헌한다. 따라서 용액법을 사용해서 형성한 제1 산화물층(31)을 구비하는 적층 커패시터 또는 이미 설명한 다른 각종 고체 전자장치는 그 제1 산화물층(31) 중에 아연(Zn)을 함유하지 않고 적층 커패시터 또는 이미 설명한 다른 각종 고체 전자장치의 고성능화를 실현할 수 있다는 점에서 뛰어나다고 말할 수 있다. 또, 상술한 「다른 실시예 2」에서 채용한 BZNO막은 유전손실의 관점에서는 제1 산화물층(31)(즉, BNO층)만 못하지만, BZNO 막을 사용한 적층 커패시터 또는 이미 설명한 다른 각종 고체 전자장치의 리크 전류가 비교적 적기 때문에 BZNO막도 BNO층을 대체할 수 있는 일례이다.
<제4 실시형태>
본 실시형태의 고체 전자장치는 전극층과 유전체층(제1 산화물층과 제2 산화물층의 적층 산화물)이 각각 한층 더 중첩된 구조를 구비하고 있다는 점을 제외하고, 제1 실시형태와 동일하다. 따라서 제1 실시형태와 중복하는 설명은 생략될 수 있다. 더 구체적으로는 본 실시형태에서는 전술한 전극층이 전술한 유전체층을 끼워 넣은, 말하자면 「샌드위치 구조」가 하나만 형성되어 있다.
[적층 커패시터(200)의 구조]
도 16은 본 실시형태의 고체 전자장치의 일례인 적층 커패시터(200)의 구조를 나타내는 단면 모식도이다. 도 16에 나타내는 바와 같이, 본 실시형태의 적층 커패시터(200)는 2층의 전극층과 한층의 유전체층이 교호로 적층된 구조를 일부에 구비하고 있다. 또, 전극층과 유전체층이 교호로 적층되지 않고 있는 부분에서는 하층측의 전극층(예를 들면, 제1 단째의 전극층(20a))과 상층측의 전극층(예를 들면, 제2 단째의 전극층(20b))이 전기적으로 접속하도록 각 전극층이 형성되어 있다. 또, 각 층의 형성 후에 다이싱에 의해 분리되는 부분은 제1 실시형태의 적층 커패시터(100)과 동일하게 수행된다.
[적층 커패시터(200)의 제조공정]
본 실시형태의 적층 커패시터(200)의 제조방법은 제1 실시형태의 적층 커패시터(100)와 마찬가지로, 도 2 내지 도 10에 나타내는 공정에 의해 이루어지기 때문에, 그 설명은 생략된다.
본 실시형태의 적층 커패시터(200)는 제1 실시형태의 적층 커패시터(100)과 같이 적층되는 전극층과 유전체층의 수가 다르다. 그렇지만, 적층 커패시터(200)라고 하여도 제1 실시형태의 적층 커패시터(100)의 주된 효과를 가질 수 있다. 구체적으로는, 적층 커패시터(200)의 제1 산화물층(31)도 제1 실시형태의 적층 커패시터(100)과 마찬가지로, 비교적 고유전율이기는 하지만, 리크 전류값이 크고, 표면의 평탄성이 낮다는 것을 알 수 있었다. 한편, 적층 커패시터(200)의 제2 산화물층(32)도 제1 실시형태의 적층 커패시터(100)과 마찬가지로, 비교적 저유전율이기는 하지만, 리크 전류값이 매우 작고, 표면 평탄성이 우수하는 것을 알 수 있었다. 그리고 매우 흥미롭게도 이 적층 산화물이 리크 전류값 및 평탄성에 대해서는 제2 산화물층(32)의 장점을 활용하고, 유전율에 대해서는 제1 산화물(31)의 장점을 활용하고 있다고 생각되는 결과가 수득되었다.
추가로, 2층의 전극층과 1층의 유전체층이 교호로 적층된 구조를 구비하는 본 실시형태의 적층 커패시터의 변형예로서 상술한 제2 실시형태, 제3 실시형태, 또는 BZNO층에 대한 실시형태에 대응하는 각 적층 커패시터가 제작되었을 경우라고 하여도, 이미 설명한 주된 효과를 가질 수 있다.
[적층 커패시터(100) 및 적층 커패시터(200)의 다른 분석 결과]
그런데, 제1 실시형태 및 제2 실시형태에 공통되는 것이지만, 발명자들의 제1 산화물층(31)의 특히 BNO층에 대한 연구와 분석에 의하면, 다음의 흥미로운 사실이 확인되었다.
A. 단면 TEM 사진 및 전자선 회절에 의한 결정구조 해석
도 17은 제1 산화물층(31)의 BNO층의 결정구조를 나타내는 단면 TEM 사진 및 전자선 회절상이다. 도 17(a)는 제1 산화물층(31)의 BNO층의 단면 TEM 사진이다. 도 17(b)는 도 17(a)에 나타낸 BNO층의 단면 TEM 사진의 영역 X에서의 전자선 회절상이다. 또, 도 18은 비교예(스퍼터링법)에 의해서 형성된 BNO층의 결정구조를 나타내는 단면 TEM 사진 및 전자선 회절상이다. 또, 도 18(a)는 비교예(스퍼터링법)에 의해서 형성된 BNO층의 결정구조를 나타내는 단면 TEM 사진이다. 또, 도 18(b)는 도 18(a)에 나타낸 BNO층의 단면 TEM 사진의 영역 Y에서의 전자선 회절상이다. 또, 도 17 및 도 18에 나타내는 데이터는 전극층의 영향을 가능한 한 작게 하는 관점에서 백금 전극층이 채용되고 있다.
도 17에 나타내는 바와 같이, 단면 TEM 사진 및 전자선 회절상의 결과로부터, 본 실시예의 BNO층은 결정상 및 비정질상을 포함하고 있다는 것이 확인되었다. 더 상세하게 보면, BNO층은 결정상, 미결정상, 및 비정질상을 포함하고 있다는 것을 알 수 있었다. 또, 본 출원에 있어서, 「미결정상」이란 어떤 층상의 재료가 형성되어 있는 경우에, 그 층의 막두께 방향의 상단으로부터 하단에 이르기까지 똑같이 성장한 결정상이 아닌 결정상을 의미한다. 또, 밀러 지수 및 원자간 거리로부터 기지의 결정구조 모델과 피팅을 실시하는 것에 의해서, BNO층은 A2B2O7(단, A는 금속원소, B는 천이금속원소, 이하, 동일.)의 화학식으로 나타나는 파이로클로어형 결정구조의 미결정상 및 삼사정(triclinic)의 β-BiNbO4형 결정구조의 결정상을 가지고 있다는 것이 판명되었다.
여기에서, 매우 흥미롭게도, 제1 산화물층(31)의 BNO층은 아연을 함유하지 않는데도 불구하고, 파이로클로어형 결정구조의 미결정상이 출현한다는 것을 알 수 있었다. 또, 더 구체적으로는 파이로클로어형 결정구조는 (Bi1.5Zn0.5)(Zn0.5Nb1.5)O7형 구조이거나, 혹은 (Bi1.5Zn0.5)(Zn0.5Nb1.5)O7형 구조와 거의 동일 또는 근사하고 있다는 것을 알 수 있었다.
지금까지에 알려져 있는 파이로클로어형 결정구조는 「아연」이 함유된 결과로서 취할 수 있는 구조이었지만, 상술한 실시형태의 제1 산화물층(31)의 BNO층에서는 기지의 형태와는 다른 결과가 수득되었다. 상술한 실시형태의 제1 산화물층(31)의 BNO층과 같이, 아연을 함유하지 않는 조성에 있어서, 왜 그러한 파이로클로어형 결정구조를 출현시키는 것인지에 대해서, 현시점에서는 분명하지 않다. 그렇지만, 후술하는 바와 같이, 파이로클로어형 결정구조의 결정상을 가지는 것에 의해서, 양호한 유전특성(특히, 높은 비유전율)으로 이어지는 것이 판명되었다.
한편, 비교예로서 공지의 스퍼터링법을 사용해서 형성한 BNO층에 대해서, 단면 TEM 사진 및 전자선 회절상을 조사한 결과, 도 18에 나타내는 바와 같이, 스퍼터링법에 의한 BNO에는 파이로클로어형 결정구조의 미결정상이나 β-BiNbO4형 결정구조의 결정상이 확인되지 않았다. 또, 이 비교예에 있어서는 Bi3NbO7형 결정구조를 가지는 미결정상이 확인되었다. 그리고 이 비교예의 BNO층의 비유전율은 불과 50에 지나지 않았다.
또, 본원 발명자들이 LTO층, LZO층, 및 STO층인 제2 산화물층에 대해서 상세하게 분석을 진행시킨 결과, 별도의 매우 흥미로운 지견이 수득되었다.
구체적으로는, LTO층, LZO층, 및 STO층은 모두 거시적으로 보면 비정질상 이기는 하지만, 더없이 미시적으로 분석하면, nm 오더보다도 단거리(대표적으로는 옹스트롬 오더) 이기는 하지만, 일부에 있는 규칙성을 가진 원자배열이 확인된다. 예를 들면, 도 19는 일본국의 「Spring-8, BL13XU 장치」를 사용한 LZO층의 분석결과를 나타내는 도면이다. 또, 이 LZO층은 400℃로 소성해서 형성된 것이다. 본 분석에 의해, 더없이 미시적인 (대표적으로는, nm 오더보다도 짧은 거리의 원자배열의 규칙성)인 것을 조사할 수 있다. 측정 대상물은 LZO층이다. 또, 측정조건은 다음과 같다.
[측정조건]
Photo energy: 12.4keV
Multi-axis diffractometer, under He flow
out-of-plane
Incidence angle: from 0.1 to 0.7deg.(mostly from 0.1 to 0.3deg.)
도 19에 나타내는 바와 같이, 상기의 분석에 의해 P1 내지 P3의 3개의 피크가 확인되었다. 이것들의 피크가 확인되었기 때문에, LZO층은 nm 오더보다도 단거리(대표적으로는, 옹스트롬 오더)이기는 하지만, 일부에 있는 규칙성을 가진 원자배열을 가지는 층이라는 것을 알 수 있었다.
B. 유전율이 다른 결정상의 분포의 해석
도 20은 제1 산화물층(31)의 BNO층의 평면시에서의 각 결정상의 (a) TOPO상(주사형 프로브 현미경(고감도 SNDM 모드)) 및 (b) 용량 변화상이다. 또, 도 21은 비교예(스퍼터링법)에 의해서 형성된 BNO층의 평면시에서의 각 결정상의 (a) TOPO상 및 (b) 용량 변화상이다. 또, 도 22는 비교예(스퍼터링법)에 의해서 형성된 BNO층(a)과, 제1 산화물층(31)의 BNO층(b)의, 평면시에서의 각 결정상에 의한, 각 용량 변화상으로부터의 교정 후의 비유전율의 분포를 나타내는 비유전율상이다.
또, 상술한 TOPO상은 및 용량 변화상은 주사형 프로브 현미경(에스아이이테크놀러지사 제품)의 고감도 SNDM 모드에 의해서 관찰되었다. 또, 도 22에 나타내는 비유전율의 분포를 나타내는 비유전율상은 도 20 및 도 21에 의해 수득된 용량 변화상을 교정곡선을 작성하는 것에 의해서 비유전율로 변환한 것이다.
도 20 내지 도 22에 나타내는 바와 같이, 상기의 각 BNO층의 표면 거칠기는 큰 차이가 인정되지 않지만, 제1 산화물층(31)의 BNO층의 비유전율(εr)의 값은 비교예의 BNO층의 비유전율의 값에 비해서 매우 높다는 것이 확인되었다. 또, 제1 산화물층(31)의 BNO층의 TOPO상 및 용량 변화상은 비교예의 그것들과 비교해서, 분명하게 농담의 분포가 크다는 것을 알 수 있었다. 스퍼터링법에 의한 BNO층의 똑같은 표면상태와 비교해서 제1 산화물층(31)의 BNO층은 여러 결정상으로 구성되어 있다는 것이 확인되었다.
더 상세하게 분석을 진행시킨 결과, 제1 산화물층(31)의 BNO층은 비유전율이 다른 결정상의 비유전율과 비교해서 돌출해서 높은 수치를 나타내는 파이로클로어형 결정구조의 결정상, 도 20(b)에서의 Z영역(색이 짙은 영역)으로 나타내는 β-BiNbO4형 결정구조의 결정상, 및 비정질상으로 구성되어 있다는 것을 확인할 수 있었다. 그리고 도 20 및 도 22에 나타내는 바와 같이, 제1 산화물층(31)의 BNO층의 평면시에서, 파이로클로어형의 구조가 확인되었다.
본원 발명자들의 분석 및 검토의 결과, 지금까지에 알려져 있는 「아연」이 함유된 상태에서 취할 수 있는 파이로클로어형 결정구조의 결정상의 비유전율이 비교적 높은 수치라는 것을 고려하면, 파이로클로어형 결정구조의 결정상을 가지는 것이, 높은 비유전율을 발현시키는 원인이라는 결론에 이르렀다. 따라서 파이로클로어형 결정구조의 결정상 이외의 결정상을 가지는 것에 의해서 산화물층 전체로서의 비유전율이 그다지 높은 값이 아닌 경우라고 해도, 파이로클로어형 결정구조의 결정상을 갖는 비스무스(Bi)와 니오븀(Nb)으로 이루어지는 산화물층을 사용하는 것에 의해, 각종 고체 전자장치의 전기 특성을 향상시키는 것이 가능하게 된다. 이 흥미로운 특이성에 의해, 지금까지 수득되지 않은 유전특성이 취득되었다는 것은 특필할 가치가 있다.
상술한 바와 같이, 상술한 각 실시형태에서의 산화물층은 파이로클로어형 결정구조의 미결정상이 분포되고 있는 것에 의해, BNO층으로서는 종래에 없는 높은 비유전율을 가지고 있는 것이 확인되었다.
또, 본 실시형태에 있어서도, 적층 커패시터(100) 및 적층 커패시터(200)를 하나의 형태로서 예시해 왔지만, 상술한 적층된 유전체층의 적용예는 적층 커패시터에 한정되지 않는다. 비교적 고유전율이기는 하지만 리크 전류값이 비교적 큰 제1 산화물과, 비교적 저유전율이기는 하지만, 리크 전류값이 매우 작고, 표면 평탄성이 뛰어난 제2 산화물의 적층에 의해서 형성된 유전체인 적층 산화물은 리크 전류값 및 평탄성에 대해서는 제2 산화물의 장점을 활용하고, 유전율에 대해서는 제1 산화물의 장점을 활용하고 있다고 생각되는 유전체를 형성한다. 그리고 그 적층 산화물이 그 뛰어난 특성에 의해, 각종 고체 전자장치(예를 들면, 반도체 장치, 또는 미세 전자기계 시스템)에 적용되는 것도 채용할 수 있는 다른 바람직한 형태이다.
게다가, 본 실시형태의 전극층과 유전체층이 각각 한층 더 중첩된 구조를 일부에 구비하는 본 실시형태 이외의 각종 고체 전자장치(예를 들면, 반도체 장치, 또는 미세 전자기계 시스템)에 적용되는 것도, 상술한 각종 특성을 활용하는 관점에서 채용할 수 있는 다른 바람직한 형태이다.
<기타 실시형태>
그런데, 상술한 바와 같이, 제1 산화물층(31)이 미결정을 함유하는 비정질상이기 때문에, 제1 산화물층(31)이 대체로 고유전율을 구비하고 있지만, 리크 전류값이 적층 커패시터로의 적용의 허용범위를 넘는 경우가 있다. 대표적인 일례에 대해서 이하에 설명한다. 도 23은 어떤 하나의 조건에서의 제1 산화물층만의 리크 전류값과, 제1 산화물층과 제2 산화물층(LTO층)의 적층 산화물의 리크 전류값을 비교한 그래프이다. 구체적으로는, 백금(Pt) 전극에 끼워 넣은 제1 산화물층만, 및 백금(Pt) 전극에 끼워 넣은 제1 산화물층과 제2 산화물층(LTO층)의 적층 산화물에 대해서, 전계강도의 변화에 의한 리크 전류값의 변화를 조사했다. 도 23에 나타내는 바와 같이, 전계강도의 대소를 막론하고, 제1 산화물층만 쪽이, 제1 산화물층과 제2 산화물층(LTO층)의 적층 산화물보다도 리크 전류값이 커지고 있다는 것을 알 수 있었다. 게다가, 리크 전류값의 차이는 전계강도가 커지면 넓어지는 경향이 있다는 것도 판명되었다. 따라서 상술한 각 실시형태가 개시하는 제1 산화물층과 제2 산화물층의 적층 산화물은 리크 전류값을 저감시키기 위한 매우 유효한 예인 것임을 알 수 있다.
또, 상술한 각 실시형태에서의 유전체층은 낮은 구동전압으로 큰 전류를 제어하는 각종 고체 전자장치에 적합한 것이다. 따라서 상술한 바와 같이, 각 실시형태에서의 유전체층을 구비한 고체 전자장치로서, 주로 예시한 커패시터 이외에도, 수많은 장치에 적용될 수 있다. 예를 들면, 금속산화물 반도체 접합 전계효과 트랜지스터(MOSFET), 비휘발성 메모리 등의 반도체 장치, 혹은, 마이크로 TAS(Total Analysis System), 마이크로 화학칩, DNA칩 등의 MEMS(microelectro mechanicals system) 또는 NEMS(nanoelectromechanical system)로 대표되는 미세 전자기계 시스템의 디바이스에, 상술한 각 실시형태에서의 유전체층을 적용할 수도 있다.
또, 상술한 각 실시형태에서는 용액법에 의한 각층의 형성과 엠보싱 가공에 의한 패터닝 기술이 설명되어 있지만, 상술한 각 실시형태에서의 패터닝 방법은 특별하게 한정되지 않는다. 예를 들면, 공지의 그린시트 공법이나 인쇄공법도 채용할 수 있다.
또, 상술한 각 실시형태에서는 기재로서 SiO2/Si 기판이 채용되고 있지만, 본 실시형태의 기재는 SiO2/Si 기판에 한정되지 않는다. 예를 들면, SiO2/Si 기판 이외의 절연성 기판(예를 들면, 고내열 글래스, 알루미나(Al2O3) 기판, STO(SrTiO) 기판, Si 기판의 표면에 SiO2층 및 Ti층을 통해서 STO(SrTiO)층을 형성한 절연성 기판 등.), 반도체 기판(예를 들면, Si 기판, SiC 기판, Ge 기판 등.)을 포함하는 여러 가지의 기재를 사용할 수 있다.
또, 상술한 각 실시형태에서는 전극층으로서 LTO층으로 대표되는 산화물층이 채용되고 있지만, 그러한 산화물층 대신에, 백금(Pt)층이 채용될 수도 있다. 이 백금층(220)은 공지의 스퍼터링법에 의해, 예를 들면 SiO2/Si 기판(10) 상에 형성될 수 있다. 또, 백금(Pt)층(220)과 기재인 SiO2/Si 기판의 접착성을 높이기 위해서, 본 실시형태에서는 SiO2 상에 약 10㎚ 두께의 TiOX막(도시하지 않음)이 형성되어 있다.
또, 상술한 각 실시형태에서의 효과를 적절하게 가지게 하기 위해서, 제1 전구체 용액의 용매는 에탄올, 프로판올, 부탄올, 2-메톡시에탄올, 2-에톡시에탄올, 2-부톡시에탄올의 그룹으로부터 2종이 선택되는 알코올의 혼합용매인 것이 바람직하다. 또, 제2 전구체 용액의 용매는 에탄올, 프로판올, 부탄올, 2-메톡시에탄올, 2-에톡시에탄올, 2-부톡시에탄올의 그룹으로부터 선택되는 1종의 알코올 용매, 또는 아세트산, 프로피온산, 옥틸산의 그룹으로부터 선택되는 1종의 카복실산인 용매인 것이 바람직하다. 또, 채널용 전구체 용액의 용매는 에탄올, 프로판올, 부탄올, 2-메톡시에탄올, 2-에톡시에탄올, 2-부톡시에탄올의 그룹으로부터 선택되는 1종의 알코올 용매, 또는 아세트산, 프로피온산, 옥틸산의 그룹으로부터 선택되는 1종의 카복실산인 용매인 것이 바람직하다.
게다가, 상술한 각 실시형태에서의 효과를 적절하게 가지게 하기 위해서, 전극층용 전구체 용액의 용매는 에탄올, 프로판올, 부탄올, 2-메톡시에탄올, 2-에톡시에탄올, 2-부톡시에탄올의 그룹으로부터 선택되는 1종의 알코올 용매, 또는 아세트산, 프로피온산, 옥틸산의 그룹으로부터 선택되는 1종의 카복실산인 용매인 것이 바람직하다.
또, 상술한 각 실시형태에서는 용액법에서의 본 소성으로서, 제1 산화물을 형성하기 위한 가열온도가 450℃ 이상 700℃ 이하라면, 상술한 각 실시형태의 적어도 일부의 효과를 가질 수 있다. 또, 용액법에 있어서의 본 소성으로서, 제2 산화물을 형성하기 위한 가열온도가 250℃ 이상 700℃ 이하라면, 상술한 각 실시형태의 적어도 일부의 효과를 가질 수 있다. 또, 용액법에 있어서의 본 소성으로서, 채널용 산화물을 형성하기 위한 가열온도가 250℃ 이상 700℃ 이하라면, 상술한 각 실시형태의 적어도 일부의 효과를 가질 수 있다.
게다가, 상술한 각 실시형태에서는 용액법에서의 본 소성으로서, 전극용 산화물층을 형성하기 위한 가열온도가 500℃ 이상 900℃ 이하라면, 상술한 각 실시형태의 적어도 일부의 효과를 가질 수 있다.
또, 상술한 각 실시형태에서는 각 산화물층의 형성 시에, 엠보싱 가공을 실시하는 「엠보싱 공정」이 수행되고 있다. 이 엠보싱 공정에서의 압력은 대표적으로 예시되어 있는 5MPa로는 한정되지 않는다. 몇 가지의 예에서 이미 설명한 바와 같이, 이 엠보싱 공정에서의 압력이 1MPa 이상 20MPa 이하의 범위 내의 압력이라면, 상술한 각 실시형태의 적어도 일부의 효과를 가질 수 있다.
상기의 각 실시형태에서는 높은 소성 변형능력을 얻은 각 전구체층에 대해서 엠보싱 가공을 실시하는 것으로 하고 있다. 그 결과, 엠보싱 가공을 실시할 때에 인가하는 압력을 1MPa 이상 20MPa 이하라는 낮은 압력이라도, 각 전구체층이 형틀의 표면형상에 추종해서 변형하게 되고, 소망하는 엠보싱 구조를 높은 정밀도로 형성하는 것이 가능하게 된다. 또, 그 압력을 1MPa 이상 20MPa 이하라는 낮은 압력범위로 설정하는 것에 의해, 엠보싱 가공을 실시할 때에 형틀이 손상되기 어려워지는 동시에, 대면적화에도 유리하게 된다.
여기에서, 상기의 압력을 「1MPa 이상 20MPa 이하」의 범위 내로 한 것은 이하의 이유에 의해서이다. 우선, 그 압력이 1MPa 미만인 경우에는 압력이 너무 낮아서 각 전구체층을 엠보싱할 수 없게 되는 경우가 있기 때문이다. 한편, 그 압력이 20MPa 정도 있으며 충분하게 전구체층을 엠보싱할 수 있기 때문에, 그 이상의 압력을 인가할 필요가 없기 때문이다. 전술한 관점에서 말하자면, 상술한 각 실시형태에서의 엠보싱 공정에 있어서는 2MPa 이상 10MPa 이하의 범위 내에 있는 압력으로 엠보싱 가공을 실시하는 것이 더 바람직하다.
또, 상술한 각 실시형태에서의 각 산화물층을 형성하기 위한 예비소성 시에 예비소성 온도는 가장 바람직하게는 100℃ 이상 250℃ 이하이다. 이것은, 각종 전구체층 중의 용매를 보다 확실도 높게 증발시킬 수 있기 때문이다. 또, 특히, 그 후에 엠보싱 공정을 실시하는 경우에는 전술한 온도범위에서 예비소성을 실시하는 것에 의해, 장래적인 소성변형을 가능하게 하는 특성을 발현시키기 위해서 더 바람직한 겔 상태(열분해전이고 유기 사슬이 잔존하고 있는 상태라고 생각된다.)를 형성할 수 있다.
또, 상술한 각 실시형태에서의 엠보싱 공정에 있어서, 미리 80℃ 이상 300℃ 이하로 가열한 형틀(대표적으로는, 전극층용 형틀(M1) 및 유전체층용 형틀(M2))을 사용해서 엠보싱 가공을 실시하는 것은, 다른 바람직한 일 형태이다.
형틀의 바람직한 온도를 80℃ 이상 300℃ 이하로 한 것은, 이하의 이유에 의해서이다. 우선, 80℃ 미만인 경우에는 각 전구체층의 온도가 저하하는 것에 기인해서 각 전구체층의 소성 변형능력이 저하되게 된다. 게다가, 300℃를 넘는 경우에는, 각 전구체층의 고화 반응이 너무 진행되는 것에 기인해서 각 전구체층의 소성 변형능력이 저하된다. 상기 관점에서 말하자면, 엠보싱 공정에 있어서, 100℃ 이상 250℃ 이하로 가열한 형틀을 사용해서 엠보싱 가공을 실시하는 것이 더 바람직하다.
또, 상술한 엠보싱 공정에 있어서, 미리, 엠보싱면이 접촉하게 되는 각 전구체층의 표면에 대한 이형처리 및/또는 그 형틀의 엠보싱면에 대한 이형처리를 실시해 두고, 그 후에 각 전구체층에 대해서 엠보싱 가공을 실시하는 것이 바람직하다. 그러한 처리를 실시하는 것에 의해, 각 전구체층과 형틀 사이의 마찰력을 저감시킬 수 있기 때문에, 각 전구체층에 대해서 더한층 정밀도 좋게 엠보싱 가공을 실시하는 것이 가능하게 된다. 또, 이형처리에 사용할 수 있는 이형제로서는 계면활성제(예를 들면, 불소계 계면활성제, 실리콘계 계면활성제, 비이온계 계면활성제 등), 불소함유 다이아몬드 유사 카본(Diamonod-Like Carbon) 등을 예시할 수 있다.
또, 상술한 각 실시형태에서의 각 전구체층에 대한 엠보싱 공정과 본 소성의 공정 사이에, 엠보싱 가공이 실시된 각 전구체층(예를 들면, 전극층용 전구체층) 중 가장 층 두께가 얇은 영역에 있어서 그 전구체층이 제거되는 조건으로, 그 전구체층을 전체적으로 에칭하는 공정이 포함되는 것은, 더 바람직한 일 형태이다. 이것은, 각 전구체층을 본 소성한 후에 에칭하는 것 보다도 용이하게 불필요한 영역을 제거하는 것이 가능하기 때문이다. 따라서 본 소성 후에 전면 에칭을 실시하는 것 보다도, 본 소성 전에 전면 에칭을 실시하는 것이 바람직하다.
이상에서 설명한 바와 같이, 상술한 각 실시형태의 개시는 그것들의 실시형태의 설명을 위해서 기재한 것으로, 본 발명을 한정하기 위해서 기재하는 것은 아니다. 게다가, 각 실시형태의 다른 조합을 포함하는 본 발명의 범위 내에 존재하는 변형예도 또, 특허청구범위에 포함되는 것이다.
10: 기판
20a, 20b, 20c, 20d, 20e: 전극층
21a, 21b: 전극층용 전구체층
30a, 30b, 30c, 30d: 유전체층
31: 제1 산화물층
31a: 제2 전구체층
32: 제2 산화물층
32a: 제2 전구체층
33a, 33b: 유전체층용 전구체층
100, 200: 적층 커패시터
M1: 전극층용 형틀
M2: 유전체층용 형틀

Claims (23)

  1. 비스무스(Bi)와 니오븀(Nb)으로 이루어지는 산화물(불가피 불순물을 함유함)로 구성되고, 파이로클로어형 결정으로 이루어지는 미결정상, β-BiNbO4형 결정으로 이루어진 결정상 및 비정질상을 포함하는 제1 산화물층, 및
    란탄(La)과 탄탈(Ta)로 이루어지는 산화물(LaTaO), 란탄(La)과 지르코늄(Zr)으로 이루어지는 산화물(LaZrO), 및 스트론튬(Sr)과 탄탈(Ta)로 이루어지는 산화물(SrTaO)의 그룹으로부터 선택되는 1종의 산화물(불가피한 불순물을 함유함)로 구성되는 제2 산화물층의 적층 산화물로 이루어지되,
    상기 제1 산화물층에서 상기 비스무스(Bi)와 상기 니오븀(Nb)과의 원자 조성비는, 상기 비스무스(Bi)를 1로 했을 때 상기 니오븀(Nb)이 0.33 이상 3 이하이고,
    상기 제1 산화물층과, 상기 제2 산화물층이 적층된 적층 유전체가 되는 것인 유전체층.
  2. 제1항에 있어서,
    상기 제2 산화물층이 란탄(La)과 탄탈(Ta)로 이루어지는 산화물(불가피 불순물을 함유함)로 이루어지며, 또한 상기 란탄(La)을 1로 했을 때의 상기 탄탈(Ta)의 원자 조성비가 0.11 이상 9 이하인 유전체층.
  3. 삭제
  4. 삭제
  5. 제1항에 있어서,
    상기 제2 산화물층이 실질적으로 비정질상인 유전체층.
  6. 제1항, 제2항 및 제5항 중 어느 한 항에 기재된 유전체층을 구비하는 고체 전자장치.
  7. 제6항에 있어서,
    전극층과 상기 유전체층이 각각 한층 더 중첩된 구조를 일부에 구비하는 고체 전자장치.
  8. 제7항에 있어서,
    상기 전극층이 란탄(La)과 니켈(Ni)로 이루어지는 산화물, 안티몬(Sb)과 주석(Sn)으로 이루어지는 산화물, 및 인듐(In)과 주석(Sn)으로 이루어지는 산화물의 그룹으로부터 선택되는 1종의 전극용 산화물(불가피한 불순물을 함유함)에 의해서 구성되는 고체 전자장치.
  9. 제6항에 있어서,
    상기 고체 전자장치가, 커패시터, 금속산화물 반도체 접합 전계효과 트랜지스터, 반도체 장치, 및 미세 전자기계 시스템의 군으로부터 선택되는 1종인 고체 전자장치.
  10. 비스무스(Bi)를 함유하는 전구체 및 니오븀(Nb)을 함유하는 전구체를 용질로 하는 전구체 용액인 제1 전구체 용액을 출발재로 하는 제1 전구체층을, 산소 함유 분위기 중에서 가열하는 것에 의해, 상기 비스무스(Bi)와 상기 니오븀(Nb)으로 이루어지고, 파이로클로어형 결정으로 이루어지는 미결정상, β-BiNbO4형 결정으로 이루어진 결정상 및 비정질상을 갖는 제1 산화물층(불가피 불순물을 함유함)을 형성하는 제1 산화물층 형성공정과,
    란탄(La)을 함유하는 전구체 및 탄탈(Ta)을 함유하는 전구체를 용질로 하는 전구체 용액, 란탄(La)을 함유하는 전구체 및 지르코늄(Zr)을 함유하는 전구체를 용질로 하는 전구체 용액, 및 스트론튬(Sr)을 함유하는 전구체 및 탄탈(Ta)을 함유하는 전구체를 용질로 하는 전구체 용액의 그룹으로부터 선택되는 1종의 제2 전구체 용액을 출발재로 하는 제2 전구체층을, 산소 함유 분위기 중에서 가열하는 것에 의해, 상기 란탄(La)과 상기 탄탈(Ta), 상기 란탄(La)과 상기 지르코늄(Zr), 또는 상기 스트론튬(Sr)과 상기 탄탈(Ta)로 이루어지는 제2 산화물층(불가피 불순물을 함유함)을, 상기 제1 산화물층 위 또는 아래에 형성하는 제2 산화물층 형성공정을 포함하되,
    상기 제1 산화물층에서 상기 비스무스(Bi)와 상기 니오븀(Nb)과의 원자 조성비는, 상기 비스무스(Bi)를 1로 했을 때 상기 니오븀(Nb)이 0.33　이상 3 이하이고,
    상기 제1 산화물층과, 상기 제2 산화물층이 적층된 적층 유전체가 되는 것인
    유전체층의 제조방법.
  11. 제10항에 있어서,
    상기 제1 산화물층을 형성하기 위한 가열온도가 450℃ 이상 700℃ 이하이고,
    상기 제2 산화물층을 형성하기 위한 가열온도가 250℃ 이상 700℃ 이하인 유전체층의 제조방법.
  12. 삭제
  13. 삭제
  14. 제10항에 있어서,
    상기 제2 산화물층이 실질적으로 비정질상인 유전체층의 제조방법.
  15. 제10항, 제11항 및 제14항 중 어느 한 항에 기재된 유전체층의 제조방법의 공정들을 포함하는 고체 전자장치의 제조방법.
  16. 제15항에 있어서,
    상기 제1 산화물층 형성공정과 상기 제2 산화물층 형성공정을,
    제1 전극층을 형성하는 제1 전극층 형성공정과, 상기 제1 전극층 사이에 상기 제1 산화물층과 상기 제2 산화물층을 사이에 두도록 형성되는 제2 전극층을 형성하는 제2 전극층 형성공정 사이에 이루어지며, 또한
    상기 제1 전극층 형성공정, 상기 제1 산화물층 형성공정, 상기 제2 산화물층 형성공정, 및 상기 제2 전극층 형성공정이 각각 1회 수행되는 고체 전자장치의 제조방법.
  17. 제16항에 있어서,
    상기 제1 전극층을 형성하는 공정 및 상기 제2 전극층을 형성하는 공정의 군으로부터 선택되는 하나 이상이,
    란탄(La)을 함유하는 전구체 및 니켈(Ni)을 함유하는 전구체를 용질로 하는 전구체 용액, 안티몬(Sb)을 함유하는 전구체 및 주석(Sn)을 함유하는 전구체를 용질로 하는 전구체 용액, 또는 인듐(In)을 함유하는 전구체와 주석(Sn)을 함유하는 전구체를 용질로 하는 전구체 용액인 전극층용 전구체 용액을 출발재로 하는 전극층용 전구체층을, 산소 함유 분위기 중에서 가열하는 것에 의해, 상기 란탄(La)과 상기 니켈(Ni)로 이루어지는 산화물, 상기 안티몬(Sb)과 상기 주석(Sn)으로 이루어지는 산화물, 또는 상기 인듐(In)과 상기 주석(Sn)으로 이루어지는 산화물인 전극층용 산화물(불가피 불순물을 함유함)을 형성하는 공정인 고체 전자장치의 제조방법.
  18. 제17항에 있어서,
    상기 전극층용 산화물을 형성하기 위한 가열온도가 500℃ 이상 900℃ 이하인 고체 전자장치의 제조방법.
  19. 제15항에 있어서,
    상기 제1 산화물층 형성공정 및 상기 제2 산화물층 형성공정의 군으로부터 선택되는 하나 이상에 있어서,
    상기 제1 전구체 용액을 출발재로 하는 제1 전구체층 또는 상기 제2 전구체 용액을 출발재로 하는 제2 전구체층을, 상기 제1 산화물층 또는 상기 제2 산화물층을 형성하기 전에, 산소 함유 분위기 중에서, 80℃ 이상 300℃ 이하로 가열한 상태에서 엠보싱 가공을 실시하는 것에 의해, 상기 제1 전구체층 또는 상기 제2 전구체층에 대해서 엠보싱 구조를 형성하는 엠보싱 공정을 추가로 포함하는 고체 전자장치의 제조방법.
  20. 제17항에 있어서,
    상기 제1 전극층 및 상기 제2 전극층의 형성공정의 군으로부터 선택되는 하나 이상에 있어서,
    상기 전극층용 전구체 용액을 출발재로 하는 전극층용 전구체층을, 상기 전극층용 산화물을 형성하기 전에, 산소 함유 분위기 중에서, 80℃ 이상 300℃ 이하로 가열한 상태에서 엠보싱 가공을 실시하는 것에 의해, 상기 전극층용 전구체층에 대해서 엠보싱 구조를 형성하는 엠보싱 공정을 추가로 포함하는 고체 전자장치의 제조방법.
  21. 제19항에 있어서,
    상기 엠보싱 공정에 있어서, 1MPa 이상 20MPa 이하의 범위 내의 압력으로 상기 엠보싱 가공을 실시하는 고체 전자장치의 제조방법.
  22. 제19항에 있어서,
    상기 엠보싱 공정에 있어서, 미리, 80℃ 이상 300℃ 이하의 범위 내의 온도로 가열한 형틀을 사용해서 상기 엠보싱 가공을 실시하는 고체 전자장치의 제조방법.
  23. 제15항에 있어서,
    상기 고체 전자장치가, 커패시터, 금속산화물 반도체 접합 전계효과 트랜지스터, 반도체 장치, 및 미세 전자기계 시스템의 군으로부터 선택되는 1종인 고체 전자장치의 제조방법.
KR1020157027242A 2013-03-22 2014-03-12 유전체층 및 유전체층의 제조방법, 및 고체 전자장치 및 고체 전자장치의 제조방법 KR102183760B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2013-059219 2013-03-22
JP2013059219 2013-03-22
PCT/JP2014/056507 WO2014148336A1 (ja) 2013-03-22 2014-03-12 誘電体層及び誘電体層の製造方法、並びに固体電子装置及び固体電子装置の製造方法

Publications (2)

Publication Number Publication Date
KR20150136079A KR20150136079A (ko) 2015-12-04
KR102183760B1 true KR102183760B1 (ko) 2020-11-27

Family

ID=51580023

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020157027242A KR102183760B1 (ko) 2013-03-22 2014-03-12 유전체층 및 유전체층의 제조방법, 및 고체 전자장치 및 고체 전자장치의 제조방법

Country Status (6)

Country Link
US (1) US9876067B2 (ko)
JP (1) JP6247684B2 (ko)
KR (1) KR102183760B1 (ko)
CN (1) CN105103277B (ko)
TW (1) TWI621142B (ko)
WO (1) WO2014148336A1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016103368A1 (ja) * 2014-12-24 2016-06-30 国立大学法人北陸先端科学技術大学院大学 酸化物誘電体及びその製造方法、酸化物誘電体の前駆体、並びに固体電子装置及びその製造方法
WO2017098852A1 (ja) * 2015-12-11 2017-06-15 国立大学法人北陸先端科学技術大学院大学 酸化物誘電体及びその製造方法、並びに固体電子装置及びその製造方法
WO2018056237A1 (ja) * 2016-09-20 2018-03-29 国立研究開発法人科学技術振興機構 新規誘電材料
WO2018116608A1 (ja) * 2016-12-22 2018-06-28 国立大学法人北陸先端科学技術大学院大学 酸化物誘電体及びその製造方法、並びに固体電子装置及びその製造方法
CN111902883B (zh) * 2018-03-28 2022-04-08 Tdk株式会社 电介质组合物及电子部件
US11508494B2 (en) * 2019-03-15 2022-11-22 Tdk Corporation Dielectric composition and electronic component
CN113594025B (zh) * 2021-06-11 2023-07-28 河北大学 硅基分子束异质外延生长材料的制备方法及忆阻器和应用

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012033106A1 (ja) * 2010-09-10 2012-03-15 独立行政法人科学技術振興機構 メモリーセルブロック及びその製造方法、メモリー装置並びにメモリー装置の駆動方法
US20130240871A1 (en) 2010-05-07 2013-09-19 Japan Science And Technology Agency Process for production of functional device, process for production of ferroelectric material layer, process for production of field effect transistor, thin film transistor, field effect transistor, and piezoelectric inkjet head

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05101970A (ja) * 1991-10-08 1993-04-23 Matsushita Electric Ind Co Ltd 積層磁器コンデンサおよびその製造方法
JPH06208806A (ja) 1992-11-19 1994-07-26 Tdk Corp 誘電体材料およびセラミック部品
KR100967056B1 (ko) * 2007-03-29 2010-06-29 삼성전기주식회사 박막 캐패시터 및 박막 캐패시터 내장형 인쇄회로기판
JP2008305844A (ja) 2007-06-05 2008-12-18 Taiyo Yuden Co Ltd 積層セラミックコンデンサ及びその製造方法
JP2009064859A (ja) * 2007-09-05 2009-03-26 Fujifilm Corp ペロブスカイト型酸化物、強誘電体膜とその製造方法、強誘電体素子、及び液体吐出装置
JP2009062564A (ja) * 2007-09-05 2009-03-26 Fujifilm Corp ペロブスカイト型酸化物、強誘電体膜とその製造方法、強誘電体素子、及び液体吐出装置
KR101025523B1 (ko) * 2008-12-04 2011-04-04 삼성전기주식회사 캐패시터
KR20100096625A (ko) * 2009-02-25 2010-09-02 삼성전기주식회사 커패시터 및 그 제조방법
JP5461951B2 (ja) * 2009-10-16 2014-04-02 独立行政法人科学技術振興機構 セラミックス膜の製造方法
JP5903578B2 (ja) 2010-01-21 2016-04-13 株式会社ユーテック Ｐｂｎｚｔ強誘電体膜及び強誘電体膜の製造方法
JP5198506B2 (ja) * 2010-05-07 2013-05-15 独立行政法人科学技術振興機構 機能性デバイスの製造方法並びに薄膜トランジスタ及び圧電式インクジェットヘッド
JP5711471B2 (ja) 2010-05-24 2015-04-30 株式会社城南製作所 チャージポートリッドアセンブリー
JP2011245916A (ja) 2010-05-24 2011-12-08 Ryoichi Okamoto 船舶用汚水分解処理装置
WO2013069471A1 (ja) 2011-11-09 2013-05-16 独立行政法人科学技術振興機構 固体電子装置
WO2013069470A1 (ja) 2011-11-09 2013-05-16 独立行政法人科学技術振興機構 固体電子装置
WO2013073357A1 (ja) * 2011-11-18 2013-05-23 独立行政法人科学技術振興機構 積層キャパシター及び積層キャパシターの製造方法
JP5598928B2 (ja) * 2011-11-18 2014-10-01 独立行政法人科学技術振興機構 薄膜トランジスタ及び薄膜トランジスタの製造方法
CN102496458A (zh) * 2011-12-07 2012-06-13 苏州日月明微电子科技有限公司 一种多层电容器

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130240871A1 (en) 2010-05-07 2013-09-19 Japan Science And Technology Agency Process for production of functional device, process for production of ferroelectric material layer, process for production of field effect transistor, thin film transistor, field effect transistor, and piezoelectric inkjet head
WO2012033106A1 (ja) * 2010-09-10 2012-03-15 独立行政法人科学技術振興機構 メモリーセルブロック及びその製造方法、メモリー装置並びにメモリー装置の駆動方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Miyasako 외 3. Solution-Processed Oxide Thin-Film Transistors Using La-Ta-O Bi-Nb-O Stacked Gate Insulator. 2011. Falling meeting, Materials Research Society. 1부.*

Also Published As

Publication number Publication date
US20160284790A1 (en) 2016-09-29
WO2014148336A1 (ja) 2014-09-25
JP6247684B2 (ja) 2017-12-13
KR20150136079A (ko) 2015-12-04
TW201442049A (zh) 2014-11-01
US9876067B2 (en) 2018-01-23
CN105103277B (zh) 2018-03-20
TWI621142B (zh) 2018-04-11
JPWO2014148336A1 (ja) 2017-02-16
CN105103277A (zh) 2015-11-25

Similar Documents

Publication Publication Date Title
KR102183760B1 (ko) 유전체층 및 유전체층의 제조방법, 및 고체 전자장치 및 고체 전자장치의 제조방법
JP5278717B1 (ja) 固体電子装置
JP5615945B2 (ja) 積層キャパシター及び積層キャパシターの製造方法
JP5293983B1 (ja) 固体電子装置
WO2014136463A1 (ja) 酸化物層及び酸化物層の製造方法、並びにその酸化物層を備えるキャパシタ、半導体装置、及び微小電気機械システム
JP2014116443A (ja) 圧電体素子および圧電体素子の製造方法
CN106458631B (zh) 氧化物介电体及其制造方法、以及固态电子装置及其制造方法
JP5598928B2 (ja) 薄膜トランジスタ及び薄膜トランジスタの製造方法
WO2017098852A1 (ja) 酸化物誘電体及びその製造方法、並びに固体電子装置及びその製造方法
JP6353644B2 (ja) 酸化物誘電体及びその製造方法、酸化物誘電体の前駆体、並びに固体電子装置及びその製造方法
TWI626741B (zh) Oxide dielectric and manufacturing method thereof, oxide dielectric precursor, solid electronic device and method of manufacturing same
WO2018116608A1 (ja) 酸化物誘電体及びその製造方法、並びに固体電子装置及びその製造方法

Legal Events

Date Code Title Description
AMND Amendment
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant