TWI626741B - Oxide dielectric and manufacturing method thereof, oxide dielectric precursor, solid electronic device and method of manufacturing same - Google Patents

Oxide dielectric and manufacturing method thereof, oxide dielectric precursor, solid electronic device and method of manufacturing same Download PDF

Info

Publication number
TWI626741B
TWI626741B TW103145653A TW103145653A TWI626741B TW I626741 B TWI626741 B TW I626741B TW 103145653 A TW103145653 A TW 103145653A TW 103145653 A TW103145653 A TW 103145653A TW I626741 B TWI626741 B TW I626741B
Authority
TW
Taiwan
Prior art keywords
precursor
oxide
layer
bismuth
atoms
Prior art date
Application number
TW103145653A
Other languages
English (en)
Other versions
TW201624699A (zh
Inventor
Tatsuya Shimoda
Satoshi Inoue
Tomoki Ariga
Original Assignee
National Univ Corporation Japan Advanced Institute Of Science And Technology
Adamant Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Univ Corporation Japan Advanced Institute Of Science And Technology, Adamant Co Ltd filed Critical National Univ Corporation Japan Advanced Institute Of Science And Technology
Publication of TW201624699A publication Critical patent/TW201624699A/zh
Application granted granted Critical
Publication of TWI626741B publication Critical patent/TWI626741B/zh

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01G—COMPOUNDS CONTAINING METALS NOT COVERED BY SUBCLASSES C01D OR C01F
    • C01G33/00—Compounds of niobium
    • C01G33/006—Compounds containing, besides niobium, two or more other elements, with the exception of oxygen or hydrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01G—COMPOUNDS CONTAINING METALS NOT COVERED BY SUBCLASSES C01D OR C01F
    • C01G33/00—Compounds of niobium
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/02—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by thermal decomposition
    • C23C18/12—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by thermal decomposition characterised by the deposition of inorganic material other than metallic material
    • C23C18/1204—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by thermal decomposition characterised by the deposition of inorganic material other than metallic material inorganic material, e.g. non-oxide and non-metallic such as sulfides, nitrides based compounds
    • C23C18/1208—Oxides, e.g. ceramics
    • C23C18/1216—Metal oxides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/02—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by thermal decomposition
    • C23C18/12—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by thermal decomposition characterised by the deposition of inorganic material other than metallic material
    • C23C18/125—Process of deposition of the inorganic material
    • C23C18/1279—Process of deposition of the inorganic material performed under reactive atmosphere, e.g. oxidising or reducing atmospheres
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/02—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by thermal decomposition
    • C23C18/12—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by thermal decomposition characterised by the deposition of inorganic material other than metallic material
    • C23C18/125—Process of deposition of the inorganic material
    • C23C18/1283—Control of temperature, e.g. gradual temperature increase, modulation of temperature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B1/00—Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors
    • H01B1/06—Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors mainly consisting of other non-metallic substances
    • H01B1/08—Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors mainly consisting of other non-metallic substances oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B3/00—Insulators or insulating bodies characterised by the insulating materials; Selection of materials for their insulating or dielectric properties
    • H01B3/02—Insulators or insulating bodies characterised by the insulating materials; Selection of materials for their insulating or dielectric properties mainly consisting of inorganic substances
    • H01B3/10—Insulators or insulating bodies characterised by the insulating materials; Selection of materials for their insulating or dielectric properties mainly consisting of inorganic substances metallic oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/10—Metal-oxide dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/33—Thin- or thick-film capacitors 
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Inorganic Chemistry (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thermal Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Compounds Of Heavy Metals (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

提供一種具有優良特性之氧化物介電體以及具備其氧化介電體之固體電子裝置(例如，高頻濾波器、貼片天線、電容、半導體裝置或微機電系統)。
本發明之1種由氧化物介電體所構成之氧化物層係包含具有燒氯石型結晶構造的結晶相，且由鉍(Bi)與鈮(Nb)所構成之氧化物(可包含不可避免之雜質)，且在其鉍(Bi)原子數為1時，其鈮(Nb)原子數為1.3以上，1.7以下。

Description

氧化物介電質及其製造方法、氧化物介電質之前驅物、以及固體電子裝置及其製造方法
本發明係關於一種氧化物介電體及其製造方法，氧化物介電體之前驅體以及固體電子裝置及其製造方法。
自以往，便開發有由具備有機能性之各種組成所構成的氧化物層。又，作為具備有其氧化物層之固體電子裝置的一範例，係開發有具備可高速動作的強介電體薄膜之裝置。又，作為用於固體電子裝置之介電體材料，係不含有Pb，而作為可以較低溫來燒結之氧化物層，係開發出有BiNbO4。關於該BiNbO4係被報導有以固相成長法來形成之BiNbO4的介電特性(非專利文獻1)。又，專利文獻中亦揭露有所謂1KHz之比介電率為60以上(最大為180)，且由介電率較高的鉍(Bi)與鈮(Nb)所構成之氧化物層(專利文獻1及2)。
【先行技術文獻】
【專利文獻】
專利文獻1：國際公開第WO2013/069470號
專利文獻2：國際公開第WO2013/069471號
非專利文獻1：Effect of phase transition on the microwave dielectric properties of BiNbO4, Eung Soo Kim, Woong Choi, Journal of the European Ceramic Society 26(2006), 1761-1766.
然而，即便能得到由較高介電率之鉍(Bi)與鈮(Nb)所構成之氧化物，為了提高電容、半導體裝置或是微機電系統等固體電子裝置之性能，便要求 要有超越以往所揭露之數值的比介電率。除此之外，電氣特性(例如，包含介電損失(tanδ))的提升等亦可說是應加以實現的重要技術課題。在日新月異下謀求各種固體電子裝置之小型輕量化中，尤其電容或電容器(以下，統稱為電容)之小型輕量化會在產業界被強力地要求。
為了實現電容之小型輕量化，便需要與介電體膜之薄膜化同時地來達成高介電率化。然而，要確保電容或介電體膜之可靠性以及實現介電體膜之薄膜化及高介電率化是極為困難的。
又，其他的固體電子裝置的範例在包含有高頻濾波器，或貼片天線、半導體裝置、微機電系統或是RCL中之至少2個的複合元件中，在謀求小型輕量化當中會被要求例如提升頻率特性。
又，以往技術中，由於真空程序或使用光微影法之程序等一般而言為需要較長時間及/或高價設備之程序，故會使得原材料或製造能量之使用效率變得相當差。在採用上述製造方法的情況，由於為了製造固體電子裝置而需要較多之處理與長時間，故從工業性乃至量產性之觀點看來並不佳。又，以往技術亦存在有所謂較難以大面積化之問題。
本發明人至今所申請之發明係對以往技術之上述各技術課題提議出幾個解決方法，但在實現高性能且高可靠性之固體電子裝置上卻還有進步空間。
本發明係藉由解決上述各問題之至少1個，來實現將氧化物至少作為介電體或絕緣體(以下，統稱為「介電體」)而使用之固體電子裝置的高性能化，或此般固體電子裝置之製造程序的簡略化與省能源化。其結果，本發明便會對於工業性乃至量產性優異之氧化物介電體及具備其氧化物介電體之固體電子裝置的提供有較大貢獻。
本發明人係從多數存在的氧化物中，就能讓固體電子裝置中之介電體的機能適當地發揮之氧化物的選擇及其製造方法而反覆努力研究與分析。依發明人詳細之分析與探討，以及大量錯誤實驗之結果，便了解到關於高比介電率之鉍(Bi)與鈮(Nb)所構成之氧化物，藉由將該等元素限制在某特定 構成比率範圍內的方式來形成該氧化物，便可發揮非常高之性能。進一步地，發明人了解到藉由將該特定構成比率範圍積極地應用於氧化物介電體之製造工序的一部分，便可製造更高精確度且高性能之介電體。
又，發明人了解到在此氧化物介電體之製造方法中，藉由採用不須高真空狀態之方法，便可實現廉價且簡便之製造工序。除此之外，發明人亦一併發現到可將此氧化物層藉由使用稱為「奈米壓印」之「壓印」加工法的低價且簡便之方法，來加以圖案化。其結果，發明人便了解到藉由實現高性能之氧化物，並且相較於以往而大幅度地簡略化或省能源化，並亦容易大面積化之程序，便可形成此氧化物介電體，甚至製造具備有該等之氧化物介電體之固體電子裝置。本發明係基於上述各觀點來加以完成。
本發明之1個氧化物介電體係包含具有燒氯石型結晶構造的結晶相，且由鉍(Bi)與鈮(Nb)所構成之氧化物(可包含不可避免之雜質。以下，關於本申請中之全部氧化物係相同)。又，該氧化物介電體中係在該鉍(Bi)原子數為1時，該鈮(Nb)原子數為1.3以上，1.7以下。
該氧化物介電體係藉由具備燒氯石型結晶構造的結晶相，便可具備比以往高非常多之比介電率(代表性地而言，係220以上)。依發明人詳細地分析，便了解到燒氯石型結晶構造的結晶相所產生之比介電率係相較於以往之結晶構造(例如，習知之β-BiNbO4的結晶構造)顯示更高之數值。由上述，在由鉍(Bi)與鈮(Nb)所構成之氧化物(以下，亦稱為「BNO氧化物」)中，在所謂其鉍(Bi)原子數為1時，係選擇其鈮(Nb)原子數為1.3以上，1.7以下特定的構成比率。藉由此特定構成比率，便會更高準確地發現燒氯石型結晶構造的結晶相。因此，可根據該氧化物介電體，來積極地發現燒氯石型結晶構造的結晶相之點便值得多加描述。又，該氧化物介電體不僅會實現非常高之介電率，亦可發揮優良的電氣特性(例如，介電損失(tanδ))。從而，藉由使用上述氧化物介電體，便可提升各種固體電子裝置之電氣特性。
又，本發明之1個氧化物介電體之製造方法係包含形成氧化物介電體(可包含不可避免之雜質)的工序，係藉由在含氧氛圍中以520℃以上，620℃以下之第1溫度來加熱以前驅體溶液作為起始材的前驅體，該前驅體溶液係以含鉍(Bi)之前驅體，與含該鈮(Nb)的前驅體為溶質者，含該鈮(Nb)的 前驅體係在其鉍(Bi)原子數為1時，鈮(Nb)原子數為1.3以上，1.7以下；該氧化物介電體係包含具有燒氯石型結晶構造的結晶相，且由該鉍(Bi)與該鈮(Nb)所構成之氧化物，並且在其鉍(Bi)原子數為1時，其鈮(Nb)原子數為1.3以上，1.7以下。
根據該氧化物介電體之製造方法，便可發現非常高之比介電率(代表性而言，係220以上)，並可製造具備有燒氯石型結晶構造的結晶相之氧化物介電體。如上述，依發明人詳細地分析，便了解到燒氯石型結晶構造的結晶相所產生之比介電率係相較於以往之結晶構造(例如，習知之β-BiNbO4的結晶構造)顯示更高之數值。如上述，便選擇以前驅體溶液作為起始材的前驅體，該前驅體溶液係以含該鉍(Bi)之前驅體，與含其鈮(Nb)的前驅體為溶質者，含其鈮(Nb)的前驅體係在其鉍(Bi)原子數為1時，鈮(Nb)原子數為1.3以上，1.7以下。藉由採用此般構成比率的前驅體，便能更高準確地製造由鉍(Bi)與鈮(Nb)所構成之氧化物中，具有所謂其鉍(Bi)原子數為1時，其鈮(Nb)原子數為1.3以上，1.7以下特定的構成比率之氧化物介電體。然後，藉由此特定構成比率，便會更高準確地發現燒氯石型結晶構造的結晶相。因此，可根據該氧化物介電體之製造方法，來積極地發現燒氯石型結晶構造的結晶相之點便值得多加描述。又，根據該氧化物介電體之製造方法不僅會實現非常高之介電率，亦可製造發揮優異電氣特性(例如，介電損失(tanδ))之氧化物介電體。從而，藉由使用上述氧化物介電體之製造方法，便可提升具備有該氧化物介電體的各種固體電子裝置之電氣特性。
又，該氧化物介電體之製造方法係可藉由不使用光微影法之較簡略的處理(例如，噴塗法、網版印刷法、凹版/凸版印刷法或奈米壓印法)來形成氧化物層。藉此，便無須如使用真空程序之程序般需要較長時間及/或高價之設備的程序。其結果，該氧化物層之製造方法便有優異之工業性或量產性。
又，本發明之1個氧化物介電體的前驅體係具有燒氯石型結晶構造之結晶相，且由鉍(Bi)與鈮(Nb)所構成之氧化物前驅體，其中將含該鉍(Bi)之前驅體，以及包含以在該鉍(Bi)原子數為1時，該鈮(Nb)原子數為1.3以上，1.7以下之該鈮(Nb)之前驅體作為溶質來加以混合。
根據該氧化物介電體的前驅體，便能高準確地製造由該鉍(Bi)與該鈮(Nb)所構成之氧化物中，具有所謂其鉍(Bi)原子數為1時，其鈮(Nb)原子數為1.3以上，1.7以下特定構成比率之氧化物介電體。然後，藉由此特定構成比率，便能更高準確地發現燒氯石型結晶構造的結晶相。因此，該氧化物介電體之前驅體係能積極地在該氧化物介電體中發現燒氯石型結晶構造的結晶相。又，由該氧化物介電體之前驅體所形成的氧化物介電體不僅會實現非常高之介電率，亦可發揮優異之電氣特性(例如，介電損失(tanδ))。從而，藉由使用上述氧化物介電體之前驅體，便可提升具備有由該前驅體所形成之該氧化物介電體的各種固體電子裝置之電氣特性。
另外，本發明中，所謂「含氧氛圍中」係代表在氧氣氛圍中或大氣中的意思。又，本發明中，係將tanδ值作為代表介電損失之數值。
又，上述各發明中，在現時點關於於BNO氧化物中，為何能發現燒氯石型結晶構造之結晶相的機制或理由尚未明朗。然而，卻確認到因其有趣的異質性，而可得到至今所未能得到之電氣特性。
又，上述各發明中，上述氧化物進一步地具有由鉍(Bi)與鈮(Nb)所構成之氧化物的非晶相相較於僅有微晶粒集合體之情況，從較高精度地防止不需要之粒界形成所產生之電氣特性劣化乃至偏差的觀點看來，為較適當的一態樣。
根據本發明之1個氧化物介電體，由於具備有相較於以往高非常多之比介電率(代表性而言，係220以上)，並且亦可發揮優異之電氣特性(例如，介電損失(tanδ))，故可提升各種固體電子裝置之電氣特性。
又，根據本發明之1個氧化物介電體之製造方法，便可製造具備有相較於以往高非常多之比介電率(代表性而言，係220以上)，並且可發揮優異之電氣特性(例如，介電損失(tanδ))的氧化物介電體。又，該氧化物介電體之製造方法係有優異之工業性或量產性。
進一步地，本發明之1個氧化物介電體的前驅物係在氧化物介電體中更高準確地發現燒氯石型結晶構造的結晶相之前驅體。從而，藉由使用該氧化物介電體之前驅體，便可不僅實現非常高之介電率，亦形成可發揮優異之電氣特性(例如，介電損失(tanδ))的氧化物介電體。
10‧‧‧基板
20、320、420‧‧‧下部電極層
320a、420a‧‧‧下部電極層用前驅體層
30、330、430‧‧‧氧化物層(氧化物介電體層)
30a、330a、430a‧‧‧氧化物層用前驅體層
40、340、440‧‧‧上部電極層
340a、440a‧‧‧上部電極層用前驅體層
100、200、300、400‧‧‧固體電子裝置之一範例的薄膜電容
M1‧‧‧下部電極層用模具
M2‧‧‧介電體層用模具
M3‧‧‧上部電極層用模具
M4‧‧‧層積體用模具
圖1係顯示本發明第1實施形態中之固體電子裝置一範例之薄膜電容整體構成之圖式。
圖2係本發明第1實施形態中之薄膜電容的剖面TEM(Transmission Electron Microscopy)照片及電子束繞射圖像的觀察結果。
圖3係顯示本發明第1實施形態中之薄膜電容的製造方法一過程的概略剖面圖。
圖4係顯示本發明第1實施形態中之薄膜電容的製造方法一過程的概略剖面圖。
圖5係顯示本發明第1實施形態中之薄膜電容的製造方法一過程的概略剖面圖。
圖6係顯示本發明第1實施形態中之薄膜電容的製造方法一過程的概略剖面圖。
圖7係顯示本發明第1實施形態中，在鉍(Bi)原子數為1時，以鈮(Nb)原子數為1.5之方式來調製前驅體溶液，且在以550℃來加熱以形成氧化物層之情況的該氧化物層之比介電率及介電損失(tanδ)的圖表。
圖8係顯示本發明第1實施形態中，在鉍(Bi)原子數為1時，以鈮(Nb)原子數為1.5之方式來調製前驅體溶液，且在以600℃來加熱以形成氧化物層之情況而對應於圖7之圖表。
圖9係顯示本發明第1實施形態中，在鉍(Bi)原子數為1時，以鈮(Nb)原子數為1.5之方式來調製前驅體溶液，且在以550℃或600℃來加熱以形成氧化物層之情況的該氧化物層之結晶構造的X射線繞射(XRD)測量結果。
圖10係在鉍(Bi)原子數為1時，以鈮(Nb)原子數為1之方式來調製前驅體溶液，且在以550℃或600℃來加熱以形成氧化物層之情況的該氧化物層之結晶構造的X射線繞射(XRD)測量結果。
圖11係顯示本發明第2實施形態中之固體電子裝置一範例之薄膜電容整體構成之圖式。
圖12係顯示本發明第3實施形態中之固體電子裝置一範例之薄膜電容整體構成之圖式。
圖13係顯示本發明第3實施形態中之薄膜電容的製造方法一過程的概略剖面圖。
圖14係顯示本發明第3實施形態中之薄膜電容的製造方法一過程的概略剖面圖。
圖15係顯示本發明第3實施形態中之薄膜電容的製造方法一過程的概略剖面圖。
圖16係顯示本發明第3實施形態中之薄膜電容的製造方法一過程的概略剖面圖。
圖17係顯示本發明第3實施形態中之薄膜電容的製造方法一過程的概略剖面圖。
圖18係顯示本發明第3實施形態中之薄膜電容的製造方法一過程的概略剖面圖。
圖19係顯示本發明第3實施形態中之薄膜電容的製造方法一過程的概略剖面圖。
圖20係顯示本發明第3實施形態中之薄膜電容的製造方法一過程的概略剖面圖。
圖21係顯示本發明第3實施形態中之薄膜電容的製造方法一過程的概略剖面圖。
圖22係顯示本發明第3實施形態中之薄膜電容的製造方法一過程的概略剖面圖。
圖23係顯示本發明第4實施形態中之薄膜電容的製造方法一過程的概略剖面圖。
圖24係顯示本發明第4實施形態中之薄膜電容的製造方法一過程的概略剖面圖。
圖25係顯示本發明第4實施形態中之薄膜電容的製造方法一過程的概略剖面圖。
圖26係顯示本發明第4實施形態中之固體電子裝置一範例之薄膜電容 整體構成之圖式。
基於添附圖式來詳細地敘述本發明實施形態之固體電子裝置。另外，在說明時，綜括所有圖式，若是未特別言及，則對共通之部分賦予共通之參照符號。又，圖式中，本實施形態之要素並非一定要保持相互之縮放比例而加以記載。進一步地，為了讓各圖式容易觀察，而可省略一部分之符號。
<第1實施形態>
1.本實施形態之薄膜電容的整體構成
圖1係顯示本實施形態中之固體電子裝置一範例之薄膜電容100的整體構成之圖式。如圖1所示，薄膜電容100係在基板10上從基板10側具備有下部電極層20、氧化物介電體層(以下，略稱為「氧化物層」。以下，相同。)30以及上部電極層40。
基板10係可使用包含例如透過SiO2層及Ti層來於高耐熱玻璃、SiO2/Si基板、氧化鋁(Al2O3)基板、STO(SrTiO)基板、Si基板的表面形成有STO(SrTiO)層之絕緣性基板等、半導體基板(例如，Si基板、SiC基板、Ge基板)之各種絕緣性基板。
下部電極層20及上部電極層40之材料係可使用白金、金、銀、銅、鋁、鉬、鈀、釕、銥、鎢等高熔點金屬，或是其合金等金屬材料。
本實施形態中，氧化物介電體層(氧化物層30)係藉由在含氧氛圍中加熱以前驅體溶液作為起始材之前驅體來加以形成，該前驅體溶液係以含鉍(Bi)前驅體，與含鈮(Nb)之前驅體為溶質(以下，亦將本工序之製造方法稱為「溶液法」)。另外，作為本實施形態中之前驅體溶液中的溶質，在含該鉍(Bi)之前驅體中鉍(Bi)原子數為1時，係以鈮(Nb)原子數為1.3以上，1.7以下(代表性地係1.5)的方式來調整鉍(Bi)原子數與鈮(Nb)原子數。
藉由採用以上述前驅體溶液為起始材之前驅體層(僅稱為「前驅體層」)，便可得到由鉍(Bi)與鈮(Nb)所構成之氧化物層30。更具體而言，本實施形態之氧化物層30係包含具有燒氯石型結晶構造之結晶相(包含微結晶相)，且 由鉍(Bi)與鈮(Nb)所構成之氧化物。又，該氧化物層30中，係在鉍(Bi)原子數為1時，鈮(Nb)原子數為1.3以上，1.7以下。
圖2係關於BNO氧化物層(氧化物層30)，而利用剖面TEM(Transmission Electron Microscopy)照片以及電子束繞射影像之觀察。藉由使用BNO氧化物層之電子束繞射影像，而求得密勒指數及原子間距離，並與已知之結晶構造模型進行擬合來進行構造解析。作為已知之結晶構造模型係使用(Bi1.5Zn0.5)(Zn0.5Nb1.5)O7、β-BiNbO4以及Bi3NbO7。其結果，如圖2所示，已知本實施形態之氧化物層30的燒氯石型結晶構造之結晶相為(Bi1.5Zn0.5)(Zn0.5Nb1.5)O7型構造，或是與(Bi1.5Zn0.5)(Zn0.5Nb1.5)O7型構造略相同或近似。
另外，至今所已知之燒氯石型結晶構造乃是包含有「鋅」之結果而取得之構造，但本實施形態中，卻得到與已知態樣有所差異之結果。關於在未含有鋅之組成中，為何會發現此般燒氯石型結晶構造，現時點尚未明朗。然而，如後述，卻明白了因具有燒氯石型結晶構造之結晶相，會關聯到薄層電容之介電體層，或是作為其他各種固體電子裝置(例如，半導體裝置或微機電系統)之絕緣層的良好介電特性(特別是，高比介電率)。
又，本實施形態之氧化物層30，如圖2所示，亦具有由鉍(Bi)與鈮(Nb)所構成之氧化物的非晶相。如此般，存在有結晶相與非晶相從高精度地防止不需要之粒界形成所致之電氣特性劣化乃至差異的觀點看來，為較適合的一態樣。
另外，本實施形態並不限定於該構造。又，由於將圖式簡略化，故省略關於從各電極層之引線電極層的圖案化記載。
2.薄膜電容100之製造方法
接著，便說明薄膜電容100之製造方法。另外，本申請案中溫度的顯示係表示加熱器之設定溫度。圖3乃至圖6係分別顯示薄膜電容100之製造方法一過程之概略剖面圖。如圖3所示，首先，在基板10上形成下部電極層20。接著，在下部電極層20上形成氧化物層30，之後，在氧化物層30上形成上部電極層40。
(1)下部電極層之形成
圖3係顯示下部電極層20之形成工序的圖式。本實施形態中，係說明以白金(Pt)來形成薄膜電容100之下部電極層20的範例。下部電極層20係以習知之濺鍍法來在基板10上形成由白金(Pt)所構成之層。
(2)作為絕緣層之氧化物層的形成
接著，在下部電極層20上形成氧化物層30。氧化物層30係依序以(a)前驅體層之形成及預燒結之工序，以及(b)正式燒結之工序，來加以形成。圖4乃至圖6係顯示氧化物層30之形成過程的圖式。本實施形態中，係說明薄膜電容100之製造工序的氧化物層30會具有燒氯石型結晶構造之結晶相，且由鉍(Bi)與鈮(Nb)所構成之氧化物來加以形成的範例。
(a)前驅體層之形成及預燒結
如圖4所示，以習知之旋轉塗布法來在下部電極層20上形成有以前驅體溶液(稱為前驅體溶液。以下，對於前驅體之溶液亦同。)作為起始材的前驅體層30a，該前驅體溶液係以含鉍(Bi)之前驅體，與含鈮(Nb)之前驅體為溶質。在此，為了形成氧化物層30之含鉍(Bi)前驅體的範例係可採用2-乙基己酸鉍、辛酸鉍、氯化鉍、硝酸鉍或各種烷氧鉍化合物(例如，異丙醇鉍、丁醇鉍、乙醇鉍、甲氧基乙醇鉍)。又，本實施形態中用以形成氧化物層30之含鈮(Nb)前驅體的範例亦可採用2-乙基己酸鈮、辛酸鈮、氯化鈮、硝酸鈮或各種烷氧鈮化合物(例如，異丙醇鈮、丁醇鈮、乙醇鈮、甲氧基乙醇鈮)。又，前驅體溶液之溶劑較佳地係選自乙醇、丙醇、丁醇、2-甲氧基乙醇、2-乙氧基乙醇、2-丁氧基乙醇之群的至少1種醇溶劑，或是選自醋酸、丙酸、辛酸之群的至少1種羧酸溶劑。從而，前驅體溶液之溶劑中，係可採用上述2種以上之醇溶劑的混合溶劑或上述2種以上之羧酸的混合溶劑之一態樣。
又，本實施形態中，如下述(1)與(2)所示，係將經調整鉍(Bi)原子數與鈮(Nb)原子數之各前驅體為溶質的前驅體溶液作為起始材。
(1)上述含鉍(Bi)之前驅體
(2)在(1)之前驅體的鉍(Bi)原子數為1時，鈮(Nb)原子數為1.3以上，1.7以下的含鈮(Nb)前驅體。
之後，預燒結係在氧氣氛圍中或大氣中(統稱為「含氧氛圍中」)，在既 定時間，以80℃以上，250℃以下的溫度範圍來進行預燒結。預燒結中，係讓前驅體30a中之溶劑被充分地蒸發，並且為了發現將來的可塑性變形之特性，而較佳地形成為膠體狀態(應為熱裂解前且殘存有有機鏈之狀態)。為了更高精度地實現上述觀點，預燒結溫度較佳地係80℃以上，250℃以下。又，藉由複數次重複利用上述旋轉塗布法之前驅體層30a之形成及預燒結，便可得到所欲厚度之氧化物層30。
(b)正式燒結
之後，正式燒結係在含氧氛圍中(例如100體積%，但不限於此)，以既定時間、520℃以上，620℃以下範圍之溫度(第1溫度)來加熱前驅體層30a。其結果，如圖5所示，係在電極層上形成有由鉍(Bi)與鈮(Nb)所構成之氧化物層30。另外，該氧化物層30中之鉍(Bi)及鈮(Nb)之原子組成比在鉍(Bi)為1時，係鈮(Nb)為1.3以上，1.7以下。
在此，本實施形態中，係將燒結溫度(第1溫度)設定為520℃以上，620℃以下。然而，該上限值係在現時點能確認到後述本實施形態效果的上限值，而並非讓其效果奏效之技術上的極限值。
其中，根據本發明人之研究與分析，了解到例如在鉍(Bi)原子數為1時，以鈮(Nb)為1之方式來配製前驅體溶液的情況，加熱前驅體層之溫度從550℃越朝600℃上升，則燒氯石型結晶構造之結晶相便會消失，另一方面，β-BiNbO4之結晶構造則會容易被發現。然而，使用本實施形態的前驅體30a之情況，即便為以600℃以上來加熱的情況，亦難以發現β-BiNbO4之結晶構造，換言之，得到所謂燒氯石型結晶構造之結晶相會高準確地殘留之極為有趣的結果。從而，確認到所謂本實施形態之前驅體層30a即便在600℃以上的高溫中，亦可維持燒氯石型結晶構造之結晶相的應多加描述之效果。
另外，氧化物層30之膜厚範圍較佳地係30nm以上。當氧化物層30之膜厚未達30nm時，由於伴隨膜厚減少之洩漏電流及介電損失的增大，而要適用於固體電子裝置便不實用，故不佳。
(3)上部電極層之形成
接著，在氧化物層30上形成上部電極層40。圖6係顯示上部電極層 40之形成工序的圖式。本實施形態中，係說明以白金(Pt)來形成薄膜電容100之上部電極層40的範例。上部電極層40與下部電極層20相同，係藉由習知之旋轉塗布法來在氧化物層30上形成由白金(Pt)所構成之層。藉由該上部電極層40之形成，來製造圖1所示之薄膜電容100。
本實施形態中，係藉由在含氧氛圍中來加熱以前驅體溶液作為起始材的前驅體層來形成由鉍(Bi)與鈮(Nb)所構成氧化物層，該前驅體溶液係以含鉍(Bi)之前驅體，與含鈮(Nb)之前驅體為溶質。又，用以形成此氧化物層之加熱溫度在520℃以上時會得到特別良好的電氣特性。另外，即便在加熱溫度超過600℃的情況(例如，620℃以下)，亦有能得到良好電氣特性之情況。特別是，鈮(Nb)對鉍(Bi)之比率越高，則即便加熱溫度為較高溫仍有高準確地殘留燒氯石型結晶構造之結晶相的傾向。
除此之外，若是採用本實施形態的氧化物層之製造方法，由於不使用真空程序而只要在含氧氛圍中來加熱氧化物層之前驅體溶液即可，故相較於以往之濺鍍法，大面積化會變得容易，並且可大幅地提高工業性或量產性。
3.薄膜電容100之電氣特性
(1)比介電率及介電損失(tanδ)
圖7係顯示本實施形態中，以550℃之加熱所形成的氧化物層30之比介電率及介電損失(tanδ)的圖表。又，圖8係本實施形態中，以600℃之加熱所形成的氧化物層30而對應於圖7的圖表。
另外，比介電率係藉由將0.1V之電壓，1KHz之交流電壓施加至下部電極層與上部電極層之間來加以測量。該測量係使用東陽科技股份有限公司製之1260-SYS型寬帶介電率測量系統。又，介電損失(tanδ)係在室溫，藉由將0.1V之電壓，1KHz之交流電壓施加至下部電極層與上部電極層之間來加以測量。該測量係使用東陽科技股份有限公司製之1260-SYS型寬帶介電率測量系統。
更具體而言，圖7係顯示在鉍(Bi)原子數為1時，以鈮(Nb)原子數為1.5之方式來配製前驅體溶液，且以550℃來加熱，而形成氧化物層30之情況，1Hz~1MHz之頻率中的氧化物層30之比介電率以及介電損失(tanδ)。圖8 係顯示在鉍(Bi)原子數為1時，以鈮(Nb)原子數為1.5之方式來配製前驅體溶液，且以600℃來加熱，而形成氧化物層30之情況，1Hz~1MHz之頻率中的氧化物層30之比介電率以及介電損失(tanδ)。另外，圖7及圖8都為了確認再現性，而將相同樣品分別製作3個，而測量了比介電率及介電損失(tanδ)。
如圖7及圖8所示，可確認到從1Hz至1MHz之頻率，比介電率都為220以上。特別是，以600℃來加熱而形成氧化物層30的情況，即便為上述任一頻率，都會得到較以550℃來加熱而形成之氧化物層30的比介電率要高之比介電率(約250以上)之點係特別值得描述。另一方面，關於介電損失(tanδ)，雖然對以600℃來加熱而形成之氧化物層30的介電損失(tanδ)多少可看到差異，但仍可得到不依存於加熱溫度的良好結果。另外，在高頻區域(20KHz以上)中介電損失(tanδ)會急遽上升的理由應該是因為在薄膜電容100之構造上為寄生電感所支配。換言之，在高頻區域(20KHz以上)中應並未顯示BNO氧化物本身之特性。
另外，圖7及圖8所示之比介電率的數值係氧化物層整體之數值。如後述，根據本發明人之分析，了解到藉由由鉍(Bi)與鈮(Nb)所構成之氧化物層會具有燒氯石型結晶構造之結晶相以外的結晶相(例如，β-BiNbO4型結晶構造之結晶相)及/或非晶相，便可改變氧化物層整體之比介電率的值。然而，如圖7及圖8所示，本實施形態之氧化物層30可說是具有多數能產生高比介電率的燒氯石型結晶構造之結晶相。換言之，根據圖7及圖8，便確認到即便以所謂600℃之高溫燒結亦可維持燒氯石型結晶構造之結晶相。
另外，作為比較例，在調查了鉍(Bi)原子數為1時，以鈮(Nb)原子數為1.5之方式來配製前驅體溶液，且以550℃來加熱，而形成氧化物層之情況的1Hz~1MHz之頻率中的氧化物層30之比介電率以及介電損失(tanδ)的結果，了解到比介電率及介電損失之任一者都有非常大的頻率依存性。特別是關於比介電率，確認到相對於1Hz時的值為約250，則在1MHz時的值會減低至約60。於是，以500℃之加熱所形成之氧化物大部分為非晶相，該500℃之非晶相應會對電氣特性造成較大的影響。換言之，由於非晶相會支配電氣特性，故頻率依存性應會變得非常大。另外，若是會促進結晶化， 且為更準確地形成燒氯石型結晶構造之結晶相的520℃以上的加熱的話，則氧化物層30之比介電率及介電損失(tanδ)便會接近以550℃來加熱而形成之氧化物特性。
(2)洩漏電流
調查在鉍(Bi)原子數為1時，以鈮(Nb)原子數為1.5之方式來配製前驅體溶液，且以550℃來加熱，而形成氧化物層30的情況，施加50kV/cm時的洩漏電流值。其結果，洩漏電流值得到可作為電容來使用之特性。另外，該洩漏電流係將上述電壓施加至下部電極層與上部電極層之間來測量電流。又，該測量係使用安捷倫科技股份有限公司製之4156C型。
3.利用X射線繞射(XRD)法之結晶構造解析
圖9係顯示在鉍(Bi)原子數為1時，以鈮(Nb)原子數為1.5之方式來配製前驅體溶液，且以550℃或600℃來加熱而形成氧化物層30的情況之結晶構造的X射線繞射(XRD)之測量結果。另一方面，圖10係顯示在鉍(Bi)原子數為1時，以鈮(Nb)原子數為1之方式來配製前驅體溶液，且以550℃或600℃來加熱，而形成氧化物層30的情況之結晶構造的X射線繞射(XRD)之測量結果。另外，作為比較例，各圖式亦顯示在鉍(Bi)原子數為1時，以鈮(Nb)原子數為1.5之方式來配製前驅體溶液，且以500℃來加熱的情況之氧化物層的測定結果。
如圖9及圖10所示，得知在鉍(Bi)原子數為1時，以鈮(Nb)原子數為1.5之方式來配製前驅體溶液的情況，相較於在鉍(Bi)原子數為1時，以鈮(Nb)原子數為1之方式來配製前驅體溶液的情況，2 θ在28°至29°附近的半峰寬會變小。又，此28°至29°附近的峰係顯示燒氯石型結晶構造之峰。從而，藉由在鉍(Bi)原子數為1時，以鈮(Nb)原子數為1.5之方式來配製前驅體溶液，便可確認到燒氯石型結晶構造之結晶相會成長。另一方面，如各圖式之比較例所示，以500℃來加熱的情況，僅確認2 θ在28°至29°附近有較寬之峰。從而，以500℃來加熱的氧化物層應幾乎或完全沒有形成燒氯石型結晶構造之結晶相的可能性較高。
另外，上述各分析乃至測量係就在鉍(Bi)原子數為1時，以鈮(Nb)原子數為1.5之方式來配製前驅體溶液的情況之氧化物層30來加以進行。然而， 若為在鉍(Bi)原子數為1時，以鈮(Nb)原子數為1.3以上，1.7以下之方式來配製前驅體溶液時所形成之氧化物層30，亦可得到與上述各分析結果乃至測量結果幾乎相同之結果。
又，最終所形成之氧化物層30若為具有燒氯石型結晶構造的結晶相，且由鉍(Bi)與鈮(Nb)所構成之氧化物(可包含不可避免之雜質)，並且在該鉍(Bi)原子數為1時，該鈮(Nb)原子數為1.3以上，1.7以下的氧化物介電體的話，便可得到良好的電氣特性。
如上述，確認到關於氧化物層30中之鉍(Bi)及鈮(Nb)原子組成比，若為在鉍(Bi)原子數為1時，該鈮(Nb)原子數為1.3以上，1.7以下的話，比介電率及介電損失(tanδ)，以及洩漏電流值係特別適用於各種固體電子裝置(例如含電容、半導體裝置或微機電系統或高頻濾波器、貼片天線或RCL中之至少2個的複合元件)。
<第2實施形態>
本實施形態之薄膜電容200係除了將第1實施形態中所形成之薄膜電容100之氧化物層30變更為氧化物層230的點之外，都與第1實施形態之薄膜電容100相同。從而，便省略與第1實施形態重複之說明。
圖11係顯示本實施形態中之固體電子裝置一範例之薄膜電容200的整體構成之圖式。本實施形態之氧化物層230係利用第1溫度(520℃以上，620℃以下)的正式燒結工序來形成第1實施形態的氧化物層30後，進一步地，藉由在含氧氛圍中以第1溫度以下之第2溫度(代表性而言，係350℃至600℃)來加熱約20分鐘而加以形成。本實施形態中，係將利用該第2溫度之氧化物層的加熱稱為「後退火(post-annealing)處理」。
具備上述氧化物層230之薄膜電容200中，係不會實質上地改變第1實施形態之薄膜電容100的比介電率，而得到進一步地提高氧化物層230與其基底層(亦即，下部電極層20)及/或上部電極層40之密合性。
另外，後退火處理中之第2溫度較佳地係第1溫度以下之溫度。這是因為若第2溫度較第1溫度要高的話，第2溫度對氧化層230之物性造成影響之可能性會變高。從而，第2溫度較佳地係選擇不會支配氧化物層230之物性的溫度。另一方面，後退火處理中之第2溫度的下限值，如上述， 係從進一步地提升與基底層(亦即，下部電極層20)及/或上部電極層40之密合性的觀點來加以決定。
<第3實施形態>
1.本實施形態之薄膜電容的整體構成
本實施形態中，係在固體電子裝置一範例的薄膜電容之所有層的形成過程中施予壓印加工。本實施形態中之固體電子裝置一範例之薄膜電容300之整體構成係如圖12所示。本實施形態中，除了在下部電極層、氧化物層以及上部電極施予壓印加工以外，都與第1實施形態相同。另外，省略與第1實施形態重複之說明。
如圖12所示，本實施形態之薄膜電容300係形成於基板10上。又，薄膜電容300係從基板10側具備有下部電極層320、由氧化物介電體所構成之氧化物層330以及上部電極層340。
2.薄膜電容300之製造工序
接著，便說明薄膜電容300之製造方法。圖13乃至圖22係分別顯示薄膜電容300之製造方法一過程之概略剖面圖。在製造薄膜電容300時，首先，在基板10上形成施予壓印加工之下部電極層320。接著，在下部電極層320上形成施予壓印加工之氧化物層330。之後，在氧化物層330上形成有施予壓印加工之上部電極層340。在薄膜電容300之製造工序中亦省略與第1實施形態重複之說明。
(1)下部電極層之形成
本實施形態中，係說明藉由鑭(La)與鎳(Ni)所構成之導電用氧化物層來形成薄膜電容300之下部電極層320的範例。下部電極層320係以(a)前驅體之形成與預燒結之工序、(b)壓印加工之工序、(c)正式燒結之工序的順序來加以形成。首先，在基板10上，以習知之旋轉塗布法來形成含鑭(La)之前驅體，以及以含鎳(Ni)之前驅體為溶質之下部電極層用前驅體溶液作為起始材的下部電極層用前驅體層320a。
之後，作為預燒結係在含氧氛圍中，以80℃以上，250℃以下的溫度範圍來加熱下部電極層用前驅體層320a。又，藉由複數次重複利用上述旋轉塗布法之下部電極層用前驅體層320a之形成及預燒結，便可得到所欲厚度 之下部電極層320。
(b)壓印加工
接著，為了進行下部電極層用前驅體層320a之圖案化，如圖13所示，係在80℃以上，300℃以下的範圍內來加熱的狀態下，使用下部電極層用模具M1，以1MPa以上，20MPa以下之壓力來施予壓印加工。作為壓印加工中之加熱方法範例，係有：藉由腔室、烘箱等，來成為既定之溫度氛圍的狀態之方法；將搭載基板之基台從下部以加熱器來加熱之方法；又，使用預先加熱至80℃以上，300℃以下之模具而施予壓印加工之方法等。該情況，由加工性之觀點看來，更佳地係併用將基台從下部以加熱器來加熱之方法與預先加熱為80℃以上，300℃以下之模具。
另外，上述之模具的加熱溫度為80℃以上，300℃以下之理由如下。在壓印加工時之加熱溫度未達80℃的情況，由於下部電極層用前驅體層320a之溫度會下降，而使得下部電極層用前驅體層320a之塑性變形能力下降，故會變得缺乏壓印構造成形時之成形實現性或成形後之可靠性或安定性。又，在壓印加工時之加熱溫度超過300℃之情況，由於會促使為可塑性變形根源之有機鏈之裂解(氧化熱裂解)，而使得塑性變形能力下降。進一步地，從上述觀點看來，在壓印加工時，以100℃以上，250℃以下的範圍內來加熱下部電極層用前驅體層320a係更佳的一態樣。
又，壓印加工中之壓力，若為1MPa以上，20MPa以下之範圍內的壓力的話，則下部電極層用前驅體層320a便會隨著模具的表面形狀而加以變形，並可以高精度來形成所欲之壓印構造。又，將施予壓印加工時所施加的壓力設定為所謂1MPa以上，20MPa以下之低壓力範圍。其結果，便會使得施予壓印加工時模具不容易損傷，並且亦有利於大面積化。
之後，將下部電極層用前驅體層320a全面蝕刻。其結果，如圖14所示，便從下部電極層所對應之區域以外的區域完全地去除下部電極層用前驅體層320a(對於下部電極層用前驅體層320a之整面的蝕刻工序)。
又，上述壓印加工中，較佳地係預先對會接觸模具壓印面之各前驅體層的表面施予離型處理及/或對其模具之壓印面的離型處理，之後，對各前驅體層施予壓印加工。施予如此般之處理。其結果，由於可降低各前驅體 層與模具之間的摩擦力，故可對各前驅體層進一步施予精度良好地壓印加工。另外，作為可用於離型處理之離型劑係可例示有界面活性劑(例如，氟系界面活性劑、矽系界面活性劑等)、含氟類鑽碳等。
(c)正式燒結
接著，在大氣中對下部電極層用前驅體層320a進行正式燒結。正式燒結時之加熱溫度係550℃以上，650℃以下。其結果，如圖15所示，便在基板10上形成由鑭(La)與鎳(Ni)所構成之下部電極層320(其中，可含有不可避免之雜質。以下相同。)。
(2)為介電體層或絕緣層之氧化物層的形成
接著，在下部電極層320上形成會成為介電體層之氧化物層330。氧化物層330係以(a)前驅體之形成與預燒結之工序、(b)壓印加工之工序、(c)正式燒結之工序的順序來加以形成。圖16乃至圖19係顯示氧化物層330之形成工序的圖式。
(a)前驅體之形成及預燒結
如圖16所示，係在基板10及經圖案化之下部電極層320上，與第2實施形態同樣地，形成以前驅體溶液作為起始材的前驅體層330a，該前驅體溶液係以含鉍(Bi)之前驅體，與含鈮(Nb)之前驅體為溶質。之後，在含氧氛圍中，以加熱至80℃以上，250℃以下之狀態下來進行預燒結。另外，與第1實施形態同樣地，作為本實施形態中之前驅體溶液中的溶質，係在該含鉍(Bi)之前驅體中鉍(Bi)原子數為1時，以鈮(Nb)原子數為1.3以上，1.7以下(代表性地係1.5)之方式來調整鉍(Bi)原子數與鈮(Nb)原子數。
(b)壓印加工
本實施形態中，如圖17所示，對僅進行預燒結之前驅體層330a施予壓印加工。具體而言，為了進行氧化物層之圖案化，便在加熱為80℃以上，300℃以下之狀態下，使用介電體層用模具M2，以1MPa以上，20MPa以下的壓力來施予壓印加工。
之後，將前驅體層330a全面蝕刻。其結果，如圖18所示，便從氧化物層330所對應之區域以外的區域完全地去除前驅體層330a(對於前驅體層330a之整面的蝕刻工序)。另外，本實施形態之前驅體層330a的蝕刻工序 係使用未使用真空程序之濕蝕刻技術來加以進行，但不妨藉由使用電漿，亦即乾蝕刻技術來加以蝕刻。
(c)正式燒結
之後，與第2實施形態同樣地，正式燒結前驅體層330a。其結果，如圖19所示，便在下部電極層320上形成為介電體層之氧化物層330(其中，可含有不可避免之雜質。以下相同。)。正式燒結係在氧氛圍中，以既定時間，520℃以上，620℃以下之溫度範圍來加熱前驅體層330a。
藉由該正式燒結工序，便可得到由鉍(Bi)與鈮(Nb)所構成之氧化物層330。更具體而言，與第1實施形態同樣，本實施形態之氧化物層330係包含具有燒氯石型結晶構造之結晶相(含微結晶相)，且由鉍(Bi)與鈮(Nb)所構成之氧化物。又，該氧化物層30中，在鉍(Bi)原子數為1時，係鈮(Nb)原子數為1.3以上，1.7以下。
另外，雖亦可在正式燒結後對前驅體層330a之整面進行蝕刻工序，但如上述，在壓印工序與正式燒結工序之間，包含有整體性地蝕刻前驅體層之工序為更佳的一態樣。這是因為相較於在正式燒結各前驅體層後進行蝕刻，可更容易地去除不需要之區域。
(3)上部電極層之形成
之後，在氧化物層330上，與下部電極層320同樣地，以習知之旋轉塗布法來形成以下部電極層用前驅體溶液作為起始材的下部電極層用前驅體層340a，該下部電極層用前驅體溶液係以含鑭(La)之前驅體，與含鎳(Ni)之前驅體為溶質。之後，對上部電極層用前驅體層340a在含氧氛圍中以80℃以上，250℃以下之溫度範圍來加熱，以進行預燒結。
接著，如圖20所示，為了進行經進行預燒結之上部電極層用前驅體層340a之圖案化，便在將上部電極層用前驅體層340a加熱至80℃以上，300℃以下的狀態下，使用上部電極層用模具M3，對上部電極層用前驅體層340a以1MPa以上，20MPa以下之壓力來施予壓印加工。之後，如圖21所示，藉由全面蝕刻上部電極層用前驅體層340a，便從上部電極層340所對應之區域以外的區域完全地去除上部電極層用前驅體層340a。
進一步地之後，如圖22所示，正式燒結係藉由在氧氛圍中，以既定時 間來將上部電極層用前驅體層340a加熱至520℃乃至600℃，來在氧化物層330上，形成由鑭(La)與鎳(Ni)所構成之上部電極層340(其中，可含有不可避免之雜質。以下相同。)。
本實施形態中，亦藉由在含氧氛圍中，加熱以前驅體溶液作為起始材的前驅體層來形成由鉍(Bi)與鈮(Nb)所構成氧化物層330，該前驅體溶液係以含鉍(Bi)之前驅體，與含鈮(Nb)之前驅體為溶質。又，若用以形成此氧化物層之加熱溫度在520℃以上，620℃以下的話，便會得到特別良好的電氣特性。除此之外，若採用本實施形態之氧化物層之製造方法，由於不使用真空程序而只要在含氧氛圍中來加熱氧化物層之前驅體溶液即可，故相較於以往之濺鍍法，大面積化會變得容易，並且可大幅地提高工業性或量產性。
又，本實施形態之薄膜電容300係在基板10上，從基板10側具備有下部電極層320、為絕緣層之氧化物層330以及上部電極層340。又，上述各層係藉由施予壓印加工來形成壓印構造。其結果，便不需要使用真空程序或光微影法之程序，或是紫外線照射程序等需要較長時間及高價設備之程序。其結果，電極層及氧化物層皆可簡便地被加以圖案化。其結果，本實施形態之薄膜電容300便有極優異的工業性或量產性。
<第4實施形態>
1.本實施形態之薄膜電容的整體構成
本實施形態中，亦係在固體電子裝置一範例的薄膜電容之所有層的形成過程中施予壓印加工。本實施形態中之固體電子裝置一範例之薄膜電容400之整體構成係如圖26所示。本實施形態中，下部電極層、氧化物層以及上部電極層係在層積各前驅體層後，進行預燒結。
又，進行預燒結後之所有前驅體層會在施予壓印加工後，進行正式燒結。另外，關於本實施形態之構成係省略與第1乃至第3實施形態重複之說明。如圖26所示，薄膜電容400係形成在基板10上。又，薄膜電容400係從基板10側具備有下部電極層420、為介電體所構成之絕緣層的氧化物層430，以及上部電極層440。
2.薄膜電容400之製造工序
接著，便說明薄膜400之製造方法。圖23乃至圖25係分別顯示薄膜電容400之製造方法一過程之概略剖面圖。在製造薄膜電容400時，首先，在基板10上形成有為下部電極層420之前驅體層的下部電極層用前驅體420a、為氧化物層430之前驅體的前驅體層430a以及為上部電極層440之前驅體層的上部電極層用前驅體層440a之層積體。接著，在對該層積體施予壓印加工後，便進行正式燒結。薄膜電容400之製造工序中，亦省略與第1乃至第3實施形態重複之說明。
(1)前驅體之層積體的形成
如圖23所示，首先，在基板10上，形成有為下部電極層420之前驅體層的下部電極層用前驅體層420a、為氧化物層430之前驅體層的前驅體層430a以及為上部電極層440之前驅體層的上部電極層用前驅體層440a之層積體。本實施形態中，係說明與第3實施形態同樣，藉由鑭(La)與鎳(Ni)所構成之導電用氧化物層來形成薄膜電容400之下部電極層420及上部電極層440，起藉由該鉍(Bi)與該鈮(Nb)所構成之氧化物層來加以形成為介電體層之氧化物層430的範例。
首先，在基板10上，以習知之旋轉塗布法來形成以下部電極層用前驅體溶液作為起始材的下部電極層用前驅體層420a，該下部電極層用前驅體溶液係以含鑭(La)之前驅體，與含鎳(Ni)之前驅體為溶質。之後，預燒結係在含氧氛圍中，以既定時間，80℃以上，250℃以下的溫度範圍來加熱下部電極層用前驅體層420a。又，藉由複數次重複利用上述旋轉塗布法之下部電極層用前驅體層420a之形成及預燒結，便可得到所欲厚度之下部電極層420。
接著，在進行預燒結後之下部電極層用前驅體層420a上形成前驅體層430a。首先，在下部電極層用前驅體層420a上形成以前驅體溶液作為起始材之前驅體層430a，該前驅體溶液係以含鉍(Bi)之前驅體，與含鈮(Nb)之前驅體為溶質。之後，預燒結係在含氧氛圍中以既定時間，80℃以上，250℃以下的溫度範圍來加熱前驅體層430a。
接著，在進行預燒結後之前驅體層430a上，與下部電極層用前驅體層420a同樣地，以習知之旋轉塗布法來形成以前驅體溶液作為起始材的上部 電極層用前驅體層440a，該前驅體溶液係以含鑭(La)之前驅體，與含鎳(Ni)之前驅體為溶質。之後，對上部電極層用前驅體層440a而在含氧氛圍中，以80℃以上，250℃以下的溫度範圍來加熱，以進行預燒結。
(2)壓印加工
接著，為了進行各前驅體層之層積體(420a、430a、440a)的圖案化，如圖24所示，便在80℃以上，300℃以下的範圍來加熱之狀態下，使用層積體用模具M4，以1MPa以上，20MPa以下之壓力來施予壓印加工。
之後，將各前驅體層之層積體(420a、430a、440a)全面蝕刻。其結果，如圖25所示，便從下部電極層、氧化物層以及上部電極層所對應之區域以外的區域完全地去除各前驅體層之層積體(420a、430a、440a)(對於各前驅體層之層積體(420a、430a、440a)整面的蝕刻工序)。
(3)正式燒結
接著，對各前驅體層之層積體(420a、430a、440a)進行正式燒結。其結果，如圖26所示，便在基板10上形成下部電極層420、氧化物層430、上部電極層440。
本實施形態中，亦藉由在含氧氛圍中加熱以前驅體溶液作為起始材的前驅體層來形成由鉍(Bi)與鈮(Nb)所構成氧化物層430，該前驅體溶液係以含鉍(Bi)之前驅體，與含鈮(Nb)之前驅體為溶質。另外，與第1實施形態同樣地，在含該鉍(Bi)之前驅體中的鉍(Bi)原子數為1時，以鈮(Nb)原子數為1.3以上，1.7以下(代表性地係1.5)的方式來調整鉍(Bi)原子數與鈮(Nb)原子數。
藉由上述燒結工序，便可得到由鉍(Bi)與鈮(Nb)所構成之氧化物層430。更具體而言，與第1實施形態同樣，本實施形態之氧化物層430係包含具有燒氯石型結晶構造之結晶相(包含微結晶相)，且由鉍(Bi)與鈮(Nb)所構成之氧化物。又，該氧化物層30中，在鉍(Bi)原子數為1時，係鈮(Nb)原子數為1.3以上，1.7以下。
另外，若用以形成此氧化物層430之加熱溫度在520℃以上，620℃以下的話，便會得到特別良好的電氣特性。除此之外，若採用本實施形態之氧化物層之製造方法，由於不使用真空程序而只要在含氧氛圍中來加熱氧 化物層之前驅體溶液即可，故相較於以往之濺鍍法，大面積化會變得容易，並且可大幅地提高工業性或量產性。
又，本實施形態中，係在對進行預燒結後之所有氧化物層之前驅體層施予壓印加工後，便進行正式燒結。從而，在形成壓印構造之情況，便可謀求工序之縮減化。
如上述，確認到上述各實施形態中之氧化物層會因燒氯石型結晶構造之結晶相的分布，而讓BNO氧化物具有超越以往之高比介電率。又，亦了解到具有所謂在該鉍(Bi)原子數為1時，該鈮(Nb)原子數為1.3以上，1.7以下之特定構成比率的氧化物介電體會被發現有特別高之比介電率。進一步地，了解到在選擇了以前驅體溶液作為起始材的前驅體，該前驅體溶液係以含鉍(Bi)之前驅體，與含鈮(Nb)之前驅體為溶質者，該含鈮(Nb)之前驅體係在該鉍(Bi)原子數為1時，鈮(Nb)原子數為1.3以上，1.7以下的之情況，便可更高準確地得到高介電率之氧化物介電體。
除此之外，上述各實施形態中之氧化物層係藉由溶液法所製造，以謀求製造程序之簡略化。除此之外，利用溶液法之氧化物層的製造中，係藉由將用以形成氧化物層之加熱溫度(燒結溫度)為520℃以上，620℃以下，便可得到具備有所謂高比介電率，且低介電損失之良好電氣特性的BNO氧化物層。又，由於上述各實施形態中之氧化物層之製造方法係不需要真空裝置等複雜高價之設備而為較短時間之簡易方法，故對有優異工業性或量產性之氧化物層及具備此般氧化物層的各種固體電子裝置之提供有較大的貢獻。
<其他實施形態>
另外，第3或第4實施形態中之氧化物層中，雖未進行後退火處理，但作為第3或第4實施形態之變形例，進行後退火處理乃是可採用之適當的一態樣。例如，可在進行壓印加工，而圖案化結束後，進行後退火處理。藉由該後退火處理，便可達到與第2實施形態中所說明之效果同樣的效果。
又，上述各實施形態中之氧化物層係適於以低驅動電壓來控制大電流之各種固體電子裝置。作為具備有上述各實施形態中之氧化物層的固體電子裝置，除了上述薄膜電容以外，亦可適用於多數裝置。例如，亦可適用 上述各實施形態中之氧化物層於例如層積薄膜電容、電容可變薄膜電容等電容、金屬氧化物半導體場效電晶體(MOSFET)、非揮發性記憶體等半導體裝置或是以微全分析系統(Total Analysis System)、微化學晶片、DNA晶片等的MEMS(microelectromechanical system)或NEMS(nanoelectromechanical system)為代表之微機電系統元件、其他包含高頻濾波器、貼片天線或是RCL中至少2個之複合元件。
又，上述實施形態內，在施予壓印加工後之態樣中，將壓印加工時之壓力為「1MPa以上，20MPa以下」的範圍內之理由如下。這是因為，首先，在其壓力未達1MPa之情況，會有壓力過低而變得無法壓印各前驅體層之情況。另一方面，由於若其壓力為20MPa，便可充分地壓印前驅體層，故無需施加其以上之壓力。從上述觀點看來，壓印工序中，更佳地係以2MPa以上，10MPa以下之範圍內的壓力來施予壓印加工。
如上述，上述各實施形態之開示係為了說明該等實施形態而加以記載者，而並非為了限定本發明而加以記載者。除此之外，在包含各實施形態之其他組合的本發明範圍內所存在之變形例亦被包含於申請專利範圍。

Claims (10)

  1. 一種氧化物介電體，係包含具有燒氯石型結晶構造的結晶相，且由鉍(Bi)與鈮(Nb)所構成之氧化物(可包含不可避免之雜質)；並且在該鉍(Bi)原子數為1時，該鈮(Nb)原子數為1.3以上，1.7以下；該氧化物係藉由在含氧氛圍中加熱以前驅體溶液作為起始材的前驅體來加以形成，該前驅體溶液係以含該鉍(Bi)之前驅體，與含該鈮(Nb)的前驅體為溶質者，含該鈮(Nb)的前驅體係在該鉍(Bi)原子數為1時，該鈮(Nb)原子數為1.3以上，1.7以下。
  2. 如申請專利範圍第1項之氧化物介電體，其中該氧化物係進一步地具有由該鉍(Bi)與該鈮(Nb)所構成之氧化物的非晶相。
  3. 一種固體電子裝置，係具備有如申請專利範圍第1或2項之該氧化物介電體。
  4. 如申請專利範圍第3項之固體電子裝置，其中該固體電子裝置係選自高頻濾波器、貼片天線、電容、半導體裝置或微機電系統之群的1種。
  5. 一種氧化物介電體之製造方法，係包含形成氧化物介電體層的工序，係藉由在含氧氛圍中以520℃以上，620℃以下之第1溫度來加熱以前驅體溶液作為起始材的前驅體層，該前驅體溶液係以含鉍(Bi)之前驅體，與含該鈮(Nb)的前驅體為溶質者，含該鈮(Nb)的前驅體係在該鉍(Bi)原子數為1時，鈮(Nb)原子數為1.3以上，1.7以下；該氧化物介電體係包含具有燒氯石型結晶構造的結晶相，且由該鉍(Bi)與該鈮(Nb)所構成之氧化物(可包含不可避免之雜質)，並且在該鉍(Bi)原子數為1時，該鈮(Nb)原子數為1.3以上，1.7以下。
  6. 如申請專利範圍第5項之氧化物介電體之製造方法，其中該氧化物係進一步地具有由該鉍(Bi)與該鈮(Nb)所構成之氧化物的非晶相。
  7. 如申請專利範圍第5或6項之氧化物介電體之製造方法，其中將該前驅體層在該含氧氛圍中加熱後，係進一步地包含以該第1溫度以下之第2溫度來加熱的追加加熱工序。
  8. 如申請專利範圍第5或6項之氧化物介電體之製造方法，其中在形成該氧化物介電體層前，係藉由在含氧氛圍中，以80℃以上，300℃以下來加熱該前驅體層的狀態而施予壓印加工，來形成該前驅體層之壓印 構造。
  9. 如申請專利範圍第8項之氧化物介電體之製造方法，其係以1MPa以上，20MPa以下之範圍內的壓力來施予該壓印加工。
  10. 一種固體電子裝置之製造方法，其係製造具備有如申請專利範圍第5至9項中任一項之該氧化物介電體的固體電子裝置。
TW103145653A 2014-12-24 2014-12-26 Oxide dielectric and manufacturing method thereof, oxide dielectric precursor, solid electronic device and method of manufacturing same TWI626741B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2014/084159 WO2016103368A1 (ja) 2014-12-24 2014-12-24 酸化物誘電体及びその製造方法、酸化物誘電体の前駆体、並びに固体電子装置及びその製造方法

Publications (2)

Publication Number Publication Date
TW201624699A TW201624699A (zh) 2016-07-01
TWI626741B true TWI626741B (zh) 2018-06-11

Family

ID=56149465

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103145653A TWI626741B (zh) 2014-12-24 2014-12-26 Oxide dielectric and manufacturing method thereof, oxide dielectric precursor, solid electronic device and method of manufacturing same

Country Status (5)

Country Link
US (1) US20170355613A1 (zh)
EP (1) EP3240019A4 (zh)
CN (1) CN107004596A (zh)
TW (1) TWI626741B (zh)
WO (1) WO2016103368A1 (zh)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014148336A1 (ja) * 2013-03-22 2014-09-25 独立行政法人科学技術振興機構 誘電体層及び誘電体層の製造方法、並びに固体電子装置及び固体電子装置の製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6449201A (en) * 1987-08-19 1989-02-23 Marcon Electronics Co Voltage-dependent nonlinear resistor
US6482527B1 (en) * 1999-10-27 2002-11-19 The Penn State Research Foundation Pyrochlore thin films and process for making
KR100755603B1 (ko) * 2005-06-30 2007-09-06 삼성전기주식회사 내장형 박막 캐패시터, 적층구조물 및 제조방법
DE102006024231B4 (de) * 2006-05-23 2010-01-28 Epcos Ag Keramisches Material, gesinterte Keramik, Verfahren zur Herstellung und Verwendung der Keramik
JP5293983B1 (ja) * 2011-11-09 2013-09-18 独立行政法人科学技術振興機構 固体電子装置
JP2014175453A (ja) * 2013-03-08 2014-09-22 Japan Science & Technology Agency 酸化物層及び酸化物層の製造方法、並びにその酸化物層を備えるキャパシタ、半導体装置、及び微小電気機械システム

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014148336A1 (ja) * 2013-03-22 2014-09-25 独立行政法人科学技術振興機構 誘電体層及び誘電体層の製造方法、並びに固体電子装置及び固体電子装置の製造方法

Also Published As

Publication number Publication date
EP3240019A4 (en) 2018-08-22
CN107004596A (zh) 2017-08-01
US20170355613A1 (en) 2017-12-14
WO2016103368A1 (ja) 2016-06-30
TW201624699A (zh) 2016-07-01
EP3240019A1 (en) 2017-11-01

Similar Documents

Publication Publication Date Title
JP5278717B1 (ja) 固体電子装置
JP6247684B2 (ja) 誘電体層及び誘電体層の製造方法、並びに固体電子装置及び固体電子装置の製造方法
JP5293983B1 (ja) 固体電子装置
JP5615945B2 (ja) 積層キャパシター及び積層キャパシターの製造方法
JP5932163B1 (ja) 酸化物誘電体及びその製造方法、並びに固体電子装置及びその製造方法
TWI610351B (zh) 氧化物層及氧化物層之製造方法、以及具備該氧化物層之電容器、半導體裝置、及微機電系統
JP6353644B2 (ja) 酸化物誘電体及びその製造方法、酸化物誘電体の前駆体、並びに固体電子装置及びその製造方法
TWI710527B (zh) 氧化物介電質及其製造方法、以及固態電子裝置及其製造方法
TWI626741B (zh) Oxide dielectric and manufacturing method thereof, oxide dielectric precursor, solid electronic device and method of manufacturing same
TW201327841A (zh) 薄膜電晶體及薄膜電晶體之製造方法
TW201841225A (zh) 氧化物介電體及其製造方法，以及固體電子裝置及其製造方法
JP2016167565A (ja) 導電性材料、固体電子装置、及びエッチングマスク材料、並びに導電性材料の製造方法及びエッチングマスク材料の製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees