CN107004596A - 氧化物介电体及其制造方法、氧化物介电体的前体以及固体电子装置及其制造方法 - Google Patents

氧化物介电体及其制造方法、氧化物介电体的前体以及固体电子装置及其制造方法 Download PDF

Info

Publication number
CN107004596A
CN107004596A CN201480083996.5A CN201480083996A CN107004596A CN 107004596 A CN107004596 A CN 107004596A CN 201480083996 A CN201480083996 A CN 201480083996A CN 107004596 A CN107004596 A CN 107004596A
Authority
CN
China
Prior art keywords
precursor
oxide
niobium
bismuth
atomicity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201480083996.5A
Other languages
English (en)
Inventor
下田达也
井上聪
有贺智纪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Adamant Namiki Precision Jewel Co Ltd
Original Assignee
Japan Advanced Institute of Science and Technology
Adamant Kogyo Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Advanced Institute of Science and Technology, Adamant Kogyo Co Ltd filed Critical Japan Advanced Institute of Science and Technology
Publication of CN107004596A publication Critical patent/CN107004596A/zh
Pending legal-status Critical Current

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01G—COMPOUNDS CONTAINING METALS NOT COVERED BY SUBCLASSES C01D OR C01F
    • C01G33/00—Compounds of niobium
    • C01G33/006—Compounds containing, besides niobium, two or more other elements, with the exception of oxygen or hydrogen
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01G—COMPOUNDS CONTAINING METALS NOT COVERED BY SUBCLASSES C01D OR C01F
    • C01G33/00—Compounds of niobium
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/02—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by thermal decomposition
    • C23C18/12—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by thermal decomposition characterised by the deposition of inorganic material other than metallic material
    • C23C18/1204—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by thermal decomposition characterised by the deposition of inorganic material other than metallic material inorganic material, e.g. non-oxide and non-metallic such as sulfides, nitrides based compounds
    • C23C18/1208—Oxides, e.g. ceramics
    • C23C18/1216—Metal oxides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/02—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by thermal decomposition
    • C23C18/12—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by thermal decomposition characterised by the deposition of inorganic material other than metallic material
    • C23C18/125—Process of deposition of the inorganic material
    • C23C18/1279—Process of deposition of the inorganic material performed under reactive atmosphere, e.g. oxidising or reducing atmospheres
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/02—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by thermal decomposition
    • C23C18/12—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by thermal decomposition characterised by the deposition of inorganic material other than metallic material
    • C23C18/125—Process of deposition of the inorganic material
    • C23C18/1283—Control of temperature, e.g. gradual temperature increase, modulation of temperature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B1/00—Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors
    • H01B1/06—Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors mainly consisting of other non-metallic substances
    • H01B1/08—Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors mainly consisting of other non-metallic substances oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B3/00—Insulators or insulating bodies characterised by the insulating materials; Selection of materials for their insulating or dielectric properties
    • H01B3/02—Insulators or insulating bodies characterised by the insulating materials; Selection of materials for their insulating or dielectric properties mainly consisting of inorganic substances
    • H01B3/10—Insulators or insulating bodies characterised by the insulating materials; Selection of materials for their insulating or dielectric properties mainly consisting of inorganic substances metallic oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/10—Metal-oxide dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/33—Thin- or thick-film capacitors 
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Inorganic Chemistry (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thermal Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Compounds Of Heavy Metals (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

提供一种具有优良特性的氧化物介电体以及具备其该氧化物介电体的固体电子装置(例如，高频滤波器、贴片天线、电容、半导体装置或微机电系统)。本发明的一种包含氧化物介电体的氧化物层30包含具有烧绿石型结晶结构的结晶相且含铋(Bi)与铌(Nb)的氧化物(可包含不可避免的杂质)，且在其铋(Bi)原子数为1时，其铌(Nb)原子数为1.3以上1.7以下。

Description

氧化物介电体及其制造方法、氧化物介电体的前体以及固体 电子装置及其制造方法
技术领域
本发明涉及一种氧化物介电体及其制造方法，氧化物介电体的前体以及固体电子装置及其制造方法。
背景技术
以往，便开发有由具有功能性的各种组成所构成的氧化物层。另外，作为具有其氧化物层的固体电子装置的一范例，开发有具备可高速运作的强介电体薄膜的装置。另外，作为用于固体电子装置的介电体材料，不含有Pb，而作为可以较低温来烧结的氧化物层，开发出有BiNbO4。关于该BiNbO4被报导有以固相生长法来形成的BiNbO4的介电特性(非专利文献1)。另外，专利文献中也揭露有所谓1KHz的比介电常数为60以上(最大为180)，且介电常数较高的含铋(Bi)与铌(Nb)的氧化物层(专利文献1及2)。
现有技术文献
专利文献
专利文献1：国际公开第WO2013/069470号
专利文献2：国际公开第WO2013/069471号
非专利文献1：Effect of phase transition on the microwave dielectricproperties of BiNbO4,Eung Soo Kim,Woong Choi,Journal of the European CeramicSociety 26(2006),1761-1766.
发明内容
然而，即便能得到较高介电常数的含铋(Bi)与铌(Nb)的氧化物，为了提高电容、半导体装置或是微机电系统等固体电子装置的性能，便要求要有超越以往所揭露的数值的比介电常数。除此之外，电气特性(例如，包含介电损失(tanδ))的提升等也可说是应加以实现的重要技术课题。在日新月异下谋求各种固体电子装置的小型轻量化中，尤其电容或电容器(以下，统称为电容)的小型轻量化会在产业界被强力地要求。
为了实现电容的小型轻量化，便需要与介电体膜的薄膜化同时地来达成高介电常数化。然而，要确保电容或介电体膜的可靠性以及实现介电体膜的薄膜化及高介电常数化是极为困难的。
另外，其他的固体电子装置的范例在包含有高频滤波器，或贴片天线、半导体装置、微机电系统或是RCL中的至少2个的复合元件中，在谋求小型轻量化当中会被要求例如提升频率特性。
另外，以往技术中，由于真空过程或使用光刻法的过程等一般而言为需要较长时间及/或高价设备的过程，故会使得原材料或制造能量的使用效率变得相当差。在采用上述制造方法的情况，由于为了制造固体电子装置而需要较多的处理与长时间，故从工业性至量产性的观点看来并不佳。另外，以往技术也存在有所谓较难以大面积化的问题。
本发明人至今所申请的发明对以往技术的上述各技术课题提议出几个解决方法，但在实现高性能且高可靠性的固体电子装置上却还有进步空间。
本发明通过解决上述各问题的至少1个，来实现将氧化物至少作为介电体或绝缘体(以下，统称为“介电体”)而使用的固体电子装置的高性能化，或这样的固体电子装置的制造过程的简略化与省能源化。其结果，本发明便会对于工业性至量产性优异的氧化物介电体及具备其氧化物介电体的固体电子装置的提供有较大贡献。
本发明人从大量存在的氧化物中，就能让固体电子装置中的介电体的功能适当地发挥的氧化物的选择及其制造方法而反复努力研究与分析。依发明人详细的分析与探讨，以及大量错误实验的结果，便了解到关于高比介电常数的含铋(Bi)与铌(Nb)的氧化物，通过将这些元素限制在某特定构成比率范围内的方式来形成该氧化物，便可发挥非常高的性能。进一步地，发明人了解到通过将该特定构成比率范围积极地应用于氧化物介电体的制造工序的一部分，便可制造更高精确度且高性能的介电体。
另外，发明人了解到在此氧化物介电体的制造方法中，通过采用不须高真空状态的方法，便可实现廉价且简便的制造工序。除此之外，发明人也一并发现到可将此氧化物层通过使用称为“纳米压印”的“压印”加工法的低价且简便的方法，来加以图案化。其结果，发明人便了解到通过实现高性能的氧化物，并且相较于以往而大幅度地简略化或省能源化，并也容易大面积化的过程，便可形成此氧化物介电体，甚至制造具有这些氧化物介电体的固体电子装置。本发明基于上述各观点来加以完成。
本发明的1个氧化物介电体包含具有烧绿石型结晶结构的结晶相且含铋(Bi)与铌(Nb)的氧化物(可包含不可避免的杂质。以下，本申请中的全部氧化物相同)。另外，该氧化物介电体中在该铋(Bi)原子数为1时，该铌(Nb)原子数为1.3以上1.7以下。
该氧化物介电体通过具备烧绿石型结晶结构的结晶相，便可具备比以往高非常多的比介电常数(代表性地而言，为220以上)。依发明人详细地分析，便了解到烧绿石型结晶结构的结晶相所产生的比介电常数相较于以往的结晶结构(例如，已知的β-BiNbO4的结晶结构)显示更高的数值。如上所述，在含铋(Bi)与铌(Nb)的氧化物(以下，也称为“BNO氧化物”)中，在所谓其铋(Bi)原子数为1时，选择其铌(Nb)原子数为1.3以上1.7以下这样特定的构成比率。通过此特定构成比率，便会更高准确地发现烧绿石型结晶结构的结晶相。因此，可根据该氧化物介电体，来积极地发现烧绿石型结晶结构的结晶相的点便值得多加描述。另外，该氧化物介电体不仅会实现非常高的介电常数，也可发挥优良的电气特性(例如，介电损失(tanδ))。从而，通过使用上述氧化物介电体，便可提升各种固体电子装置的电气特性。
另外，本发明的1个氧化物介电体的制造方法包含形成氧化物介电体(可包含不可避免的杂质)的工序，通过在含氧气氛中以520℃以上620℃以下的第1温度来加热以前体溶液作为起始材料的前体，形成氧化物介电体(可包含不可避免的杂质)，其中，所述前体溶液以含铋(Bi)的前体以及在该铋(Bi)原子数为1时铌(Nb)原子数为1.3以上1.7以下的含该铌(Nb)的前体为溶质；该氧化物介电体包含所述铋(Bi)与所述铌(Nb)且具有烧绿石型结晶结构的结晶相，并且在该铋(Bi)原子数为1时，该铌(Nb)原子数为1.3以上1.7以下。
根据该氧化物介电体的制造方法，便可发现非常高的比介电常数(代表性而言，为220以上)，并可制造具有烧绿石型结晶结构的结晶相的氧化物介电体。如上所述，依发明人详细地分析，便了解到烧绿石型结晶结构的结晶相所产生的比介电常数相较于以往的结晶结构(例如，已知的β-BiNbO4的结晶结构)显示更高的数值。如上所述，便选择以包含含该铋(Bi)的前体以及在其铋(Bi)原子数为1时铌(Nb)原子数为1.3以上1.7以下的该铌(Nb)的前体为溶质的前体溶液作为起始材料的前体。通过采用这样的构成比率的前体，便能更高准确地制造含铋(Bi)与铌(Nb)的氧化物中，具有所谓该铋(Bi)原子数为1时该铌(Nb)原子数为1.3以上1.7以下这样特定的构成比率的氧化物介电体。然后，通过此特定构成比率，便会更高准确地发现烧绿石型结晶结构的结晶相。因此，可根据该氧化物介电体的制造方法，来积极地发现烧绿石型结晶结构的结晶相的点便值得多加描述。另外，根据该氧化物介电体的制造方法不仅会实现非常高的介电常数，也可制造发挥优异电气特性(例如，介电损失(tanδ))的氧化物介电体。从而，通过使用上述氧化物介电体的制造方法，便可提升具有该氧化物介电体的各种固体电子装置的电气特性。
另外，该氧化物介电体的制造方法可通过不使用光刻法的较简略的处理(例如，喷涂法、网版印刷法、凹版/凸版印刷法或纳米压印法)来形成氧化物层。由此，便无须如使用真空过程的过程般需要较长时间及/或高价的设备的过程。其结果，该氧化物层的制造方法便有优异的工业性或量产性。
另外，本发明的1个氧化物介电体的前体为具有烧绿石型结晶结构的结晶相且含铋(Bi)与铌(Nb)的氧化物前体，并且其是以含该铋(Bi)的前体以及在该铋(Bi)原子数为1时所述铌(Nb)原子数为1.3以上1.7以下的含该铌(Nb)的前体作为溶质来加以混合而成的。
根据该氧化物介电体的前体，便能高准确地制造在含铋(Bi)与铌(Nb)的氧化物中，具有所谓该铋(Bi)原子数为1时该铌(Nb)原子数为1.3以上1.7以下这样的特定构成比率的氧化物介电体。然后，通过此特定构成比率，便能更高准确地发现烧绿石型结晶结构的结晶相。因此，该氧化物介电体的前体为能积极地在该氧化物介电体中发现烧绿石型结晶结构的结晶相的前体。另外，由该氧化物介电体的前体所形成的氧化物介电体不仅会实现非常高的介电常数，也可发挥优异的电气特性(例如，介电损失(tanδ))。从而，通过使用上述氧化物介电体的前体，便可提升具有由该前体所形成的该氧化物介电体的各种固体电子装置的电气特性。
另外，本发明中，所谓“含氧气氛中”代表在氧气气氛中或大气中的意思。另外，本发明中，将tanδ值作为代表介电损失的数值。
另外，上述各发明中，在现时点关于BNO氧化物中，为何能发现烧绿石型结晶结构的结晶相的机制或理由尚未明朗。然而，却确认到因其有趣的异质性，而可得到至今所未能得到的电气特性。
另外，上述各发明中，上述氧化物还具有含铋(Bi)与铌(Nb)的氧化物的非晶相相较于仅有微晶粒集合体的情况，从较高精度地防止不需要的粒界形成所产生的电气特性劣化至偏差的观点看来，为较适当的一个形态。
根据本发明的1个氧化物介电体，由于具有相较于以往高非常多的比介电常数(代表性而言，为220以上)，并且也可发挥优异的电气特性(例如，介电损失(tanδ))，故可提升各种固体电子装置的电气特性。
另外，根据本发明的1个氧化物介电体的制造方法，便可制造具有相较于以往高非常多的比介电常数(代表性而言，为220以上)，并且可发挥优异的电气特性(例如，介电损失(tanδ))的氧化物介电体。另外，该氧化物介电体的制造方法有优异的工业性或量产性。
进一步地，本发明的1个氧化物介电体的前体为在氧化物介电体中更高准确地发现烧绿石型结晶结构的结晶相的前体。从而，通过使用该氧化物介电体的前体，便可不仅实现非常高的介电常数，也形成可发挥优异的电气特性(例如，介电损失(tanδ))的氧化物介电体。
附图说明
图1为显示本发明第1实施方式中的固体电子装置一范例的薄膜电容整体构成的图。
图2为本发明第1实施方式中的薄膜电容的剖面TEM(Transmission ElectronMicroscopy)照片及电子束绕射图像的观察结果。
图3为显示本发明第1实施方式中的薄膜电容的制造方法一过程的剖面简图。
图4为显示本发明第1实施方式中的薄膜电容的制造方法一过程的剖面简图。
图5为显示本发明第1实施方式中的薄膜电容的制造方法一过程的剖面简图。
图6为显示本发明第1实施方式中的薄膜电容的制造方法一过程的剖面简图。
图7为显示本发明第1实施方式中，在铋(Bi)原子数为1时，以铌(Nb)原子数为1.5的方式来调制前体溶液，且在以550℃来加热以形成氧化物层的情况的该氧化物层的比介电常数及介电损失(tanδ)的图表。
图8为显示本发明第1实施方式中，在铋(Bi)原子数为1时，以铌(Nb)原子数为1.5的方式来调制前体溶液，且在以600℃来加热以形成氧化物层的情况而对应于图7的图表。
图9为显示本发明第1实施方式中，在铋(Bi)原子数为1时，以铌(Nb)原子数为1.5的方式来调制前体溶液，且在以550℃或600℃来加热以形成氧化物层的情况的该氧化物层的结晶结构的X射线绕射(XRD)测量结果。
图10为在铋(Bi)原子数为1时，以铌(Nb)原子数为1的方式来调制前体溶液，且在以550℃或600℃来加热以形成氧化物层的情况的该氧化物层的结晶结构的X射线绕射(XRD)测量结果。
图11为显示本发明第2实施方式中的固体电子装置一范例的薄膜电容整体构成的图。
图12为显示本发明第3实施方式中的固体电子装置一范例的薄膜电容整体构成的图。
图13为显示本发明第3实施方式中的薄膜电容的制造方法一过程的剖面简图。
图14为显示本发明第3实施方式中的薄膜电容的制造方法一过程的剖面简图。
图15为显示本发明第3实施方式中的薄膜电容的制造方法一过程的剖面简图。
图16为显示本发明第3实施方式中的薄膜电容的制造方法一过程的剖面简图。
图17为显示本发明第3实施方式中的薄膜电容的制造方法一过程的剖面简图。
图18为显示本发明第3实施方式中的薄膜电容的制造方法一过程的剖面简图。
图19为显示本发明第3实施方式中的薄膜电容的制造方法一过程的剖面简图。
图20为显示本发明第3实施方式中的薄膜电容的制造方法一过程的剖面简图。
图21为显示本发明第3实施方式中的薄膜电容的制造方法一过程的剖面简图。
图22为显示本发明第3实施方式中的薄膜电容的制造方法一过程的剖面简图。
图23为显示本发明第4实施方式中的薄膜电容的制造方法一过程的剖面简图。
图24为显示本发明第4实施方式中的薄膜电容的制造方法一过程的剖面简图。
图25为显示本发明第4实施方式中的薄膜电容的制造方法一过程的剖面简图。
图26为显示本发明第4实施方式中的固体电子装置一范例的薄膜电容整体构成的图。
具体实施方式
基于添附附图来详细地叙述本发明实施方式的固体电子装置。另外，在说明时，综括所有附图，若是未特别言及，则对共通的部分赋予共通的参照符号。另外，附图中，本实施方式的要素并非一定要保持相互的缩放比例而加以记载。进一步地，为了让各附图容易观察，而可省略一部分的符号。
<第1实施方式>
1.本实施方式的薄膜电容的整体构成
图1为显示本实施方式中的固体电子装置一范例的薄膜电容100的整体构成的图。如图1所示，薄膜电容100在基板10上从基板10侧具有下部电极层20、氧化物介电体层(以下，简称为“氧化物层”。以下，相同。)30以及上部电极层40。
基板10可使用包含例如透过SiO2层及Ti层来于高耐热玻璃、SiO2/Si基板、氧化铝(Al2O3)基板、STO(SrTiO)基板、Si基板的表面形成有STO(SrTiO)层的绝缘性基板等、半导体基板(例如，Si基板、SiC基板、Ge基板)的各种绝缘性基板。
下部电极层20及上部电极层40的材料可使用白金、金、银、铜、铝、钼、钯、钌、铱、钨等高熔点金属，或是其合金等金属材料。
本实施方式中，氧化物介电体层(氧化物层30)通过在含氧气氛中加热以前体溶液作为起始材料的前体来加以形成(以下，也将本工序的制造方法称为“溶液法”)，其中所述前体溶液以含铋(Bi)前体以及含铌(Nb)的前体为溶质。另外，作为本实施方式中的前体溶液中的溶质，在含该铋(Bi)的前体中铋(Bi)原子数为1时，以铌(Nb)原子数为1.3以上1.7以下(代表性地为1.5)的方式来调整铋(Bi)原子数与铌(Nb)原子数。
通过采用以上述前体溶液为起始材料的前体层(仅称为“前体层”)，便可得到含铋(Bi)与铌(Nb)的氧化物层30。更具体而言，本实施方式的氧化物层30包含具有烧绿石型结晶结构的结晶相(包含微晶相)且含铋(Bi)与铌(Nb)的氧化物。另外，该氧化物层30中，在铋(Bi)原子数为1时，铌(Nb)原子数为1.3以上1.7以下。
图2为对于BNO氧化物层(氧化物层30)利用剖面TEM(Transmission ElectronMicroscopy)照片以及电子束绕射影像的观察。通过使用BNO氧化物层的电子束绕射影像，而求得密勒指数及原子间距离，并与已知的结晶结构模型进行拟合来进行结构解析。作为已知的结晶结构模型使用(Bi1.5Zn0.5)(Zn0.5Nb1.5)O7、β-BiNbO4以及Bi3NbO7。其结果，如图2所示，已知本实施方式的氧化物层30的烧绿石型结晶结构的结晶相为(Bi1.5Zn0.5)(Zn0.5Nb1.5)O7型结构，或是与(Bi1.5Zn0.5)(Zn0.5Nb1.5)O7型结构大致相同或近似。
另外，至今所已知的烧绿石型结晶结构是包含有“锌”的结果而能够取得的结构，但本实施方式中，却得到与已知形态有所差异的结果。关于在未含有锌的组成中，为何会发现这样的烧绿石型结晶结构，现时点尚未明朗。然而，如后述，却明白了因具有烧绿石型结晶结构的结晶相，会关联到薄层电容的介电体层，或是作为其他各种固体电子装置(例如，半导体装置或微机电系统)的绝缘层的良好介电特性(特别是，高比介电常数)。
另外，本实施方式的氧化物层30，如图2所示，也具有含铋(Bi)与铌(Nb)的氧化物的非晶相。由此，存在有结晶相与非晶相，这是从高精度地防止不需要的粒界形成所致的电气特性劣化或差异的观点来看，为较适合的一个形态。
另外，本实施方式并不限定于该结构。另外，由于将附图简略化，故省略关于从各电极层的引线电极层的图案化记载。
2.薄膜电容100的制造方法
接着，便说明薄膜电容100的制造方法。另外，本申请案中温度的显示表示加热器的设定温度。图3至图6分别显示薄膜电容100的制造方法一过程的剖面简图。如图3所示，首先，在基板10上形成下部电极层20。接着，在下部电极层20上形成氧化物层30，之后，在氧化物层30上形成上部电极层40。
(1)下部电极层的形成
图3为显示下部电极层20的形成工序的图。本实施方式中，为说明以白金(Pt)来形成薄膜电容100的下部电极层20的范例。下部电极层20为以已知的溅镀法来在基板10上形成包含白金(Pt)的层。
(2)作为绝缘层的氧化物层的形成
接着，在下部电极层20上形成氧化物层30。氧化物层30依次以(a)前体层的形成及预烧结的工序以及(b)正式烧结的工序来加以形成。图4至图6为显示氧化物层30的形成过程的图。本实施方式中，说明薄膜电容100的制造工序的氧化物层30具有烧绿石型结晶结构的结晶相，且含铋(Bi)与铌(Nb)的氧化物来加以形成的范例。
(a)前体层的形成及预烧结
如图4所示，以已知的旋转涂布法来在下部电极层20上形成有以前体溶液(称为前体溶液。以下，对于前体的溶液也相同。)作为起始材料的前体层30a，其中，所述前体溶液以含铋(Bi)的前体以及含铌(Nb)的前体为溶质。在此，为了形成氧化物层30的含铋(Bi)前体的范例可采用2-乙基己酸铋、辛酸铋、氯化铋、硝酸铋或各种烷氧铋化合物(例如，异丙醇铋、丁醇铋、乙醇铋、甲氧基乙醇铋)。另外，本实施方式中用以形成氧化物层30的含铌(Nb)前体的范例也可采用2-乙基己酸铌、辛酸铌、氯化铌、硝酸铌或各种烷氧铌化合物(例如，异丙醇铌、丁醇铌、乙醇铌、甲氧基乙醇铌)。另外，前体溶液的溶剂较佳为选自乙醇、丙醇、丁醇、2-甲氧基乙醇、2-乙氧基乙醇、2-丁氧基乙醇所组成的组中的至少1种醇溶剂或是选自醋酸、丙酸、辛酸所组成的组中的至少1种羧酸的溶剂。从而，前体溶液的溶剂中，可采用上述2种以上的醇溶剂的混合溶剂或上述2种以上的羧酸的混合溶剂的一个形态。
另外，本实施方式中，如下述(1)与(2)所示，将经调整铋(Bi)原子数与铌(Nb)原子数的各前体为溶质的前体溶液作为起始材料。
(1)上述含铋(Bi)的前体
(2)在(1)的前体的铋(Bi)原子数为1时，铌(Nb)原子数为1.3以上1.7以下的含铌(Nb)前体。
之后，预烧结在氧气气氛中或大气中(统称为“含氧气氛中”)，在规定时间，以80℃以上250℃以下的温度范围来进行预烧结。预烧结中，使前体30a中的溶剂被充分地蒸发，并且为了发现将来的塑性变形的特性，而较佳地形成为胶体状态(应为热裂解前且残存有有机链的状态)。为了更高精度地实现上述观点，预烧结温度较佳地为80℃以上250℃以下。另外，通过多次重复利用上述旋转涂布法的前体层30a的形成及预烧结，便可得到所欲厚度的氧化物层30。
(b)正式烧结
之后，正式烧结在含氧气氛中(例如100体积％，但不限于此)，以规定时间、520℃以上620℃以下范围的温度(第1温度)来加热前体层30a。其结果，如图5所示，在电极层上形成有含铋(Bi)与铌(Nb)的氧化物层30。另外，该氧化物层30中的铋(Bi)及铌(Nb)的原子组成比在铋(Bi)为1时，铌(Nb)为1.3以上1.7以下。
在此，本实施方式中，将烧结温度(第1温度)设定为520℃以上620℃以下。然而，该上限值在现时点能确认到后述本实施方式效果的上限值，而并非让其效果奏效的技术上的界限值。
其中，根据本发明人的研究与分析，了解到例如在铋(Bi)原子数为1时，以铌(Nb)为1的方式来配制前体溶液的情况，加热前体层的温度从550℃越朝600℃上升，则烧绿石型结晶结构的结晶相便会消失，另一方面，β-BiNbO4的结晶结构则会容易被发现。然而，使用本实施方式的前体30a的情况，即便为以600℃以上来加热的情况，也难以发现β-BiNbO4的结晶结构，换言之，得到所谓烧绿石型结晶结构的结晶相会高准确地残留的极为有趣的结果。从而，确认到所谓本实施方式的前体层30a即便在600℃以上的高温中，也可维持烧绿石型结晶结构的结晶相的应多加描述的效果。
另外，氧化物层30的膜厚范围较佳地为30nm以上。当氧化物层30的膜厚未达30nm时，由于伴随膜厚减少的泄漏电流及介电损失的增大，而要适用于固体电子装置便不实用，故不佳。
(3)上部电极层的形成
接着，在氧化物层30上形成上部电极层40。图6为显示上部电极层40的形成工序的图。本实施方式中，说明以白金(Pt)来形成薄膜电容100的上部电极层40的范例。上部电极层40与下部电极层20相同，通过已知的旋转涂布法来在氧化物层30上形成包含白金(Pt)的层。通过该上部电极层40的形成，来制造图1所示的薄膜电容100。
本实施方式中，通过在含氧气氛中来加热以前体溶液作为起始材料的前体层来形成包含铋(Bi)与铌(Nb)的氧化物层，其中所述前体溶液以含铋(Bi)的前体以及含铌(Nb)的前体为溶质。另外，用以形成此氧化物层的加热温度在520℃以上时会得到特别良好的电气特性。另外，即便在加热温度超过600℃的情况(例如，620℃以下)，也有能得到良好电气特性的情况。特别是，铌(Nb)相对于铋(Bi)的比率越高，则即便加热温度为较高温仍有高准确地残留烧绿石型结晶结构的结晶相的倾向。
除此之外，若是采用本实施方式的氧化物层的制造方法，由于不使用真空过程而只要在含氧气氛中来加热氧化物层的前体溶液即可，故相较于以往的溅镀法，大面积化会变得容易，并且可大幅地提高工业性或量产性。
3.薄膜电容100的电气特性
(1)比介电常数及介电损失(tanδ)
图7为显示本实施方式中，以550℃的加热所形成的氧化物层30的比介电常数及介电损失(tanδ)的图表。另外，图8为本实施方式中，以600℃的加热所形成的氧化物层30而对应于图7的图表。
另外，比介电常数通过将0.1V的电压、1KHz的交流电压施加至下部电极层与上部电极层之间来加以测量。该测量使用东阳科技股份有限公司制的1260-SYS型宽带介电常数测量系统。另外，介电损失(tanδ)在室温，通过将0.1V的电压，1KHz的交流电压施加至下部电极层与上部电极层之间来加以测量。该测量使用东阳科技股份有限公司制的1260-SYS型宽带介电常数测量系统。
更具体而言，图7为显示在铋(Bi)原子数为1时，以铌(Nb)原子数为1.5的方式来配制前体溶液，且以550℃来加热，而形成氧化物层30的情况，1Hz～1MHz的频率中的氧化物层30的比介电常数以及介电损失(tanδ)。图8为显示在铋(Bi)原子数为1时，以铌(Nb)原子数为1.5的方式来配制前体溶液，且以600℃来加热，而形成氧化物层30的情况，此时的1Hz～1MHz的频率中的氧化物层30的比介电常数以及介电损失(tanδ)。另外，图7及图8都为了确认再现性，而将相同样品分别制作3个，而测量了比介电常数及介电损失(tanδ)。
如图7及图8所示，可确认到从1Hz至1MHz的频率，比介电常数都为220以上。特别是，以600℃来加热而形成氧化物层30的情况，即便为上述任一频率，都会得到较以550℃来加热而形成的氧化物层30的比介电常数要高的比介电常数(约250以上)的点特别值得描述。另一方面，关于介电损失(tanδ)，虽然对以600℃来加热而形成的氧化物层30的介电损失(tanδ)多少可看到差异，但仍可得到不依存于加热温度的良好结果。另外，在高频区域(20KHz以上)中介电损失(tanδ)会急剧上升的理由应该是因为在薄膜电容100的结构上为寄生电感所支配。换言之，在高频区域(20KHz以上)中应并未显示BNO氧化物本身的特性。
另外，图7及图8所示的比介电常数的数值为氧化物层整体的数值。如后述，根据本发明人的分析，了解到通过含铋(Bi)与铌(Nb)的氧化物层会具有烧绿石型结晶结构的结晶相以外的结晶相(例如，β-BiNbO4型结晶结构的结晶相)及/或非晶相，便可改变氧化物层整体的比介电常数的值。然而，如图7及图8所示，本实施方式的氧化物层30可说是具有多数能产生高比介电常数的烧绿石型结晶结构的结晶相。换言之，根据图7及图8，便确认到即便以所谓600℃的高温烧结也可维持烧绿石型结晶结构的结晶相。
另外，作为比较例，在调查了铋(Bi)原子数为1时，以铌(Nb)原子数为1.5的方式来配制前体溶液，且以550℃来加热，而形成氧化物层的情况的1Hz～1MHz的频率中的氧化物层30的比介电常数以及介电损失(tanδ)的结果，了解到比介电常数及介电损失的任一者都有非常大的频率依存性。特别是关于比介电常数，确认到相对于1Hz时的值为约250，则在1MHz时的值会减低至约60。这里，以500℃的加热所形成的氧化物大部分为非晶相，该500℃的非晶相应会对电气特性造成较大的影响。换言之，由于非晶相会支配电气特性，故频率依存性应会变得非常大。另外，若是会促进结晶化，且为更准确地形成烧绿石型结晶结构的结晶相的520℃以上的加热的话，则氧化物层30的比介电常数及介电损失(tanδ)便会接近以550℃来加热而形成的氧化物特性。
(2)泄漏电流
调查在铋(Bi)原子数为1时，以铌(Nb)原子数为1.5的方式来配制前体溶液，且以550℃来加热，而形成氧化物层30的情况下，施加50kV/cm时的泄漏电流值。其结果，泄漏电流值得到可作为电容来使用的特性。另外，该泄漏电流为将上述电压施加至下部电极层与上部电极层之间来测量电流。另外，该测量使用安捷伦科技股份有限公司制的4156C型。
3.利用X射线绕射(XRD)法的结晶结构解析
图9为显示在铋(Bi)原子数为1时，以铌(Nb)原子数为1.5的方式来配制前体溶液，且以550℃或600℃来加热而形成氧化物层30的情况的结晶结构的X射线绕射(XRD)的测量结果。另一方面，图10为显示在铋(Bi)原子数为1时，以铌(Nb)原子数为1的方式来配制前体溶液，且以550℃或600℃来加热，而形成氧化物层30的情况的结晶结构的X射线绕射(XRD)的测量结果。另外，作为比较例，各附图也显示在铋(Bi)原子数为1时，以铌(Nb)原子数为1.5的方式来配制前体溶液，且以500℃来加热的情况的氧化物层的测定结果。
如图9及图10所示，得知在铋(Bi)原子数为1时，以铌(Nb)原子数为1.5的方式来配制前体溶液的情况，相较于在铋(Bi)原子数为1时，以铌(Nb)原子数为1的方式来配制前体溶液的情况，2θ在28°至29°附近的半峰宽会变小。另外，此28°至29°附近的峰为显示烧绿石型结晶结构的峰。从而，通过在铋(Bi)原子数为1时，以铌(Nb)原子数为1.5的方式来配制前体溶液，便可确认到烧绿石型结晶结构的结晶相会生长。另一方面，如各附图的比较例所示，以500℃来加热的情况，仅确认2θ在28°至29°附近有较宽的峰。从而，以500℃来加热的氧化物层应几乎或完全没有形成烧绿石型结晶结构的结晶相的可能性较高。
另外，上述各分析至测量就在铋(Bi)原子数为1时，以铌(Nb)原子数为1.5的方式来配制前体溶液的情况的氧化物层30来加以进行。然而，若为在铋(Bi)原子数为1时，以铌(Nb)原子数为1.3以上1.7以下的方式来配制前体溶液时所形成的氧化物层30，也可得到与上述各分析结果至测量结果几乎相同的结果。
另外，最终所形成的氧化物层30若为具有烧绿石型结晶结构的结晶相，且含铋(Bi)与铌(Nb)的氧化物(可包含不可避免的杂质)，并且在该铋(Bi)原子数为1时，该铌(Nb)原子数为1.3以上1.7以下的氧化物介电体的话，便可得到良好的电气特性。
如上所述，确认到关于氧化物层30中的铋(Bi)及铌(Nb)原子组成比，若为在铋(Bi)原子数为1时，该铌(Nb)原子数为1.3以上1.7以下的话，比介电常数及介电损失(tanδ)，以及泄漏电流值特别适用于各种固体电子装置(例如含电容、半导体装置或微机电系统或高频滤波器、贴片天线或RCL中的至少2个的复合元件)。
<第2实施方式>
本实施方式的薄膜电容200除了将第1实施方式中所形成的薄膜电容100的氧化物层30变更为氧化物层230的点之外，都与第1实施方式的薄膜电容100相同。从而，便省略与第1实施方式重复的说明。
图11为显示本实施方式中的固体电子装置一范例的薄膜电容200的整体构成的图。本实施方式的氧化物层230利用第1温度(520℃以上620℃以下)的正式烧结工序来形成第1实施方式的氧化物层30后，进一步地，通过在含氧气氛中以第1温度以下的第2温度(代表性而言，为350℃至600℃)来加热约20分钟而加以形成。本实施方式中，将利用该第2温度的氧化物层的加热称为“后退火(post-annealing)处理”。
具备上述氧化物层230的薄膜电容200中，不会实质上地改变第1实施方式的薄膜电容100的比介电常数，而得到进一步地提高氧化物层230与其基底层(也即，下部电极层20)及/或上部电极层40的密合性。
另外，后退火处理中的第2温度较佳地为第1温度以下的温度。这是因为若第2温度较第1温度要高的话，第2温度对氧化层230的物性造成影响的可能性会变高。从而，第2温度较佳地为选择不会支配氧化物层230的物性的温度。另一方面，后退火处理中的第2温度的下限值，如上所述，从进一步地提升与基底层(也即，下部电极层20)及/或上部电极层40的密合性的观点来加以决定。
<第3实施方式>
1.本实施方式的薄膜电容的整体构成
本实施方式中，在固体电子装置一范例的薄膜电容的所有层的形成过程中施予压印加工。本实施方式中的固体电子装置一范例的薄膜电容300的整体构成如图12所示。本实施方式中，除了在下部电极层、氧化物层以及上部电极施予压印加工以外，都与第1实施方式相同。另外，省略与第1实施方式重复的说明。
如图12所示，本实施方式的薄膜电容300形成于基板10上。另外，薄膜电容300从基板10侧具有下部电极层320、包含氧化物介电体的氧化物层330以及上部电极层340。
2.薄膜电容300的制造工序
接着，便说明薄膜电容300的制造方法。图13至图22为分别显示薄膜电容300的制造方法一过程的剖面简图。在制造薄膜电容300时，首先，在基板10上形成施予压印加工的下部电极层320。接着，在下部电极层320上形成施予压印加工的氧化物层330。之后，在氧化物层330上形成有施予压印加工的上部电极层340。在薄膜电容300的制造工序中也省略与第1实施方式重复的说明。
(1)下部电极层的形成
本实施方式中，说明通过包含镧(La)与镍(Ni)的导电用氧化物层来形成薄膜电容300的下部电极层320的范例。下部电极层320以(a)前体层的形成与预烧结的工序、(b)压印加工的工序、(c)正式烧结的工序的顺序来加以形成。
(a)前体层的形成与预烧结的工序
首先，在基板10上，以已知的旋转涂布法来形成以下部电极层用前体溶液作为起始材料的下部电极层用前体层320a，其中，所述下部电极层用前体溶液以含镧(La)的前体以及含镍(Ni)的前体为溶质。
之后，作为预烧结，在含氧气氛中，以80℃以上250℃以下的温度范围来加热下部电极层用前体层320a。另外，通过多次重复利用上述旋转涂布法的下部电极层用前体层320a的形成及预烧结，便可得到所欲厚度的下部电极层320。
(b)压印加工
接着，为了进行下部电极层用前体层320a的图案化，如图13所示，为在80℃以上300℃以下的范围内来加热的状态下，使用下部电极层用模具M1，以1MPa以上20MPa以下的压力来施予压印加工。作为压印加工中的加热方法范例，有：通过腔室、烘箱等，来成为既定的温度气氛的状态的方法；将搭载基板的基台从下部以加热器来加热的方法；另外，使用预先加热至80℃以上300℃以下的模具而施予压印加工的方法等。该情况，由加工性的观点看来，更佳地并用将基台从下部以加热器来加热的方法与预先加热为80℃以上300℃以下的模具。
另外，上述的模具的加热温度为80℃以上300℃以下的理由如下。在压印加工时的加热温度未达80℃的情况，由于下部电极层用前体层320a的温度会下降，而使得下部电极层用前体层320a的塑性变形能力下降，故会变得缺乏压印结构成形时的成形实现性或成形后的可靠性或稳定性。另外，在压印加工时的加热温度超过300℃的情况，由于会促使为塑性变形根源的有机链的裂解(氧化热裂解)，而使得塑性变形能力下降。进一步地，从上述观点来看，在压印加工时，以100℃以上250℃以下的范围内来加热下部电极层用前体层320a为更佳的一个形态。
另外，压印加工中的压力，若为1MPa以上20MPa以下的范围内的压力的话，则下部电极层用前体层320a便会随着模具的表面形状而加以变形，并可以高精度来形成所欲的压印结构。另外，将施予压印加工时所施加的压力设定为所谓1MPa以上20MPa以下的低压力范围。其结果，便会使得施予压印加工时模具不容易损伤，并且也有利于大面积化。
之后，将下部电极层用前体层320a全面蚀刻。其结果，如图14所示，便从下部电极层所对应的区域以外的区域完全地去除下部电极层用前体层320a(对于下部电极层用前体层320a的整面的蚀刻工序)。
另外，上述压印加工中，较佳地预先对会接触模具压印面的各前体层的表面施予脱模处理及/或对其模具的压印面的脱模处理，之后，对各前体层施予压印加工。施予如这样的处理。其结果，由于可降低各前体层与模具之间的摩擦力，故可对各前体层进一步施予精度良好地压印加工。另外，作为可用于脱模处理的脱模剂可例示有表面活性剂(例如，氟系表面活性剂、硅系表面活性剂等)、含氟类金刚石碳等。
(c)正式烧结
接着，在大气中对下部电极层用前体层320a进行正式烧结。正式烧结时的加热温度为550℃以上650℃以下。其结果，如图15所示，便在基板10上形成包含镧(La)与镍(Ni)的下部电极层320(其中，可含有不可避免的杂质。以下相同。)。
(2)为介电体层或绝缘层的氧化物层的形成
接着，在下部电极层320上形成会成为介电体层的氧化物层330。氧化物层330以(a)前体的形成与预烧结的工序、(b)压印加工的工序、以及(c)正式烧结的工序的顺序来加以形成。图16至图19为显示氧化物层330的形成工序的图。
(a)前体的形成及预烧结
如图16所示，在基板10及经图案化的下部电极层320上，与第2实施方式同样地，形成以前体溶液作为起始材料的前体层330a，所述前体溶液以含铋(Bi)的前体以及含铌(Nb)的前体为溶质。之后，在含氧气氛中，以加热至80℃以上250℃以下的状态下来进行预烧结。另外，与第1实施方式同样地，作为本实施方式中的前体溶液中的溶质，在该含铋(Bi)的前体中铋(Bi)原子数为1时，以铌(Nb)原子数为1.3以上1.7以下(代表性地为1.5)的方式来调整铋(Bi)原子数与铌(Nb)原子数。
(b)压印加工
本实施方式中，如图17所示，对仅进行预烧结的前体层330a施予压印加工。具体而言，为了进行氧化物层的图案化，便在加热为80℃以上300℃以下的状态下，使用介电体层用模具M2，以1MPa以上20MPa以下的压力来施予压印加工。
之后，将前体层330a全面蚀刻。其结果，如图18所示，便从氧化物层330所对应的区域以外的区域完全地去除前体层330a(对于前体层330a的整面的蚀刻工序)。另外，本实施方式的前体层330a的蚀刻工序使用未使用真空过程的湿蚀刻技术来加以进行，但不妨通过使用电浆，也即干蚀刻技术来加以蚀刻。
(c)正式烧结
之后，与第2实施方式同样地，正式烧结前体层330a。其结果，如图19所示，便在下部电极层320上形成为介电体层的氧化物层330(其中，可含有不可避免的杂质。以下相同。)。正式烧结在氧气氛中，以规定时间、520℃以上620℃以下的温度范围来加热前体层330a。
通过该正式烧结工序，便可得到含铋(Bi)与铌(Nb)的氧化物层330。更具体而言，与第1实施方式同样，本实施方式的氧化物层330包含具有烧绿石型结晶结构的结晶相(含微晶相)，且含铋(Bi)与铌(Nb)的氧化物。另外，该氧化物层30中，在铋(Bi)原子数为1时，铌(Nb)原子数为1.3以上1.7以下。
另外，虽也可在正式烧结后对前体层330a的整面进行蚀刻工序，但如上所述，在压印工序与正式烧结工序之间，包含有整体性地蚀刻前体层的工序为更佳的一个形态。这是因为相较于在正式烧结各前体层后进行蚀刻，可更容易地去除不需要的区域。
(3)上部电极层的形成
之后，在氧化物层330上，与下部电极层320同样地，以已知的旋转涂布法来形成以前体溶液作为起始材料的上部电极层用前体层340a，其中所述前体溶液以含镧(La)的前体以及以含镍(Ni)的前体为溶质。之后，对上部电极层用前体层340a在含氧气氛中以80℃以上250℃以下的温度范围来加热，以进行预烧结。
接着，如图20所示，为了进行经进行预烧结的上部电极层用前体层340a的图案化，便在将上部电极层用前体层340a加热至80℃以上300℃以下的状态下，使用上部电极层用模具M3，对上部电极层用前体层340a以1MPa以上20MPa以下的压力来施予压印加工。之后，如图21所示，通过全面蚀刻上部电极层用前体层340a，便从上部电极层340所对应的区域以外的区域完全地去除上部电极层用前体层340a。
进一步地，如图22所示，正式烧结通过在氧气氛中，以规定时间来将上部电极层用前体层340a加热至520℃至600℃，在氧化物层330上，形成包含镧(La)与镍(Ni)的上部电极层340(其中，可含有不可避免的杂质。以下相同。)。
本实施方式中，也通过在含氧气氛中，加热以前体溶液作为起始材料的前体层来形成包含铋(Bi)与铌(Nb)的氧化物层330，其中所述前体溶液以含铋(Bi)的前体以及含铌(Nb)的前体为溶质。另外，若用以形成此氧化物层的加热温度在520℃以上620℃以下的话，便会得到特别良好的电气特性。除此之外，若采用本实施方式的氧化物层的制造方法，由于不使用真空过程而只要在含氧气氛中来加热氧化物层的前体溶液即可，故相较于以往的溅镀法，大面积化会变得容易，并且可大幅地提高工业性或量产性。
另外，本实施方式的薄膜电容300在基板10上，从基板10侧具有下部电极层320、绝缘层的氧化物层330以及上部电极层340。另外，上述各层通过施予压印加工来形成压印结构。其结果，便不需要使用真空过程或光刻法的过程，或是紫外线照射过程等需要较长时间及高价设备的过程。其结果，电极层及氧化物层皆可简便地被加以图案化。其结果，本实施方式的薄膜电容300便有极优异的工业性或量产性。
<第4实施方式>
1.本实施方式的薄膜电容的整体构成
本实施方式中，也在固体电子装置一范例的薄膜电容的所有层的形成过程中施予压印加工。本实施方式中的固体电子装置一范例的薄膜电容400的整体构成如图26所示。本实施方式中，下部电极层、氧化物层以及上部电极层在层叠各前体层后，进行预烧结。
另外，进行预烧结后的所有前体层会在施予压印加工后，进行正式烧结。另外，关于本实施方式的构成省略与第1至第3实施方式重复的说明。如图26所示，薄膜电容400形成在基板10上。另外，薄膜电容400从基板10侧具有下部电极层420、包含介电体的绝缘层的氧化物层430、以及上部电极层440。
2.薄膜电容400的制造工序
接着，便说明薄膜400的制造方法。图23至图25分别显示薄膜电容400的制造方法一过程的剖面简图。在制造薄膜电容400时，首先，在基板10上形成有为下部电极层420的前体层的下部电极层用前体420a、为氧化物层430的前体的前体层430a以及为上部电极层440的前体层的上部电极层用前体层440a的层叠体。接着，在对该层叠体施予压印加工后，便进行正式烧结。薄膜电容400的制造工序中，也省略与第1至第3实施方式重复的说明。
(1)前体的层叠体的形成
如图23所示，首先，在基板10上，形成有为下部电极层420的前体层的下部电极层用前体层420a、为氧化物层430的前体层的前体层430a以及为上部电极层440的前体层的上部电极层用前体层440a的层叠体。本实施方式中，说明以下范例：与第3实施方式同样，通过含镧(La)与镍(Ni)的导电用氧化物层来形成薄膜电容400的下部电极层420及上部电极层440，通过含铋(Bi)与铌(Nb)的氧化物层来加以形成为介电体层的氧化物层430。
首先，在基板10上，以已知的旋转涂布法来形成以下部电极层用前体溶液作为起始材料的下部电极层用前体层420a，其中所述下部电极层用前体溶液以含镧(La)的前体以及含镍(Ni)的前体为溶质。之后，预烧结在含氧气氛中，以规定时间，80℃以上250℃以下的温度范围来加热下部电极层用前体层420a。另外，通过多次重复利用上述旋转涂布法的下部电极层用前体层420a的形成及预烧结，便可得到所欲厚度的下部电极层420。
接着，在进行预烧结后的下部电极层用前体层420a上形成前体层430a。首先，在下部电极层用前体层420a上形成以前体溶液作为起始材料的前体层430a，其中所述前体溶液以含铋(Bi)的前体以及含铌(Nb)的前体为溶质。之后，预烧结在含氧气氛中以规定时间，80℃以上250℃以下的温度范围来加热前体层430a。
接着，在进行预烧结后的前体层430a上，与下部电极层用前体层420a同样地，以已知的旋转涂布法来形成以前体溶液作为起始材料的上部电极层用前体层440a，其中所述前体溶液以含镧(La)的前体以及含镍(Ni)的前体为溶质。之后，对上部电极层用前体层440a而在含氧气氛中，以80℃以上250℃以下的温度范围来加热，以进行预烧结。
(2)压印加工
接着，为了进行各前体层的层叠体(420a、430a、440a)的图案化，如图24所示，便在80℃以上，300℃以下的范围来加热的状态下，使用层叠体用模具M4，以1MPa以上20MPa以下的压力来施予压印加工。
之后，将各前体层的层叠体(420a、430a、440a)全面蚀刻。其结果，如图25所示，便从下部电极层、氧化物层以及上部电极层所对应的区域以外的区域完全地去除各前体层的层叠体(420a、430a、440a)(对于各前体层的层叠体(420a、430a、440a)整面的蚀刻工序)。
(3)正式烧结
接着，对各前体层的层叠体(420a、430a、440a)进行正式烧结。其结果，如图26所示，便在基板10上形成下部电极层420、氧化物层430、上部电极层440。
本实施方式中，也通过在含氧气氛中加热以前体溶液作为起始材料的前体层来形成含铋(Bi)与铌(Nb)的氧化物层430，其中所述前体溶液以含铋(Bi)的前体以及含铌(Nb)的前体为溶质。另外，与第1实施方式同样地，在含该铋(Bi)的前体中的铋(Bi)原子数为1时，以铌(Nb)原子数为1.3以上1.7以下(代表性地为1.5)的方式来调整铋(Bi)原子数与铌(Nb)原子数。
通过上述烧结工序，便可得到含铋(Bi)与铌(Nb)的氧化物层430。更具体而言，与第1实施方式同样，本实施方式的氧化物层430包含具有烧绿石型结晶结构的结晶相(包含微晶相)，且含铋(Bi)与铌(Nb)的氧化物。另外，该氧化物层30中，在铋(Bi)原子数为1时，铌(Nb)原子数为1.3以上1.7以下。
另外，若用以形成此氧化物层430的加热温度在520℃以上620℃以下的话，便会得到特别良好的电气特性。除此之外，若采用本实施方式的氧化物层的制造方法，由于不使用真空过程而只要在含氧气氛中来加热氧化物层的前体溶液即可，故相较于以往的溅镀法，大面积化会变得容易，并且可大幅地提高工业性或量产性。
另外，本实施方式中，在对进行预烧结后的所有氧化物层的前体层施予压印加工后，便进行正式烧结。从而，在形成压印结构的情况，便可谋求工序的缩减化。
如上所述，确认到上述各实施方式中的氧化物层会因烧绿石型结晶结构的结晶相的分布，而让BNO氧化物具有超越以往的高比介电常数。另外，也了解到具有所谓在该铋(Bi)原子数为1时，该铌(Nb)原子数为1.3以上1.7以下的特定构成比率的氧化物介电体会被发现有特别高的比介电常数。进一步地，了解到在选择了以将含铋(Bi)的前体以及在该铋(Bi)原子数为1时铌(Nb)原子数为1.3以上1.7以下的含铌(Nb)的前体为溶质的前体溶液作为起始材料的前体的情况，便可更高准确地得到高介电常数的氧化物介电体。
除此之外，上述各实施方式中的氧化物层通过溶液法所制造，以谋求制造过程的简略化。除此之外，利用溶液法的氧化物层的制造中，通过将用以形成氧化物层的加热温度(烧结温度)为520℃以上620℃以下，便可得到具有所谓高比介电常数，且低介电损失的良好电气特性的BNO氧化物层。另外，由于上述各实施方式中的氧化物层的制造方法不需要真空装置等复杂高价的设备而为较短时间的简易方法，故对有优异工业性或量产性的氧化物层及具备这样的氧化物层的各种固体电子装置的提供有较大的贡献。
<其他实施方式>
另外，第3或第4实施方式中的氧化物层中，虽未进行后退火处理，但作为第3或第4实施方式的变形例，进行后退火处理是可采用的适当的一个形态。例如，可在进行压印加工，而图案化结束后，进行后退火处理。通过该后退火处理，便可达到与第2实施方式中所说明的效果同样的效果。
另外，上述各实施方式中的氧化物层适于以低驱动电压来控制大电流的各种固体电子装置。作为具有上述各实施方式中的氧化物层的固体电子装置，除了上述薄膜电容以外，也可适用于多数装置。例如，也可适用上述各实施方式中的氧化物层于例如层叠薄膜电容、电容可变薄膜电容等电容、金属氧化物半导体场效电晶体(MOSFET)、非挥发性记忆体等半导体装置或是以微全分析系统(Total Analysis System)、微化学晶片、DNA晶片等的MEMS(微机电系统；microelectromechanical system)或NEMS(nanoelectromechanicalsystem，纳机电系统)为代表的微机电系统元件、其他包含高频滤波器、贴片天线或是RCL中至少2个的复合元件。
另外，上述实施方式内，在施予压印加工后的形态中，将压印加工时的压力为“1MPa以上20MPa以下”的范围内的理由如下。这是因为，首先，在其压力未达1MPa的情况，会有压力过低而变得无法压印各前体层的情况。另一方面，由于若其压力为20MPa，便可充分地压印前体层，故无需施加其以上的压力。从上述观点看来，压印工序中，更佳地以2MPa以上10MPa以下的范围内的压力来施予压印加工。
如上所述，上述各实施方式的公开为了说明这些实施方式而加以记载者，而并非为了限定本发明而加以记载。除此之外，在包含各实施方式的其他组合的本发明范围内所存在的变形例也被包含于申请专利范围。
符号说明
10：基板
20、320、420：下部电极层
320a、420a：下部电极层用前体层
30、330、430：氧化物层(氧化物介电体层)
30a、330a、430a：氧化物层用前体层
40、340、440：上部电极层
340a、440a：上部电极层用前体层
100、200、300、400：固体电子装置的一范例的薄膜电容
M1：下部电极层用模具
M2：介电体层用模具
M3：上部电极层用模具
M4：层叠体用模具

Claims (12)

1.一种氧化物介电体，其包含具有烧绿石型结晶结构的结晶相且含铋(Bi)与铌(Nb)的氧化物，其中，所述氧化物包含或不包含不可避免的杂质，
在所述铋(Bi)原子数为1时，所述铌(Nb)原子数为1.3以上1.7以下。
2.根据权利要求1所述的氧化物介电体，其中，
所述氧化物还具有含所述铋(Bi)与所述铌(Nb)的氧化物的非晶相。
3.根据权利要求1或2所述的氧化物介电体，其中，
所述氧化物通过在含氧气氛中加热以前体溶液作为起始材料的前体来加以形成，其中，所述前体溶液以含所述铋(Bi)的前体及含所述铌(Nb)的前体作为溶质，就所述含所述铌(Nb)的前体而言，在所述铋(Bi)原子数为1时所述铌(Nb)原子数为1.3以上1.7以下。
4.一种固体电子装置，具有权利要求1至3中任一项所述的所述氧化物介电体。
5.根据权利要求4所述的固体电子装置，其中，
所述固体电子装置为选自高频滤波器、贴片天线、电容、半导体装置以及微机电系统所组成的组中的1种。
6.一种氧化物介电体的制造方法，其包含以下所述的形成氧化物介电体层的工序：
通过由在含氧气氛中以520℃以上620℃以下的第1温度来加热以前体溶液作为起始材料的前体层来形成氧化物介电体层，
其中，所述前体溶液以含铋(Bi)的前体以及在所述铋(Bi)原子数为1时铌(Nb)原子数为1.3以上1.7以下的含所述铌(Nb)的前体为溶质；
所述氧化物介电体包含具有烧绿石型结晶结构的结晶相且含所述铋(Bi)与所述铌(Nb)的氧化物，所述氧化物包含或不包含不可避免的杂质，并且在所述铋(Bi)原子数为1时，所述铌(Nb)原子数为1.3以上1.7以下。
7.根据权利要求6所述的氧化物介电体的制造方法，其中，
所述氧化物还具有含所述铋(Bi)与所述铌(Nb)的氧化物的非晶相。
8.根据权利要求6或7所述的氧化物介电体的制造方法，其中，
将所述前体层在所述含氧气氛中加热后，还包括以所述第1温度以下的第2温度来加热的追加加热工序。
9.根据权利要求6至8中任一项所述的氧化物介电体的制造方法，其中，
通过在形成所述氧化物介电体层前，在含氧气氛中以80℃以上300℃以下来加热所述前体层的状态下施予压印加工，从而形成所述前体层的压印结构。
10.根据权利要求9所述的氧化物介电体的制造方法，其中，
以1MPa以上20MPa以下的范围内的压力来施予所述压印加工。
11.一种固体电子装置的制造方法，其制造具有权利要求6至10中任一项所述的所述氧化物介电体的固体电子装置。
12.一种氧化物介电体的前体，其为具有烧绿石型结晶结构的结晶相且含铋(Bi)与铌(Nb)的氧化物前体，其中，
将含所述铋(Bi)的前体以及在所述铋(Bi)原子数为1时所述铌(Nb)原子数为1.3以上1.7以下的含所述铌(Nb)的前体作为溶质来加以混合。
CN201480083996.5A 2014-12-24 2014-12-24 氧化物介电体及其制造方法、氧化物介电体的前体以及固体电子装置及其制造方法 Pending CN107004596A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2014/084159 WO2016103368A1 (ja) 2014-12-24 2014-12-24 酸化物誘電体及びその製造方法、酸化物誘電体の前駆体、並びに固体電子装置及びその製造方法

Publications (1)

Publication Number Publication Date
CN107004596A true CN107004596A (zh) 2017-08-01

Family

ID=56149465

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201480083996.5A Pending CN107004596A (zh) 2014-12-24 2014-12-24 氧化物介电体及其制造方法、氧化物介电体的前体以及固体电子装置及其制造方法

Country Status (5)

Country Link
US (1) US20170355613A1 (zh)
EP (1) EP3240019A4 (zh)
CN (1) CN107004596A (zh)
TW (1) TWI626741B (zh)
WO (1) WO2016103368A1 (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6449201A (en) * 1987-08-19 1989-02-23 Marcon Electronics Co Voltage-dependent nonlinear resistor
CN1892934A (zh) * 2005-06-30 2007-01-10 三星电机株式会社 嵌入式薄层电容器、分层结构、及其制造方法
WO2013069470A1 (ja) * 2011-11-09 2013-05-16 独立行政法人科学技術振興機構 固体電子装置
JP2014175453A (ja) * 2013-03-08 2014-09-22 Japan Science & Technology Agency 酸化物層及び酸化物層の製造方法、並びにその酸化物層を備えるキャパシタ、半導体装置、及び微小電気機械システム
WO2014148336A1 (ja) * 2013-03-22 2014-09-25 独立行政法人科学技術振興機構 誘電体層及び誘電体層の製造方法、並びに固体電子装置及び固体電子装置の製造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6482527B1 (en) * 1999-10-27 2002-11-19 The Penn State Research Foundation Pyrochlore thin films and process for making
DE102006024231B4 (de) * 2006-05-23 2010-01-28 Epcos Ag Keramisches Material, gesinterte Keramik, Verfahren zur Herstellung und Verwendung der Keramik

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6449201A (en) * 1987-08-19 1989-02-23 Marcon Electronics Co Voltage-dependent nonlinear resistor
CN1892934A (zh) * 2005-06-30 2007-01-10 三星电机株式会社 嵌入式薄层电容器、分层结构、及其制造方法
WO2013069470A1 (ja) * 2011-11-09 2013-05-16 独立行政法人科学技術振興機構 固体電子装置
JP2014175453A (ja) * 2013-03-08 2014-09-22 Japan Science & Technology Agency 酸化物層及び酸化物層の製造方法、並びにその酸化物層を備えるキャパシタ、半導体装置、及び微小電気機械システム
WO2014148336A1 (ja) * 2013-03-22 2014-09-25 独立行政法人科学技術振興機構 誘電体層及び誘電体層の製造方法、並びに固体電子装置及び固体電子装置の製造方法

Also Published As

Publication number Publication date
TW201624699A (zh) 2016-07-01
WO2016103368A1 (ja) 2016-06-30
EP3240019A1 (en) 2017-11-01
EP3240019A4 (en) 2018-08-22
US20170355613A1 (en) 2017-12-14
TWI626741B (zh) 2018-06-11

Similar Documents

Publication Publication Date Title
JP5278717B1 (ja) 固体電子装置
TWI621142B (zh) Method for manufacturing dielectric layer and dielectric layer, and method for manufacturing solid state electronic device and solid state electronic device
JP5293983B1 (ja) 固体電子装置
JP5615945B2 (ja) 積層キャパシター及び積層キャパシターの製造方法
TWI610351B (zh) 氧化物層及氧化物層之製造方法、以及具備該氧化物層之電容器、半導體裝置、及微機電系統
JP5932163B1 (ja) 酸化物誘電体及びその製造方法、並びに固体電子装置及びその製造方法
JP6353644B2 (ja) 酸化物誘電体及びその製造方法、酸化物誘電体の前駆体、並びに固体電子装置及びその製造方法
TWI710527B (zh) 氧化物介電質及其製造方法、以及固態電子裝置及其製造方法
CN107004596A (zh) 氧化物介电体及其制造方法、氧化物介电体的前体以及固体电子装置及其制造方法
TW201841225A (zh) 氧化物介電體及其製造方法，以及固體電子裝置及其製造方法
JP2016167565A (ja) 導電性材料、固体電子装置、及びエッチングマスク材料、並びに導電性材料の製造方法及びエッチングマスク材料の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
REG Reference to a national code

Ref country code: HK

Ref legal event code: DE

Ref document number: 1237533

Country of ref document: HK

TA01 Transfer of patent application right

Effective date of registration: 20190816

Address after: Japan's Shirakawa Prefecture, Naomi City, Asahita, one eye and one eye

Applicant after: Japan Advanced Inst of Science

Applicant after: Andaman nanoscale precision gem Co., Ltd.

Address before: Japan's Shirakawa Prefecture, Naomi City, Asahita, one eye and one eye

Applicant before: Japan Advanced Inst of Science

Applicant before: ADAMANT KOGYO CO., LTD.

TA01 Transfer of patent application right
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20170801

WD01 Invention patent application deemed withdrawn after publication