CN1892934A - 嵌入式薄层电容器、分层结构、及其制造方法 - Google Patents
嵌入式薄层电容器、分层结构、及其制造方法 Download PDFInfo
- Publication number
- CN1892934A CN1892934A CNA2006100015002A CN200610001500A CN1892934A CN 1892934 A CN1892934 A CN 1892934A CN A2006100015002 A CNA2006100015002 A CN A2006100015002A CN 200610001500 A CN200610001500 A CN 200610001500A CN 1892934 A CN1892934 A CN 1892934A
- Authority
- CN
- China
- Prior art keywords
- dielectric layer
- layer
- metal electrode
- manufacture method
- capacitors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 56
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 41
- 238000000034 method Methods 0.000 title claims description 43
- 229910052751 metal Inorganic materials 0.000 claims abstract description 65
- 239000002184 metal Substances 0.000 claims abstract description 65
- 229910044991 metal oxide Inorganic materials 0.000 claims abstract description 32
- 150000004706 metal oxides Chemical class 0.000 claims abstract description 31
- 239000000758 substrate Substances 0.000 claims abstract description 30
- 229920000642 polymer Polymers 0.000 claims abstract description 23
- 238000010438 heat treatment Methods 0.000 claims description 20
- 150000001875 compounds Chemical class 0.000 claims description 19
- 239000011248 coating agent Substances 0.000 claims description 17
- 238000000576 coating method Methods 0.000 claims description 17
- 238000000151 deposition Methods 0.000 claims description 16
- 239000013078 crystal Substances 0.000 claims description 15
- 238000005229 chemical vapour deposition Methods 0.000 claims description 11
- 238000004549 pulsed laser deposition Methods 0.000 claims description 10
- 230000015572 biosynthetic process Effects 0.000 claims description 9
- 229910052782 aluminium Inorganic materials 0.000 claims description 8
- 229910052802 copper Inorganic materials 0.000 claims description 7
- 229910052759 nickel Inorganic materials 0.000 claims description 7
- 229910052697 platinum Inorganic materials 0.000 claims description 7
- 229920001721 polyimide Polymers 0.000 claims description 7
- 229910052709 silver Inorganic materials 0.000 claims description 7
- 229910052715 tantalum Inorganic materials 0.000 claims description 7
- 239000004642 Polyimide Substances 0.000 claims description 6
- 239000003822 epoxy resin Substances 0.000 claims description 6
- 229920000647 polyepoxide Polymers 0.000 claims description 6
- 230000008020 evaporation Effects 0.000 claims description 5
- 238000001704 evaporation Methods 0.000 claims description 5
- 239000002905 metal composite material Substances 0.000 claims description 4
- 238000002425 crystallisation Methods 0.000 abstract description 8
- 230000008025 crystallization Effects 0.000 abstract description 8
- 239000005300 metallic glass Substances 0.000 abstract 2
- 239000002131 composite material Substances 0.000 abstract 1
- 238000007669 thermal treatment Methods 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 116
- 239000011701 zinc Substances 0.000 description 11
- 239000010955 niobium Substances 0.000 description 7
- 238000010521 absorption reaction Methods 0.000 description 6
- 239000000203 mixture Substances 0.000 description 6
- 239000003989 dielectric material Substances 0.000 description 5
- 238000012545 processing Methods 0.000 description 5
- 229910052786 argon Inorganic materials 0.000 description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 4
- 238000007772 electroless plating Methods 0.000 description 4
- 239000001301 oxygen Substances 0.000 description 4
- 229910052760 oxygen Inorganic materials 0.000 description 4
- 238000002441 X-ray diffraction Methods 0.000 description 3
- 229910052797 bismuth Inorganic materials 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000005259 measurement Methods 0.000 description 3
- 230000008646 thermal stress Effects 0.000 description 3
- 229910052725 zinc Inorganic materials 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000002474 experimental method Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229920000307 polymer substrate Polymers 0.000 description 2
- 238000005477 sputtering target Methods 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 1
- KGSQMMDXHKARNZ-UHFFFAOYSA-N [Nb].[Zn].[Bi] Chemical compound [Nb].[Zn].[Bi] KGSQMMDXHKARNZ-UHFFFAOYSA-N 0.000 description 1
- 239000004411 aluminium Substances 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000013047 polymeric layer Substances 0.000 description 1
- 239000000843 powder Substances 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 238000005728 strengthening Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
- H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/018—Dielectrics
- H01G4/06—Solid dielectrics
- H01G4/08—Inorganic dielectrics
- H01G4/10—Metal-oxide dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/01—Dielectrics
- H05K2201/0137—Materials
- H05K2201/0175—Inorganic, non-metallic layer, e.g. resist or dielectric for printed capacitor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/01—Dielectrics
- H05K2201/0137—Materials
- H05K2201/0179—Thin film deposited insulating layer, e.g. inorganic layer for printed capacitor
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Parts Printed On Printed Circuit Boards (AREA)
Abstract
本发明涉及一种薄层电容器，其包括第一和第二金属电极层以及置于金属层之间的具有介电常数至少为15的基于BiZnNb(铋锌铌)的非晶体金属氧化物介电层，并且涉及一种具有其的分层结构。分层结构包括：第一金属电极层，形成在基于聚合物的复合衬底上；介电层，形成在第一金属电极层上，且由具有介电常数至少为15的基于BiZnNb的非晶体金属氧化物制成；以及第二金属电极层，形成在介电层上。本发明中的基于BiZnNb的非晶体金属氧化物在未经过用于结晶的热处理的情况下具有高介电常数，这对于制造基于聚合物的分层结构(例如PCB)的薄层电容器是有用的。
Description
优先权要求
本申请要求于2005年6月30日提交至韩国知识产权局的第2005-57907号韩国专利申请的优先权，其全部内容结合于此作为参考。
技术领域
本发明涉及一种嵌入式电容器，并且更具体地，涉及即使在低温沉积条件下仍具有高介电常数的介电层，以及具有其的嵌入式电容器和具有嵌入式电容器的印刷电路板(PCB)。
背景技术
通常，安装在印刷电路板(PCB)上的各种无源器件被看作是电子器件最小化的障碍。特别地，越来越多的半导体有源器件已经成为嵌入式类型，因此所附的输入/输出端子的数目也持续增加。因此，有源器件周围需要更多空间，但是，这不是一个需要解决的简单问题。
无源元件最有代表性的例子是电容器。电容器需要适当地设置，以减小由于频率的增加而产生的电感。例如，为了减小由于高频引起的电感，用于稳定地提供电源的去耦电容器需要设置在到输入端子的一段近距离内。
为了满足最小化和高频的需要，已经开发了不同形式的低等效串联电感(ESI)分层电容器，但是传统的多层陶瓷和铝有机电容器(MLCC)是分立元件，其在克服上述的问题方面具有基本限制。因此，作为选择，近来已经对制造嵌入式电容器进行了积极的研究。
嵌入式电容器被嵌入应用在存储卡、个人计算机(PC)主板和各种射频(RF)模块中的印刷电路板(PCB，Printed Circuit Board)中，相当大地减小了产品的总尺寸。另外，它们能够被设置在有源元件的输入端子附近，最小化导线的长度，因此大大地减小了电感。
PCB包括具有低介电常数的基于聚合物的复合物，其使得形成具有高等级的介电常数很困难。已经有了一种技术，其中高介电材料粉末(诸如BaTiO3)被涂敷在聚合物层(诸如用在PCB中的FR4)上，从而增加介电常数，但是，根据混合规则，此方法面临着只能将介电常数的等级提高到一定等级的限制。
可选地，包括具有高介电常数的介电层的薄电容器和金属电极层的分层结构可以被插入PCB。在此方法中，由于基于聚合物的复合衬底在高温下是易碎的，所以金属电极层和介电层是通过低温沉积(例如低温溅射)形成的。通常，低温下形成的介电层不具有结晶度，该介电层具有低等级的介电常数。(例如：达到5)。
因此，介电层在沉积以增强介电常数后，需要额外的热处理。然而，这种热处理典型地是在400℃的高温或更高的温度下进行的，所以其不能被应用到由基于聚合物的复合衬底制成的PCB。
因此，需要一种即使当介电层在室温下形成时仍具有足够高等级的介电常数的新介电材料。此种电介质技术对于分层结构的薄层电容器的实际应用是关键。
发明内容
本发明旨在解决现有技术中的上述问题，因此本发明的一个目的是提供一种薄层电容器及其制造方法，该电容器具有介电层，该介电层即使在低温沉积处理下，也能够具有足够高等级的介电常数。
本发明的另一个目的是提供一种分层结构，其包括即使在低温沉积处理下仍具有足够高等级的介电常数的薄层电容，并且提供了该分层结构的制造方法。
根据用于实现该目的的本发明的一个方面，提供了一种薄层电容，包括第一和第二金属电极层和置于金属层之间的基于BiZnNb(铋锌铌)的非晶体金属氧化物的介电层，该介电层具有至少为15的介电常数。
优选地，基于BiZnNb的非晶体金属氧化物被表示为BixZnyNbzO7，其中1.3＜x＜2.0，0.8＜y＜1.5，以及1.4＜z＜1.6。特别地，介电层具有至少为30的介电常数，以及进一步至少为40。优选地，介电层具有50nm到1μm，以及200nm到500nm的厚度。
优选地，第一和第二金属电极层中的至少一个是由选自包括Cu、Ni、Al、Pt、Ta、和Ag的组中的至少一种制成的。
另外，在第一和第二金属电极层中的至少一个和介电层之间可具有一个附加的缓冲层，以增强至少一个金属电极层和介电层之间的粘附力。缓冲层可以由Ni制成。
根据用于实现该目的的本发明的另一方面，提供了一种分层结构，包括：第一金属电极层，形成在基于聚合物的复合衬底上；介电层，形成在第一金属电极层上，该介电层是由具有介电常数至少为15的基于BiZnNb的金属氧化物制成的；以及第二金属电极层，形成在介电层上。
基于聚合物的复合衬底可以包括聚酰亚胺(polyimide)或环氧树脂(epoxy)，且印刷电路板(PCB)可以是分层结构的最有代表性的实例。
根据用于实现该目的的本发明的又一个方面，提供了一种薄层电容器的制造方法，包括以下步骤：在第一金属电极上形成介电层，该介电层是由具有介电常数至少为15的基于BiZnNb的金属氧化物制成的；以及在介电层上形成第二电极层。
优选地，使用在达到100℃的温度下或更优选地在室温下进行低温沉积执行形成介电层的步骤。这样的低温沉积处理包括低温溅射、脉冲激光沉积和化学气相沉积。
在特别的实施例中，薄层电容器的制造方法还可以包括在形成介电层的步骤之后，在金属复合物不结晶的温度范围进行热处理的步骤。
介电层的热处理可以在100℃到200℃的温度范围内执行。
形成第二金属电极层的步骤可以包括选自包括在低温下可进行的溅射、蒸发、无电镀(electroless plating)的组中的一个。
根据用于实现该目的的本发明的另一方面，提供了一种分层结构的制造方法，包括以下步骤：在基于聚合物的复合衬底上形成第一金属电极层；在第一金属电极层上形成介电层，该介电层由具有介电常数至少为15的基于BiZnNb的金属氧化物制成；以及在介电层上形成第二金属电极层。
为了制造分层结构，例如PCB，该制造方法还包括以下步骤：在第二金属电极层上压制(compress)基于聚合物的复合衬底。
发明人已经证实通过沉积处理(例如低温溅射)形成的基于BiZnNb的金属氧化物可以具有电介质特性(介电常数至少为15)，此特性对未经过用于结晶的热处理的电容器是可实现的。典型地，基于BiZnNb的金属氧化物已知具有烧绿石相(pyrochlore phase)。然而，本发明采用的基于BiZnNb的金属氧化物在不经过用于形成烧绿石相的热处理的情况下在低温沉积的状态使用，并且可以被限定为接近烧绿石相的非晶态。
同样地，证实了在不经过用于结晶的高温热处理的情况下，基于BiZnNb的非晶体金属氧化物展现了至少为15，优选至少为30，且最优选至少为45的高介电常数。因此，能够使用本发明提出的基于BiZnNb的介电层实现在分层结构中(例如基于聚合物的复合衬底的PCB)的薄层电容。
附图说明
本发明的上述的和其它的目标、特征以及其它优点将通过下面结合附图的详细描述变得更加显而易见，其中：
图1是示出了根据本发明的一个实施例的包括嵌入式薄层电容器的分层结构的截面图；
图2a到2d是示出了根据本发明的分层结构的制造方法的截面图；
图3是示出了根据本发明的另一个实施例的包括嵌入式薄层电容器的分层结构的截面图；
图4a到4d是示出了本发明中采用的基于(Bi，Zn，Ni)的氧化物和传统介电层的基于(Ba，Zn)的氧化物的介电常数和高频损失的曲线图；以及
图5是示出了用于本发明中的介电层的基于(Bi，Zn，Ni)的氧化物的XRD分析结果的曲线图。
具体实施方式
下面将参照附图对本发明的优选实施例进行详细描述。
图1是示出了根据本发明的一个实施例的包括嵌入式薄层电容器的分层结构的截面图。
图1示出了包括嵌入式薄层电容器的分层结构。分层结构可以是包括基于聚合物的复合衬底11a和11b的印刷电路板(PCB)。衬底11a和11b可以是通常用于PCB的聚酰亚胺或环氧树脂。
根据一个实施例的薄层电容器包括第一和第二金属电极层12a和12b，以及在该两层之间的基于BiZnNb的介电层15。介电层15是由基于BiZnNb的非晶体金属氧化物制成的。非晶体基于BiZnNb的金属氧化物具有至少为15的介电常数，以及优选地具有至少为30的介电常数。优选地，本发明所采用的介电层15是被表示为BixZnyNbzO7的金属氧化物，其中1.3＜x＜2.0，0.8＜y＜1.5，和1.4＜z＜1.6。为了用于PCB中的嵌入式电容器中，介电层15的厚度可以优选为50nm到1μm，以及更优选地为200nm到500nm。
介电层15可以通过低温沉积处理(诸如溅射、脉冲激光沉积(PLD，Pulsed Laser Deposition)或化学气相沉积(CVD，ChemicalVapor Deposition))而形成。介电层15可以优选地在100℃或更低的温度下形成，或更优选地在室温下形成。
第一和第二金属电极层12a和12b中的至少一个可以由选自包括Cu、Ni、Al、Pt、Ta、和Ag的组中的至少一种制成。第一和第二金属电极层12a和12b可以通过低温溅射、蒸发或无电镀而形成。
在本发明中采用的介电层15，在不经过高温热处理的情况下，即使只通过低温沉积处理，仍具有足够高等级的介电常数，因此，可以被有效地应用在诸如PCB的基于聚合物的分层结构中。
图2a到2d是示出了根据本发明的嵌入式薄层电容器的制造方法的截面图。
如图2a所示，该处理从准备基于聚合物的复合衬底21a的步骤开始。构成衬底21a的聚合物复合物可以包括聚酰亚胺或环氧树脂。
然后，如图2b所示，第一金属电极层22a形成在聚合物衬底21a上。第一金属电极层22a可以是选自包括Cu、Ni、Al、Pt、Ta、和Ag的组中的至少一种。第一金属电极层22a形成在遇火变脆的聚合物衬底上，从而使用低温沉积处理形成。该处理包括低温溅射、蒸发和无电镀。
接着，如图2c所示，介电层25形成在第一金属电极层22a上。本发明中采用的介电层25是基于BiZnNb的非晶体金属氧化物。优选地，在100℃或更低的温度，以及进一步地，在室温下进行低温沉积形成介电层25。该处理包括溅射、使用BiZnNb金属复合物靶的脉冲激光沉积(PLD)、或使用每个金属源的化学气相沉积(CVD)。通过低温沉积获得的介电层25由具有足够高等级的介电常数的非晶体金属氧化物构成，因此不需要用于结晶的高温热处理。
仍然，根据需要，介电层25可以在不使介电层25结晶的温度范围内被热处理。结果，介电层25在烧绿石晶体结构中不结晶，但展示至少为45的高介电常数(参见实例3)。此温度范围比用于高温结晶的热处理的温度范围低很多。这样，在该实施例中使用基于聚合物的复合衬底的情况下，优选地在不会引起衬底21a变形的温度范围内进行热处理。本发明中采用的热处理的优选温度范围是100℃到200℃。
因此，如图2d所示，第二电极层22b形成在介电层25上。第二金属电极层22b可以通过与第一金属电极层22a类似的材料和处理形成。然后，与在典型的PCB制造过程中相同，附加的基于聚合物的复合衬底21b可以被压制在第二金属电极层22b上。
如上所述，基于BiZnNb的非晶体金属氧化物在不经过用于结晶的高温热处理的情况下具有高介电常数，且可以被用于形成包括FR4、聚酰亚胺和环氧树脂的分层结构。即，在未结晶状态下具有至少为15的介电常数，并且通过调整成分范围和通过进行低温热处理，甚至能具有至少为30或至少为45的介电常数。这样高等级的介电常数是高容量去耦电容器所需的等级，从而，基于BiZnNb的非晶体金属氧化物肯定可以应用于新介电层，其在嵌入式薄层电容器和包括嵌入式薄层电容器的PCB的实际应用中是至关紧要的。
图3是示出了根据本发明的另一个实施例的嵌入式薄层电容器的截面图。
图3示出了包括薄层电容器的分层结构。类似于图1中所示的分层结构，分层结构可以是包括基于聚合物的复合衬底31a的PCB。
介电层35是基于BiZnNb的非晶体金属氧化物，其具有至少为15，优选至少为30的介电常数。当非晶体金属氧化物的介电层被表示为BixZnyNbzO7，其满足1.3＜x＜2.0，0.8＜y＜1.5，且1.4＜z＜1.6。根据该实施例的薄层电容器还包括：位于第一和第二金属电极层32a和32b以及基于BiZnNb的介电层35之间的缓冲层34a和34b。缓冲层34a和34b被提供以维持第一和第二金属层和基于BiZnNb的介电层35之间的高粘附强度，起到释放难以释放的热应力的作用。缓冲层34a和34b对于在释放相邻两层之间产生的热应力时是有利的。只要不作为电容器的一部分，任何金属，优选Ni，均可以用于形成缓冲层。根据所采用的材料，缓冲层34a和34b可以形成便于释放热应力的适当厚度。
下面，将参照特定实例详细地描述本发明的效果。
实例1
在实例1中，在室温下通过RF溅射在衬底上形成厚度为200nm的由基于BiZnNb的氧化物制成的介电层。具有Bi1.5Zn1.0Nb1.5成分的靶用于溅射。在包含10％的Ar的氧气环境下，在3×10-6托(Torr)进行溅射，并且从靶到衬底的距离被设置为大约10cm。
所得到的基于BiZnNb的介电层不被热处理，并且在高频范围内测量介电常数和介电损失。测量结果在图4a中示出。
实例2
在实例2中，在室温下通过RF溅射以在衬底上形成200nm厚度的基于BiZnNb的介电材料，除了使用不同成分的溅射靶以外，类似于实例1，以使得介电层的不同成分范围被应用于实例2。也就是说，除在该实施例中靶的成分是Bi1.59Zn1.0Nb1.5以外，在包含10％Ar的氧气环境下，在3×10-6托进行溅射，并且从靶到衬底的距离被设置为大约10cm。
所得到的基于BiZnNb的介电层没有被热处理，并且在高频范围内测量介电常数和介电损失。测量结果在图4b的曲线图中示出。
实例3
在实例3中，基于BiZnNb的氧化物的介电层在室温下通过PLD在衬底上形成200nm的厚度。与实例1相同，靶的成分是Bi1.5Zn1.0Nb1.5。在包含10％Ar的氧气环境下在50mTorr执行PLD，并且从靶到衬底的距离被设置为大约10cm。
所得到的基于BiZnNb的介电层在120℃的低温下被热处理，并且在高频范围内测量介电常数和介电损失。结果在图4c的曲线图中示出。
比较实例
在该实验中，在室温下通过RF溅射在衬底上形成厚度为200nm的基于BaSrTi的氧化物的介电层。在该实验中溅射靶的成分是Ba1.0Sr1.5Ti1.2。，在包含10％的氩的氧气环境下，在3×10-6托进行溅射，并且从靶到衬底的距离被设置为大约10cm。
所得到的基于BST的介电层没有被热处理，在高频范围内测量介电常数和介电损失。测量结果在图4d的曲线图中示出。
参见图4a到图4c，从根据本发明的实例1到3获得的介电层显示了高介电常数和低介电损失。在高频范围(若干MHz)内从实例1到3获得的介电层的介电常数分别为15、30、和47，并整体上呈现低介电损失。相反地，介电层没有被热处理，其中，基于BaTi的氧化物被认为是高介电材料，介电层显示了低于2的低介电常数，并显示了相对大的损失。
因此，与需要热处理以获得高介电常数的传统高电介质材料不同，已验证本发明中所采用的基于BiZnNb的金属氧化物在低温沉积后的非晶形状态具有高等级的介电常数，且介电常数的等级可用于薄层电容器。
此外，当介电层被表示为BixZnyNbzO7时，考虑到用于实例1到3中的靶的成分范围和非晶体氧化物的形成处理，已经证实优选范围是1.3＜x＜2.0，0.8＜y＜1.5，且1.4＜z＜1.6。
图5是显示从实例1获得的基于(Bi，Zn，Ni)的介电层的XRD分析结果的曲线图。
如图5所证实的，从实例1获得的基于BiZnNb的介电层在20°附近具有高达100的强度(intensity)，其中强度曲线分布在4°的2θ范围内。XRD分析结果显示从该实例获得的基于BiZnNb的介电层处于非晶形状态，不具有像烧绿石相的结晶度。
在不经过用于结晶的高温热处理的情况下，以上所述的本发明提供了基于BiZnNb的金属氧化物，具有至少为15，优选至少为30，最优选至少为45的高介电常数。如上所述，基于BiZnNb的非晶体金属氧化物不需要高温处理，因此，能够被确实应用到用于PCB的薄层电容器或基于聚合物的复合物分层结构。
以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (45)
1.一种薄层电容，包括第一和第二金属电极层以及置于所述金属层之间的基于BiZnNb的非晶体金属氧化物的介电层，所述介电层的介电常数至少为15。
2.根据权利要求1所述的薄层电容器，其中，所述基于BiZnNb的非晶体金属氧化物被表示为BixZnyNbzO7，其中1.3＜x＜2.0，0.8＜y＜1.5，且1.4＜z＜1.6。
3.根据权利要求1所述的薄层电容器，其中，所述介电层的介电常数至少为30。
4.根据权利要求1所述的薄层电容器，其中，所述介电层的厚度为50nm到1μm。
5.根据权利要求1所述的薄层电容器，其中，所述第一和第二金属电极层中的至少一个是由选自包括Cu、Ni、Al、Pt、Ta、和Ag的组中的至少一种制成的。
6.根据权利要求1所述的薄层电容器，还包括缓冲层，在所述第一和第二金属电极层中的至少一个和所述介电层之间，以增强所述至少一个金属电极层和所述介电层之间的粘附力。
7.根据权利要求6所述的薄层电容器，其中，所述缓冲层由Ni制成。
8.一种分层结构，包括：
第一金属电极层，形成在基于聚合物的复合衬底上；
介电层，形成在所述第一金属电极层上，所述介电层由介电常数至少为15的基于BiZnNb的金属氧化物制成；以及第二金属电极层，形成在所述介电层上。
9.根据权利要求8所述的分层结构，其中，所述基于BiZnNb的非晶体金属氧化物被表示为BixZnyNbzO7，其中1.3＜x＜2.0，0.8＜y＜1.5，且1.4＜z＜1.6。
10.根据权利要求8所述的分层结构，其中，所述介电层的介电常数至少为30。
11.根据权利要求8所述的分层结构，其中，所述介电层的厚度为50nm到1μm。
12.根据权利要求8所述的分层结构，其中，所述第一和第二金属电极层中的至少一个是由选自包括Cu、Ni、Al、Pt、Ta、和Ag的组中的至少一种制成的。
13.根据权利要求8所述的分层结构，还包括缓冲层，在所述第一和第二金属电极层中的至少一个和所述介电层之间，以增强所述第一和第二金属电极层中的至少一个和所述介电层之间的粘附力。
14.根据权利要求8所述的分层结构，其中，所述缓冲层由Ni制成。
15.根据权利要求8所述的分层结构，其中，所述基于聚合物的复合衬底包括聚酰亚胺或环氧树脂。
16.根据权利要求8所述的分层结构，包括印刷电路板(PCB)。
17.一种薄层电容器的制造方法，包括以下步骤：
在第一金属电极层上形成介电层，所述介电层由介电常数至少为15的基于BiZnNb的金属氧化物制成；以及
在所述介电层上形成第二电极层。
18.根据权利要求17所述的薄层电容器的制造方法，其中，形成介电层的步骤使用在达到100℃的温度时进行低温沉积来执行。
19.根据权利要求18所述的薄层电容器的制造方法，其中，形成介电层的步骤包括选自包括低温溅射、脉冲激光沉积和化学气相沉积的组中的一种。
20.根据权利要求18所述的薄层电容器的制造方法，还包括在所述形成介电层的步骤之后，在所述金属复合物不结晶的温度范围进行热处理的步骤。
21.根据权利要求20所述的薄层电容器的制造方法，其中，所述介电层的所述热处理可以在100℃到200℃的温度范围内执行。
22.根据权利要求17所述的薄层电容器的制造方法，其中，所述基于BiZnNb的金属氧化物被表示为BixZnyNbzO7，其中1.3＜x＜2.0，0.8＜y＜1.5，且1.4＜z＜1.6。
23.根据权利要求17所述的薄层电容器的制造方法，其中，所述介电层的介电常数至少为30。
24.根据权利要求17所述的薄层电容器的制造方法，其中，所述介电层的厚度为50nm到1μm。
25.根据权利要求17所述的薄层电容器的制造方法，其中，形成第二金属电极层的步骤包括选自包括低温下可进行的溅射、蒸发、无电镀的组中的一个。
26.根据权利要求17所述的薄层电容器的制造方法，其中，所述第一和第二金属电极层中的至少一个是由选自包括Cu、Ni、Al、Pt、Ta、和Ag的组中的至少一种制成的。
27.根据权利要求17所述的薄层电容器的制造方法，还包括在形成所述介电层的步骤之前，在所述第一金属电极层和所述介电层之间形成缓冲层，以增强所述第一金属电极层和所述介电层之间的粘附力的步骤。
28.根据权利要求17所述的薄层电容器的制造方法，还包括在形成所述介电层的步骤和形成所述第二金属电极层的步骤之间，在所述第二金属电极层和所述介电层之间形成缓冲层，以增强所述第二金属电极层和所述介电层之间的粘附力的步骤。
29.根据权利要求28所述的薄层电容器的制造方法，其中，所述缓冲层由Ni制成。
30.一种分层结构的制造方法，包括以下步骤：
在基于聚合物的复合衬底上形成第一金属电极层；
在所述第一金属电极层上形成介电层，所述介电层由介电常数至少为15的基于BiZnNb的金属氧化物制成；以及
在所述介电层上形成第二金属电极层。
31.根据权利要求30所述的分层结构的制造方法，其中，所述形成介电层的步骤使用在达到100℃的温度时进行低温沉积来执行。
32.根据权利要求31所述的分层结构的制造方法，其中，形成介电层的步骤包括选自包括低温溅射、PLD和CVD的组中的一种。
33.根据权利要求30或31所述的分层结构的制造方法，还包括在所述形成介电层的步骤之后，在所述金属复合物不结晶和所述衬底不变形的条件下执行热处理的步骤。
34.根据权利要求33所述的分层结构的制造方法，其中，所述介电层的所述热处理在100℃到200℃的温度范围内执行。
35.根据权利要求30所述的分层结构的制造方法，其中，所述基于BiZnNb的金属氧化物被表示为BixZnyNbzO7，其中1.3＜x＜2.0，0.8＜y＜1.5，且1.4＜z＜1.6。
36.根据权利要求30所述的分层结构的制造方法，其中，所述介电层的介电常数至少为30。
37.根据权利要求30所述的分层结构的制造方法，其中，所述介电层的厚度为50nm到1μm。
38.根据权利要求30所述的分层结构的制造方法，其中，形成所述第一和第二金属电极层的所述步骤包括选自包括低温溅射、蒸发和无电镀的组中的一种。
39.根据权利要求30所述的分层结构的制造方法，其中，所述第一和第二金属电极层中的至少一个是由选自包括Cu、Ni、Al、Pt、Ta、和Ag的组中的至少一种制成的。
40.根据权利要求30所述的分层结构的制造方法，还包括在形成所述介电层的所述步骤之前，在所述第一金属电极层和所述介电层之间形成缓冲层，以增强所述第一金属电极层和所述介电层之间的粘附力的步骤。
41.根据权利要求30所述的分层结构的制造方法，还包括在所述形成所述介电层的步骤和所述形成所述第二金属电极层的所述步骤之间，在所述第二金属电极层和所述介电层之间形成缓冲层，以增强所述第二金属电极层和所述介电层之间的粘附力。
42.根据权利要求40或41所述的分层结构的制造方法，其中，所述缓冲层由Ni制成。
43.根据权利要求30所述的分层结构的制造方法，其中，所述基于聚合物的复合衬底包括聚酰亚胺或环氧树脂。
44.根据权利要求30所述的分层结构的制造方法，其中，所述分层结构包括印刷电路板(PCB)。
45.根据权利要求30所述的分层结构的制造方法，还包括在所述第二金属电极层上压制所述基于聚合物的复合衬底的步骤。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2005-0057907 | 2005-06-30 | ||
| KR1020050057907 | 2005-06-30 | ||
| KR1020050057907A KR100755603B1 (ko) | 2005-06-30 | 2005-06-30 | 내장형 박막 캐패시터, 적층구조물 및 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1892934A true CN1892934A (zh) | 2007-01-10 |
| CN1892934B CN1892934B (zh) | 2011-09-21 |
Family
ID=37590140
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2006100015002A Expired - Fee Related CN1892934B (zh) | 2005-06-30 | 2006-01-19 | 嵌入式薄层电容器、分层结构、及其制造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US20070004165A1 (zh) |
| JP (1) | JP4347853B2 (zh) |
| KR (1) | KR100755603B1 (zh) |
| CN (1) | CN1892934B (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102543430A (zh) * | 2012-01-12 | 2012-07-04 | 西安交通大学 | 焦绿石薄膜多层陶瓷电容器及其低温制备方法 |
| CN107004596A (zh) * | 2014-12-24 | 2017-08-01 | 国立大学法人北陆先端科学技术大学院大学 | 氧化物介电体及其制造方法、氧化物介电体的前体以及固体电子装置及其制造方法 |
| CN111689776A (zh) * | 2019-03-15 | 2020-09-22 | Tdk株式会社 | 电介质组合物和电子部件 |
| CN111902883A (zh) * | 2018-03-28 | 2020-11-06 | Tdk株式会社 | 电介质组合物及电子部件 |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100691621B1 (ko) * | 2006-02-01 | 2007-03-12 | 삼성전기주식회사 | 박막 커패시터 내장된 인쇄회로기판 제조방법 |
| KR100857590B1 (ko) | 2007-02-12 | 2008-09-09 | 충남대학교산학협력단 | 연성 폴리머 기판 위에 상온 화학증착법 |
| KR100967056B1 (ko) * | 2007-03-29 | 2010-06-29 | 삼성전기주식회사 | 박막 캐패시터 및 박막 캐패시터 내장형 인쇄회로기판 |
| KR100886448B1 (ko) * | 2007-12-24 | 2009-03-04 | 순천향대학교 산학협력단 | Ｌｔｃｃ 모듈용 임베디드 캐패시터 유전체 세라믹 조성물 |
| KR100969312B1 (ko) * | 2008-03-18 | 2010-07-09 | 한국기계연구원 | 고유전율 유전체막을 가진 전자기기용 기판 |
| TWI387417B (zh) * | 2008-08-29 | 2013-02-21 | Ind Tech Res Inst | 電路板結構及其製作方法 |
| KR101572885B1 (ko) | 2008-10-30 | 2015-11-30 | 엘지전자 주식회사 | 무선 통신 시스템에서 핸드오버 방법 및 기지국 정보 전송 방법 |
| KR101025523B1 (ko) * | 2008-12-04 | 2011-04-04 | 삼성전기주식회사 | 캐패시터 |
| KR101017154B1 (ko) | 2008-12-26 | 2011-02-25 | 순천향대학교 산학협력단 | 온도보상용 적층 캐패시터 유전체 세라믹 조성물 |
| JP5659592B2 (ja) | 2009-11-13 | 2015-01-28 | ソニー株式会社 | 印刷回路基板の製造方法 |
| WO2013073357A1 (ja) * | 2011-11-18 | 2013-05-23 | 独立行政法人科学技術振興機構 | 積層キャパシター及び積層キャパシターの製造方法 |
| WO2017154167A1 (ja) * | 2016-03-10 | 2017-09-14 | 三井金属鉱業株式会社 | 多層積層板及びこれを用いた多層プリント配線板の製造方法 |
| JP7211182B2 (ja) * | 2019-03-15 | 2023-01-24 | Tdk株式会社 | 誘電体組成物および電子部品 |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6260213A (ja) * | 1985-09-09 | 1987-03-16 | ユニチカ株式会社 | 鉛ガラス質薄膜誘電体材料 |
| JPH09235118A (ja) * | 1996-03-01 | 1997-09-09 | Murata Mfg Co Ltd | 酸化チタン膜 |
| JP3503790B2 (ja) * | 1996-05-14 | 2004-03-08 | 松下電器産業株式会社 | Ｂｉ層状構造強誘電体薄膜の製造方法 |
| JP2001044073A (ja) * | 1999-07-30 | 2001-02-16 | Sony Corp | 薄膜コンデンサとその製造方法 |
| US8064188B2 (en) * | 2000-07-20 | 2011-11-22 | Paratek Microwave, Inc. | Optimized thin film capacitors |
| US7378719B2 (en) * | 2000-12-20 | 2008-05-27 | Micron Technology, Inc. | Low leakage MIM capacitor |
| KR20030085190A (ko) * | 2002-04-29 | 2003-11-05 | 삼성전기주식회사 | 적층형 ｌｃ 필터 제조방법 |
| JP3966208B2 (ja) * | 2002-11-14 | 2007-08-29 | 富士通株式会社 | 薄膜キャパシタおよびその製造方法 |
| JP2004356543A (ja) * | 2003-05-30 | 2004-12-16 | Matsushita Electric Ind Co Ltd | 薄膜コンデンサの製造方法 |
| US7190016B2 (en) * | 2004-10-08 | 2007-03-13 | Rohm And Haas Electronic Materials Llc | Capacitor structure |
| US7408187B2 (en) * | 2004-11-19 | 2008-08-05 | Massachusetts Institute Of Technology | Low-voltage organic transistors on flexible substrates using high-gate dielectric insulators by room temperature process |
| US7541626B2 (en) * | 2005-03-28 | 2009-06-02 | Massachusetts Institute Of Technology | High K-gate oxide TFTs built on transparent glass or transparent flexible polymer substrate |
| KR100714625B1 (ko) * | 2005-10-18 | 2007-05-07 | 삼성전기주식회사 | 박막 캐패시터 내장형 인쇄회로기판의 제조방법 |
| KR100735396B1 (ko) * | 2005-10-19 | 2007-07-04 | 삼성전기주식회사 | 박막 캐패시터, 박막 캐패시터 내장형 인쇄회로기판 및 그제조방법 |
-
2005
- 2005-06-30 KR KR1020050057907A patent/KR100755603B1/ko not_active IP Right Cessation
- 2005-12-28 US US11/319,820 patent/US20070004165A1/en not_active Abandoned
-
2006
- 2006-01-19 CN CN2006100015002A patent/CN1892934B/zh not_active Expired - Fee Related
- 2006-01-20 JP JP2006013073A patent/JP4347853B2/ja not_active Expired - Fee Related
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102543430A (zh) * | 2012-01-12 | 2012-07-04 | 西安交通大学 | 焦绿石薄膜多层陶瓷电容器及其低温制备方法 |
| CN107004596A (zh) * | 2014-12-24 | 2017-08-01 | 国立大学法人北陆先端科学技术大学院大学 | 氧化物介电体及其制造方法、氧化物介电体的前体以及固体电子装置及其制造方法 |
| CN111902883A (zh) * | 2018-03-28 | 2020-11-06 | Tdk株式会社 | 电介质组合物及电子部件 |
| CN111902883B (zh) * | 2018-03-28 | 2022-04-08 | Tdk株式会社 | 电介质组合物及电子部件 |
| US11380482B2 (en) | 2018-03-28 | 2022-07-05 | Tdk Corporation | Dielectric composition and electronic component |
| CN111689776A (zh) * | 2019-03-15 | 2020-09-22 | Tdk株式会社 | 电介质组合物和电子部件 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20070002393A (ko) | 2007-01-05 |
| JP4347853B2 (ja) | 2009-10-21 |
| CN1892934B (zh) | 2011-09-21 |
| US20070004165A1 (en) | 2007-01-04 |
| KR100755603B1 (ko) | 2007-09-06 |
| JP2007013090A (ja) | 2007-01-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1892934A (zh) | 嵌入式薄层电容器、分层结构、及其制造方法 | |
| CN1959859A (zh) | 聚合物－陶瓷电介质组合物、埋入式电容器及印刷电路板 | |
| US20030128496A1 (en) | Dielectric structure | |
| US8315038B2 (en) | Thin-film capacitor and electronic circuit board | |
| US20100284125A1 (en) | Nanowire capacitor and method of manufacturing the same | |
| JP7336758B2 (ja) | セラミック電子部品およびその製造方法、ならびに電子装置 | |
| US6661642B2 (en) | Dielectric structure | |
| KR20060005342A (ko) | 금속 포일상의 바륨 스트론튬 티탄산염 함유 다층 구조물 | |
| CN101047067A (zh) | 薄膜电容器及其制造方法 | |
| CN1725396A (zh) | 薄膜型多层陶瓷电容器及其制造方法 | |
| CN101048833A (zh) | 高能量密度电容器 | |
| Sigman et al. | Fabrication of perovskite‐based high‐value integrated capacitors by chemical solution deposition | |
| US7943858B2 (en) | Thin film capacitor, thin film capacitor-embedded printed circuit board and manufacturing method of thin film capacitor | |
| EP1777713A2 (en) | Barium titanate based dielectric precursor solution comprising barium acetate for capacitor | |
| CN1790569A (zh) | 电介质薄膜、薄膜电介质元件及其制造方法 | |
| KR102469184B1 (ko) | 세라믹 전자 부품 및 그 제조 방법과 전자장치 | |
| KR100735396B1 (ko) | 박막 캐패시터, 박막 캐패시터 내장형 인쇄회로기판 및 그제조방법 | |
| CN1750925A (zh) | 一种用于制造层状结构的方法 | |
| JP2006248074A (ja) | 高誘電率複合基板、高誘電率複合シートおよびこれらの製造方法 | |
| US20110311718A1 (en) | Method of manufacturing thin-film dielectrics and capacitors on metal foils | |
| US7675756B2 (en) | Thin film-capacitor-embedded printed circuit board and method of manufacturing the same | |
| US11462339B2 (en) | Dielectric film, dielectric element, and electronic circuit board | |
| KR100714625B1 (ko) | 박막 캐패시터 내장형 인쇄회로기판의 제조방법 | |
| Raj et al. | Integrating high-k ceramic thin film capacitors into organic substrates via low-cost solution processing | |
| KR100665263B1 (ko) | 복합금속산화물 유전체막 제조방법 및 복합금속산화물유전체막 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20110921 Termination date: 20160119 |
|
| EXPY | Termination of patent right or utility model |