JP5659592B2 - 印刷回路基板の製造方法 - Google Patents

Description

本発明は、基板樹脂層を層間に挟んで配線層を複数積層させた基板内部の基板樹脂層に容量素子が埋め込んで形成された印刷回路基板の製造方法に関する。

いわゆるプリント配線基板やフレキシブル基板等の印刷等の技術で配線を形成し電子装置に組み込む電子回路を形成した基板（以下、印刷回路基板という）は、一般には、コンデンサやインダクタ等の単体受動素子部品を基板形成時に実装することを前提とする。単体部品としてのコンデンサの容量値やインダクタの値（インダクタンス）は、半導体の集積回路（ＩＣ）内に形成されている受動素子のそれより大きいものもあるため、単体受動素子部品を半導体集積回路内の容量素子に置き換えることは容易でない。

このため、印刷回路基板上に半導体集積回路以外にも多くの単体受動素子部品が実装されているのが一般的である。但し、半導体集積回路に集積化（ＩＣ化）できない部品が多ければ多いだけ印刷基板として実装面積が大きなものが必要である。また、ＩＣ化できない部品には、半導体集積回路の実装時の高さ（実装面と垂直な方向のサイズ）を超えるような高さの単体受動部品も少なくない。

このような理由から、印刷回路に搭載されている各種受動素子は電子装置を小型化する際の大きな障害要因として認識されている。

代表的な受動素子であるキャパシタは、小型化と高周波化の要求を満たす必要がある。このため、別途製造された単体部品を基板内に埋め込む技術も提案されているが、最近では、基板内蔵型キャパシタの具現化が活発に研究されている。
基板内蔵型キャパシタは、印刷回路基板内の多層配線構造を利用して、その配線層で下部電極を形成し、その上に高い比誘電率を有する誘電体膜と上部電極を積層した、いわゆるＭＩＭ構造の薄形キャパシタが知られる（例えば、特許文献１参照）。

一般に、有機化合物のポリマを基板層間樹脂層（以下、基板樹脂層という）とする基板複合体の基材、すなわち印刷回路基板のベース材は高温に弱い。このため、金属電極膜と誘電体膜は低温スパッタリングのような低温成膜工程により形成する必要がある。また、一般的に低温成膜工程で成膜された誘電体膜は成膜直後に（アズデポで）結晶性とすることが不可能なため、低い比誘電率（例えば、５以下）を有する。従って、誘電体膜は成膜後に比誘電率向上のため熱処理工程が必要であり、このような熱処理工程は通常４００℃以上の高温で行われる。そのため、高温に弱いポリマを基板複合体（印刷回路基板）の基材に適用することが不可能である。

これを解決するため、ＢｉＺｎＮｂ系の非晶質金属酸化物といった、低温成膜工程においても比誘電率が高い非晶質の材料が提案されている（例えば、特許文献２参照）。

なお、低温かつ高速に成膜できる成膜方法として、対向ターゲット方式のスパッタリングが提案されている（例えば、特許文献３参照）。

特開２００８−７８５４７号公報 特開２００７−１３０９０号公報 特許公報第２７１６１３８号

上記特許文献２の誘電体膜材料は、非晶質材料であるため熱的安定性に欠けるものが多く、成膜後の印刷回路基板の製造工程で２００〜３００℃程度の熱履歴により特性が変化する懸念がある。

一方、ゾルゲル法において１００〜３００℃の低温で結晶性を有する成膜可能な材料が開発されている。しかし、この成膜法では、溶液の扱いやコーティング回数、溶媒を揮発させる処理が複数回必要となることが多く、また高い比誘電率を得るために４００℃以上の熱処理が追加で必要となる場合がある。

本発明は、基板樹脂層を含むため加熱上限が制限されている場合であっても高い比誘電率が得られ熱的に安定なキャパシタ誘電体膜を有する印刷回路基板の製造方法を提供する。

本発明に関わる印刷回路基板の製造方法は、基板樹脂層を層間に挟んで配線層を複数積層させた印刷回路基板の内部の基板樹脂層に容量素子を埋め込んで形成する容量素子形成工程を有し、前記容量素子形成工程では、配線層上の導電層または当該配線層で下部電極を形成し、対向ターゲット方式のスパッタリング装置を用い、前記印刷回路基板の温度が１５０℃以下、室温以上の温度範囲で、プラズマの外に飛び出して前記印刷回路基板に付着する高エネルギーのスパッタ金属酸化物粒子により、成膜直後に結晶質である酸化ジルコニウム膜を含むキャパシタ誘電体膜を形成し、前記キャパシタ誘電体膜の上面で前記下部電極と対向する上部電極を形成する。

この製造方法によれば、一般に印刷回路基板の加熱上限を規定する基板樹脂層の耐熱温度以下で、結晶質金属酸化物を含むキャパシタ誘電体膜を形成する。このためキャパシタ誘電体膜の比誘電率が、アニールや基板加熱なし、あるいは、基板樹脂層の耐熱温度以下の低温条件でも大きな値として得られる。またアニールしても膜特性が変化しないため熱的に安定なキャパシタ誘電体膜が得られる。

なお、キャパシタ誘電体膜の成膜時の基板加熱により比誘電率が向上する場合がある。
但し、本発明の製造方法においては、基板加熱なしでも十分に高い比誘電率を得ることが可能なため、基板加熱は必須の要件ではない。

本発明によれば、基板樹脂層を含むため加熱上限が制限されている場合であっても高い比誘電率が得られ熱的に安定なキャパシタ誘電体膜を有する印刷回路基板の製造方法を提供することができる。

実施形態に関わる印刷回路基板に形成された薄膜キャパシタの基本構造を示す概略断面図である。 図１に示す基本構造の製造途中の概略断面図である。 図２に続いて誘電体膜を成膜した後の概略断面図である。 実施形態で用いることができる対向ターゲット方式のスパッタリング装置の概略構成図である。 第１実施例においてＸＲＤによる構造解析結果を示すグラフである。 一般的なＺｒＯ_２の状態図である。 第１実施例において、下地金属をＮｉからＣｕに変更した場合のＸＲＤによる構造解析結果を示すグラフである。 第２実施例においてＸＲＤによる構造解析結果を示すグラフである。 第２実施例において、さらに条件を変化させた場合のＸＲＤによる構造解析結果を示すグラフである。 第４実施例においてＸＲＤによる構造解析結果を示すグラフである。 第５実施例においてＸＲＤによる構造解析結果を示すグラフである。 第４実施例の比較例においてＸＲＤによる構造解析結果を示すグラフである。

本発明の実施形態を、対向スパッタリング方式でＺｒＯ_２膜を成膜する場合を主な例として、以下の順に図面を参照して説明する。
１．実施形態の概要：本発明の実施の概要を説明する。
２．第１実施例：具体的な条件を開示した実施例の一つを説明する。
３．第２実施例：結晶質と非晶質の臨界を示すための実施例を説明する。
４．第３実施例：リーク特性改善に好ましい実施例を説明する。
５．第１〜第３実施例の結果の考察。
６．第４実施例：第１〜第３実施例の成膜下地がＮｉやＣｕであるのに対し、Ｐｔの場合の実施例を示す。本実施例では、上記第１〜第３の実施例の成膜条件からガス圧等の変更を行っている。
７．第５実施例：第４実施例の条件に加え基板加熱を行う実施例を説明する。
８．第４，第５実施例の結果の考察および比較例：２つの実施例の結果から基板加熱の効果を考察する。また、第４実施例で作成した試料をアニールすることで、高い熱的安定性を明らかにする比較例を説明する。

＜１．実施形態の概要＞
［基本構造］
図１に、実施形態に関わる印刷回路基板に形成された薄膜キャパシタの基本構造を概略的な断面図により示す。なお、本基本構造は、後述する第１〜第５実施例や比較例でも共通である。
図１に図解されている印刷回路基板１は、基板樹脂層を層間に挟んで配線層を複数積層させた基板構造を有する。基板樹脂層が１層存在し、その厚さ方向の表裏面に配線層が形成された、配線層が２層の構造が最もシンプルで基本となる構造である。この基本構造をベースに、配線層が３層以上の多層配線基板構造としてもよい。配線層が２層以上存在し、配線層の各層間に基板樹脂層が介在する。
また、コア基板の表裏面のそれぞれに対し、基板樹脂層を層間に挟んで配線層を複数積層させる構造でもよい。その場合、コア基板の表裏面の少なくとも一方に設けられ、図１に図解する基本構造に薄膜キャパシタが埋め込まれている。
このように本発明が適用されている印刷回路基板１は、配線層が複数あることと、その層間に基板樹脂層が介在することを構造上の要件とし、その積層数は任意である。

本発明では、上記構造の印刷回路基板１の内部で、基板樹脂層に埋め込まれた、いわゆるＭＩＭ型のキャパシタ（容量素子）を有する。キャパシタが埋め込まれる基板樹脂層が何層目であるかは任意である。

図１に符号「２」により示す部分は、キャパシタ形成時に、そのベースとなる印刷回路基板１の一部（積層途中の印刷回路基板１）である。以下、この積層途中の印刷回路基板１を、容量形成ベース基板２と、仮に呼ぶことにする。通常、容量形成ベース基板２は、下層の基板樹脂層またはコア基板（例えば、強度的に強く厚い樹脂基板）である。
また、符号「３」により示す部分は、キャパシタを埋め込む配線層間の基板樹脂層を指す。

図１に図解するように、容量形成ベース基板２の上にＭＩＭ型のキャパシタ１０の下部電極１１が形成されている。下部電極１１は、容量形成ベース基板２の最表面に形成された配線層の一部、または配線層と同じ導電材料を印刷技術等によりパターニングしたものの一部であってもよい。あるいは、容量形成ベース基板２の最表面で配線層の上に形成された導電層により下部電極１１を形成してもよい。
下部電極１１は単一材料の導電層や配線層であってもよいし、複数の導電膜の積層構造としてもよい。

下部電極１１の上に、キャパシタ誘電体膜１２と上部電極１３とが積層されている。
下部電極１１および上部電極１３の導電材料に限定はない。ただし、下部電極１１は、そのキャパシタ誘電体膜１２と接する最上面を含む（層厚方向の）一部または全部が、ニッケル（Ｎｉ）、銅（Ｃｕ）またはプラチナ（Ｐｔ）からなることが望ましい。

キャパシタ誘電体膜１２の誘電体材料としては、酸化シリコン、窒化シリコン、酸化アルミニウム、酸化ハフニウム、酸化ジルコニウム、酸化タンタル、チタン酸ストロンチウム、チタン酸バリウム、チタン酸バリウムストロンチウム等の金属酸化膜を用い得る。但し、これらの金属酸化膜は結晶質であることを要件とする。
キャパシタ誘電体膜１２は、これらの誘電体材料の一つで形成してもよいし、これらの誘電体材料の薄膜を積層あるいは混合した材料、または、上記誘電体材料に別の元素を添加した材料を用いて形成してもよい。
なお、下部電極１１の導電材料としてニッケル（Ｎｉ）、銅（Ｃｕ）またはプラチナ（Ｐｔ）からなることが望ましいとしたが、これはキャパシタ誘電体膜１２が、例えば酸化ジルコニウム（ＺｒＯ_２）等の特定材料の場合である。それ以外の誘電体材料に対しては、下部電極１１を、上記３つの材料に限定する必要がなく、例えばＲｕ，Ｍｏ等の他の導電材料から下部電極１１を形成してもよい。

キャパシタ誘電体膜１２は、本発明の特徴的な構成の１つであり、結晶質金属酸化物の膜を含んで構成されている。ここで「結晶質」とは多結晶、微結晶など、少なくとも一部が、単斜晶と正方晶と立方晶の少なくとも１つを含む状態にまで結晶化されていることをいう。また、詳細は後述するが、この結晶質金属酸化膜は、基板樹脂層３の耐熱温度以下、室温以上で得られることも本発明適用の特徴の１つである。
形成温度下限の室温は、広義では０℃〜４０℃を、狭義では１５℃〜２５℃程度を指す。

ここでキャパシタ誘電体膜１２の形成温度の上限を基板樹脂層３の耐熱温度以下としたのは、容量形成ベース基板２に基板樹脂層を含む場合、結晶質金属酸化膜の成膜時に容量形成ベース基板２中の基板樹脂層に熱的なダメージを与えないようにするためである。
一般に、印刷回路基板１は、その形成時の最大温度を基板樹脂層の耐熱温度以下とするように製造されている。例えば、キャパシタ形成後に、例えば加熱プレスを行うような場合も、この最大温度を考慮した加熱が行われる。したがって、キャパシタ誘電体膜１２を基板樹脂層の耐熱温度以下で形成すれば、その後の履歴で金属酸化膜組成が温度によって変化することがなく、安定した結晶質の誘電体膜が得られる。
なお、用いることができる基板樹脂層３の材料として、例えば、ポリイミドまたはエポキシを含むポリマ樹脂材料を例示できる。

本発明は、一般的に４００℃以上あるいは４５０℃以上とされている基板加熱や高温アニールを行わなくても、比較的低温で熱的に安定した結晶質金属酸化膜が形成できることを見出したことに基づくものである。その形成手法の具体例の詳細は後述する。
基板樹脂層３の耐熱温度（印加可能な上限温度に相当）に限定はないが、例えば、２００℃以下１５０℃以上の耐熱温度を例示できる。但し、基板樹脂層３は耐熱温度が高いものが開発されれば、本発明で用い得る基板樹脂層の耐熱温度も上がる。このため、当該耐熱温度はこれらの例示値に限定されず、例えば、本発明では２００℃より高い温度でキャパシタ誘電体膜１２の結晶質金属酸化膜を成膜することも可能である。また、室温以上なら１５０℃未満での成膜も可能である。

ここで、図１に示す下部電極１１、キャパシタ誘電体膜１２および上部電極１３の相対的な面積を規定する形状、つまり平面パターンに特に制約はない。図１では一例として、下層ほど大きな平面サイズ（面積）となっているに過ぎない。キャパシタ誘電体膜１２の材質とその比誘電率、厚さに応じて、下部電極１１と上部電極１３がキャパシタ誘電体膜１２を挟んで対向する実効キャパシタ部（ＭＩＭ構造部）の面積が、必要な容量値を得られる大きさとなっていればよい。ここでは上面から電極取り出しを行う構造例であるため、下部電極１１が上部電極１３より一回り大きな平面サイズ（面積）となっている。なお、裏面側、つまり容量形成ベース基板２の側から下部電極の取り出しを行う構造でもよく、その場合、下部電極１１を上部電極１３より大きな面積とする必要は必ずしもない。

図１では、基板樹脂層３にレーザ加工等により孔が開口され、これに導電材料を埋め込んでビア（Ｖｉａ）４Ａが形成されている。
同様に、上部電極１３の上面側の基板樹脂層部分にもレーザ加工等により孔が開口され、これに導電材料を埋め込んでビア４Ｂが形成されている。
基板樹脂層３の上面に、各ビア４Ａ，４Ｂに接して配線層５Ａ，５Ｂが形成されている。
同様なキャパシタ構造をさらに積層する場合、配線層５Ａ，５Ｂが下部電極となり得ることは、上記説明から容易に理解されている。

［製造方法］
図２および図３は、図１に示す構造の製造途中の概略的な断面構造図である。
既知の方法によって容量形成ベース基板２を形成した後、図２に示すように、下部電極１１を形成する。下部電極１１の形成を、回路印刷法、導電層の部分的成膜手法、あるいは、導電層成膜後にウエットまたはドライのエッチングによりパターンを形成するパターニング法の何れかにより行う。部分的成膜手法としては、形成したい部分に対応した開口パターンを有するメタルマスクを成膜対象面に接触または近接配置し、メタルマスクを通して、蒸着やスパッタリング等の物理的成膜法により導電材料を部分的に付着させるメタルマスク法を採用可能である。
なお、下部電極１１の形成時はキャパシタ誘電体膜１２が未だ形成されないので、物理的成膜法以外の手法、例えばＡＬＤ法等の化学的成膜手法で下部電極１１を形成してもよい。

図３に示すように、形成した下部電極１１の上にキャパシタ誘電体膜１２を形成する。キャパシタ誘電体膜１２の形成手法としては、高エネルギーを得た導電粒子を物理的に付着させる手法、例えばスパッタリング法が好適に採用可能である。
高エネルギー粒子のスパッタリング法としては、例えば、対向ターゲット方式、ＥＣＲ方式またはイオンビーム（ＥＢ）方式のスパッタリング装置を用いることが望ましい。

このうちＥＣＲ方式やＥＢ方式のスパッタリング装置は、大きな平面積の成膜対象物に均一な膜を成膜する場合、かなり大掛かりな装置となる。これに対し、対向ターゲット方式のスパッタリング装置は、大きな平面積の成膜対象物に均一な膜を効率よく成膜するのに適している。この意味では、印刷回路基板１のキャパシタ誘電体膜を成膜する量産機としては、対向ターゲット方式のスパッタリング装置が適している。但し、キャパシタ誘電体膜を成膜する箇所を印刷回路基板１の限られた範囲とする場合、あるいは、量産性を余り要求しない場合には、ＥＣＲ方式やＥＢ方式のスパッタリング装置の採用も可能である。

前述したように、図３に示すキャパシタ誘電体膜１２の成膜時の温度を、基板樹脂層の耐熱温度以下、室温以上とする。この場合でも、結晶質金属酸化膜が得られ、得られた結晶質金属酸化膜をキャパシタ誘電体膜１２として用いる。
なお、対向ターゲット方式のスパッタリング装置において、このような比較的低温で結晶質金属酸化膜を形成するときの具体的な成膜条件等については後述する実施例で説明する。

その後、図１に示すように、上部電極１３をキャパシタ誘電体膜１２上に形成する。上部電極１３の形成を、回路印刷法、導電層の部分的成膜手法、あるいは、導電層成膜後にウエットまたはドライのエッチングによりパターンを形成するパターニング法の何れかにより行う。部分的成膜手法としては、前述したメタルマスク法を採用可能である。また、電解または無電解によるメッキ法によって上部電極１３を形成してもよい。

このようにして形成した薄膜のキャパシタ１０を覆って基板樹脂層３を、例えばシートから転写することで貼り付け、ビア４Ａ，４Ｂをレーザ加工等により形成する。また、配線層５Ａ，５Ｂとなる導電層パターンを印刷技術やエッチング法により基板樹脂層３上に形成する。
その後、加熱プレスする。この加熱プレスでは、基板樹脂層３（およびその他の基板樹脂層）にダメージを与えない耐熱温度以下で加熱を行う。このときの加熱では、基板樹脂層３の流動により、キャパシタ１０の周囲がほぼ隙間なく基板樹脂で覆われ、基板樹脂層にキャパシタ１０が完全に埋め込まれる。

本実施形態では、キャパシタ誘電体膜１２を結晶質金属酸化膜から形成し、そのときの成膜温度を、基板樹脂層３と同様な下層側の基板樹脂層の耐熱温度以下、室温以上とする。このため、キャパシタ誘電体膜の比誘電率を上げるための加熱が不要である。このことによって高い比誘電率をもち熱的に安定な薄膜キャパシタを印刷回路基板１内に埋め込んで形成することが可能である。
キャパシタ誘電体膜１２の成膜直後に、高い比誘電率の結晶質金属酸化膜が得られるため、キャパシタ誘電体膜１２を結晶質とする追加工程は不要であり、本発明の適用に伴う製造コストの増加はない。
このような薄膜キャパシタは印刷回路基板１内部に形成されているため、実装面積（印刷回路基板１の平面視の面積）の増大を招くことなく、あるいは逆に小さくしても高いキャパシタンスの（薄膜）キャパシタ１０を有する印刷回路基板１の実現が可能となる。

以下、薄膜キャパシタの形成の具体な実施例、特にキャパシタ誘電体膜の成膜条件例を幾つか説明する。以下の説明では、上記した図１〜図３も適宜参照する。また、膜厚については一例である。

＜２．第１実施例＞
印刷回路基板１の容量形成ベース基板２の上にスパッタリング法などにより、下部電極１１または下部電極１１上の導電層としてＮｉの層（厚さが１００ｎｍ）を形成した（図２参照）。以下、キャパシタ誘電体膜の成膜下地となる、この下部電極または導電層を下地導電層と呼ぶ。
このとき、Ｎｉ層（下地導電層）の平面パターンは、メタルマスク法を用いて規定した。つまり、所定のＮｉ層を形成する部分が開口したメタルマスクを成膜対象面に接触または近接配置した上で、Ｎｉのスパタリングを行った。

次に、対向ターゲット方式のスパッタリング装置を用いて、メタルマスクを通して、キャパシタ誘電体膜１２としてＺｒＯ_２膜を１００ｎｍ形成した（図３参照）。ＺｒＯ_２膜の平面パターンは、Ｎｉ層形成時とは異なる開口をもつメタルマスクにより規定した。所定のＺｒＯ_２膜を形成する部分が開口したメタルマスクを成膜対象面に接触または近接配置した上で、ＺｒＯ_２のスパッタリングを行った。

図４は、対向ターゲット方式のスパッタリング装置の概略図である。
対向ターゲット方式のスパッタリング装置１００は、チャンバ１０１内に、一対の（対向）ターゲット１０２を対向して保持している。それぞれのターゲット１０２に対しほぼ垂直な磁場を印加する電極構造の電力印加部１０３が設けられている。不図示の電源部から電力印加部１０３に投入電力が供給されている。
一対のターゲット１０２から、調整可能な距離ｄだけ離れた位置に、図１の基本構造を有する印刷回路基板１がサセプタ１０４によって保持されている。サセプタ１０４は、距離ｄを調整可能であり、基板加熱のために印刷回路基板１の温度（基板温度Ｔ）を調整可能なヒータを内蔵する。

チャンバ１０１に、導入する反応ガスと非活性ガスの供給口と、排気口が設けられている。図４に図示しないポンプによる排気圧が排気弁によって調整可能である。また、反応ガスや不活性ガスの導入管は調整弁によって供給ガス流量を調整可能である。
チャンバ１０１に対しガス圧調整部１０５が設けられている。ガス圧調整部１０５は、チャンバ内圧のモニタ値を基に主に非活性ガスの流量（および排気圧）を変えることでガス圧の調整を行う。

図４に例示し、例えば上記のように構成された対向ターゲット方式のスパッタリング装置は、プラズマによって高エネルギーを得てターゲットから飛び出したスパッタ粒子が、プラズマから飛び出して基板（印刷回路基板１）に達することで成膜が行われる。

対向ターゲット方式のスパッタリング装置は、ターゲットのスパッタされている面を比較的広くして均一なスパッタが可能である。
プラズマが生成されている空間をターゲットの対向空間にほぼ限定でき、この空間内に基板を保持させる必要がないため、プラズマ生成空間を狭くできる。このため、必要なエネルギーを与える構造を含む装置自体の小型化が可能である。
比較的大面積のターゲットを用いるため加熱されにくい上、効率よい冷却構造をとりやすいことから、均一なスパッタリングができ、その点で成膜均一性が高い。また、基板（印刷回路基板１）がプラズマに晒されないことにより、スパッタ粒子による基板加熱がされにくく、この点でも成膜均一性が高い。

対向ターゲット方式では、プラズマの外に飛び出して印刷回路基板１に到達する高エネルギーのスパッタ金属酸化物粒子により、キャパシタ誘電体膜の結晶質金属酸化物が形成されている。このとき、プラズマの外に飛び出して印刷回路基板１に到達する高エネルギーのスパッタ粒子に対し、当該印刷回路基板１の温度が耐熱温度以下となる熱エネルギーを加えることが望ましい。

第１実施例では、ＺｒＯ_２膜の成膜時に結晶質金属酸化膜を得るために以下の条件を用いた。

ターゲット：Ｚｒ、
投入電力Ｐｗ：２５００Ｗ、
スパッタガス：ＡｒおよびＯ_２、
ガス圧Ｐｇ：０．３Ｐａ、
Ｏ_２分圧比：３０％、
ターゲット−基板間の距離ｄ：２００ｍｍ、
基板温度Ｔ：室温。

図５に、成膜後のＺｒＯ_２膜について、Ｘ線回折（ＸＲＤ）による構造解析結果を示す。図５の横軸はＸＲＤにおけるＸ線反射角θの２倍を目盛っている。図５の縦軸はＸＲＤの相対強度を任意単位で示す。ＸＲＤの相対強度は、２θに対して原子配列固有の値を示す。

図５から、上記スパッタリング条件で得られたＺｒＯ_２膜（キャパシタ誘電体膜１２）は、単斜晶（ｍｏｎｏｃｌｉｎｉｃ）のピーク（図５および他の構造解析図においてｍ−ＺｒＯ２と表記する）が検出されている。また、立方晶（ｃｕｂｉｃ）のピーク（図５および他の構造解析図ではｃ−ＺｒＯ２）が検出されている。単斜晶および立方晶のピークが検出されていることから、上記スパッタリング条件で得られたキャパシタ誘電体膜１２は、結晶質構造となっていることが分かる。

図６に、一般的なＺｒＯ_２の状態図（横軸：酸素含有率、縦軸：温度）を示す。
一般的なＺｒＯ_２の状態図（図６）からは、立方晶が高温でしか発現しない。ところが、本実施形態の成膜法の条件下では、基板加熱を行わない常温（本明細書では室温と同義）での成膜にもかかわらず図５に示すように立方晶が得られている。これは、対向ターゲット方式のスパッタリング装置では、高エネルギースパッタ粒子による結晶質金属酸化物の薄膜形成が実現できていることを示している。

図７に、スパッタリングの下地導電層（下部電極１１またはその上の導電層）を１５０ｎｍ厚のＣｕに変更して同様の成膜を実施した場合のＸＲＤによる構造解析結果を示す。
この場合も結晶質構造を示すが、結晶構造が１００ｎｍ厚のＮｉの場合と違い、単斜晶のピーク（ｍ−ＺｒＯ２）がほとんど検出されず、立方晶のピーク（ｃ−ＺｒＯ２）のみが検出されている。
一般にＺｒＯ_２の場合、立方晶の比誘電率が高く、本実施形態のＺｒＯ_２の比誘電率は約３０であり、単斜晶構造のみ比誘電率２２〜２５より高い値を示す。また同成膜条件下において、基板温度をサーモラベルで測定したところ、１００℃以下であり、基板温度の上昇はほとんどない。

＜３．第２実施例＞
第１実施例と同様に、印刷回路基板１の容量形成ベース基板２（図１参照）上にスパッタリング法などにより、メタルマスクを用いて下地導電層を形成した。但し、第２実施形態では、下地導電層として、下部電極１１に１００ｎｍ厚のＮｉ層を形成した。次に、対向ターゲット方式のスパッタリング装置を用い、メタルマスクで成膜領域を制限した上でＺｒＯ_２膜を１００ｎｍ形成した。結晶質金属酸化物を得るには以下の条件を用いた。

ターゲット：Ｚｒ、
投入電力Ｐｗ：２０００Ｗ、
スパッタガス：ＡｒおよびＯ_２、
ガス圧Ｐｇ：０．３Ｐａ、
Ｏ_２分圧比：３０％、
ターゲット−基板間の距離ｄ：２００ｍｍ、
基板温度Ｔ：室温。

図８に、ＸＲＤによる構造解析結果を示す。
上記条件の対向ターゲット方式スパッタリングでは、単斜晶のピーク（ｍ−ＺｒＯ２）が検出されており、結晶質構造となっているが、立方晶のピーク（ｃ−ＺｒＯ２）が検出されていない。このときに比誘電率は約２２〜２５であり、立方晶が検出された場合に比べて低い。
なお、キャパシタ誘電体膜１２を１５０ｎｍ厚のＣｕの下地導電層に形成した場合、単斜晶のピーク（ｍ−ＺｒＯ２）が検出されているが、立方晶のピーク（ｃ−ＺｒＯ２）がないという点で図８と同様の結果となった。
本実施例における成膜条件下において、第１実施例と同様に基板温度をサーモラベルで測定したところ、１００℃以下であり、基板温度の上昇はほとんどなかった。

第２実施例では、第１実施例より投入電力を小さくしている。

さらに投入電力を小さくする場合を、以下に示す。
キャパシタ誘電体膜１２の材料および膜厚は第１および第２実施例と同じである。
つまり、第１実施例と同様に、印刷回路基板１の容量形成ベース基板２（図１参照）上にスパッタリング法などにより、メタルマスクを用いて下地導電層として、下部電極１１に１００ｎｍ厚のＮｉ層を形成した。次に、対向ターゲット方式のスパッタリング装置を用い、メタルマスクで成膜領域を制限した上でＺｒＯ_２膜を１００ｎｍ形成した。このスパッタリングでは、以下の条件を用いた。

ターゲット：Ｚｒ、
投入電力Ｐｗ：１５００Ｗ、
スパッタガス：ＡｒおよびＯ_２、
ガス圧Ｐｇ：０．３Ｐａ、
Ｏ_２分圧比：３０％、
ターゲット−基板間の距離ｄ：２００ｍｍ、
基板温度Ｔ：室温。

図９に、ＸＲＤによる構造解析結果を示す。
投入電力を１５００Ｗまで下げると、Ｎｉのピークのみが検出され、ＺｒＯ_２についてのピーク観測はなされないことから、この条件で作製したキャパシタ誘電体膜１２は、非晶質となっていると判断されている。同じ条件で１５０ｎｍ厚のＣｕを下地導電層とした場合も測定を行ったが、Ｎｉのピークのみが検出されている点で同様の結果となった。
このときにキャパシタ誘電体膜１２の比誘電率は２０以下であり、第１実施例に比べて低く、標準的なＤＣマグネトロンスパッタリングで成膜したキャパシタ誘電体膜１２とほぼ同等であった。
第１，第２実施例と同様に、同成膜条件下において、基板温度をサーモラベルで測定したところ、１００℃以下であり、基板温度の上昇はほとんどなかった。なお、標準的なＤＣマグネトロンスパッタリングで成膜したＺｒＯ_２膜はほとんどこれと同様のピークプロファイルとなった。

＜４．第３実施例＞
第１，第２実施例と同様に、印刷回路基板１の容量形成ベース基板２（図１参照）上にスパッタリング法などにより、メタルマスクを用いて下地導電層として、下部電極１１に１００ｎｍ厚のＮｉ層を形成した。
次に、対向ターゲット方式のスパッタリング装置を用い、メタルマスクで成膜領域を制限した上でＺｒＯ_２膜を１０ｎｍ形成した。このときの成膜条件は、図９の結果（非晶質金属酸化物）を得たときと同様に投入電力を１５００Ｗにして、対向ターゲット方式のスパッタリングを行った。

続いて同じ装置内で連続して、メタルマスクで領域制限した上でＺｒＯ_２膜を８０ｎｍ形成した。このとき図５の結果（立方晶と単斜晶混在の結晶質金属酸化物）を得たときと同様に、投入電力を２５００Ｗまで上げて対向ターゲット方式のスパッタリングを行った。

続いて同じ装置内で連続して、再度、メタルマスクで領域制限した上でＺｒＯ_２膜を１０ｎｍ形成した。このとき図９の結果（非晶質金属酸化物）を得たときと同様に投入電力を１５００Ｗにまで下げて、対向ターゲット方式のスパッタリングを行った。

以上の３回の連続したスパッタリングでは、投入電力以外の条件、すなわちターゲット材の種類、スパッタガスの種類、ガス圧Ｐｇ、Ｏ_２分圧比、ターゲット−基板間の距離ｄおよび基板温度Ｔは、前記第１，第２実施例と同じとした。
以上により、下部電極１１上に接する第１の層、第１の層上に形成された第２の層、第２の層上に形成された第３の層からなる３層構造のキャパシタ誘電体膜１２が組成としては同じＺｒＯ_２の膜として形成された。

３層構造のキャパシタ誘電体膜１２（ＺｒＯ_２膜）について比誘電率を測定した。この比誘電率は第１実施例とほぼ同様に３０程度を示した。また、１Ｖにおけるリーク電流密度は１Ｅ−９（Ａ／ｃｍ^２）となった。この結果は、第１実施例で形成した単一層とした結晶質金属酸化物の誘電体膜のリーク電流密度：１Ｅ−６（Ａ／ｃｍ^２）と比べて、数桁ほど小さく良好な値を示した。

＜５．第１〜第３実施例の結果の考察＞
以上の結果から対向ターゲット方式のスパッタリングを用い、結晶質構造を持ち、かつ、比誘電率の高い結晶構造が発現する誘電体膜が得られる条件が判明した。具体的には、ガス圧Ｐｇ、Ｏ_２分圧などの条件下において、適正な投入電力を設定することにより、また適正な下部電極の材料を選択するとよいことが分かった。

なお、上記の実施で用いた投入電力値２５００、２０００、１５００Ｗは、方式や装置、その他の条件で左右されている値である。但し、『アズデポ（成膜中または成膜直後）で非晶質となる投入電力範囲より高い投入電力で成膜すること』が、アズデポで結晶質構造を得るための１つのソリューション（解）であることが判明した。このように投入電力を制御することは、基板加熱を促進するプラズマの外に基板を設置するならば、その他のスパッタ方式、スパッタ材料、その他のスパッタ条件でも概ね有効である。

ここで、本発明の適用に際して、アズデポで結晶質構造が得られるにしても、さらなるキャパシタ誘電体膜質の改善が可能である。例えば、その後、比誘電率等を向上させる若干のアニールや、成膜時の若干の加熱をしてもよい。
つまり、キャパシタ誘電体膜を形成工程には、基板樹脂層３の耐熱温度以下、室温以上の低温アニールを含んでもよい。あるいは、キャパシタ誘電体膜を形成時の基板加熱を、基板樹脂層３の耐熱温度以下、室温以上の低温で行ってもよい。

上記第１〜第３実施例では、アニールや基板加熱は行っていない。但し、結晶化がより進む高温の基板加熱やアニールでなくとも、比誘電率、リーク特性の改善が見込める場合、基板樹脂層３の耐熱温度以下の低温でのアニールや基板加熱を行ってもよい。
なお、＜１．実施形態の概要＞において基板樹脂層の耐熱温度として２００℃以下、１５０℃以上を例示したが、耐熱温度の改善（上昇）に応じてアニールや基板加熱の範囲も拡大されていることは本発明適用の想定内である。

アズデポにおける比誘電率の値については、論文（「ＪＯＵＲＮＡＬ ＯＦ ＡＰＰＬＩＥＤ ＰＨＹＳＩＣＳｃ，１０４１０３（２００６）」や「ＡＰＰＬＩＥＤ ＰＨＹＳＩＣＳ ＬＥＴＴＥＲ Ｓ９２，０１２９０８（２００８）」）に記載されている。この記載によれば、ＺｒＯ_２の比誘電率は結晶構造により違っており、単斜晶は２５．９、正方晶は５５．８、立方晶は４４．４となっている。
この記載に照らすと、第１実施例で示した比誘電率３０は立方晶と単斜晶の中間付近であり、第２実施例で示した比誘電率２２〜２５は単斜晶の比誘電率とほぼ一致している。このため実施例で得られたＸＲＤ結晶構造解析結果と比誘電率の対応が正しくとれていることが分かる。
なお、例えばＺｒＯ_２に関して、温度により単斜晶→正方晶→立方晶と構造が変化する。上記実施例では、正方晶の検出が得られていないが、条件により正方晶が検出されていることもある。

また、本第１および第２実施例によれば、スパッタリング下地がＮｉとＣｕで共に結晶質誘電体膜が常温で得られることが判明した。
特にスパッタリング下地がＮｉでは、Ｃｕより大きな比誘電率が得られる。また、スパッタリング方式としては対向ターゲット方式の有効性が示された。
投入電力を上げても基板温度がそれほど上がらないことが判明した。これは対向ターゲット方式のようにプラズマの外に基板を設置する方式の利点であり、これにより投入電力の増加可能範囲を格段に大きくできる。

第３実施例のように、非結晶性金属酸化膜を上下に挟んで結晶性金属酸化膜を形成した３層構造のキャパシタ誘電体膜１２では、リーク電流低減に効果が高いことが判明した。

つぎに、下地導電層にＰｔを用いた場合の結果、基板加熱の効果、および、本発明の手法で成膜された誘電体膜の熱的安定性を明らかとするための実施例を説明する。

＜６．第４実施例＞
第１実施例等と同様に、印刷回路基板１の容量形成ベース基板２（図１参照）上にスパッタリング法などにより、メタルマスクを用いて下地導電層を形成した。但し、本実施例では、下部電極１１にＮｉまたはＰｔをそれぞれ１００ｎｍ厚形成した。この場合、下地導電層がＮｉの層の場合と、Ｐｔの層の場合がある。
次に、対向ターゲット方式のスパッタリング装置を用い、メタルマスクで成膜領域を制限した上でＺｒＯ_２膜を１０ｎｍ形成した。このときの成膜条件は、図５の結果（非晶質金属酸化物）を得た第１実施例と同様に投入電力を２５００Ｗにして、対向ターゲット方式のスパッタリングを行った。
第４実施例では、ＺｒＯ_２膜の成膜時に結晶質金属酸化膜を得るために以下の条件を用いた。

ターゲット：Ｚｒ、
投入電力Ｐｗ：２５００Ｗ、
スパッタガス：ＡｒおよびＯ_２、
ガス圧Ｐｇ：０．５Ｐａ、
Ｏ_２分圧比：３０％、
ターゲット−基板間の距離ｄ：１９０ｍｍ、
基板温度Ｔ：室温。

この成膜条件が第１実施例と異なる点は、ガス圧Ｐｇを０．３Ｐａから０．５Ｐａに上げていることと、ターゲット−基板間の距離ｄを１９０ｍｍとやや小さくしていることである。第４実施例におけるその他の条件は第１実施例と同じである。

図１０に、下地導電層がＮｉの場合のＸＲＤによる構造解析結果を示す。
上記条件の対向ターゲット方式スパッタリングでは、単斜晶のピーク（ｍ−ＺｒＯ２）並びに立方晶のピーク（ｃ−ＺｒＯ２）が検出されている。このことから、上記スパッタリング条件で得られたキャパシタ誘電体膜１２は、結晶質構造となっていることが分かる。また、下地導電層がＰｔの場合もほぼ同様の構造解析結果が得られ、単斜晶のピーク（ｍ−ＺｒＯ２）並びに立方晶のピーク（ｃ−ＺｒＯ２）が検出された。

本実施例のＺｒＯ２の比誘電率はＮｉ、Ｐｔともに約２７あり、単斜晶構造のみ比誘電率２２〜２５より高い値を示す。また上記成膜条件下において、基板温度をサーモラベルで測定したところ、下地導電層がＮｉ，Ｐｔの場合のそれぞれで１００℃以下であり、基板温度の上昇はほとんどない。

＜７．第５実施例＞
第１実施例と同様に、印刷回路基板１の容量形成ベース基板２（図１参照）の上にスパッタリング法などにより、メタルマスクを用いて下地導電層として、下部電極に１００ｎｍのＮｉの層を形成した。次に、対向ターゲット方式のスパッタリング装置を用い、メタルマスクで成膜領域を制限した上でＺｒＯ_２膜を１００ｎｍ形成した。結晶質金属酸化物を得るには以下の条件を用いた。この条件が、第４実施例と異なるのは、基板温度Ｔを室温ではなく１００℃にして基板加熱していることである。

ターゲット：Ｚｒ
投入電力Ｐｗ：２５００Ｗ
スパッタガス：ＡｒおよびＯ_２
ガス圧Ｐｇ：０．５Ｐａ
Ｏ_２分圧比：３０％
ターゲット−基板間の距離ｄ：１９０ｍｍ
基板温度Ｔ：１００℃

図１１に、ＸＲＤによる構造解析結果を示す。
上記条件の対向ターゲット方式スパッタリングでは、単斜晶のピーク（ｍ−ＺｒＯ２）並びに立方晶のピーク（ｃ−ＺｒＯ２）が検出されている。このことから、上記スパッタリング条件で得られたキャパシタ誘電体膜１２は、結晶質構造となっていることが分かる。

図１１を、基板加熱を行っていない第４実施例の結果を示す図１０と比較すると、基板加熱により単斜晶のピーク（ｍ−ＺｒＯ２）並びに立方晶のピーク（ｃ−ＺｒＯ２）が増加していることが分かる。
本実施例における成膜条件下において、第１実施例と同様に基板温度をサーモラベルで測定したところ、１５０℃以下であった。このことから、高エネルギー粒子の被着等といった基板加熱以外の要因による温度上昇は軽微であることが分かった。

また、第５実施例で形成したキャパシタ誘電体膜１２の比誘電率を測定した。その結果得られた比誘電率は約３０であり、上記ピーク増加の効果により第４実施例で形成したキャパシタ誘電体膜１２の比誘電率（約２７）より大きな値を示した。

＜８．第４，第５実施例の結果の考察および比較例＞
以上の第４，第５実施例によれば、上記スパッタ条件においては、キャパシタ誘電体膜１２の成膜中に印刷回路基板１に熱エネルギーを加えることで結晶化が進行し、比誘電率を向上させることができることが判明した。

一方、比較のために、第４の実施例で室温にてキャパシタ誘電体膜１２を成膜した試料を２００℃で熱処理（アニール）した。
図１２に、アニール後の試料のＸＲＤによる構造解析結果を示す。図１２を図１０と比較すると、単斜晶のピーク（ｍ−ＺｒＯ２）並びに立方晶のピーク（ｃ−ＺｒＯ２）に関しては大きな変化が見られない。このため、アニールによるＺｒＯ２の結晶化の進行はほとんどないことが分かる。

以上の結果から、本実施形態における結晶質金属酸化膜のキャパシタ誘電体膜１２を得る手法では、その成膜時に結晶化が進む。キャパシタ誘電体膜１２の結晶化を促進し比誘電率を上げるには、基板加熱が望ましい場合もあるが、基板加熱なしでも十分に高い比誘電率が得られる。そして、キャパシタ誘電体膜１２を対向スパッタリングにより成膜する場合、そのときの成膜温度を基板樹脂層３と同様な下層側の基板樹脂層の耐熱温度以下、室温以上とするとよい。

第４，第５実施例において下地導電層をＰｔとした場合、下地導電層をＮｉとした場合と同等なＸＲＤ解析結果が得られ、比誘電率も同等にできた。
また、アニールしても特性が変化しないため、熱的安定性が高く、所望のキャパシタ値（キャパシタンス）が得られやすい。

上記第１〜第５実施例のように条件を種々変えた対向スパッタリング手法では、成膜時の基板温度範囲は基板加熱なしで１００℃以下とし、あるいは１００℃の基板加熱を行った。これらの場合、基板の測定温度は１５０℃以下であり、この基板温度は現在使用可能な基板樹脂層の耐熱温度より十分小さい温度範囲となっている。
基板加熱をする場合、加熱エネルギーを加味しても、印刷回路基板１の実際の温度が基板樹脂層３の耐熱温度以下となるように、高エネルギーのスパッタ金属酸化物粒子に対し加える熱エネルギーを制御することが望ましい。

本実施形態によれば、対向ターゲット方式等のスパッタリングにより、印刷回路基板１内に低温で結晶質金属酸化物の誘電体膜をもつ薄膜キャパシタを形成できる。また、結晶質金属酸化物を含むキャパシタ誘電体では、非晶質の誘電体膜に比べて、熱的に安定したキャパシタ特性を確保できる。このとき金属酸化物粒子はエネルギーが高いが、印刷回路基板１がプラズマに晒されないため、プラズマダメージが低い。
また、結晶質金属酸化物の誘電体材料に合わせて、下部電極材料を適度に選択することにより、結晶構造を選択することが可能であり、比誘電率が調整できる。
さらにゾルゲル法と比べると成膜工程が簡単である。

本実施形態では対向ターゲット方式を主な例とするが、ＥＣＲ方式でも試料が直接プラズマに晒されないで主に高エネルギーのスパッタ粒子を試料に照射することができる。よって、ＥＣＲ方式やイオンビーム方式のスパッタリング法を用いることにより、印刷回路基板１に低プラズマダメージの結晶質金属酸化物の誘電体膜を形成することが可能である。
本実施形態で対向ターゲット方式、ＥＣＲ方式およびＥＢ方式のスパッタ法では、低プラズマダメージの結晶質金属酸化物の誘電体膜を形成するため、特にキャパシタで誘電体薄膜などが積層された構造では静電破壊を有効に回避できる。

１…印刷回路基板、２…容量形成ベース基板、３…基板樹脂層、４Ａ，４Ｂ…ビア、５Ａ，５Ｂ…配線層、１０…キャパシタ、１１…下部電極、１２…キャパシタ誘電体膜、１３…上部電極。

Claims (5)

1. 基板樹脂層を層間に挟んで配線層を複数積層させた印刷回路基板の内部の基板樹脂層に容量素子を埋め込んで形成する容量素子形成工程を有し、
   前記容量素子形成工程では、
   配線層上の導電層または当該配線層で下部電極を形成し、
   対向ターゲット方式のスパッタリング装置を用い、前記印刷回路基板の温度が１５０℃以下、室温以上の温度範囲で、プラズマの外に飛び出して前記印刷回路基板に付着する高エネルギーのスパッタ金属酸化物粒子により、成膜直後に結晶質である酸化ジルコニウム膜を含むキャパシタ誘電体膜を形成し、
   前記キャパシタ誘電体膜の上面で前記下部電極と対向する上部電極を形成する、
   印刷回路基板の製造方法。
2. 前記印刷回路基板を加熱することなく、当該印刷回路基板の温度が１００℃以下、室温以上の温度範囲で、前記キャパシタ誘電体膜の形成を行う、
   請求項１に記載の印刷回路基板の製造方法。
3. 前記キャパシタ誘電体膜は、前記プラズマの外に飛び出して前記印刷回路基板に付着する高エネルギーのスパッタ金属酸化物粒子に対し、当該印刷回路基板の温度が１５０℃を超えない程度に当該印刷回路基板に熱エネルギーを加えることにより形成される、
   請求項１に記載の印刷回路基板の製造方法。
4. 前記キャパシタ誘電体膜の形成では、前記下部電極に接する非晶質の酸化ジルコニウム膜からなる第１層と、前記第１層の上に形成されている前記成膜直後に結晶質である酸化ジルコニウム膜からなる第２層と、前記第２層の上に形成され上面が前記上部電極と接触することとなる非晶質の酸化ジルコニウム膜からなる第３層とを、前記第１層および前記第３層の形成時の投入電力が前記第２層の形成時の投入電力より低くなる条件で連続して形成する、
   請求項１から３の何れか一項に記載の印刷回路基板の製造方法。
5. 前記下部電極において、前記キャパシタ誘電体膜と直接接触する部分の導電材料がニッケル（Ｎｉ）、銅（Ｃｕ）またはプラチナ（Ｐｔ）である、
   請求項１から４の何れか一項に記載の印刷回路基板の製造方法。

Images