CN101919044A - 电容器、半导体装置以及它们的制造方法 - Google Patents
电容器、半导体装置以及它们的制造方法 Download PDFInfo
- Publication number
- CN101919044A CN101919044A CN2009801025588A CN200980102558A CN101919044A CN 101919044 A CN101919044 A CN 101919044A CN 2009801025588 A CN2009801025588 A CN 2009801025588A CN 200980102558 A CN200980102558 A CN 200980102558A CN 101919044 A CN101919044 A CN 101919044A
- Authority
- CN
- China
- Prior art keywords
- capacitor
- layer
- dielectric
- electrode
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 150
- 238000004519 manufacturing process Methods 0.000 title claims description 37
- 238000000034 method Methods 0.000 title claims description 31
- 239000004065 semiconductor Substances 0.000 title claims description 26
- 239000003989 dielectric material Substances 0.000 claims abstract description 41
- 239000013078 crystal Substances 0.000 claims description 60
- 239000002178 crystalline material Substances 0.000 claims description 24
- 239000000758 substrate Substances 0.000 claims description 22
- 239000004020 conductor Substances 0.000 claims description 18
- 239000000126 substance Substances 0.000 claims description 13
- 229910044991 metal oxide Inorganic materials 0.000 claims description 6
- 150000004706 metal oxides Chemical class 0.000 claims description 6
- 239000000463 material Substances 0.000 abstract description 18
- 229910052581 Si3N4 Inorganic materials 0.000 description 25
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 25
- 238000000151 deposition Methods 0.000 description 23
- 229910008482 TiSiN Inorganic materials 0.000 description 20
- 238000005229 chemical vapour deposition Methods 0.000 description 20
- QRXWMOHMRWLFEY-UHFFFAOYSA-N isoniazide Chemical compound NNC(=O)C1=CC=NC=C1 QRXWMOHMRWLFEY-UHFFFAOYSA-N 0.000 description 20
- 239000007789 gas Substances 0.000 description 19
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 17
- 229910052751 metal Inorganic materials 0.000 description 16
- 239000002184 metal Substances 0.000 description 16
- 238000004544 sputter deposition Methods 0.000 description 13
- 230000008021 deposition Effects 0.000 description 11
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 10
- 230000004888 barrier function Effects 0.000 description 10
- 229910052710 silicon Inorganic materials 0.000 description 10
- 238000005137 deposition process Methods 0.000 description 9
- 239000010703 silicon Substances 0.000 description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- 239000003595 mist Substances 0.000 description 7
- 239000010936 titanium Substances 0.000 description 7
- 230000015572 biosynthetic process Effects 0.000 description 6
- 238000002425 crystallisation Methods 0.000 description 6
- 230000008025 crystallization Effects 0.000 description 6
- 238000000605 extraction Methods 0.000 description 6
- 239000012467 final product Substances 0.000 description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 6
- 229920005591 polysilicon Polymers 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- 238000005530 etching Methods 0.000 description 5
- 239000005300 metallic glass Substances 0.000 description 5
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 5
- 239000002994 raw material Substances 0.000 description 5
- 229910052814 silicon oxide Inorganic materials 0.000 description 5
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 4
- MCMNRKCIXSYSNV-UHFFFAOYSA-N Zirconium dioxide Chemical compound O=[Zr]=O MCMNRKCIXSYSNV-UHFFFAOYSA-N 0.000 description 4
- 239000000460 chlorine Substances 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 239000002245 particle Substances 0.000 description 4
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 4
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 3
- 238000000137 annealing Methods 0.000 description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 3
- 239000002800 charge carrier Substances 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- 239000007788 liquid Substances 0.000 description 3
- 229910052755 nonmetal Inorganic materials 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 239000001301 oxygen Substances 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- 238000001259 photo etching Methods 0.000 description 3
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 3
- 238000003860 storage Methods 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 229910002367 SrTiO Inorganic materials 0.000 description 2
- 229910052786 argon Inorganic materials 0.000 description 2
- 238000004380 ashing Methods 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 238000010276 construction Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 238000005036 potential barrier Methods 0.000 description 2
- 230000001105 regulatory effect Effects 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 229910052712 strontium Inorganic materials 0.000 description 2
- CIOAGBVUUVVLOB-UHFFFAOYSA-N strontium atom Chemical compound [Sr] CIOAGBVUUVVLOB-UHFFFAOYSA-N 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 1
- 229910015801 BaSrTiO Inorganic materials 0.000 description 1
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 1
- 229910020674 Co—B Inorganic materials 0.000 description 1
- 229910020706 Co—Re Inorganic materials 0.000 description 1
- 229910020517 Co—Ti Inorganic materials 0.000 description 1
- 229910020515 Co—W Inorganic materials 0.000 description 1
- 229910017060 Fe Cr Inorganic materials 0.000 description 1
- 229910002544 Fe-Cr Inorganic materials 0.000 description 1
- 229910017116 Fe—Mo Inorganic materials 0.000 description 1
- 229910003296 Ni-Mo Inorganic materials 0.000 description 1
- 229910018104 Ni-P Inorganic materials 0.000 description 1
- 229910018536 Ni—P Inorganic materials 0.000 description 1
- 240000001439 Opuntia Species 0.000 description 1
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 description 1
- 229910004200 TaSiN Inorganic materials 0.000 description 1
- 229910010282 TiON Inorganic materials 0.000 description 1
- 238000002441 X-ray diffraction Methods 0.000 description 1
- 229910006501 ZrSiO Inorganic materials 0.000 description 1
- COGOJRKCCAQAPE-UHFFFAOYSA-N [N].[Si].[Ti] Chemical compound [N].[Si].[Ti] COGOJRKCCAQAPE-UHFFFAOYSA-N 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 239000004411 aluminium Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000002238 attenuated effect Effects 0.000 description 1
- 230000033228 biological regulation Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 229910052801 chlorine Inorganic materials 0.000 description 1
- UPHIPHFJVNKLMR-UHFFFAOYSA-N chromium iron Chemical compound [Cr].[Fe] UPHIPHFJVNKLMR-UHFFFAOYSA-N 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- -1 deposition STO etc. Chemical class 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 125000004435 hydrogen atom Chemical class [H]* 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000003701 mechanical milling Methods 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- DDTIGTPWGISMKL-UHFFFAOYSA-N molybdenum nickel Chemical compound [Ni].[Mo] DDTIGTPWGISMKL-UHFFFAOYSA-N 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 229910052707 ruthenium Inorganic materials 0.000 description 1
- 238000011282 treatment Methods 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
- H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
- H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
公开的电容器包括：两个电极层；晶体电介质材料层，其位于所述两个电极层之间；以及非晶材料层，其位于所述两个电极层中的至少一个与所述晶体电介质材料层之间。
Description
技术领域
本发明涉及电容器、半导体装置以及它们的制造方法，尤其涉及兼顾了高容量和低漏电流的电容器、包含该电容器的半导体装置以及它们的制造方法。
背景技术
近年来，随着半导体存储元件的微细化，电容器被容许的面积日益减少。通常，电容器的电容(C)可由下式(1)表示，面积减小将导致容量下降。
C ∝ε·S/t…式(1)
其中，ε：介电常数，S：面积，t：电介质层厚。
动态随机存取存储器(DRAM)的电容器从进行稳定的动作的观点来说至少需要25fF(飞法)左右的电容，为了维持这样的电容，开发出了图1A所示的沟道式电容单元(cell)或图1B所示的叠层式电容单元。根据这些电容单元，通过与衬底面垂直的方向上的面积补偿了与衬底面平行的方向上的面积的减少，因此防止了面积S的减少，进而防止了电容的下降。
另一方面，当如此将电容器立体化时，在微细加工技术方面有可能难以充分应对今后进一步要求的微细化，因此也积极尝试用具有高介电常数ε的电介质材料形成电介质膜层。例如，迄今为止，相对于最初使用介电常数4左右的二氧化硅膜作为电容器的绝缘膜，最近通过使用氧化锆(ZrO2)等电介质来增大了电容(非专利文献1和2)。此外，为了确保电容，加快了具有更高介电常数的材料的开发，并且还研究出了钛酸锶(SrTiO3，以下称为STO)这样的钙钛矿类氧化物(非专利文献3)。
此外，与这些电介质材料相组合的电极材料代替以往的多晶硅而逐渐材料了金属。这是因为如果在多晶硅上沉积STO等金属氧化物、则多晶硅表面被氧化而形成二氧化硅膜、从而介电常数实际下降的缘故。如果从电容器构造的观点来说，从MIC型(Metal-Insulator-Silicon，金属-绝缘体-硅)构造逐渐演变成MIM型(Metal-Insulator-Metal，金属-绝缘体-金属)构造。
专利文献1：日本专利文献特開平06-260603号公报；
非专利文献1：Kyoung-Ryul Yoon，Ki-Vin Im，Jea-Hyun Yeo，Eun-AeChung，Young-Sun Kim，Cha-Young Yoo，Sung-Tae Kim，U-InChung and Joo-Tae Moon，Extended Abstracts of the 2005International Conferenceon SolidState Devices and Matgerials，Kobe，2005，pp.188-189；
非专利文献2：Deok-Sin Kil，Han-Sang Song，Kee-Jeung Lee，KwonHong，Jin-Hyock Kim，Ki-Seon Park，Seung-Jin Yeom，Jae-SungRoh，Noh-JungKwak，Hyun-Chul Sohn，Jin-Woong Kim and Sung-Wook Park，2006Symposium on VLSI Technology Digest of Technical Papers，pp.46-47；
非专利文献3：K.C.Chiang，C.C.Huang，A.Chin，W.J.Chen，H.L.Kao，M.Hong and J.Kwo，2006Symposium on VLSI TechnologyDigest ofTechnical Papers，pp.126-127；
非专利文献4：J.Robertson，Journal of VacuumScience&Technology，B18，pp.1785-1791(2000)。
发明内容
在电容器中，漏电流是与电容同等重要的性质。单位面积的漏电流的目标规格一般可以说为1×10-8～1×10-7A/cm2，但电容器中积累的电荷将通过电容器自身的泄漏、接合泄漏、栅极泄漏、晶体管的关断泄漏等各种泄漏通道而丢失。此外，如果大气中存在的α线撞击元件，就会在Si衬底中产生电子和空穴，电荷会因此丢失。
其中，电容器自身的泄漏如图2所示的那样主要通过电流I1和电流I2而发生，电流I1是由载流子越过势垒形成的，电流I2是载流子经由电介质膜中的陷阱(杂质能级)流动所形成的。为了降低电流I1，进行了通过使用铂(Pt)或钌(Ru)等功函数大的金属构成电极来提高势垒高度H的尝试(非专利文献3)。另外，为了提高势垒高度H，也可以考虑使用具有大能带隙(Eg)的材料来形成电介质膜。但是，从图3和图4可知，Eg大的材料倾向于具有小的介电常数。因此产生如下的平衡问题，即：如果为提高势垒高度H而使用大Eg的材料来形成电介质膜，则难以确保电容，但若要确保电容，则漏电流就会增大。
此外，在电介质膜的厚度和漏电流之间也存在平衡关系。图5A和图5B示出了圆柱型电容器的配置的顶面图。图5A示出了将电容器犬牙交错地配置的情况，图5B示出了将电容器紧密配置的情况。电容器的直径51为32nm，电容器之间的距离52在图5A的情况下为45nm，在图5B的情况下为32nm。图6是在图5A中示出顶面配置的电容器的截面图，存储结点61之间的距离62仅为45nm。由于必须在该间隙内形成电容器，因此电介质膜的厚度可预测为10nm左右。此外，图7是示意性地示出MIM型电容器的微观构造的图。金属在室温下为多晶体，因此各晶粒在各种方向上堆叠，其结果是，电极74的表面凹凸不平。在其上形成的电介质氧化物层73也是多晶体，如果与电极74的界面凹凸不平，在电介质氧化物层73就会产生许多晶界。粒子直径有时会超过10nm，如果电介质膜的厚度为10nm左右，有时就会产生贯穿电介质膜的晶界，从而成为漏电流的通道。因此，如果将电介质膜弄薄，虽然从式(1)可知电容会增大，但也会朝着漏电流增大的方向起作用。
此外，由于在晶界上容易堆积杂质，因此会由于在Eg中形成由杂质引起的能级，或者由于晶粒界面的缺陷而在Eg中形成能级，从而容易形成漏电流的通道。此外，当界面凹凸不平时，电场容易集中在该凸部上，从而也会促使漏电流增大。
本发明的目的在于消除以上所述的造成漏电流的至少一个原因，并提供漏电流极小且电容大的电容器、包含该电容器的半导体装置以及它们的制造方法。
用于解决问题的手段
本发明的第一方面提供一种电容器，其包括：两个电极层；晶体电介质材料层，其位于两个电极层之间；以及非晶材料层，其位于两个电极层中的至少一个与晶体电介质材料层之间。
本发明的第二方面提供电容器的制造方法，用于形成电容器，电容器包括：两个电极层；晶体电介质材料层，其位于两个电极层之间；以及非晶材料层，其位于两个电极层中的至少一个与晶体电介质材料层之间；其中，电容器的制造方法包括以下工序：形成两个电极层中的一个；在一个电极层上形成非晶材料层；以及在非晶材料层上形成晶体电介质材料层。
本发明的第三方面提供一种半导体装置，包括电容器和与电容器连接的有源元件，电容器包括：两个电极层；晶体电介质材料层，其位于两个电极层之间；以及非晶材料层，其位于两个电极层中的至少一个与晶体电介质材料层之间。
本发明的第四方面提供一种半导体装置的制造方法，用于制造半导体装置，所述半导体装置包括电容器和与电容器连接的有源元件，所述电容器包括：两个电极层；晶体电介质材料层，其位于两个电极层之间；以及非晶材料层，其位于两个电极层中的至少一个与晶体电介质材料层之间；其中，半导体装置的制造方法包括以下工序：准备形成有有源元件的衬底；在衬底上形成两个电极层中的一个；在一个电极层上形成非晶材料层；以及在非晶材料层上形成晶体电介质材料层。
在上述第一至第四方面中，非晶材料层最好包括由导电性材料形成的第一层以及由电介质材料形成的第二层中的一者或二者。此外，第一层优选由具有5电子伏以上的功函数的导电性材料形成。此外，如果晶体电介质材料层由包括钙钛矿构造的金属氧化物形成则会很有利。
发明效果
根据本发明，可提供漏电流极小且电容大的电容器、包括该电容器的半导体装置、以及它们的制造方法。
附图说明
图1A是示出沟道式电容器的一个例子的概要截面图；
图1B是示出叠层式电容器的一个例子的概要截面图；
图2是向电容器施加电压时的能带图；
图3是示出各种电介质材料的能带隙相对于Si的能带的关系图；
图4是示出介电常数与能带隙的关系的图；
图5A是示出DRAM中的电容器的一个配置例的顶面图；
图5B是示出DRAM中的电容器的另一配置例的顶面图；
图6是图5所示的配置例的截面图；
图7是示意性地示出叠层式MIM电容器的截面的图；
图8是示出根据本发明第一实施方式的电容器的概要截面图；
图9A是示出图8所示的电容器的制造工序的图(之一)；
图9B是示出图8所示的电容器的制造工序的图(之二)；
图9C是示出图8所示的电容器的制造工序的图(之三)；
图10A是示出图8所示的电容器的制造工序的图(之四)；
图10B是示出图8所示的电容器的制造工序的图(之五)；
图10C是示出图8所示的电容器的制造工序的图(之六)；
图11A是示出图8所示的电容器的制造工序的图(之七)；
图11B是示出图8所示的电容器的制造工序的图(之八)；
图11C是示出图8所示的电容器的制造工序的图(之九)；
图12是示出根据本发明第二实施方式的电容器的概要截面图；
图13是示出根据本发明第三实施方式的电容器的概要截面图。
图14是示出根据本发明实施方式的电容器的电压-漏电流特性的图；
图15A示出根据本发明实施方式的存储元件的概要截面图；
图15B是图15A所示的存储元件的等效电路；
图16A是示出图15所示的存储元件的制造工序的图(之一)；
图16B是示出图15所示的存储元件的制造工序的图(之二)。
标号说明
80、90、91电容器
83下部电极层
83a第一电极层
83b第二电极层
84电介质层
84a第一电介质层
84b第二电介质层
84c第三电介质层
85上部电极层
85a第三电极层
85b第四电极层
150存储元件
151FET
具体实施方式
以下，参考附图对本发明的优选实施方式进行说明。
在附图中，对于相同或相应的构件或部件标注相同或相应的参考标号，并省略重复说明。此外，附图的目的并不在于表示出构件或部件之间或者各种层厚度之间的相对比例，因此，具体厚度和尺寸应当参照以下的非限定性的实施方式，并且应当由本领域的技术人员确定。
[第一实施方式]
图8是示出根据本发明第一实施方式的电容器的概要截面图。如图所示，根据第一实施方式的电容器80包括：硅衬底81、形成在衬底81上的绝缘层82、以及形成在绝缘层82上的下部电极层83、形成在下部电极层83上的电介质层84、形成在电介质层84上的上部电极层85、覆盖上述叠层构造的侧壁的防漏层86、覆盖上部电极层85的上表面的一部分和防漏层86的绝缘部87、以及填埋在绝缘部87上所形成的连接孔87a中的引出电极88。
在本实施方式中，绝缘层82是通过将硅衬底81的表面热氧化而形成的氧化硅膜，但也可以通过化学气相沉积法来形成。
如图所示，下部电极层83具有第一电极层83a和第二电极层83b。第一电极层83a由晶体导电性材料形成，在本实施方式中由氮化钛(TiN)形成。第一电极层83a上的第二电极层83b由非晶导电性材料形成，在本实施方式中由氮硅钛(TiSiN)形成。如TiSiN这样的非晶导电性材料如在后面所述的那样能够通过气相沉积法(化学气相沉积(CVD)法以及物理气相沉积(PVD)法)形成，并具有良好的表面平坦性。因此，第二电极层83b能够对在其上形成的电介质层提供平坦的沉积面，有利于电介质层84的平坦化。
第二电极层83b代替TiSiN，也可以例如但不限于通过TiON、TaSiN、以及RuMoC形成。此外，第二电极层83b也可以通过由金属和非金属形成的非晶合金、由金属和金属形成的非晶合金、以及含氢金属等非晶导电性材料形成。由金属和非金属形成的非晶合金例如有P系的Ni-P、Fe-P、Co-P、Pd-P；B系的Ni-B、Co-B；C系的Cr-C；S系的Ni-S、Co-S；As系的Pd-As等。此外，由金属和金属形成的非晶合金例如有W系的Ni-W、Co-W、Fe-W、Cr-W；Mo系的Ni-Mo、Co-Mo、Fe-Mo、Cr-Mo；以及Co-Ti、Fe-Cr、Co-Re等。含氢金属例如有Cr(-H)、Ni(-H)、Pd(-H)等。这些只不过是形成第二电极层83b的材料的示例，所述材料也可以是3元素系的金属-非金属非晶合金，还可以是3元素系的金属-金属非晶合金。
此外，第二电极层83b具有比第一电极层83a的宽度窄的宽度。换句话说，第一电极层83a为了与引出电极88电连接而具有比第二电极层83b更宽的宽度。
参考图8可知，电介质层84具有第一电介质层84a、第二电介质层84b、以及第三电介质层84c。第一电介质层84a和第三电介质层84c由非晶电介质材料形成，在本实施方式中由氮化硅(SiN)形成。非晶电介质材料与由非晶导电性材料形成的第二电极层83b同样地通过气相沉积法形成，从而能够提供平坦的表面。
第一电介质层84a和第三电介质层84c代替SiN，也可以例如但不限于通过氧化铝(Al2O3)、氧化锆(ZrO2)、氧化硅(SiO2)等其他非晶电介质材料形成。但是从电介质层需要具有高的介电常数的观点来看优选SiN。此外，在本实施方式中，第一电介质层84a和第三电介质层84c由相同的材料形成，但也可以由不同的材料形成。由相同的材料形成的优点在于：不管将两个引出电极88中的哪个作为正极都能获得相同的特性。
第二电介质层84b与第一电介质层84a以及第三电介质层84c相反地由晶体电介质材料形成，在本实施方式中由钛酸锶(SrTiO3，以下称为STO)形成。STO具有100至130的高的介电常数，作为电容器80的电介质材料优选。此外，由于第二电介质层84b形成在具有平坦表面的第一电介质层84a上，因此在第二电介质层84b中，降低了源于与第一电介质层84a之间的界面的凹凸不平，从而减少了晶界。由此降低了由这样的凹凸不平和晶界导致的漏电流。
STO如后面所述，通过气相沉积法沉积，沉积后(as-deposited)的膜为非晶体，但通过退火而结晶化，从而呈现如上述的高介电常数。
第二电介质层84b代替STO，也可以例如但不限于通过BaSrTiO3、BaTiO3、PbZrO3、Bi4Ti3O12、ZrSiO4、Y2O3、HfO2、La2O3、ZrO2/Al2O3、Ta2O5等其他结晶电介质材料形成。
参考图8可知，上部电极层85具有第三电极层85a和第四电极层85b。第三电极层85a与第二电极层83b同样地由非晶导电性材料形成，在本实施方式中由TiSiN形成。第四电极层85b与第一电极层83a同样地由晶体导电性材料形成，在本实施方式中由氮化钛(TiN)形成。但是，第三电极层85a可以通过与第二电极层83b不同的晶体导电性材料形成，第四电极层85b可以通过与第一电极层83a不同的晶体导电性材料形成。第二电极层83b和第三电极层85a优选由具有5电子伏(eV)以上的功函数的非晶导电性材料形成。从而能够增大在与电介质层84之间产生的势垒高度，由此能够降低漏电流。
接下来，参考图9A～图11C，对根据第一实施方式的电容器80的制造方法进行说明。
(绝缘层形成工序)
首先，准备P型硅衬底81，使用热氧化炉在氧气气氛中加热至约900℃，形成绝缘膜(氧化硅膜)82(图9A)。氧化硅膜82的膜厚大约为100nm即可。但是，氧化硅膜82也可以不通过硅衬底81的热氧化，而是通过利用气相沉积法在硅衬底81上沉积SiO2来形成。
(下部电极膜形成工序)
接着，将形成有氧化硅膜82的硅衬底81输送到溅射装置中，在约3mTorr(0.4Pa)的氩气气氛中通过溅射来沉积膜厚为50nm左右的TiN膜830a。
TiN膜830a也可以不通过溅射法而是通过热CVD法来沉积。在该CVD法中，例如可使用TiCl4和NH3作为原料，并且沉积温度可以大约为580℃。
接着，通过设置有约含20％的Si的TiSiN目标的溅射装置，在TiN膜830a上沉积TiSiN膜830b。TiSiN膜830b的膜厚约为5nm即可。此外，优选向溅射装置的腔室内供应氩(Ar)气和氮(N2)气的混合气体(Ar∶N2＝80％∶20％)，并将腔室内压力设定为约3mTorr(0.4Pa)。TiSiN膜约含20％的Si，因此是非晶体，并且其表面平坦性良好，这些例如可通过X射线衍射法来确认。此外，不用说，可通过调节以Si含量为主的成模条件来优化表面平坦性。
TiSiN膜830b也可以不通过溅射法而是通过热CVD法来沉积。在该CVD法中，例如可使用TiCl4、NH3以及SiH4作为原料，并沉积温度可以约为520℃。此外，TiSiN膜830b中的Si含量当然可通过调节原料的供应量来进行控制。
通过以上的顺序，在绝缘膜82上形成作为下部电极层83的TiN膜830a和TiSiN膜830b(图9B)。
(电介质膜形成工序)
在沉积TiSiN膜830b之后，将衬底81输送到高频溅射装置中，通过利用了SiN目标的溅射法在TiSiN膜830b上沉积SiN膜840a。优选向该溅射装置的腔室内供应Ar气体和N2气体的混合气体(Ar∶N2＝70％∶30％)，并将腔室内压力设定为约3mTorr(0.4Pa)。沉积的SiN膜840a的膜厚约为2nm即可。SiN膜840a是非晶体，具有良好的表面平坦性。
SiN膜840a也可以不通过溅射法而是通过热CVD法来沉积。在该CVD法中，例如可使用SiH2Cl2和NH3作为原料，沉积温度可以约为680℃。
接着，通过设置有STO目标的高频溅射装置在SiN膜840a上沉积STO膜840b。沉积条件例举如下：供应的气体为Ar气体和氧(O2)气的混合气体(Ar∶O2＝60％∶40％)，腔室压力约为10mTorr(1.33Pa)。沉积的STO膜840b的膜厚约为4nm即可。
STO膜840b也可以不通过溅射法而是通过热CVD法来沉积。在该CVD法中，例如可使用Sr(DPM)2和Ti(OC3H7)作为原料，沉积温度可以约为300℃。
STO膜840b在沉积(as-deposited)下为非晶体，因此接下来进行退火以使其结晶化。退火优选在N2气体和O2气体的混合气体(N2∶O2＝95％∶5％或者98％∶2％)的气氛中以400℃～600℃(优选550℃)的温度进行约1分钟～约30分钟。由此，STO膜840b结晶，呈现高的介电常数(约100至约130)。
此后，通过与SiN膜840a相同的沉积方法、即溅射法或热CVD法来在STO膜840b上沉积SiN膜840c。
通过以上的顺序，获得作为电介质层85的SiN膜840a、STO膜840b以及SiN膜840c(图9C)。
用于使STO膜840b结晶化的退火也可以在后述的上部电极膜形成工序结束之后进行。此外，如果在形成电极膜之前进行退火，则有时STO膜840b的表面形态会由于STO膜840b结晶化而恶化，但如果在形成电极膜之后进行退火，则能够减轻表面形态的恶化。但是，即使STO膜840b的表面形态发生了恶化，STO膜840b与其衬底层的SiN层840a之间的界面的平坦性不也改变。
(上部电极膜形成工序)
接着，通过与TiSiN膜830b相同的沉积方法、即溅射法或热CVD法来沉积TiSiN膜850a。并通过与TiN膜830a相同的沉积方法来沉积TiN膜850b。通过以上的步骤，获得作为上部电极层85的TiSiN膜850a和TiN膜850b(图10A)。
(元件形成工序)
接着，进行用于形成电容器构造的微细加工。使用正型抗蚀剂(positive resist)液在TiN膜850b上形成约500μm见方的矩形抗蚀剂膜。接着，将该抗蚀剂膜作为掩模，使用氯(Cl2)气和Ar气体的混合气体(Cl2∶Ar＝80％∶20％)进行干蚀刻，由此蚀刻膜830a、830b、840a、840b、840c、850a以及850b。然后，通过氧等离子体灰化处理(Oxygenplasma ashing)去除残留的抗蚀剂膜，形成图10B所示的台面部800。
接着，再次使用正型抗蚀剂液在台面部800上形成约200μm见方的矩形抗蚀剂膜，然后通过与上述相同的干蚀刻来蚀刻膜850b、850a、840c、840b、840a以及830b，并留下膜830a。通过以上的步骤，形成电极层83、电介质成84以及电极层85(图10C)。
然后，为了防止沿电极层83、电介质层84以及电极层85的端面而发生的泄漏，形成防漏层86。具体来说，通过等离子CVD法在形成有电极层83、电介质层84以及电极层85的衬底81上沉积SiO2。所述沉积可通过通常的平行板型等离子CVD装置来进行。向等离子CVD装置的腔室内供应的气体可以是正硅酸乙酯(Tetraethyl Orthosilicate，TEOS)气体和O2气体的混合气体。衬底温度优选为400℃，压力优选为约200mTorr(26.7Pa)。此外，沉积的SiO2膜的厚度约为20nm即可。接着，通过使用C3F8气体的反应性离子蚀刻来蚀刻该SiO2膜，并形成防漏层86(图11A)。
然后，再次使用等离子CVD装置在形成防漏层86后的衬底81上沉积厚度约为500nm的SiO2膜870(图11B)。接着，通过使用正型抗蚀剂液的刻蚀技术(lithography)在SiO2膜870上形成用于形成连接孔图案的抗蚀剂掩模，通过使用C3F8气体的反应性离子蚀刻来形成连接孔87a。通过以上的步骤，形成绝缘部87(图11C)。
最后，使用溅射装置沉积厚度约为500nm的铝膜，以填埋连接孔87a，并通过刻蚀技术和干蚀刻来形成引出电极88，由此完成图8所示的电容器80。为了去除由等离子CVD法或干蚀刻等造成的等离子损伤，也可以在完成电容器80之后，在N2气体和氢(H2)气的混合气体(N2∶H2＝97％∶3％)中以450℃进行30分钟左右的热处理。
如上所述，根据本发明第一实施方式的电容器80中设置有：第二电极层83b，其在由晶体导电性材料形成的第一电极层83a和由晶体电介质材料形成的第二电介质层84b之间通过非晶导电性材料形成，并具有优异的表面平坦性；以及第一电介质层84a，其在第二电介质层83b上通过非晶电介质材料形成，并具有优异的表面平坦性。因此，在第二电介质层84b中降低了源于其衬底层的凹凸不平，减小了粒径，从而减少了晶界。由此在电容器80中通过晶体电介质材料的高介电常数而实现了大的电容，通过降低凹凸不平、减少晶界实现了低的漏电流。
此外，在根据第一实施方式的电容器80中，下部电极层83具有与第二电极层83b分开通过TiN形成的第一电极层83a，并且由于该第一电极层83a与引出电极88连接，因此能够降低与引出电极88之间的接触电阻。
[第二实施方式]
接下来，对根据本发明第二实施方式的电容器进行说明。
图12是示出根据第二实施方式的电容器的概要截面图。与图8比较可知，根据第二实施方式的电容器90与电容器80相比不同点在于，不具有与根据第一实施方式的电容器80的第一电介质层84a和第三电介质层84c相当的层，其他方面与电容器80相同。换句话说，在根据第二实施方式的电容器90中，电介质层84仅具有由非晶电介质材料形成的第二电介质层84b。
具有这种结构的电容器90可通过如下制造：在上述的“电介质膜形成工序”中，不进行利用溅射装置的SiN膜840a的沉积，而是使用高频溅射装置在SiN膜840a上沉积STO膜840b，然后实施上述的“上部电极膜形成工序”。
在根据第二实施方式的电容器90中，由于由作为电介质材料的STO构成的电介质层84(84b)也形成在由表面平坦性优异的非晶导电性材料(TiSiN)构成的第二电极层83b上，因此在电介质层84中降低了源于与第二电极层83之间的界面的凹凸不平，粒径变小，从而晶界减少。因此，在根据第二实施方式的电容器90中，也通过晶体电介质材料的高介电常数而实现了大的电容，通过降低凹凸不平、减少晶界实现了低的漏电流。
[第三实施方式]
接下来，对根据本发明第三实施方式的电容器进行说明。
图13是示出根据第三实施方式的电容器的概要截面图。与图8比较可知，根据第三实施方式的电容器91与电容器80相比不同点在于，不具有与根据第一实施方式的电容器80的第二电极层83b和第三电极层85a相当的层，其他方面与电容器80相同。换句话说，在根据第三实施方式的电容器91中，下部电极层83仅具有由晶体导电性材料形成的第一电极层83a，上部电极层85仅具有由晶体导电性材料形成的第四电极层85b。
具有这种结构的电容器91可通过在根据第一实施方式的电容器80的制造方法中省去利用溅射装置的TiSiN膜830b的沉积以及TiSiN膜850a的沉积来制造。
在根据第三实施方式的电容器91中，由于由作为电介质材料的晶体STO构成的电介质层84b也形成在由表面平坦性优异的非晶导电性材料(SiN)构成的第一电介质层84a上，因此在第二电介质层84b中降低了源于与第一电介质层84a之间的界面的凹凸不平，粒径变小，从而晶界减少。因此，在根据第三实施方式的电容器91中，也通过晶体电介质材料的高介电常数而实现了大的电容，通过降低凹凸不平、减少晶界实现了低的漏电流。
[实验结果]
为了确认根据第一至第三实施方式的电容器80、90、91中降低漏电流的效果，进行了实验。下面对其结果进行说明。
按照上述的方法制造了用于实验的电容器80、90、91。其中，为了进行比较，全部电容器中的电介质层84的厚度相同。即，在具有第一及第三电介质层84a、84b(非晶电介质材料)的根据第一及第三实施方式的电容器80、91中，第二电介质层84b(STO)的厚度约为6nm，同时电介质层84的总厚度约为10nm。另一方面，在不具有第一及第三电介质层84a、84b(非晶电介质材料)的根据第二实施方式的电容器90中，第二电介质层84b(STO)的厚度约为10nm。
另外，为了进行比较，制造具有TiN电极层(约50nm)/STO电介质层(约10nm)/TiN电极层(约50nm)的构造的电容器，并一并进行了测定。所述比较例的电容器与根据上述实施方式的电容器80、90、91相比不同点在于既不具有非晶电极层也不具有非晶电介质层。
图14是示出漏电流对施加电压的依赖性的曲线图。从图中的曲线X可知，在用于比较的电容器的情况下，当向两个端子之间施加了1伏(V)的电压时，约有2×10-8A/cm2的漏电流流动。
另一方面，在根据本发明第三实施方式的电容器91的情况下，如在图14中的曲线C所示，在所测定的整个电压范围内，漏电流比用于比较的电容器的漏电流变低了。其原因如下：第二电极层83b与形成于其上的第二电介质层84b(晶体STO)之间的界面通过由非晶导电性材料(TiSiN)形成的第二电极层83b而变平坦了，从而降低了源于该界面上的凹凸不平，减少了晶界。
另外，在根据本发明第二实施方式的电容器90的情况下，如在图14中的曲线B所示，漏电流比电容器91的漏电流变低了。作为漏电流降低的第一原因，可举出以下原因：由于第一电介质层84a(非晶SiN)为第二电介质层84b(晶体STO)提供了平坦的沉积面，因此降低了源于该界面的凹凸不平，减少了晶界。另外，作为漏电流降低的第二原因，可举出以下原因：构成第一电介质层84a的SiN的能带隙(Eg)较大，约为7eV。即，可以推测由于大的能级隙而在与电极层83之间形成高的势垒高度，从而载流子越过势垒而产生的泄漏减少了。
另外，在根据本发明第一实施方式的电容器80的情况下，如在图14中的曲线A所示，漏电流比电容器90的漏电流更低了。电容器80具有由非晶导电性材料(TiSiN)形成的第二电极层83b和由非晶电介质材料(SiN)形成的第一电介质层84a这两个非晶材料层，由此能够为第二电介质层84b(非晶STO)提供更平坦的沉积面。并且还具有由引起于SiN的高势垒高度带来的效果。可以推测：由于这些原因，根据第一实施方式的电容器80中的漏电流更加变低了。并且，由于电压经由具有绝缘性的第一电介质层84a和第三电介质层84c而施加到晶体的第二电介质层84b，因此来自电极层83的电场不会直接施加到第二电介质层84b，这也是降低漏电流的效果。
总之，确认了根据本发明实施方式的电容器80、90、91中的漏电流降低效果。
由于在根据本发明实施方式的电容器80、90、91中降低了漏电流，因此不管有没有第一和第三电介质层84a、84c，通过将电介质层84的总厚度设定为10nm以下，还能够增加电容。
此外，制造通过溅射法并使用非晶导电性材料(TiSiN)形成了第二电极层83b的电容器80和通过热CVD法形成的电容器80，并测定了它们的漏电流，但没有看出两种沉积方法之间的漏电流有明显的差异。此外，对通过溅射法形成了第一电极层83a(TiN)的电容器80的漏电流和通过热CVD法形成的电容器80的漏电流进行了比较，但没有看出两种沉积方法之间的漏电流有明显的差异。
[第四实施方式]
根据第一至第三实施方式的电容器80、90、91能够很好地利用于以DRAM等存储装置或模拟装置为主的各种半导体装置。下面，作为这种半导体装置的一个示例，参考图15A和图15B对根据本发明第四实施方式的存储元件进行说明。图15A是示出根据第四实施方式的存储元件的概要截面图，图15B是根据第四实施方式的存储元件的等效电路。
参考图15A可知，存储元件150包括：场效应晶体管(FET)151(有源元件)，其具有栅极电极151a、源极区151b以及漏极区151c；电容器801，其一端经由柱塞153与漏极区151c连接，该柱塞153由多晶硅等形成；电极157，其经由柱塞156与电容器80的另一端连接；以及电极158，其经由柱塞155与栅极电极151a连接。
电容器801在图中所示的例子中是根据第一实施方式的电容器80，但也可以是根据第二或第三实施方式的电容器90、91。
电极157连接在板线上，电极158连接在字线上(图15B)。此外，源极区151b通过图中没有示出的柱塞和电极连接在位线上。
存储元件150可通过如下制造。首先，如图16A所示，通过公知的任意的IC制造工艺在硅衬底81上形成晶体管151，通过CVD法在该晶体管151上沉积氧化膜来形成氧化层152。接着，如图15B所示，通过光刻和蚀刻来在氧化层152上形成连接孔，用多晶硅填埋连接孔，然后通过化学机械研磨法(CMP)来去除沉积在氧化层152的表面上的多晶硅，由此形成柱塞153。然后，进行先前说明的“下部电极膜形成工序”、“电介质膜形成工序”、“上部电极膜形成工序”，获得用于形成电容器801(80)的多层膜。接下来，通过光刻和蚀刻来形成具有预定尺寸的电容器801，通过CVD法在氧化层152上形成氧化膜，以覆盖电容器801。接下来，在该氧化膜上形成孔道并获得氧化层，通过用规定的金属膜埋入孔道来形成柱塞155、156，例如通过溅射法沉积金属膜，并通过光刻和蚀刻来形成电极157、158。由此，制成存储元件150。
根据本发明第四实施方式的存储元件150具有根据本发明实施方式的电容器80(90、91)，因此可得到具有电容大且漏电流小的优点的存储元件。
以上，参考几个实施方式对本发明进行了说明，但本发明不限于上述的实施方式，可进行各种改变。
例如，只要在由晶体电介质材料形成的第二电介质层84b的任意面上具有由非晶材料形成的层即可，以便构成第一电极层83a(TiN(晶体))/第二电极层83b(TiSiN(非晶))/第二电介质层84b(STO(晶体))/第四电极层85a(TiN(晶体))的构造。此外，由该非晶材料形成的层在制造工序中可比第二电介质层84b先形成。
此外，根据上述实施方式的电容器80、90、91被形成为电极83，85以及电介质层84与衬底81平行地形成的平板(プレ一ナ一)式电容器，但不限于此，不用说也可以构成为沟道式电容器、叠层式电容器。例如，在沟道式电容器80中，第一电极层83a可以相当于板电极，第二电极层85b可以相当于存储电极。在此情况下，例如第二电极层83b可以不是通过在TiN膜830a上沉积TiSiN830b而是通过在板电极(第一电极层)上沉积TiSiN830b来形成。
此外，在根据第一实施方式的电容器80的制造中，电极层83、85或电介质层84是使用溅射装置形成的，但不限于此，也可以通过化学气相沉积法(CVD)来形成。当作为沟道式或叠层式电容器而制造根据第一实施方式的电容器80时，在埋入性(埋め込み性)方面来说CVD更有效。
另外，对根据第四实施方式的存储元件进行了说明，但涉及本发明的半导体装置也可以是模拟器件。在此情况下，在根据本发明实施方式的半导体装置的制造方法中，准备不仅形成有FET还形成有双极型晶体管或其他有源元件的衬底即可。
本国际申请要求基于2008年1月18日申请的日本发明专利申请2008-009546号的优选权，2008-009546号申请的全部内容以引用的方式被合并于此。
Claims (12)
1.一种电容器，包括：
两个电极层；
晶体电介质材料层，其位于所述两个电极层之间；以及
非晶材料层，其位于所述两个电极层中的至少一个与所述晶体电介质材料层之间。
2.如权利要求1所述的电容器，其中，所述非晶材料层包括由导电性材料形成的第一层以及由电介质材料形成的第二层中的一者或二者。
3.如权利要求1或2所述的电容器，其中，所述晶体电介质材料层由包括钙钛矿构造的金属氧化物形成。
4.一种电容器的制造方法，用于形成电容器，所述电容器包括：两个电极层；晶体电介质材料层，其位于所述两个电极层之间；以及非晶材料层，其位于所述两个电极层中的至少一个与所述晶体电介质材料层之间，
其中，所述电容器的制造方法包括以下工序：
形成所述两个电极层中的一个；
在所述一个电极层上形成所述非晶材料层；以及
在所述非晶材料层上形成所述晶体电介质材料层。
5.如权利要求4所述的电容器的制造方法，其中，所述非晶材料层包括由导电性材料形成的第一层以及由电介质材料形成的第二层中的一者或二者。
6.如权利要求4或5所述的电容器的制造方法，其中，所述晶体电介质材料层由包括钙钛矿构造的金属氧化物形成。
7.一种半导体装置，包括电容器和与所述电容器连接的有源元件，
所述电容器包括：
两个电极层；
晶体电介质材料层，其位于所述两个电极层之间；以及
非晶材料层，其位于所述两个电极层中的至少一个与所述晶体电介质材料层之间。
8.如权利要求7所述的半导体装置，其中，所述非晶材料层包括由导电性材料形成的第一层以及由电介质材料形成的第二层中的一者或二者。
9.如权利要求7或8所述的半导体装置，其中，所述晶体电介质材料层由包括钙钛矿构造的金属氧化物形成。
10.一种半导体装置的制造方法，用于制造半导体装置，所述半导体装置包括电容器和与所述电容器连接的有源元件，所述电容器包括：两个电极层；晶体电介质材料层，其位于所述两个电极层之间；以及非晶材料层，其位于所述两个电极层中的至少一个与所述晶体电介质材料层之间，
其中，所述半导体装置的制造方法包括以下工序：
准备形成有所述有源元件的衬底；
在所述衬底上形成所述两个电极层中的一个；
在所述一个电极层上形成所述非晶材料层；以及
在所述非晶材料层上形成所述晶体电介质材料层。
11.如权利要求10所述的半导体装置的制造方法，其中，所述非晶材料层包括由导电性材料形成的第一层以及由电介质材料形成的第二层中的一者或二者。
12.如权利要求10或11所述的半导体装置的制造方法，其中，所述晶体电介质材料层由包括钙钛矿构造的金属氧化物形成。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008-009546 | 2008-01-18 | ||
| JP2008009546 | 2008-01-18 | ||
| PCT/JP2009/050425 WO2009090979A1 (ja) | 2008-01-18 | 2009-01-15 | キャパシタ、半導体装置、およびこれらの作製方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN101919044A true CN101919044A (zh) | 2010-12-15 |
Family
ID=40885367
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2009801025588A Pending CN101919044A (zh) | 2008-01-18 | 2009-01-15 | 电容器、半导体装置以及它们的制造方法 |
Country Status (5)
| Country | Link |
|---|---|
| JP (1) | JPWO2009090979A1 (zh) |
| KR (1) | KR20100084677A (zh) |
| CN (1) | CN101919044A (zh) |
| TW (1) | TW200947671A (zh) |
| WO (1) | WO2009090979A1 (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103745828A (zh) * | 2013-11-25 | 2014-04-23 | 大连天壹电子有限公司 | 干式积层陶瓷电容器的漏电流特性改善方法 |
| CN113410055A (zh) * | 2021-05-21 | 2021-09-17 | 嘉兴学院 | 一种低漏导高耐压固态电介质薄膜电容器及其制备方法 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8129716B2 (en) * | 2010-03-18 | 2012-03-06 | National Tsing Hua University | OTFT and MIM capacitor using silk protein as dielectric material and methods for manufacturing the same |
| JP2011228462A (ja) * | 2010-04-19 | 2011-11-10 | Taiyo Yuden Co Ltd | 薄膜キャパシタ |
| JP2012104551A (ja) | 2010-11-08 | 2012-05-31 | Elpida Memory Inc | 半導体記憶装置及びその製造方法 |
| KR102494126B1 (ko) | 2016-04-26 | 2023-02-02 | 삼성전자주식회사 | 커패시터를 포함하는 반도체 소자 |
| US20220181433A1 (en) * | 2020-12-09 | 2022-06-09 | Intel Corporation | Capacitors with built-in electric fields |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20030184952A1 (en) * | 2002-03-25 | 2003-10-02 | Fujitsu Limited | Thin film capacitor and method of manufacturing the same |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05347391A (ja) * | 1992-06-16 | 1993-12-27 | Seiko Epson Corp | 強誘電体記憶装置 |
| US5663088A (en) * | 1995-05-19 | 1997-09-02 | Micron Technology, Inc. | Method of forming a Ta2 O5 dielectric layer with amorphous diffusion barrier layer and method of forming a capacitor having a Ta2 O5 dielectric layer and amorphous diffusion barrier layer |
| JP4977400B2 (ja) * | 2006-05-09 | 2012-07-18 | 日本電気株式会社 | 半導体装置及びその製造方法 |
-
2009
- 2009-01-15 WO PCT/JP2009/050425 patent/WO2009090979A1/ja active Application Filing
- 2009-01-15 KR KR1020107011593A patent/KR20100084677A/ko not_active Application Discontinuation
- 2009-01-15 CN CN2009801025588A patent/CN101919044A/zh active Pending
- 2009-01-15 JP JP2009550031A patent/JPWO2009090979A1/ja not_active Withdrawn
- 2009-01-16 TW TW098101519A patent/TW200947671A/zh unknown
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20030184952A1 (en) * | 2002-03-25 | 2003-10-02 | Fujitsu Limited | Thin film capacitor and method of manufacturing the same |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103745828A (zh) * | 2013-11-25 | 2014-04-23 | 大连天壹电子有限公司 | 干式积层陶瓷电容器的漏电流特性改善方法 |
| CN113410055A (zh) * | 2021-05-21 | 2021-09-17 | 嘉兴学院 | 一种低漏导高耐压固态电介质薄膜电容器及其制备方法 |
| CN113410055B (zh) * | 2021-05-21 | 2022-10-25 | 嘉兴学院 | 一种低漏导高耐压固态电介质薄膜电容器及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW200947671A (en) | 2009-11-16 |
| JPWO2009090979A1 (ja) | 2011-05-26 |
| WO2009090979A1 (ja) | 2009-07-23 |
| KR20100084677A (ko) | 2010-07-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20200243267A1 (en) | Methods of Incorporating Leaker Devices into Capacitor Configurations to Reduce Cell Disturb, and Capacitor Configurations Incorporating Leaker Devices | |
| CN1790674B (zh) | 具有氧化锆的电容器及其制造方法 | |
| US9966530B2 (en) | Resistive random access memory device and method for fabricating the same | |
| CN102065650B (zh) | 印刷电路板及其制造方法 | |
| JP2018536998A (ja) | 強誘電体キャパシタ、強誘電体電界効果トランジスタ、並びに導電材料及び強誘電体材料を含む電子部品の形成に用いられる方法 | |
| CN101919044A (zh) | 电容器、半导体装置以及它们的制造方法 | |
| US20150228710A1 (en) | Methods to Improve Electrical Performance of ZrO2 Based High-K Dielectric Materials for DRAM Applications | |
| US20040072401A1 (en) | Method for forming capacitor | |
| Popovici et al. | High-performance ($\text {EOT}< 0.4\text {nm} $, Jg∼ 10− 7 A/cm 2) ALD-deposited Ru\SrTiO 3 stack for next generations DRAM pillar capacitor | |
| KR20020083772A (ko) | 반도체소자의 캐패시터 및 그 제조방법 | |
| JP2003318284A (ja) | 二重誘電膜の構造を有した半導体素子のコンデンサ及びその製造方法 | |
| JP5655585B2 (ja) | 半導体装置の製造方法 | |
| CN100466262C (zh) | 半导体器件的电容器及其制造方法 | |
| KR20010057939A (ko) | 반도체장치의 커패시터 제조방법 | |
| KR100464649B1 (ko) | 이중 유전막 구조를 가진 반도체소자의 캐패시터 및 그제조방법 | |
| KR20070000707A (ko) | 반도체 소자의 캐패시터 형성방법 | |
| CN102007591A (zh) | 电容器及电容器的制造方法 | |
| US20130071989A1 (en) | Single-sided non-noble metal electrode hybrid mim stack for dram devices | |
| JP2011204852A (ja) | キャパシタおよびその製造方法、半導体装置 | |
| US6989304B1 (en) | Method for manufacturing a ruthenium film for a semiconductor device | |
| KR20070106289A (ko) | 이트륨티타늄산화막을 구비한 반도체소자의 캐패시터 및 그제조 방법 | |
| JPWO2005106956A1 (ja) | 半導体装置及びその製造方法 | |
| KR100631950B1 (ko) | 반도체 소자의 캐패시터 형성방법 | |
| KR101075528B1 (ko) | 반도체 장치의 캐패시터 제조방법 | |
| KR100575887B1 (ko) | 반도체 소자의 캐패시터 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20101215 |