CN102065650B - 印刷电路板及其制造方法 - Google Patents

印刷电路板及其制造方法 Download PDF

Info

Publication number
CN102065650B
CN102065650B CN2010105436220A CN201010543622A CN102065650B CN 102065650 B CN102065650 B CN 102065650B CN 2010105436220 A CN2010105436220 A CN 2010105436220A CN 201010543622 A CN201010543622 A CN 201010543622A CN 102065650 B CN102065650 B CN 102065650B
Authority
CN
China
Prior art keywords
layer
dielectric film
metal oxide
circuit board
pcb
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2010105436220A
Other languages
English (en)
Other versions
CN102065650A (zh
Inventor
庄子光治
足立研
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of CN102065650A publication Critical patent/CN102065650A/zh
Application granted granted Critical
Publication of CN102065650B publication Critical patent/CN102065650B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09509—Blind vias, i.e. vias having one side closed
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09763—Printed component having superposed conductors, but integrated in one circuit layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/12—Using specific substances
    • H05K2203/125—Inorganic compounds, e.g. silver salt
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base

Abstract

本发明提供一种印刷电路板及其制造方法，该制造方法包括：电容元件形成步骤，在基板内的基板树脂层中埋设电容元件，该基板包括与插设在其间的基板树脂层层叠的多个配线层，该电容元件形成步骤包括采用多个配线层之一上的导电层或者采用多个配线层之一形成下电极；在基板树脂层的耐热温度以下且室温以上的温度下形成含结晶金属氧化物的电容器电介质膜；以及在电容器电介质膜的在与下电极相反的一侧的上表面上形成上电极。

Description

印刷电路板及其制造方法
技术领域
本发明涉及印刷电路板及其制造方法，该印刷电路板包括埋设在基板内的基板树脂层中的电容元件，该基板包括与插设在其间的基板树脂层层叠的多个配线层。
背景技术
印刷配线板和柔性基板是结合在电子装置中的基板(在下文称为″印刷电路板″)的示例，该电子装置具有电子电路，该电子电路包括采用诸如印刷的技术形成的配线。通常，这样的印刷电路板在基板形成期间通过安装诸如电容器和电感器的简单无源元件部件而形成。因为某些简单部件电容器和电感器的电容和电感大于半导体集成电路(IC)中形成的无源元件，所以不易于用半导体集成电路中的电容元件置换简单的无源元件部件。
为此，除了半导体集成电路外，大量的简单无源元件部件典型地安装在印刷电路板上。然而，印刷板的安装面积需要随着不能集成到半导体集成电路(IC)的部件的数量的增加而增加。不能提供为IC的很多这样的简单无源部件的高度超过半导体集成电路的安装高度(垂直于安装面的尺寸)。
由于这些原因，安装在印刷电路上的各种无源元件被看作妨碍电子装置小型化的大障碍。
电容器，代表性的无源元件，必须满足小型化和高频率两个要求。这已经导致在基板中埋设分开生产的简单部件的技术的发展。也已经积极研究旨在实现在基板中集成电容器。
这种电容器集成在基板中的已知示例是MIM(金属-绝缘体-金属)结构的薄电容器，其中下电极采用印刷电路板内的多层配线结构的配线层形成，并且其中高的相对介电常数的电介质膜和上电极层叠在下电极上(例如，见JP-A-2008-78547(专利文件1))。
通常，印刷电路板的基材，具体地，包括由有机化合物聚合体制造的基板层间树脂层(在下文称为″基板树脂层″)的基板组合物的基材不能承受高温。因此，重要的是通过诸如低温溅射的低温沉积形成金属电极膜和电介质膜。此外，因为通过低温沉积来沉积的电介质膜通常在沉积后没有立刻转换成晶体(原沉积状)，所以该膜具有低的相对介电常数(例如，5或更小)。这就要求在沉积后对电介质膜进行热处理来改善相对介电常数。通常采用400℃及更高的高温进行热处理。因此，即使可能也难以利用低耐热聚合物作为基板组合物(印刷电路板)的基材。
作为解决该问题的方案，已经提出了一种非晶材料，例如，BiZnNb非晶金属氧化物，其甚至在低温沉积中也具有高的相对介电常数(例如，见JP-A-2007-13090(专利文件2))。
还提出了对向靶体溅射作为低温和高速沉积方法(例如，见日本专利No.2716138(专利文件3))。
发明内容
专利文件2中描述的电介质膜材料是非晶材料，并且很多这样的材料缺乏热稳定性，并且具有沉积后在印刷电路板制造过程中由范围为约200℃至300℃的热历史而改变其特性的可能性。
在100℃至300℃的低温下具有结晶性，并且可以采用溶胶-凝胶法(sol-gel method)沉积的材料是适当的。然而，这样的沉积方法常常需要溶液处理和涂镀的多个步骤和多回溶剂蒸发。此外，400℃或更高的加热温度可能另外被需要以获得高的相对介电常数。
从而，需要一种制造印刷电路板的方法，该印刷电路板包括甚至在存在基板树脂层强制的加热上限的情况下也具有高的相对介电常数的热稳定的电容器电介质膜。还需要一种印刷电路板，其包括热稳定的电容器电介质膜，该电介质膜甚至在该电容器通过在基板叠层中被埋设而形成时也具有高的相对介电常数。
根据本发明的实施例，提供一种制造印刷电路板的方法。该方法包括电容元件形成步骤，其在基板内的基板树脂层中埋设电容元件，该基板包括与在其间的基板树脂层层叠的多个配线层。该电容元件形成步骤包括：采用多个配线层之一上的导电层或者采用多个配线层之一形成下电极；在基板树脂层的耐热温度以下且室温以上的温度下形成包含结晶金属氧化物的电容器电介质膜；在电容器电介质膜的在与下电极相反的一侧的上表面上形成上电极。
根据本发明实施例的制造方法，包含结晶金属氧化物的电容器电介质膜在基板树脂层的耐热温度以下的温度形成，该基板树脂层的耐热温度通常规定了加热该印刷电路板的上限。因此，电容器电介质膜可以不需要退火或基板加热便具有大的相对介电常数，抑或在基板树脂层的耐热温度以下的低温条件下也具有大的相对介电常数。此外，因为退火不改变膜特性，所以所产生的电容器电介质膜是热稳定的。
存在这样的情况，其中在电容器电介质膜的沉积期间由基板的加热改善相对介电常数。
然而，本发明实施例的制造方法不需要加热基板，这是因为该方法容许在不加热基板的情况下获得充分高的相对介电常数。
根据本发明的另一个实施例，所提供的印刷电路板包括埋设在基板内的基板树脂层中的电容元件，该基板包括与其间插设的基板树脂层层叠的多个配线层。
电容元件包括：下电极，采用多个配线层之一上的导电层或者采用该多个配线层之一形成；以及电介质膜和上电极，层叠在下电极上，其中电介质膜包含结晶金属氧化物。
本发明的实施例有利地提供制造印刷电路板的方法，该印刷电路板包括甚至存在基板树脂层强制的加热上限的情况下也具有高的相对介电常数的热稳定的电容器电介质膜。此外，本发明的实施例有利地提供印刷电路板，该印刷电路板包括甚至在电容器通过在基板叠层中埋设而形成时也具有高的相对介电常数的热稳定的电容器电介质膜。
附图说明
图1是图解本发明实施例的印刷电路板中形成的薄膜电容器的基本结构的示意性截面图。
图2是图解图1的基本结构在制造期间的示意性截面图。
图3是沉积图2的基本结构中的电介质膜后的示意性截面图。
图4是示意性地图解本发明实施例中可用的对向靶体溅射设备的示意图。
图5是表示根据第一示例的XRD结构分析的结果的图线。
图6是典型的ZrO2相图。
图7是表示采用Cu代替Ni作为下层金属的根据第一示例的XRD结构分析的结果的图线。
图8是表示根据第二示例的XRD结构分析的结果的图线。
图9是表示在不同的条件下根据第二示例的XRD结构分析的结果的图线。
图10是表示根据第四示例的XRD结构分析的结果的图线。
图11是表示根据第五示例的XRD结构分析的结果的图线。
图12是表示根据第四示例的比较示例的XRD结构分析的结果的图线。
具体实施方式
下面，主要针对于通过对向靶体溅射(facing targets sputtering)沉积ZrO2膜来描述本发明的实施例。参考附图以下面的顺序进行描述。
1.实施例概述：本发明实施例的概要
2.第一示例：在具体条件下的示例
3.第二示例：描述结晶和非晶临界状态的示例
4.第三示例：适合于改善泄漏特性的示例
5.第一至第三示例结果的讨论
6.第四示例：采用Pt沉积基，而与第一至第三示例中采用的Ni和Cu相对。沉积条件，包括气压，与第一至第三示例不同
7.第五示例：基板在第四示例的条件下加热
8.第四和第五示例结果的讨论，以及比较示例：利用这两个示例的结果讨论基板加热的效果。还描述了比较示例，其中来自第四示例的样品被退火以证明高的热稳定性。
<1.实施例概述>
[基本结构]
图1是示意性地图解本发明实施例的印刷电路板中形成的薄膜电容器的基本结构的截面图。该基本结构对下面描述的第一至第五示例以及比较示例是共同的。
图1所示的印刷电路板1的基板结构包括多个配线层和插设在配线层的叠层中的基板树脂层。在其最简单的形式中，基本基板结构是双层结构，两个配线层在厚度方向上形成在单一基板树脂层的前、后表面上。该基本结构可以修改为包括多层配线基板结构，其包括三个或更多的配线层。在此情况下，基板树脂层插设在每对配线层之间。
此外，对于芯基板(core substrate)的前表面和后表面的每一个可以提供带有插设的基板树脂层的多个配线层的叠层。在此情况下，图1所示的基本结构提供在芯基板的前表面和后表面的至少之一上，并且薄膜电容器埋设在该基本结构中。
简而言之，本发明实施例的印刷电路板1的结构要求是包括多个配线层，并且在配线层之间插设基板树脂层。可以层叠任何数量的层。
在本发明的实施例中，MIM电容器(电容元件)埋设在上述结构的印刷电路板1内的基板树脂层中。该电容器可以埋设在该叠层中的任何基板树脂层中。
在图1中，2表示印刷电路板1(层叠的印刷电路板1)的在电容器形成期间用作电容器基底的部分。为了说明的目的，层叠的印刷电路板1将称为电容器形成基底基板(base substrate)2。通常，电容器形成基底基板2是下基板树脂层或者芯基板(例如，坚固的厚树脂基板)。
配线层之间的电容器埋设部分是基板树脂层3。
如图1所示，MIM电容器10的下电极11形成在电容器形成基底基板2上。下电极11可以是配线层的形成在电容器形成基底基板2的最外表面上的一部分，或者是采用配线层所用的相同材料由诸如印刷的技术形成的导电材料图案的一部分。作为选择，下电极11可以是导电层，其形成在电容器形成基底基板2的最外表面上的配线层上。
下电极11可以是单一材料导电层或者单一材料配线层，或者可以是多于一层导电膜的叠层。
电容器电介质膜12和上电极13层叠在下电极11上。
下电极11和上电极13所用的导电材料没有限制。优选地，镍(Ni)、铜(Cu)或铂(Pt)用于下电极11(厚度方向上)的一部分或者全部，且包括与电容器电介质膜12接触的最上层表面。
可用于电容器电介质膜12的电介质材料的示例包括例如硅氧化物、硅氮化物、铝氧化物、铪氧化物、锆氧化物、钽氧化物、钛酸锶、钛酸钡和钛酸钡锶的金属氧化物膜。该金属氧化物膜需要晶化。
电容器电介质膜12可以仅采用这些电介质材料的一种形成，或者通过层叠或结合这些电介质材料的薄膜或者将附加元素添加到电介质材料而形成。
作为下电极11的优选导电材料，镍(Ni)、铜(Cu)或铂(Pt)仅适合于例如锆氧化物(ZrO2)的特定材料用于电容器电介质膜12时。对于其它的电介质材料，下电极11不限于前述三种材料。例如，下电极11可以采用诸如Ru和Mo的其它导电材料形成。
电容器电介质膜12是本发明的特征元件之一，且包括结晶金属氧化物膜。如这里所采用的，词语″结晶″是指至少部分具有结晶性，包括单斜晶态、四方晶态和立方晶态至少之一，例如，为多晶和微晶。本发明的特征之一是结晶金属氧化物膜可以在基板树脂层3的耐热温度以下且在室温以上的温度获得，如稍后的详细描述。
为较低形成温度的室温广义上是从约0℃至约40℃，狭义上是从约15℃至约25℃。
形成电容器电介质膜12的上限温度是基板树脂层3的耐热温度或低于该耐热温度。这是为了在沉积结晶金属氧化物膜期间防止基板树脂层提供在电容器形成基底基板2中的情况下被热损坏。
通常，制造印刷电路板1的最大温度是基板树脂层的耐热温度或低于该耐热温度。例如，在形成电容器后执行的热压的热量考虑这样的最大温度来设定。通过以基板树脂层的耐热温度或低于该耐热温度的温度形成电容器电介质膜12，在后续历程中，金属氧化物膜沉积中没有温度诱导的改变，并且可以获得稳定的结晶电介质膜。
基板树脂层3可用材料的示例包括含有聚酰亚胺或环氧树脂的聚合物树脂材料。
已经基于这样的发现：在相对低的温度下且不需要基板加热或者高温退火(典型地涉及400℃或450℃以上的温度)可形成热稳定的结晶金属氧化物而进行了本发明。该技术的具体情况将稍后基于特定示例进行描述。
基板树脂层3的耐热温度(可用的上限温度)没有限制，并且例如可以是200℃或更低且150℃或更高。开发具有较高耐热温度的基板树脂层3提高了本发明中可用的耐热温度。因此，耐热温度不限于上面给出的示例。例如，在本发明中，电容器电介质膜12的结晶金属氧化物膜可以在200℃以上的温度被沉积。假如它不在室温以下，低于150℃的沉积温度也是可用的。
规定图1所示的下电极11、电容器电介质膜12和上电极13的相对面积的平面图案或形状没有特别限定。在图1的示例中，平面尺寸(面积)朝着下层增加。然而，可以采用任何尺寸，只要下电极11和上电极13在电容器电介质膜12相对侧上的有效电容器部分(MIM结构部分)的面积被制作为根据电容器电介质膜12的材料、相对介电常数和厚度产生必要的电容值。在该示例中，下电极11的平面尺寸(面积)大于上电极13的尺寸，这是因为电极从上表面引出。应当注意的是，下电极可以从后表面侧引出，具体地，从电容器形成基底基板2侧引出。在此情况下，下电极11不必要求面积大于上电极13。
在图1中，采用激光或其它工艺在基板树脂层3中形成孔，并且导电材料埋设在其中以形成通孔4A。
以相同的方式，采用激光或其它工艺在上电极13的上表面侧的基板树脂层部分中形成孔，并且在其中埋设导电材料以形成通孔4B。
分别与通孔4A和4B接触的配线层5A和5B形成在基板树脂层3的上表面上。
由上述说明清楚可见，在进一步层叠类似的电容器结构时，配线层5A和5B可用作下电极。
[制造方法]
图2和图3是示意性地图解用于制造图1的结构所加工的结构的截面图。
如图2所示，下电极11在采用已知的方法形成电容器形成基底基板2后形成。下电极11采用电路印刷法、导电层的局部沉积或导电层沉积后通过湿蚀刻或干蚀刻形成图案而形成。对于局部沉积技术，可以采用金属掩模法，其中具有对应于对象部分的孔图案的金属掩模设置为与沉积对象表面接触或接近，并且导电材料采用诸如气相沉积和溅射的物理沉积法通过金属掩模局部沉积。
因为在形成下电极11时不存在电容器电介质膜12，所以下电极11可以采用物理沉积法之外的技术形成。例如，可以采用诸如ALD法的化学沉积技术。
如图3所示，电容器电介质膜12形成在下电极11上。形成电容器电介质膜12的优选技术是例如通过溅射的高能导电粒子的物理沉积。
例如，优选地，对向靶体、ECR或离子束(EB)溅射设备用于高能粒子的溅射。
当膜要均匀地形成在大的平面面积的沉积对象上时，ECR和EB溅射设备成为大规模的。对向靶体溅射设备更加适合于该目的，这是因为它有效地允许膜均匀地沉积在大的平面面积的沉积对象上。对此，作为沉积印刷电路板1的电容器电介质膜的批量生产设备，对向靶体溅射设备是合适的。然而，应当注意的是，ECR和EB溅射设备也可用于电容器电介质膜沉积在印刷电路板1的有限面积上的情况，或者当批量生产不是更重要的情况。
如上所述，图3所示的电容器电介质膜12的沉积温度为基板树脂层的耐热温度以下且室温以上。在该温度范围内可获得的结晶金属氧化物膜用作电容器电介质膜12。
采用对向靶体溅射设备以相对低的温度形成结晶金属氧化物膜的具体沉积条件将在稍后的示例中描述。
之后，如图1所示，上电极13形成在电容器电介质膜12上。上电极13采用电路印刷法、导电层的局部沉积或在沉积导电层后通过湿蚀刻或干蚀刻形成图案而形成。局部沉积可以采用上述的金属掩模法执行。电镀或非电镀也可以用于形成上电极13。
然后，基板树脂层3例如通过将其从一薄片转移而贴附在如上所述形成的薄膜电容器10上，并且通孔4A和4B采用激光或其它工艺形成。成为配线层5A和5B的导电层图案采用印刷技术或蚀刻形成在基板树脂层3上。
接下来是热压。热压涉及不大于耐热温度的加热温度，从而不损坏基板树脂层3(和其它基板树脂层)。加热导致基板树脂层3流动，并且基板树脂围绕电容器10而基本上不留下任何间隙，完全将电容器10埋设在基板树脂层中。
在该实施例中，结晶金属氧化物膜形成为在室温以上且对应于基板树脂层3的下基板树脂层的耐热温度以下的沉积温度提供电容器电介质膜12。因此，不需要加热来提高电容器电介质膜的相对介电常数。这样，可以通过在印刷电路板1埋设而形成具有高的相对介电常数的热稳定的薄膜电容器。
因为高的相对介电常数的结晶金属氧化物膜在沉积电容器电介质膜12后即刻获得，所以结晶电容器电介质膜12的附加步骤是不必要的，从而作为采用本发明的结果不增加制造成本。
因为薄膜电容器形成在印刷电路板1内，所以不增加安装面积(印刷电路板1的平面面积)。甚至可以减少安装面积，并且还可以实现包括高电容(薄膜)电容器10的印刷电路板1。
下面描述薄膜电容器形成的具体示例，特别是电容器电介质膜的沉积条件。图1至图3适合于在下面的描述中参考。下面呈现的膜厚度仅为示例。
<2.第一示例>
Ni层(厚度为100nm)采用诸如溅射的方法形成在印刷电路板1的电容器形成基底基板2上，以提供下电极11或下电极11上的导电层(见图2)。下面，作为电容器电介质膜的沉积基底的下电极或导电层将称为基底导电层。
Ni层(基底导电层)的平面图案采用金属掩模法指定。具体地，对于预定的Ni层，具有孔的金属掩模设置为在Ni溅射前与沉积对象表面接触或在其附近。
然后，作为电容器电介质膜12的100nm ZrO2膜采用对向靶体溅射设备通过金属掩模形成(见图3)。ZrO2膜的平面图案通过金属掩模限定，该金属掩模的孔不同于形成Ni层所用的孔。对于预定的ZrO2膜，具有孔的金属掩模设置为在ZrO2溅射前与沉积对象表面接触或在其附近。
图4是对向靶体溅射设备的示意图。
对向靶体溅射设备100包括设置在腔室101中的一对对向靶体102。还提供向每个靶体102垂直地施加磁场的电极结构的电力施加部103。电源部(未示出)向电力施加部103提供电力。
图1所示的基本结构的印刷电路板1由基座(susceptor)104保持在距该对靶体102的可调距离d处。基座104设置在可调距离d处，并且包括加热器，印刷电路板1的温度(基板温度T)在加热基板时可用该加热器来调整。
腔室101包括引入活性气体和惰性气体的进口以及出口。泵(图4中未示出)的排气压力用排气阀可调节。所提供的活性气体和惰性气体通过管道的流速用调节阀可调节。
为腔室101提供气压调节器105。气压调节器105基于腔室内压的监测值通过主要改变惰性气体的流速(和排气压力)而调节气压。
在图4所示结构(例如如上所构造)的对向靶体溅射设备中，在高能等离子体作用下跳出靶体的溅射粒子在到达基板(印刷电路板1)时被沉积。
对向靶体溅射设备能够在被溅射的靶体表面的相对宽的区域上均匀地溅射。
等离子体产生空间很小，这是因为它实质上限定到对向靶体之间的空间，并且因为基板不需要保持在该空间中。因此，可以减少设备自身的尺寸，该设备包括提供必要能量的结构。
由于面积相对大，所以靶体不易于加热，可以采用有效的冷却结构以便能够均匀地溅射，且因此而均匀地沉积。此外，因为基板(印刷电路板1)不暴露到等离子体，所以该基板不易于被溅射的粒子加热。这也改善了沉积的均匀性。
在对向靶体溅射系统中，电容器电介质膜的结晶金属氧化物由跳出等离子体外且到达印刷电路板1的高能溅射金属氧化物粒子形成。这里，优选跳出等离子体且到达印刷电路板1的高能溅射粒子给予使印刷电路板1的温度在耐热温度以下的热能。
在第一示例中，沉积ZrO2膜以获得结晶金属氧化物膜在下面的条件下执行。
靶体：Zr
供给电力Pw：2500W
溅射气体：Ar和O2
气压Pg：0.3Pa
O2的百分比分压：30％
靶体-基板的距离d：200mm
基板温度T：室温
图5示出了沉积的ZrO2膜的X射线衍射(XRD)结构的分析结果。在图5中，横轴以双倍刻度(2θ)表示XRD的X射线反射角，而纵轴以任意单位表示XRD的相对强度。XRD相对强度表示相对于2θ的原子排列的特性值。
如图5可见，在前述溅射条件下获得的ZrO2膜(电容器电介质膜12)中检测出单斜晶体(单斜晶系)峰(图5和其它结构分析示意图中的m-ZrO2)。还检测出了立方晶体(立方晶系)峰(图5和其它结构分析示意图中的c-ZrO2)。由检测的单斜晶体峰和立方晶体峰可见，在前述溅射条件下获得的电容器电介质膜12具有结晶结构。
图6表示典型的ZrO2相图(横轴：氧含量，纵轴：温度)。
在一般的ZrO2相图(图6)中，立方晶体仅出现在高温下。相反，在本实施例的沉积方法的条件下，如图5所示，尽管沉积在不涉及基板加热的常温(在该说明书中与室温同义)下，但是也获得了立方晶体。这意味着结晶金属氧化物薄膜在对向靶体溅射设备中由高能溅射粒子形成。
图7示出了采用150nm厚的Cu基底导电层(下电极11或下电极11上的导电层)以类似的方式执行溅射沉积后XRD结构分析的结果。
如在100nm厚的Ni中一样也观察到结晶结构；然而，单斜晶体峰(m-ZrO2)几乎没有被检测到，而且在晶体结构中仅检测到立方晶体峰(c-ZrO2)。
通常，在ZrO2中，立方晶体具有相对高的介电常数。在本实施例中，ZrO2具有约30的相对介电常数，并且只有单斜晶体结构具有高于22至25的相对介电常数。在前述沉积条件下用热标签(thermo label)测得的基板温度是100℃或更低，说明在基板中几乎没有温度升高。
<3.第二示例>
与第一示例一样，基底导电层采用金属掩模和诸如溅射的方法形成在印刷电路板1的电容器形成基底基板2上(见图1)。在第二示例中，厚度为100nm的Ni层形成在下电极11上以提供基底导电层。然后，100nm ZrO2膜采用对向靶体溅射设备形成在由金属掩模指定的限定沉积区域中。结晶金属氧化物在下面的条件下获得。
靶体：Zr
供给电力Pw：2000W
溅射气体：Ar和O2
气压Pg：0.3Pa
O2的百分比分压：30％
靶体-基板距离d：200mm
基板温度T：室温
图8示出了XRD结构分析的结果。
在前述条件下执行的对向靶体溅射中，检测了单斜晶体峰(m-ZrO2)，因此，该膜具有结晶结构。然而，没有检测出立方晶体峰(c-ZrO2)。相对介电常数为约22至25，该值低于检测出立方晶体时获得的值。
由形成在150nm厚的Cu基底导电层上的电容器电介质膜12获得的结果与图8所示的结果相同，其中检测出单斜晶体峰(m-ZrO2)而没有立方晶体峰(c-ZrO2)。
在该示例的沉积条件下采用热标签测得的基板温度与第一示例一样为100℃或更低，表示基板中几乎没有温度升高。
第二示例中提供的电力低于第一示例。
如下所述，所提供的电力进一步减小。
电容器电介质膜12的材料和厚度与第一和第二示例相同。
具体地，与第一示例一样，100nm厚的Ni层采用金属掩模和诸如溅射的方法形成在下电极11上，以将基底导电层提供在印刷电路板1的电容器形成基底基板2上(见图1)。然后，100nm的ZrO2膜采用对向靶体溅射设备形成在由金属掩模指定的限定沉积区域中。溅射在下面的条件下执行。
靶体：Zr
供给电力Pw：1500W
溅射气体：Ar和O2
气压Pg：0.3Pa
O2的百分比分压：30％
靶体-基板距离d：200mm
基板温度T：室温
图9示出了XRD结构分析的结果。
在低至1500W的供给电力下，仅检测到Ni峰，而没有观测到ZrO2峰。由这些结果可见，在这些条件下制造的电容器电介质膜12确定为非晶的。采用150nm厚的Cu基底导电层在相同条件下执行的测量产生相同的结果：仅检测到Ni峰。
电容器电介质膜12的相对介电常数为20或更低，该值低于第一示例获得的值，而与由标准DC磁控管溅射沉积的电容器电介质膜12获得的大致相同。
在相同的沉积条件下采用热标签测得的基板温度与第一和第二示例一样为100℃或更低，表明在基板中几乎没有温度升高。应当注意的是，采用标准DC磁控管溅射沉积的ZrO2膜几乎具有相同的峰轮廓。
<4.第三示例>
与第一和第二示例一样，100nm厚的Ni层采用金属掩模和诸如溅射的方法形成在下电极11上，以将基底导电层提供在印刷电路板1的电容器形成基底基板2上(见图1)。
然后，采用对向靶体溅射设备，10nm的ZrO2膜形成在由金属掩模规定的限定沉积区域中。然后，对向靶体溅射在产生图9所示的结果的相同沉积条件下执行，具体地，在1500W的供给电力下执行。
继之，80nm的ZrO2膜在相同的设备中形成在由金属掩模规定的限定区域中。然后，对向靶体溅射在产生图5所示结果的相同沉积条件下执行(结晶金属氧化物包括立方晶体和单斜晶体二者)，具体地，在提高到2500W的供给电力下执行。
继之，10nm的ZrO2膜在相同的设备中再次形成在由金属掩模规定的限定区域中。然后，对向靶体溅射在产生图9所示结果的相同沉积条件下执行(非晶金属氧化物)，具体地讲，在减少到1500W的供给电力下执行。
在连续三回溅射中，除了所提供的电力外，所有其它条件，具体地讲，靶体材料的类型、溅射气体的类型、气压Pg、O2的百分比分压、靶体-基板距离d和基板温度T都与第一和第二示例相同。
这样，形成了三层结构的电容器电介质膜12，其包括相同成分的ZrO2膜--第一层与下电极11接触，第二层形成在第一层上，而第三层形成在第二层上。
所测得的三层结构的电容器电介质膜12(ZrO2膜)的相对介电常数为约30，大致与第一示例中获得的相同。1V下的泄漏电流密度为1E-9(A/cm2)，该值期望地比第一示例中形成的单层结晶金属氧化物电介质膜的泄漏电流密度1E-6(A/cm2)小几个数量级。
<5.第一至第三示例结果的讨论>
由前述示例发现了这样的条件，在该条件下，可以采用对向靶体溅射获得结晶结构的电介质膜显现具有高的相对介电常数的结晶性。具体地讲，发现：具有这样所希望特性的电介质膜可以通过适当设定供给电力或者适当选择下电极的材料以及包括气压Pg和O2的分压的其它条件而获得。
前述示例中采用的2500W、2000W和1500W的供给电力值取决于各种条件，包括所用的方法和设备的类型。然而，发现在原沉积态(as-depositedstate)下获得结晶结构的方案之一是″在高于其中原沉积膜(在沉积期间或即刻在沉积后)变成非晶的供给电力范围的供给电力下的沉积″。该供给电力的控制大体对于其它的溅射方法、溅射材料和溅射条件也是有效的，假设基板设置在促使基板加热的等离子体之外。
本发明可用于在原沉积态下获得结晶结构，可进一步改善电容器电介质膜的特性。例如，该膜随后可以经受轻微的退火，或者在沉积期间轻微的加热，以便改善相对介电常数或其它特性。
具体地讲，电容器电介质膜形成步骤可以包括在基板树脂层3的耐热温度以下且室温以上的温度进行的低温退火。作为选择，该基板可以在电容器电介质膜形成期间在基板树脂层3的耐热温度以下且室温以上的低温被加热。
在第一至第三示例中，不执行退火和基板加热。然而，当希望改善相对介电常数和泄漏特性时，可以执行在基板树脂层3的耐热温度以下的低温退火和基板加热，而不是进一步促进结晶的高温基板加热和退火。
在<1.实施例概述>中，基板树脂层的耐热温度描述为例如200℃或更低且150℃或更高。然而，本发明也包含宽泛的退火和基板加热温度范围，该范围可源于耐热温度的改善(提高)。
原沉积态中的相对介电常数值描述在Journal of Applied Physics，104103(2006)中和Applied Physics Letters 92，012908(2008)中。根据这些公开，ZrO2的相对介电常数根据晶体结构而不同，并且对于单斜晶体、四方晶体和立方晶体分别为25.9、55.8和44.4。
在本上下文中，第一示例中呈现的30的相对介电常数落入立方晶体和单斜晶体之间，第二示例中呈现的22至25的相对介电常数几乎与单斜晶体的相对介电常数一致。由此可见，相对介电常数和前述示例的XRD晶体结构分析的结果之间具有很好的匹配性。
例如，ZrO2经受依赖于温度的结构改变，从单斜晶体→四方晶体→立方晶体。四方晶体，在前述示例中没有检测到，可以根据条件而被检测到。
由第一和第二示例还可以发现，在通常温度下可以获得结晶电介质膜，而与溅射基底是否为Ni或Cu无关。
当溅射基底是Ni而不是Cu时，可以获得更大的相对介电常数。还证明了用于溅射的对向靶体系统的有效性。
还发现，供给电力的提高并不导致基板温度的大幅上升。这是该系统的优点，在该系统中与对向靶体系统一样，基板安装在等离子体之外。这样，供给电力可以提高显著宽泛的范围。
正如第三示例，发现在上非晶金属氧化膜和下非晶金属氧化物膜之间包括结晶金属氧化物膜的三层结构的电容器电介质膜12在降低泄漏电流上是有效的。
下面的示例描述通过为基底导电层采用Pt获得的结果以及加热基板的效果。还证明了通过本发明的技术沉积的电介质膜的热稳定性。
<6.第四示例>
与前述的第一示例和其它示例一样，基底导电层采用金属膜和诸如溅射的方法形成在印刷电路板1的电容器形成基底基板2上(见图1)。在该示例中，Ni或Pt以100nm的厚度形成在下电极11上。因此，基底导电层是Ni层或Pt层。
然后，采用对向靶体溅射设备，10nm的ZrO2膜形成在由金属掩模规定的限定沉积区域中。然后，对向靶体溅射执行在与产生图5所示结果(非晶金属氧化物)的第一示例的相同沉积条件下，具体地讲，在2500W的供给电力下执行。
在第四示例中，沉积ZrO2膜以获得结晶金属氧化物膜执行在下面的条件下。
靶体：Zr
供给电力Pw：2500W
溅射气体：Ar和O2
气压Pg：0.5Pa
O2的百分比分压：30％
靶体-基板距离d：190mm
基板温度T：室温
与第一示例的沉积条件的差别在于，气压Pg由0.3Pa增加到0.5Pa，并且略小的190mm的靶体-基板距离d。第四示例的所有其它沉积条件与第一示例的相同。
图10示出了用于Ni基底导电层的XRD结构分析的结果。
在前述条件下执行的对向靶体溅射中，检测出了单斜晶体峰(m-ZrO2)和立方晶体峰(c-ZrO2)。由此可见，在前述溅射条件下获得的电容器电介质膜12具有晶体性结构。实际上，对于Pt基底导电层获得了相同的结构分析结果，检测出单斜晶体峰(m-ZrO2)和立方晶体峰(c-ZrO2)。
在该示例中，ZrO2对于Ni和Pt二者都具有约27的相对介电常数，并且只有在单斜晶体结构中，相对介电常数值才高于22至25。在前述沉积条件下采用热标签测量的基板温度对于Ni和Pt基底导电层都为100℃或更低，说明在基板中几乎没有温度升高。
<7.第五示例>
与第一示例一样，100nm的Ni层采用金属掩模和诸如溅射的方法形成在下电极上，以将基底导电层提供在印刷电路板1的电容器形成基底基板2上(见图1)。然后，采用对向靶体溅射设备，100nm的ZrO2膜形成在由金属掩模指定的限定沉积区域中。在下面的条件下获得结晶金属氧化物。与第四示例的沉积条件的差别在于，基板在100℃的基板温度T而不是室温被加热。
靶体：Zr
供给电力Pw：2500W
溅射气体：Ar和O2
气压Pg：0.5Pa
O2的百分比分压：30％
靶体-基板距离d：190mm
基板温度T：100℃
图11示出了XRD结构分析的结果。在前述条件下执行的对向靶体溅射中，检测出单斜晶体峰(m-ZrO2)和立方晶体峰(c-ZrO2)。由此可见，在前述条件下获得的电容器电介质膜12具有晶体结构。
通过比较图11与示出了不加热基板的第四示例的结果的图10，可见基板加热增加了单斜晶体峰(m-ZrO2)和立方晶体峰(c-ZrO2)二者。
在该示例的沉积条件下采用热标签如同第一示例中测得的基板温度是150℃或更低。该结果显示：由于基板加热以外的因素例如高能粒子的附着造成的温度升高很小。
所测得的第五示例中形成的电容器电介质膜12的相对介电常数为约30，由于较高的峰值比第四示例的电容器电介质膜12的相对介电常数(约27)有所增加。
<8.第四和第五示例以及比较示例的结果讨论>
前述第四和第五示例显示，在沉积电容器电介质膜12期间在前述溅射条件下给印刷电路板1增加热能促使晶化，且改善相对介电常数。
为了比较，包括在第四示例中在室温沉积的电容器电介质膜12的样品在200℃下经受热处理(退火)。
图12示出了被退火样品的XRD结构分析的结果。通过比较图12和图10，单斜晶体峰(m-ZrO2)和立方晶体峰(c-ZrO2)方面没有太大区别，说明退火对ZrO2晶化几乎没有影响。
因此，该结果显示：在形成本实施例的结晶金属氧化物电容器电介质膜12的技术中，晶化发生在沉积期间。在促进电容器电介质膜12的结晶和增加相对介电常数上基板加热可以是所希望的。然而，没有基板加热也可获得足够高的相对介电常数。对于通过对向靶体溅射沉积电容器电介质膜12，沉积温度可以设定到对应于基板树脂层3的下基板树脂层的耐热温度以下且室温以上的温度。
在第四和第五示例中为基底导电层采用Pt与为基底导电层采用Ni获得的XRD分析结果相同。此外，相对介电常数大致相同。
退火不改变特性的事实意味着可以容易地获得高热稳定性和所希望的电容值(电容)。
如同在第一至第五示例的各种条件下执行对向靶体溅射的技术中，沉积期间的基板温度在没有基板加热的情况下为100℃或更低，或者基板加热到100℃。在任意一种情况下，测得的基板温度为150℃或更低，该温度充分低于当前可用的基板树脂层的耐热温度。
在加热基板时，所希望的是控制给高能溅射金属氧化物粒子施加的热能，从而印刷电路板1的实际温度甚至在存在施加的热能的情况下也不变为高于基板树脂层3的耐热温度。
根据本实施例，包括结晶金属氧化物电介质膜的薄膜电容器采用例如对向靶体溅射以低温形成在印刷电路板1内。包含结晶金属氧化物的电容器电介质可以比非晶电介质膜具有更加热稳定的电容器特性。尽管金属氧化物粒子具有高能量，但是等离子体不引起严重的损坏，这是因为印刷电路板1不暴露到等离子体。
此外，通过根据结晶金属氧化物电介质材料适当选择下电极材料，可以选择晶体结构且调整相对介电常数。
沉积步骤比溶胶-凝胶法更简单。
尽管本实施例主要基于对向靶体系统，但是在ECR系统中样品也可以主要用高能溅射粒子碰撞，假设该样品不与等离子体直接接触。因此，采用ECR或离子束溅射，也可以在印刷电路板1上形成低等离子体损坏的结晶金属氧化物电介质膜。
由于在本实施例中通过对向靶体、ECR或EB溅射形成的低等离子体损坏的结晶金属氧化物电介质膜，特别是在包括层叠的电介质薄膜等的电容器结构中可以有效地避免静电故障。
本申请包含分别于2009年11月13日和2010年7月16日提交日本专利局的日本优先权专利申请JP 2009-259811和JP 2010-161864中公开的相关主题事项，其全部内容通过引用结合于此。
本领域的技术人员应当理解的是，在所附权利要求或其等同方案的范围内，根据设计需要和其他因素，可以进行各种修改、结合、部分结合和替换。

Claims (8)

1.一种制造印刷电路板的方法，所述方法包括：
电容元件形成步骤，在基板内的基板树脂层中埋设所述电容元件，所述基板包括多个配线层，该多个配线层与插设在所述多个配线层之间的所述基板树脂层层叠，
所述电容元件形成步骤包括：
采用所述多个配线层之一上的导电层或者采用所述多个配线层之一形成下电极；
在所述基板树脂层的耐热温度以下且室温以上的温度形成含结晶金属氧化物的电容器电介质膜；以及
在所述电容器电介质膜的在与所述下电极相反的一侧的上表面上形成上电极，
其中包含在所述电容器电介质膜中的所述结晶金属氧化物为原沉积态，
其中所述电容器电介质膜形成为包括接触所述下电极的非晶金属氧化物的第一层、形成在所述第一层上的结晶金属氧化物的第二层以及形成在所述第二层上且接触上侧的所述上电极的非晶金属氧化物的第三层，且所述第一层、所述第二层和所述第三层采用相同的金属材料连续形成。
2.根据权利要求1所述的方法，其中所述结晶金属氧化物的膜通过溅射形成。
3.根据权利要求2所述的方法，其中在对向靶体溅射设备、ECR溅射设备或离子束溅射设备内，所述结晶金属氧化物的膜沉积在设置在等离子体之外的印刷电路板上。
4.根据权利要求3所述的方法，其中所述电容器电介质膜的结晶金属氧化物由跳出所述等离子体外且到达所述印刷电路板的高能溅射金属氧化物粒子形成。
5.根据权利要求4所述的方法，其中所述电容器电介质膜的所述结晶金属氧化物通过向跳出所述等离子体外且到达所述印刷电路板的高能溅射金属氧化物粒子施加一热能而形成，该热能将所述印刷电路板加热到所述耐热温度以下的温度。
6.根据权利要求1所述的方法，其中所述下电极的直接接触所述电容器电介质膜的部分中的导电材料是镍(Ni)、铜(Cu)或铂(Pt)。
7.一种印刷电路板，包括：
电容元件，埋设在基板内的基板树脂层中，所述基板包括多个配线层，该多个配线层与插设在所述多个配线层之间的所述基板树脂层层叠，
所述电容元件包括：
下电极，采用所述多个配线层之一上的导电层或者采用所述多个配线层之一形成；以及
电介质膜和上电极，层叠在所述下电极上，其中所述电介质膜包含结晶金属氧化物，
其中包含在所述电介质膜中的所述结晶金属氧化物为原沉积态，
其中所述电容器电介质膜包括：与所述下电极接触的非晶金属氧化物的第一层；形成在所述第一层上的结晶金属氧化物的第二层；以及形成在所述第二层上且与所述上电极接触的非晶金属氧化物的第三层，且所述第一层、所述第二层和所述第三层是相同金属材料的氧化物层。
8.根据权利要求7所述的印刷电路板，其中所述下电极的直接接触所述电容器电介质膜的部分中的导电材料是镍(Ni)、铜(Cu)或铂(Pt)。
CN2010105436220A 2009-11-13 2010-11-08 印刷电路板及其制造方法 Expired - Fee Related CN102065650B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2009259811 2009-11-13
JP259811/09 2009-11-13
JP2010161864A JP5659592B2 (ja) 2009-11-13 2010-07-16 印刷回路基板の製造方法
JP161864/10 2010-07-16

Publications (2)

Publication Number Publication Date
CN102065650A CN102065650A (zh) 2011-05-18
CN102065650B true CN102065650B (zh) 2013-11-20

Family

ID=44000662

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010105436220A Expired - Fee Related CN102065650B (zh) 2009-11-13 2010-11-08 印刷电路板及其制造方法

Country Status (3)

Country Link
US (1) US8536463B2 (zh)
JP (1) JP5659592B2 (zh)
CN (1) CN102065650B (zh)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8730647B2 (en) * 2008-02-07 2014-05-20 Ibiden Co., Ltd. Printed wiring board with capacitor
JP5757163B2 (ja) * 2011-06-02 2015-07-29 ソニー株式会社 多層配線基板およびその製造方法、並びに半導体装置
JP2013122999A (ja) * 2011-12-12 2013-06-20 Sony Corp 配線基板の製造方法
JP2013247075A (ja) * 2012-05-29 2013-12-09 Kitagawa Ind Co Ltd 透明導電フィルム及びその製造方法
US10231333B1 (en) 2013-08-27 2019-03-12 Flextronics Ap, Llc. Copper interconnect for PTH components assembly
US9420693B2 (en) * 2014-09-18 2016-08-16 Intel Corporation Integration of embedded thin film capacitors in package substrates
JP6695066B2 (ja) * 2014-11-27 2020-05-20 ツーハイ アクセス セミコンダクター カンパニー リミテッド フレームがコンデンサと直列に少なくとも１個のビアを備えるようなチップ用のポリマーフレーム
US10154583B1 (en) 2015-03-27 2018-12-11 Flex Ltd Mechanical strain reduction on flexible and rigid-flexible circuits
US10466118B1 (en) 2015-08-28 2019-11-05 Multek Technologies, Ltd. Stretchable flexible durable pressure sensor
DE102015118664A1 (de) * 2015-10-30 2017-05-04 Infineon Technologies Ag Verfahren zur herstellung eines leistungshalbleitermoduls
KR101912282B1 (ko) 2016-08-05 2018-10-29 삼성전기 주식회사 박막 커패시터
JP7080579B2 (ja) * 2016-12-02 2022-06-06 凸版印刷株式会社 電子部品製造方法
JP6852415B2 (ja) * 2017-01-24 2021-03-31 大日本印刷株式会社 貫通電極基板及び貫通電極基板を備える実装基板並びに貫通電極基板の製造方法
US10535845B1 (en) 2017-07-14 2020-01-14 Flex Ltd. Flexible and stretchable chain battery
TWI785043B (zh) 2017-09-12 2022-12-01 日商松下知識產權經營股份有限公司 電容元件、影像感測器、電容元件之製造方法及影像感測器之製造方法
US10426029B1 (en) * 2018-01-18 2019-09-24 Flex Ltd. Micro-pad array to thread flexible attachment
JP7197311B2 (ja) 2018-09-03 2022-12-27 太陽誘電株式会社 キャパシタおよびキャパシタの製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1894758A (zh) * 2003-12-15 2007-01-10 摩托罗拉公司 印刷电路嵌入式电容器
CN101111128A (zh) * 2006-07-19 2008-01-23 三星电机株式会社 制造印刷电路板的方法以及由此制造的印刷电路板

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2716138B2 (ja) 1988-03-28 1998-02-18 科学技術振興事業団 対向ターゲット式スパッタ法による複合酸化物超電導薄膜の形成方法及び装置
US5874770A (en) * 1996-10-10 1999-02-23 General Electric Company Flexible interconnect film including resistor and capacitor layers
JP2000031403A (ja) * 1999-06-16 2000-01-28 Seiko Epson Corp 強誘電体記憶装置及び半導体記憶装置
JP2001189422A (ja) * 1999-12-27 2001-07-10 Murata Mfg Co Ltd 薄膜キャパシタの製造方法
JP2005191501A (ja) * 2003-12-26 2005-07-14 Alps Electric Co Ltd 誘電体薄膜およびその製造方法
US7100277B2 (en) * 2004-07-01 2006-09-05 E. I. Du Pont De Nemours And Company Methods of forming printed circuit boards having embedded thick film capacitors
JP2006339296A (ja) * 2005-05-31 2006-12-14 Mitsui Mining & Smelting Co Ltd キャパシタ回路を備えるプリント配線板の製造方法及びその製造方法で得られたプリント配線板並びにそのプリント配線板を用いた内蔵キャパシタ回路を備える多層プリント配線板。
KR100755603B1 (ko) 2005-06-30 2007-09-06 삼성전기주식회사 내장형 박막 캐패시터, 적층구조물 및 제조방법
US7572709B2 (en) * 2006-06-29 2009-08-11 Intel Corporation Method, apparatus, and system for low temperature deposition and irradiation annealing of thin film capacitor
JP2008078547A (ja) 2006-09-25 2008-04-03 Toppan Printing Co Ltd 配線基板およびその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1894758A (zh) * 2003-12-15 2007-01-10 摩托罗拉公司 印刷电路嵌入式电容器
CN101111128A (zh) * 2006-07-19 2008-01-23 三星电机株式会社 制造印刷电路板的方法以及由此制造的印刷电路板

Also Published As

Publication number Publication date
CN102065650A (zh) 2011-05-18
US20110114376A1 (en) 2011-05-19
US8536463B2 (en) 2013-09-17
JP2011124539A (ja) 2011-06-23
JP5659592B2 (ja) 2015-01-28

Similar Documents

Publication Publication Date Title
CN102065650B (zh) 印刷电路板及其制造方法
TWI270326B (en) Thin film dielectrics for capacitors and methods of making thereof
CN101511493B (zh) 用于介电应用的钙钛矿和其它化合物陶瓷膜的沉积
CN105957714B (zh) 薄膜电介质叠层
Shelton et al. Chemically homogeneous complex oxide thin films via improved substrate metallization
TW425691B (en) Thin film capacitor and its fabrication method
CN1147149A (zh) 电容元件的制造方法
Zhang et al. Flexible antiferroelectric thick film deposited on nickel foils for high energy‐storage capacitor
Cheng et al. Thickness-dependent microstructures and electrical properties of PZT films derived from sol–gel process
Guo et al. Flexible lead-free Na0. 5Bi0. 5TiO3–EuTiO3 solid solution film capacitors with stable energy storage performances
CN101919044A (zh) 电容器、半导体装置以及它们的制造方法
US10026551B2 (en) Magnetic capacitor structures
Zhuo et al. Temperature‐induced changes of the electrical and mechanical properties of aerosol‐deposited BaTiO3 thick films for energy storage applications
Li et al. Low temperature deposition of high performance lead strontium titanate thin films by in situ RF magnetron sputtering
Liu et al. Improved properties of barium strontium titanate thin films grown on copper foils by pulsed laser deposition using a self-buffered layer
Singh et al. Effect of post-deposition annealing on phase formation and properties of RF magnetron sputtered PLZT thin films
Trupina et al. Growth of highly oriented iridium oxide bottom electrode for Pb (Zr, Ti) O 3 thin films using titanium oxide seed layer
Narayanan et al. Dielectric properties and spectroscopy of large-aspect-ratio ferroelectric thin-film heterostructures
Guo et al. Multilayer Structured CaBi4Ti4O15 Thin Film Capacitor with Excellent Energy Storage Performance
Kurihara et al. Electrical properties of low-inductance barium strontium titanate thin film decoupling capacitors
Kang et al. Low-Temperature Crystallization of Sol-Gel Derived PbZr0. 52Ti0. 48O3 Thin Films with a Vanadium Additive
TWI541847B (zh) 磁性電容結構
Mukhin et al. Effect of the lead oxide content on the microstructure and properties of PZT films obtained by RF magnetron sputtering
CN115959905B (zh) 一种钛锆酸铅与氧化镁垂直自组装纳米复合介电储能薄膜及其制备方法
US20240102170A1 (en) High-Crystallinity Barium Titanate Film Structure, Method of Preparation and Application Thereof

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20131120

Termination date: 20151108

EXPY Termination of patent right or utility model