CN1894758A - 印刷电路嵌入式电容器 - Google Patents

印刷电路嵌入式电容器 Download PDF

Info

Publication number
CN1894758A
CN1894758A CNA2004800372969A CN200480037296A CN1894758A CN 1894758 A CN1894758 A CN 1894758A CN A2004800372969 A CNA2004800372969 A CN A2004800372969A CN 200480037296 A CN200480037296 A CN 200480037296A CN 1894758 A CN1894758 A CN 1894758A
Authority
CN
China
Prior art keywords
dielectric oxide
electrode
layer
crystal dielectric
capacitors
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2004800372969A
Other languages
English (en)
Inventor
罗伯特·T·克罗斯韦尔
格雷戈里·J·杜恩
罗伯特·B·伦普科夫斯基
阿伦·V·通加雷
约维察·萨维奇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Motorola Solutions Inc
Original Assignee
Motorola Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Motorola Inc filed Critical Motorola Inc
Publication of CN1894758A publication Critical patent/CN1894758A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0175—Inorganic, non-metallic layer, e.g. resist or dielectric for printed capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0179—Thin film deposited insulating layer, e.g. inorganic layer for printed capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0355—Metal foils
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/0929—Conductive planes
    • H05K2201/09309—Core having two or more power planes; Capacitive laminate of two power planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09509—Blind vias, i.e. vias having one side closed
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09718—Clearance holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0029—Etching of the substrate by chemical or physical means by laser ablation of inorganic insulating material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/022—Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates
    • H05K3/025—Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates by transfer of thin metal foil formed on a temporary carrier, e.g. peel-apart copper
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/382—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal
    • H05K3/384—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal by plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern

Abstract

嵌入到印刷电路结构中的多个电容器之一包括：第一电极(415)，覆盖在印刷电路结构的第一衬底层(505)之上；晶体化介电氧化物核(405)，覆盖在第一电极之上；第二电极(615)，覆盖在晶体化介电氧化物核之上；以及高温抗氧化剂层(220)，位于晶体化介电氧化物核与第一和第二电极中至少一个之间，并且同晶体化介电氧化物核与第一和第二电极中至少一个相接触。所述晶体化介电氧化物核的厚度小于1微米，电容密度大于1000pF/mm2。多个电容器中每个的材料和厚度都相同。晶体化介电氧化物核可与多个电容器中所有其他电容器的晶体化介电氧化物核相隔离。

Description

印刷电路嵌入式电容器
技术领域
本发明一般涉及电容器，其中该电容器集成或嵌入到刚性或柔性的单独或多层的电路板中。
背景技术
本发明一般涉及适合于制造电容器的多层箔，该电容器可以集成或嵌入到刚性或柔性的单独或多层电路板中。
在电子学领域，更小通常意味着更好。在寻求提供更小的电子器件的过程中，电子工业寻求比以前的元件更小的电子元件。
电容器(在两个导体之间夹入介电材料)代表一种在探寻中已经基本上缩小了的电子元件。然而，现行实践很大程度上依赖于单独安装和焊接每个电容器到电路板的表面上。不管电容器小型化的进步如何，每个表面安装的电容器仍会占用一小部分电路板表面积，并且需要相当大的花销来在电路板上“捡放”(pick and place)。例如，典型蜂窝电话包含超过200个表面安装的电容器，以超过400个焊接点连接到电路板。在电路板制造期间将电容器集成或嵌入到电路板中的能力相对于表面安装的电容器来说将提供相当大的空间和成本节省。不幸的是，制造可集成或嵌入到电路板中的电容器的努力还会产生没有足够电容量(例如，小于10pF/mm2)的电容器，从而取代了许多电路板上的电容器(例如需要大于100pF的电容量)，或者会导致没有缩放到制造容量的结构和处理。
印刷电路板通常包括多层铜和玻璃强化环氧树脂或者其他聚合物。铜被图案化，以形成电路的传导元件，聚合物提供介电隔离和机械强健性。聚合物是低介电常数的材料，因此在聚合物介电电路板内形成的平行板嵌入式电容器不提供高电容密度。
尽管可以使用具有非常高介电常数的陶瓷电介质，但它们通常太硬以至于不能与有机印刷电路板在机械上兼容。进一步地，有机印刷电路板与用来形成陶瓷介电膜的方法也不兼容。陶瓷介电膜通常是通过范围很广的淀积技术形成的，例如化学溶液淀积(CSD)、汽化、溅射、物理汽相淀积和化学汽相淀积。但是，为了获得必要的介电结构，这样的技术通常需要高温淀积或者高温晶体化。这样的温度将溶化、点燃电路板衬底中的有机材料或者使之退化。
而且，这些处理在两种方式上与铜不兼容。首先，在形成陶瓷电介质的高温和氧化条件下，铜形成陶瓷电介质和铜之间的界面上的氧化铜薄层。这有效地形成了界面层，会使整体器件性能下降，由此打消了使用陶瓷电介质所带来的任何优点。其次，铜所促成的降低的大气产生了过多缺陷浓度并可能妨碍介电氧化物层中的相位形成。在与电路板元件相兼容的温度下形成陶瓷膜的努力通常折中了得到的陶瓷的介电属性。对于陶瓷电介质来说，很明显，有利的介电属性与难于在低温发展的复杂晶体结构(例如钙钛矿)密切相联系。
介电氧化物，诸如锆钛酸铅(PZT)和钛酸锆酸镧铅(PLZT)，属于特别有希望的高电容率陶瓷电介质的种类，其具有钙钛矿晶体结构。当通过CSD处理形成时，介电氧化物可以制成非常薄、柔韧、强健的层，具有非常高的介电常数。
已经提出了若干方法来使用兼容电路板成层技术，通过将介电氧化物的薄涂层加到铜薄箔上，来创建希望加到电路板上的薄结构。尽管已经描述了怎样在电路板衬底中制造、集成这样的材料以及怎样图案化的某些方面，但针对多种不同应用而使用这些方法的改进是需要的。
所需要的是一种用于将由高介电常数材料形成的电容器加到刚性或柔性电路板上的结构和处理，其制造经济节约，并且其中，该结构与现今广泛应用的多层电路板堆叠技术相兼容。
附图说明
用附图来举例而非限制说明本发明，在附图中，相似的参考标号指示类似的元素，其中：
图1是显示根据本发明实施例的制作可剥电路板箔的方法的流程图；
图2是用图1所述方法制作的可剥电路板箔的截面图；
图3是显示根据本发明第二实施例的制作可剥电路板箔的方法的流程图；
图4是用图3所述方法制作的可剥电路板箔的截面图；
图5-9是根据本发明第三实施例的一小部分印刷电路子结构的顶层的截面图，包括在不同制作阶段的至少一个隔离的大数值嵌入式电容器；
图10是显示根据本发明第三实施例、用于制作包括至少一个隔离的大数值嵌入式电容器的印刷电路子结构的某些步骤的流程图。
图11是显示根据本发明第三实施例、包括图5-8所述的印刷电路子结构的印刷电路子结构的透视图；
图12是显示根据图1-11所述的本发明的实施例、结合有嵌入式电容器的电子设备的电子框图。
技术人员将认识到，图中的元素都是为了简便和清晰的目的而图示说明的，不必按比例绘制。例如，图中某些元素的尺寸相对于其他元素来说可能有所夸张，这是为了有助于改善对本发明的实施例的理解。
具体实施方式
在详细描述根据本发明的特定印刷电路嵌入式电容器之前，应该观察到，本发明主要是与用于电路板的嵌入式电容器有关的方法步骤和装置部件的组合。相应地，在图中适当处用常规符号表示了装置部件和方法步骤，仅表明与理解本发明相关的细节，从而不至于由于从这里的描述中获益的本领域普通技术人员所显而易见的细节而使本公开模糊。
本发明的独特的大数值隔离嵌入式电容器可以首先通过介电箔来形成，该介电箔施加于印刷电路板的子结构，当完成时，印刷电路板包括至少两个衬底层。包括本发明的嵌入式电容器的完整的印刷电路板(这里也称作印刷电路结构)的制作与通常如果试图在印刷电路板子结构自身上对介电材料进行晶体化就会大大退化的印刷电路板材料相兼容。本发明的技术与通常使用的只需要抵挡通常印刷电路焊接所使用的处理的印刷电路相兼容。例如，本发明的技术与称作FR-4的印刷电路材料完全兼容，该材料在288摄氏度经过10秒钟浸焊测试，退化温度为300摄氏度。而且，本发明的技术与诸如FR-4的通常具有微米量级的表面粗糙度的印刷电路材料完全兼容，因此与现有技术相区别，尤其是包括在诸如特氟纶和聚酰亚胺的聚合物上真空淀积薄膜(＜1微米)的现有技术，上述现有技术尽管提供了高温兼容性和更平滑的表面，但比FR-4更贵，而且本质上更难于金属化和处理。
该技术包括使用箔，箔包括晶体化的介电氧化物材料，其施加到印刷电路子结构上，这是在将介电氧化物施加到金属箔层并进行晶体化之后进行的，温度高达600摄氏度。制作这样的箔的一种方法可参看图1-4的描述；也可使用其他的方法。另一方法的一个例子参看2003年6月19日公开的美国公开2003/0113443A1的描述。尽管参看图1-4所描述的方法所形成的电极相对较薄(25微米或更小的量级)，但其他方法可以产生的箔的至少一个电极层的厚度可达到大约70微米。
图5-10用一些细节描述了在印刷电路结构中大数值嵌入式电容器的形成。
参看图1，根据本发明实施例，显示了制作可剥型电路板箔200的方法。图2中显示了可剥电路板箔200的截面图。在步骤105(图1)，形成金属支持层205(图2)和传导金属箔210(图2)，它们在第一表面使用无机释放材料215(图2)接合。该无机释放材料215在暴露在高温下(用于向可剥电路板箔200添加晶体化介电层，下面参看图3和图4描述)之后保持将两个金属层205和210相分隔的能力。无机释放材料主要由金属和非金属的共淀积混合物构成，并且可以使用诸如2002年2月12日发布的chen等的美国专利6,346,335B1所述的已知技术形成。根据本发明的这个实施例，金属支持层205可以在10到75微米厚之间，多数使用的为30到70微米厚之间；传导金属箔210可以在5到25微米厚之间，多数使用10到20微米厚之间；无机释放材料的厚度可以小于0.030微米。因为本发明是用于制作介电箔的(并且，最终在多层印刷电路板的一或多层中形成电容器)，本发明的传导金属箔210通常比用于具有释放层的常规金属箔更厚(例如，参看美国专利6,346,335)。对于大多数应用来说，用于金属支持层205和传导金属箔210的最佳金属是铜或者铜合金，但也可使用诸如镍或镍合金的其他金属。
在步骤110(图1)，金属箔层210的第二表面212上可以涂敷高温抗氧化剂阻挡层220(图2)，形成的涂敷过的第二表面(221)的均方根(RMS)表面粗糙度小于0.05微米。高温抗氧化剂阻挡层220有效地用来防止传导金属箔210在后续的步骤中的任何实质氧化，其中，后续步骤中会在高达约600摄氏度的温度下使用已知技术来施加介电氧化物、热解、晶体化，高温抗氧化剂阻挡层220与在低于100摄氏度温度下性能良好的常规可剥电路板箔所使用的典型抗锈涂层相比，可具有更有利的性能。
该高温抗氧化剂阻挡层可以通过溅射、无电解电镀或电解电镀材料淀积在传导金属箔210上，其中溅射、无电解电镀或电解电镀的材料可选自钯、铂、铱、镍、或者合金或包括这些金属与其他材料的任意组成的合成物(例如较小量的铝或其他材料)，其使用已知技术，将获得表面粗糙度小于0.05微米RMS的表面，并且将典型地获得表面粗糙度小于0.01微米RMS的表面。
无电解或电解磷化镍在许多应用中用作高温抗氧化剂。磷化镍中的磷含量通常为约1到约40wt％，特定的是约4-11wt％，甚至更特定的是约6-9wt％。典型地，所选的用来涂敷传导金属箔层210的技术将导致金属支持层205的第二表面207(图2)，其涂敷以大约相同厚度的相同高温抗氧化剂阻挡层225(图2)，但这不是本发明所必需的结果。例如，可接受的替换技术将包括在该电镀步骤过程中用抗蚀材料或其他聚合物材料来掩蔽金属支持层205的第二表面，从而使得仅向传导金属箔210施加高温抗氧化剂阻挡层，而留下金属支持层205未涂敷。与现有可剥电路板箔相对比，例如与Waterbury，CT的OlinCorporation Metals Group销售的CopperBond薄铜箔相对比，对于现有可剥电路板箔，可以用枝晶形成处理来故意地粗糙化传导金属箔的暴露表面，而本发明得到的传导金属箔210的表面保持光滑，粗糙度测量小于0.05微米均方根(RMS)，更优选地，小于0.01微米RMS。这样的光滑度可以通过已知技术获得，这些已知技术可用来形成传导金属箔210和高温抗氧化剂阻挡层220。参看图1所述的方法所形成的可剥电路板箔200能够方便地制成与常规印刷电路板相当的尺寸，并且在操纵和装运时无需使用昂贵的技术来防止其在装运、操控和加工过程中起皱或者破裂。
现在参看图3，根据本发明第二实施例，显示了用于从可剥电路板箔200制作介电可剥电路板箔400的方法。在图4中显示了介电可剥电路板箔400的截面图。在步骤305，在可剥电路板箔200的传导金属箔210附近形成晶体化的介电氧化物层405(图4)。根据本发明的晶体化的介电氧化物的具体例子包括锆钛酸铅(PZT)、钛酸锆酸镧铅(PLZT)、钛酸锆酸钙铅(PCZT)、镧钛酸铅(PLT)、钛酸铅(PT)、锆酸铅(PZ)、镁铌酸铅(PMN)、钛酸钡(BTO)和锶钛酸钡(BSTO)。包括PZT系统的基于铅的介电氧化物，特别是包括PCZT公式PbCax(ZrO0.52Ti0.48)O3的组合物，其中x从0.01到0.1，是尤其有吸引力的。混合物中少量元素的增加，诸如Ni、Nb、Ca和Sr(不特别指出这些混合物)还可以改进电学性能。因此，本发明的介电氧化物还可以包含少量的Ni、Nb、Ca和Sr。
在步骤305通过很广范围的淀积技术之一，例如化学溶液淀积(CSD)、汽化、溅射、物理汽相淀积和化学汽相淀积，来形成晶体化的介电氧化物。这些技术通常需要高温淀积或者高温晶体化，从而在传导金属箔210上产生结晶涂层，其形式上是多晶的而且非常柔韧，同时即使在弯曲时也保持了用于形成电容器的极好的介电属性。一种可以用于形成晶体化介电氧化物层的经济且公知技术是使用CSD。另外一种用于形成晶体化介电氧化物层的经济的技术是使用粉末或粉末悬浮的粉末涂敷。通过这些技术形成的晶体化介电氧化物材料通常大都是多晶特性的，如本领域所公知。晶体化介电氧化物层405所形成的厚度可以从大约0.1到大约1微米。当晶体化介电氧化物层405是PCZT时，其可以形成为0.2-0.6微米厚，以便多种用途，并且在仍旧提供高出产率和必要击穿电压(例如大于5伏特)的同时，将提供超过1000皮法每平方毫米(1000pF/mm2)的电容密度，通常的电容密度是3000pF/mm2或者更高。本文件所使用的电容值限定为在1兆赫兹，除非另有说明。当晶体化介电层是通过厚度小于0.2微米的节省成本的CSD或粉末涂敷方法形成的，将可能出现缺陷，形式上为传导金属箔210和电极层415之间的针孔短路。其他的技术，诸如溅射，可能允许更薄的晶体化介电氧化物层，但它们更不经济，而且层可能太薄以至于不能经受处理。浸渍涂敷技术和其他技术可能还会导致形成牺牲晶体化介电氧化物层410，其与金属支持层205相邻，但这个层不是本发明所需要的。对于某些涂敷技术来说，允许在金属支持层205上形成牺牲晶体化介电氧化物层410比试图防止其形成花费更少成本，并且可用以减少箔层的卷曲，其中箔层的卷曲是在仅形成晶体化介电氧化物层405时产生的。
参考图3的步骤305描述的方法所形成的可剥电路板箔400可方便地制成与常规印刷电路板相当的尺寸，并且不必为了防止其在装运、操控和加工过程中起皱或撕裂而使用昂贵的技术来操控和装运。该可剥电路板箔400可以用来在柔性或刚性印刷电路板堆叠之内(或之上)施加介电层405和传导金属箔层210，以形成具有不同介电区域的电容器。这包括使用合适的传导粘附材料或其他已知技术将可剥电路板箔400的介电层405粘附到柔性或刚性印刷电路板堆栈的传导金属层表面、然后剥离开金属支持层205、牺牲晶体化介电氧化物层410、高温抗氧化剂阻挡层225，如图4的虚线450、455所示，接着是公知的刻蚀和金属淀积步骤，用以形成各个电容器。在一个实施例中，在印刷电路板的整个层内(诸如电源层)形成单个电容器。
再次参看图3和图4，在步骤310(图3)，电极层415(图4)可以形成在传导金属箔210上的金属晶体化介电层405附近(即，在晶体化介电层与传导金属箔210相反的表面上)，其使用诸如溅射或无电解电镀或电解电镀的公知技术。电极层415的典型厚度是2到20微米。根据用来施加电极层415的技术，还可以在金属支持层205上的晶体化介电层410附近(即，在晶体化介电层与金属支持层205相反的表面上)形成与电极层415有近似相同厚度的牺牲电极层420，但这不是本发明所必需的。
在步骤315(图3)，具有电极层415的可剥电路板箔可以碾压到电路板衬底，例如通过对预浸处理层(强化玻璃B-stage环氧树脂)施压，这是使用压力和温度以流动随后固化环氧树脂的公知技术。当金属支持层205在步骤320(图3)从传导金属箔层210剥离时，牺牲电极层420(如果存在的话)也可以被剥离，如图4中虚线450、460所示。
到现在，应该认识到，可剥电路板箔200、400及其制造方法提供了有助于经济地在柔性和刚性电路板上添加电容器的箔。无机释放层在暴露到热解和晶体化的高温之后保持有效；可剥金属支持层和双层的晶体化介电氧化物(在一个实施例中)帮助提供形成平坦并且不起皱或起折的箔，牺牲金属支持和介电氧化物层可以在使用本发明添加电容层到电路板上的处理期间轻易地去除。
图5-10是截面图和流程图，用于图示说明印刷电路结构内的嵌入式电容器的制作，其根据本发明的第三实施例。图5是印刷电路子结构500的一小部分的顶层505的截面图，已向其施加介电箔510。术语“子结构”指的是制作的各种阶段期间的印刷电路板。印刷电路层可以用通常使用的印刷电路板材料形成，诸如FR4，但也可以与最可利用的多层印刷电路材料相兼容。介电箔510被根据本发明的箔实施例示例，如上所述，但应该明白，其他箔在施加到印刷电路子结构后可以具有相同物理结构。根据本发明的箔，介电箔510通过若干技术之一施加到顶层505的表面。在这若干种技术中，顶层505是公知的“预浸处理”(pre preg)层。在一种技术中，电极层415的表面被故意粗糙化，诸如通过上述的枝状生长方法，箔施加到预浸处理层，加工印刷电路子结构以完成粘附工艺。在另外一种技术中，其中电极层415的表面是光滑的，粘附促进物质施加到电极层415的表面上，然后将其施加到预浸处理层，加工印刷电路子结构以完成粘附工艺。
迄今为止所描述的工艺可以用图10中所示的步骤来进行总结。在步骤1005，制作介电箔510(例如箔400)，包括第一电极层(例如电极层415)、第二电极层(例如传导金属箔210)、位于第一电极层415和第二电极层210之间的晶体化介电氧化物层(例如405)(另外可称作晶体化介电氧化物核)、以及晶体化介电氧化物层405和第二电极层210之间并与晶体化介电氧化物层405和第二电极层210接触的高温抗氧化剂层(例如220)。晶体化介电氧化物405可包括钛酸锆酸钙铅，并且厚度小于1微米，电容密度大于1000pF/mm2。在步骤1010，箔510的第一电极层被粘附到印刷电路子结构500上。
应该认识到，当图1-4所述类型以外的箔用于本发明时，可以在第一电极层415和晶体化介电氧化物层405之间并与第一电极层415和晶体化介电氧化物层405相接触而形成高温抗氧化剂层(例如220)，而不是在第二电极层210和晶体化介电氧化物层405之间并与第二电极层210和晶体化介电氧化物层405相接触，或者可以是除此之外而形成的。
在步骤1015(图10)，选择性地去除第二电极层210和高温抗氧化剂层210的部分650(图6)，以形成多个电容器中每个的顶电极605、610、615，并且形成晶体化介电氧化物层405的暴露部分650。印刷电路制造商所常用的光刻图案化和刻蚀的公知技术可以用于这个选择性去除的步骤。图6是在完成步骤1015之后，根据本发明第三实施例的印刷电路子结构500的部分的截面图。在这个例子中，三个顶电极605、610、615是通过刻蚀、以及两个电路通道(runner)产生的。通过观看图11可以更好地理解这些电极的三个尺寸形状和电路通道，图11是完成这里所述的步骤之后的印刷电路子结构500的部分的透视图。印刷电路子结构500可以不在此刻完成，因为还可以添加附加层，其可能包括附加的嵌入式电容器，或者如果不再添加层，可能会添加表面装配部件，例如集成电路。第二电极层210和抗氧化剂层220的部分的去除暴露了晶体化介电氧化物层405的部分650。
在步骤1020(图10)，晶体化介电氧化物层405的部分705(图7)在晶体化介电层405的暴露部分650内被选择性地去除，以形成多个电容器中具有隔离介电核715的一个或多个电容器，并形成第一电极层的暴露部分710。图7是完成步骤1020之后，根据本发明第三实施例的印刷电路子结构500的部分的截面图。本发明通过选择性去除因为第二电极210的图案化而暴露的部分650内的晶体化介电氧化物层405的部分705这个独特的步骤来提供一个或多个隔离电容器。这里使用的“内”意味着去除晶体化介电氧化物层405的暴露部分650的一些或全部。去除的部分705可包括每一隔离介电核715的外接部分，从而实现隔离介电核715与晶体化介电层405的其他部分的物理隔离。第一电极的暴露部分710通常包括邻近每个隔离介电核715的区域725，其大到足够形成到第一电极在隔离介电核715下形成底电极720的部分的电连接。特定电路要求可以使信号耦合到两个或更多电容器，这些电容器作为一个组与其他电容器相隔离，由此要求对于一个通孔(via)的第一电极层415的区域实现其底电极到表面端子的连接，但是到每一隔离电容器下的底电极720的电路通路也将仍旧需要。
对晶体化介电氧化物405的图案化的关键优点在于其暴露了部分第一电极层415，允许底电极被图案化。这是必要的，例如允许未来钻镀透孔位置周围的间隙环被图案化。没有间隙环，任何镀透孔将有必要短路到共享其的任何电容器的第一电极。在一种实现中，所有示例的电容器都是去耦电容器，通往地，即第二电极层415。在此情况下，底(地)电极不需要被图案化以将电容器彼此隔离。但是，没有本发明提供的间隙环的话，所有镀透孔将短路到地。
实现选择性去除晶体化介电氧化物层405的部分的方法包括诸如浮石雕合、其他磨损雕合技术、吹沙或者激光雕合的技术。对于浮石雕合、其他磨损雕合技术或吹沙，顶电极605、610、615可以足以经受去除技术，而不会有过度的厚度减少(取决于顶电极605、610、615的材料和厚度以及所使用的技术和媒介，例如，吹沙中微粒的类型)。另外，留在顶电极605、610、615顶上的光致抗蚀剂材料(在图5-11中未示出)可以提供足够的保护。可另外添加光致抗蚀剂或其他保护性材料，作为在步骤1025所使用的去除方法之前的对隔离介电核715的顶电极615的额外保护。在整个区域750上可能还需要光致抗蚀剂或其他保护性材料，可用于具有共享介电核的电容器。因为本发明可以提供电容密度远大于现有技术的隔离电容器，对使用共享介电核的电容器的需求实质上减低了，但某些情形下这是需要得到保证的。从本例中可以看到，本发明允许这两种类型。
在步骤1025(图10)，暴露部分710内的第一电极层415的部分805、810(图8)被选择性地去除，以形成和提供到具有隔离介电核715的一个或多个隔离电容器中每个的底电极720的电连接。图8是完成步骤1025之后，根据本发明第三实施例的印刷电路子结构500的部分的截面图。这里所使用的“内”意味着第一电极415的暴露部分710的某些或全部被去除。被去除的部分包括部分805、810，其提供底电极720与其他电容器(共享的或隔离的)的隔离。保留的部分是隔离介电核715之下的底电极、连接底电极720到完成的印刷电路结构的其他元件的区域820，以及在共享电容器之下并且连接共享电容器的部分830。
在步骤1030(图10)，暴露表面覆盖以共形(conformal)介电材料905，诸如预浸处理或涂敷树脂的箔。图9是完成步骤1030和后续步骤之后，根据本发明第三实施例的印刷电路子结构500的部分的截面图。暴露的表面至少包括顶电极605、610、615的表面；位于共享电容器的顶电极605、610和通路620、625之下晶体化介电层405的暴露的公共部分；隔离介电核715的暴露顶电极615；隔离介电核715的侧面；第一电极415的暴露表面，以及印刷电路子结构的顶层505的暴露区域。共形材料905是具有诸如下列特性的任意材料：其可以共形地涂敷暴露表面，其可以提供涂敷传导部分之间的足够介电隔离，其可以用于向印刷电路子结构添加新传导层，其可以工作用来形成电气通孔。
在步骤1035(图10)，使用盲通孔(blind via)921、931、941、951和镀透孔911来形成端子910、920、930、940、950。图9是完成步骤1035之后，根据本发明第三实施例的印刷电路子结构500的部分的截面图。盲通孔921、931、951用于电气连接顶电极605、610、615。盲通孔941用于耦合到隔离电容器的底电极720。另外，盲通孔941可以提供到多个电容器的公共底电极720的共享配置的连接，形成以提供诸如地平面的区域功能。镀透孔911用于耦合到印刷电路子结构500的整个区域750(共享部分)之下的第二电极层415。盲通孔921、931、941、951和镀透孔911可以用常规技术形成，端子是用常规技术添加的。
从上面的描述中可以认识到，嵌入到从印刷电路子结构500形成的印刷电路结构中的多个电容器可以描述为包括印刷电路结构的第一衬底层上的图案化的第一电极、图案化的第一电极上的图案化的晶体化介电氧化物核、图案化的晶体化介电氧化物核上的图案化的第二电极、以及位于晶体化介电氧化物层和第二电极之间并且与晶体化介电氧化物层和第二电极相接触的图案化的高温抗氧化剂层。图案化的第二电极在图案化的晶体化介电氧化物核的边界之内，图案化的晶体化介电氧化物核在图案化的第一电极的边界之内。图案化的第一电极可包括至少一个间隙环，通过图案化的晶体化介电氧化物核而暴露，其中该至少一个间隙环提供对不接触图案化的第一电极的镀透孔的间隙，并且可以包括作为一个或多个电容器的底电极的区域以及通过图案化的晶体化介电氧化物核而暴露的相应的至少一个邻近区域，其中该相应的至少一个邻近区域提供到盲通孔的连接。
应该认识到，集成电路和其他电气元件，尤其是表面装配类型的元件，现在可以通过使用本发明而经济地耦合到充分高值的隔离电容器，集成电路和其他电气元件的端子之间的传导距离非常小。例如，集成电路的端子可以直接位于隔离电容器顶电极端子的顶上，相同集成电路的另一端子可以直接位于耦合到隔离电容底电极的端子的顶上，在此情形中，集成电路的端子之间分隔实质上等于方形电容器的一边。在这样一个例子中，15毫米宽的集成电路可能具有的本发明的电容器大约是225平方毫米的，并且提供0.6微法量级，实质上直接耦合到位于集成电路的相对边相隔15毫米的集成电路的两个端子上。集成电路和电容器之间的导线的总长度可以小于100微米。另外，大于0.01微法的十个旁路或去耦电容器可以使用相似的极短的总传导长度而耦合到IC的两个端子上。
现在参看图12，电框图显示了电子设备1200，其包含根据本发明上述实施例的嵌入式电容器。该电子设备可以是具有电源1205、使用多层印刷电路板1201的任意电子设备。电源1205产生DC供应电压1206，其耦合到集成电路1(IC1)1220、IC2 1215、以及至少一个电源去耦电容器1260。可以有多个电源去耦电容器1260，诸如连接到图11的端子920和930，其具有公共地端子910。在电子设备1200的例子中，电源去耦电容器1260耦合到外壳地1250，电源1205也是如此。IC1 1220产生内部信号1271，其通过内部电阻1274和外部嵌入式耦合电容器1270进行滤波，然后返回到IC1 1220作为滤波后信号1272。嵌入式耦合电容器1270是高电容密度的电容器，其具有隔离介电核，依据参考图1-11所述的本发明的实施例。IC1 1220产生另一信号1221，其通过电阻1224和嵌入式耦合电容器1225进行滤波。滤波后信号1227耦合到IC2 1215。嵌入式耦合电容器1225也是高电容密度的电容器，具有隔离介电核，依据参考图1-11所述的本发明的实施例。IC2 1215具有射频(RF)输出放大器，其接地到RF地1240。RF放大器1230的输出通过也耦合到RF地1240的同轴电缆1230耦合到天线1210。两个嵌入式去耦电容器1235、1236为两个不希望的RF信号(例如寄生频率)提供到RF地的旁路滤波。在这个例子中，两个嵌入式去耦电容器1235、1236是高电容密度的电容器，具有连接到RF地1240的公共底电极，但是RF地1240与印刷电路板1201的相同嵌入层中的其他电容器的其他底电极相隔离。电子设备表示能够使用图案化的电阻以执行电子设备1200功能的任何电子设备，例如蜂窝电话、个人数字助理、玩具、电器、测试设备、控制器、计算机、武器、显示器、电视等等。所有这样的设备都可以从本发明中获益。
在上文中，已经参考特定实施例描述了本发明及其好处和优势。但是，本领域普通技术人员应该认识到，可以做出各种修改和改变，而不会背离本发明如权利要求所阐述的范围。因此，说明书和附图只是被视为说明性质的，而不是限定意味的，所有这样的修改都意图被包括在本发明的范围之内。好处、优势、问题的解决方案，以及可引起任何好处、优势、或解决方案发生或者使之变得更加显著的任何元素都不该被解释为任何或所有权利要求的关键的、必需的或必要的技术特征或元素。
这里使用的术语“包括”、“包含”或其任何其他变化都希望涵盖非排他性的包涵，因此，包括一系列元素的过程、方法、物品或装置不仅包括这些列出的元素，还可包括其他未明显列出或这些过程、方法、物品或装置所固有的其他元素。这里所使用的术语“包括”和/或“具有”限定为“包括”。

Claims (11)

1.嵌入到印刷电路结构中的多个电容器，所述多个电容器中的至少一个包括：
第一电极，覆盖在印刷电路结构的第一衬底层之上；
晶体化介电氧化物核，覆盖在第一电极之上，所述晶体化介电氧化物核的厚度小于1微米，电容密度大于1000pF/mm2，其中，多个电容器中每个的材料和厚度都相同，并且，其中所述晶体化介电氧化物核与多个电容器中所有其他电容器的晶体化介电氧化物核相隔离；
第二电极，覆盖在晶体化介电氧化物核之上；以及
高温抗氧化剂层，位于晶体化介电氧化物层与第一和第二电极中至少一个之间，并且同晶体化介电氧化物层与第一和第二电极中至少一个相接触。
2.根据权利要求1的多个电容器，其中所述的晶体化介电氧化物层是从含铅的介电氧化物形成的。
3.根据权利要求1的多个电容器，其中所述的高温抗氧化剂层包括重量上超过50％的钯、铂、铱、镍之一或其组合。
4.一种制作嵌入到印刷电路结构中的多个电容器的方法，包括：
制作包括第一电极层、第二电极层、晶体化介电氧化物层和高温抗氧化剂阻挡层的箔，所述晶体化介电氧化物层位于第一电极层和第二电极层之间，所述高温抗氧化剂阻挡层在晶体化介电氧化物层与第一和第二电极层中至少一个之间并且同晶体化介电氧化物层与第一和第二电极层中至少一个相接触，其中所述的晶体化介电氧化物层的厚度小于1微米，电容密度大于1000pF/mm2；
将所述箔的第一电极层粘附到印刷电路子结构；
选择性去除第二电极层的部分，以形成多个电容器中每个的顶电极，并形成晶体化介电氧化物层的暴露部分；
选择性去除晶体化介电氧化物层的暴露部分内的晶体化介电氧化物层的部分，以形成第一电极层的暴露部分；以及
选择性去除第一电极层的暴露部分内的第一电极层的部分，以形成多个电容器中每个的底电极。
5.根据权利要求4的制作多个电容器的方法，其中，选择性去除第一电极层的部分进一步包括：形成超出隔离介电核区域的底电极，以提供到镀通孔和镀透孔之一的电气连接。
6.根据权利要求4的制作多个电容器的方法，其中，通过磨损和激光雕合之一来选择性去除晶体化介电氧化物层的部分。
7.嵌入到印刷电路结构中的多个电容器，所述多个电容器包括：
图案化的第一电极，覆盖在印刷电路结构的第一衬底层之上；
图案化的晶体化介电氧化物核，覆盖在图案化的第一电极之上，所述图案化的晶体化介电氧化物核的厚度小于1微米，电容密度大于1000pF/mm2；
图案化的第二电极，覆盖在图案化的晶体化介电氧化物核之上；以及
图案化的高温抗氧化剂层，位于图案化的晶体化介电氧化物核与图案化的第一和第二电极中至少一个之间，并且同图案化的晶体化介电氧化物核与图案化的第一和第二电极中至少一个相接触。
8.根据权利要求7的嵌入到印刷电路结构中的多个电容器，其中所述的图案化的第二电极在图案化的晶体化介电氧化物核的边界之内，图案化的晶体化介电氧化物核在图案化的第一电极的边界之内。
9.根据权利要求7的嵌入到印刷电路结构中的多个电容器，其中所述的图案化的第一电极包括至少一个间隙环，通过图案化的晶体化介电氧化物核而暴露，其中所述的至少一个间隙环提供对不接触图案化的第一电极的镀透孔的间隙。
10.根据权利要求7的嵌入到印刷电路结构中的多个电容器，其中所述的图案化的第一电极包括作为仅一个电容器的底电极的至少一个区域以及通过图案化的晶体化介电氧化物核而暴露的相应的至少一个邻近区域，其中所述的相应的至少一个邻近区域提供到盲通孔的连接。
11.一种电子设备，包括：
印刷电路板，其包括
嵌入式电容器，其是嵌入到印刷电路板的特定层中的多个电容器之一，包括
第一电极，覆盖在印刷电路板的第一衬底层之上，
晶体化介电氧化物核，覆盖在第一电极之上，所述晶体化介电氧化物核的厚度小于1微米，电容密度大于1000pF/mm2，其中，多个电容器中每个的材料和厚度都相同，并且，其中所述晶体化介电氧化物核与多个电容器中所有其他电容器的晶体化介电氧化物核相隔离，
第二电极，覆盖在晶体化介电氧化物核之上，和
高温抗氧化剂层，位于晶体化介电氧化物层与第一和第二电极中至少一个之间，并且同晶体化介电氧化物层与第一和第二电极中至少一个相接触；以及
至少一个电子元件，其中所述的第一和第二电极连接到所述至少一个电子元件的端子上；以及
电源，其耦合到所述至少一个电子元件中的至少一个上。
CNA2004800372969A 2003-12-15 2004-12-14 印刷电路嵌入式电容器 Pending CN1894758A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/736,327 2003-12-15
US10/736,327 US7056800B2 (en) 2003-12-15 2003-12-15 Printed circuit embedded capacitors

Publications (1)

Publication Number Publication Date
CN1894758A true CN1894758A (zh) 2007-01-10

Family

ID=34653870

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2004800372969A Pending CN1894758A (zh) 2003-12-15 2004-12-14 印刷电路嵌入式电容器

Country Status (5)

Country Link
US (1) US7056800B2 (zh)
EP (1) EP1695360A4 (zh)
JP (1) JP4324615B2 (zh)
CN (1) CN1894758A (zh)
WO (1) WO2005059930A2 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102065650A (zh) * 2009-11-13 2011-05-18 索尼公司 印刷电路板及其制造方法
CN103167748A (zh) * 2011-12-12 2013-06-19 索尼公司 电路板的制造方法
CN105763169A (zh) * 2015-01-06 2016-07-13 珠海越亚封装基板技术股份有限公司 薄膜体声波共振器滤波器

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005327932A (ja) * 2004-05-14 2005-11-24 Shinko Electric Ind Co Ltd 多層配線基板及びその製造方法
JP4501570B2 (ja) * 2004-07-16 2010-07-14 凸版印刷株式会社 キャパシタ内蔵多層配線基板の製造方法
KR100645625B1 (ko) * 2004-12-01 2006-11-15 삼성전기주식회사 커패시터 내장형 인쇄회로기판 및 그 제조방법
KR100716810B1 (ko) * 2005-03-18 2007-05-09 삼성전기주식회사 블라인드 비아홀을 구비한 커패시터 내장형 인쇄회로기판및 그 제조 방법
JPWO2007010768A1 (ja) * 2005-07-15 2009-01-29 株式会社村田製作所 コンデンサおよびその製造方法
US7361847B2 (en) * 2005-12-30 2008-04-22 Motorola, Inc. Capacitance laminate and printed circuit board apparatus and method
US7444727B2 (en) * 2006-03-10 2008-11-04 Motorola, Inc. Method for forming multi-layer embedded capacitors on a printed circuit board
US7336501B2 (en) * 2006-06-26 2008-02-26 Ibiden Co., Ltd. Wiring board with built-in capacitor
JP4770628B2 (ja) * 2006-07-26 2011-09-14 Ｔｄｋ株式会社 キャパシタの製造方法
JP4770627B2 (ja) * 2006-07-26 2011-09-14 Ｔｄｋ株式会社 キャパシタの製造方法
US7773364B2 (en) 2006-07-26 2010-08-10 Tdk Corporation Method of manufacturing capacitor
TW200810043A (en) * 2006-08-04 2008-02-16 Phoenix Prec Technology Corp Circuit board structure with capacitor embedded therein and method for fabricating the same
US7570493B2 (en) * 2006-11-16 2009-08-04 Sony Ericsson Mobile Communications Printed circuit board with embedded circuit component
US8124490B2 (en) * 2006-12-21 2012-02-28 Stats Chippac, Ltd. Semiconductor device and method of forming passive devices
KR100826410B1 (ko) * 2006-12-29 2008-04-29 삼성전기주식회사 캐패시터 및 이를 이용한 캐패시터 내장형 다층 기판 구조
US7499257B2 (en) * 2007-06-22 2009-03-03 Motorola, Inc. Micro-electro-mechanical system varactor
TW200919676A (en) * 2007-10-17 2009-05-01 Phoenix Prec Technology Corp Packaging substrate structure having capacitor embedded therein and method for manufacturing the same
SG154342A1 (en) * 2008-01-08 2009-08-28 Opulent Electronics Internat P Insulated metal substrate fabrication
US8730647B2 (en) * 2008-02-07 2014-05-20 Ibiden Co., Ltd. Printed wiring board with capacitor
FR2963478B1 (fr) * 2010-07-27 2013-06-28 St Microelectronics Grenoble 2 Dispositif semi-conducteur comprenant un composant passif de condensateurs et procede pour sa fabrication.
JP5757163B2 (ja) * 2011-06-02 2015-07-29 ソニー株式会社 多層配線基板およびその製造方法、並びに半導体装置
WO2014127221A1 (en) 2013-02-14 2014-08-21 Kemet Electronics Corporation Capacitor array and method of manufacturing
KR101730335B1 (ko) * 2015-01-27 2017-04-27 주하이 어드밴스드 칩 캐리어스 앤드 일렉트로닉 서브스트레이트 솔루션즈 테크놀러지즈 컴퍼니 리미티드 필름 벌크 음향 공진기 필터 제조 방법
KR102356125B1 (ko) 2017-03-31 2022-01-28 티디케이가부시기가이샤 전자 부품 내장 기판
US10750618B2 (en) * 2018-04-18 2020-08-18 University Of Hawaii System and method for manufacture of circuit boards
CN109168249B (zh) * 2018-10-16 2020-01-03 Oppo（重庆）智能科技有限公司 一种电路板及其制作方法
CN114765923A (zh) * 2021-05-20 2022-07-19 上海贺鸿电子科技股份有限公司 一种5g基站隔离器三层线路板及其制备方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3143995A1 (de) * 1981-11-05 1983-05-19 Preh, Elektrofeinmechanische Werke, Jakob Preh, Nachf. Gmbh & Co, 8740 Bad Neustadt Dickschichtkondensator in druckschaltungstechnik
US5027253A (en) 1990-04-09 1991-06-25 Ibm Corporation Printed circuit boards and cards having buried thin film capacitors and processing techniques for fabricating said boards and cards
US5261153A (en) 1992-04-06 1993-11-16 Zycon Corporation In situ method for forming a capacitive PCB
US5745333A (en) * 1994-11-21 1998-04-28 International Business Machines Corporation Laminar stackable circuit board structure with capacitor
US5796587A (en) 1996-06-12 1998-08-18 International Business Machines Corporation Printed circut board with embedded decoupling capacitance and method for producing same
US5874770A (en) * 1996-10-10 1999-02-23 General Electric Company Flexible interconnect film including resistor and capacitor layers
US6005777A (en) 1998-11-10 1999-12-21 Cts Corporation Ball grid array capacitor
US6207522B1 (en) * 1998-11-23 2001-03-27 Microcoating Technologies Formation of thin film capacitors
JP2001320171A (ja) * 2000-05-08 2001-11-16 Shinko Electric Ind Co Ltd 多層配線基板及び半導体装置
US6407929B1 (en) 2000-06-29 2002-06-18 Intel Corporation Electronic package having embedded capacitors and method of fabrication therefor
US6541137B1 (en) 2000-07-31 2003-04-01 Motorola, Inc. Multi-layer conductor-dielectric oxide structure
US6606793B1 (en) * 2000-07-31 2003-08-19 Motorola, Inc. Printed circuit board comprising embedded capacitor and method of same
JP2002252297A (ja) * 2001-02-23 2002-09-06 Hitachi Ltd 多層回路基板を用いた電子回路装置
CN1496571A (zh) * 2001-09-20 2004-05-12 松下电器产业株式会社 电容器、层叠型电容器及电容器内置基板
KR100455891B1 (ko) * 2002-12-24 2004-11-06 삼성전기주식회사 커패시터 내장형 인쇄회로기판 및 그 제조 방법

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102065650A (zh) * 2009-11-13 2011-05-18 索尼公司 印刷电路板及其制造方法
CN102065650B (zh) * 2009-11-13 2013-11-20 索尼公司 印刷电路板及其制造方法
CN103167748A (zh) * 2011-12-12 2013-06-19 索尼公司 电路板的制造方法
CN105763169A (zh) * 2015-01-06 2016-07-13 珠海越亚封装基板技术股份有限公司 薄膜体声波共振器滤波器
CN105763169B (zh) * 2015-01-06 2019-05-28 珠海越亚封装基板技术股份有限公司 薄膜体声波共振器滤波器

Also Published As

Publication number Publication date
JP4324615B2 (ja) 2009-09-02
EP1695360A4 (en) 2009-06-03
EP1695360A2 (en) 2006-08-30
WO2005059930A3 (en) 2006-03-09
WO2005059930A2 (en) 2005-06-30
JP2007517385A (ja) 2007-06-28
US20050128720A1 (en) 2005-06-16
US7056800B2 (en) 2006-06-06

Similar Documents

Publication Publication Date Title
CN1894758A (zh) 印刷电路嵌入式电容器
US6541137B1 (en) Multi-layer conductor-dielectric oxide structure
US7100277B2 (en) Methods of forming printed circuit boards having embedded thick film capacitors
CN1254162C (zh) 形成电路化叠层结构和多层印刷电路板的方法及嵌入式电路结构
JP3014310B2 (ja) 積層配線基板の構造と製作方法
CN1805653B (zh) 配线电路基板及其制造方法
JP2002536825A (ja) 受動電気物品、その回路物品、および受動電気物品を含む回路物品
CN1783378A (zh) 电容/电阻器件和带该器件的印刷电路板及其制造方法
CN1123513A (zh) 具有电容器的可层叠的电路板结构
CN100517588C (zh) 制造图案化的嵌入电容层的方法
US8022311B2 (en) Printed circuit board for improving tolerance of embedded capacitors, and method of manufacturing the same
US7193838B2 (en) Printed circuit dielectric foil and embedded capacitors
KR20080037925A (ko) 캐패시터 내장형 인쇄회로기판 및 제조방법
US7079373B2 (en) Dielectric sheet, method for fabricating the dielectric sheet, printed circuit and patch antenna using the dielectric sheet, and method for fabricating the printed circuit
EP1667206A1 (en) Thick-film capacitors and methods of making them
US20060099803A1 (en) Thin film capacitor
KR100713731B1 (ko) 낮은 인덕턴스의 내장 커패시터를 구비한 인쇄 배선 기판및 그 제조 방법
US6872468B1 (en) Peelable circuit board foil
CN1178563C (zh) 利用实心铜柱互连导通的印刷电路板的制作方法
WO2006130244A2 (en) Peelable circuit board foil
US20120223047A1 (en) Method of forming multilayer capacitors in a printed circuit substrate
WO2005065274A2 (en) Dielectric sheet, method for fabricating the dielectric sheet, printed circuit and patch antenna using the dielectric sheet, and method for fabricating the printed circuit
CN1429065A (zh) 制作内嵌有被动组件的多层电路板的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20070110