CN1805653B - 配线电路基板及其制造方法 - Google Patents

配线电路基板及其制造方法 Download PDF

Info

Publication number
CN1805653B
CN1805653B CN200510124334.0A CN200510124334A CN1805653B CN 1805653 B CN1805653 B CN 1805653B CN 200510124334 A CN200510124334 A CN 200510124334A CN 1805653 B CN1805653 B CN 1805653B
Authority
CN
China
Prior art keywords
insulating barrier
conductor layer
layer
circuit board
metal film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN200510124334.0A
Other languages
English (en)
Other versions
CN1805653A (zh
Inventor
大川忠男
本上满
小田高司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nitto Denko Corp
Original Assignee
Nitto Denko Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nitto Denko Corp filed Critical Nitto Denko Corp
Publication of CN1805653A publication Critical patent/CN1805653A/zh
Application granted granted Critical
Publication of CN1805653B publication Critical patent/CN1805653B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0393—Flexible materials
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/025—Abrading, e.g. grinding or sand blasting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/09—Treatments involving charged particles
    • H05K2203/095—Plasma, e.g. for treating a substrate to improve adhesion with a conductor or for cleaning holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/002—Etching of the substrate by chemical or physical means by liquid chemical etching
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0041—Etching of the substrate by chemical or physical means by plasma etching
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/281—Applying non-metallic protective coatings by means of a preformed insulating foil
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/381—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/386—Improvement of the adhesion between the insulating substrate and the metal by the use of an organic polymeric bonding layer, e.g. adhesive
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/388—Improvement of the adhesion between the insulating substrate and the metal by the use of a metallic or inorganic thin film adhesion layer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49128—Assembling formed circuit to base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/53—Means to assemble or disassemble
    • Y10T29/53478—Means to assemble or disassemble with magazine supply
    • Y10T29/53487—Assembling means comprising hand-manipulatable implement
    • Y10T29/53504—One work part comprising paper clip

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

准备由基体绝缘层和金属薄膜层(晶种层)构成的积层体。在金属薄膜层的上表面侧，使抗电镀层形成规定的图案。通过电镀在曝露于外部的金属薄膜上形成金属镀层。其后，在除去抗电镀的同时，除去抗电镀形成区域的金属薄膜层。由此，形成由金属薄膜层及金属镀层构成的导体图案。对未形成导体图案的区域的基体绝缘层的上表面侧进行粗糙化处理。在基体绝缘层及导体图案的上表面侧形成覆盖绝缘层。由此，配线电路基板完成。

Description

配线电路基板及其制造方法
技术领域
本发明涉及配线电路基板及其制造方法。
背景技术
作为配线电路基板的制造方法，有减去(subtractive)法、添加(additive)法及半添加(semiadditive)法。
例如，基于减去法的配线电路基板的制造方法如下进行(参照日本专利特开2002-252257号公报)。首先，在聚酰亚胺层等的基体绝缘层上通过溅射法形成金属薄膜作为密着强化层(晶种(seed)层)。此后，在金属薄膜上形成镀铜层。
之后，在镀铜层上以规定的图案涂抹光致抗蚀剂并使之干燥后，经过曝光、显影、蚀刻及光致抗蚀剂的剥离的工序而完成导体(配线)图案。
此外，基于半添加法的配线电路基板的制造方法如下进行(参照日本专利特开2002-368393号公报)。首先，在基体绝缘层上通过溅射法形成铜薄膜。之后，使预先设定的配线部分的铜薄膜曝露而形成抗电镀图案。其后，在曝露的铜薄膜上实施电解镀镍，除去抗电镀图案及抗电镀图案的形成区域的铜薄膜。由此，完成导体图案。
此外，如果在高温高湿气氛中使用如上所述制作的配线电路基板，则沿基体绝缘层和在形成了导体图案的基体绝缘层的一面上形成的覆盖绝缘层的交界面，有导体(上述为铜)的离子迁移的情况发生。在此情况下，发生作为配线形成的导体图案短路。
这里，离子迁移是指在产生电场的状态下水分作为媒体，金属离子(上述为铜离子)移动的现象。
发明内容
本发明的目的在于，提供一种在高温高湿气氛中也能够充分防止导体的离子迁移的配线电路基板及其制造方法。
(1)
本发明的一个方面的配线电路基板，包括：绝缘层，和在绝缘层的单面上或双面上设置的具有规定图案的导体层，在设置了导体层的绝缘层的表面上，使除去导体层的区域粗糙化。
在本发明的配线电路基板中，在设置了导体层的绝缘层的表面上，使除去导体层的区域粗糙化而在绝缘层上形成凹凸。由此，在高温高湿气氛中从，导体层溶出的金属离子的移动被绝缘层的凹凸限制。特别地，在设置了导体层的绝缘层的表面上，在设置覆盖该表面的新的绝缘层的情况下，这些绝缘层之间的密着性提高，进一步限制金属离子。其结果是，在高温高湿气氛中也充分防止导体层的离子迁移。
(2)
导体层包含与绝缘层接触而设置的金属薄膜层亦可。在此情况下，通过金属薄膜层，容易在绝缘层的单面上或双面上形成金属镀层。
(3)
除去导体层的区域的绝缘层的表面粗糙度在0.1微米以上亦可。由此，在高温高湿气氛中也充分防止导体层的离子迁移。
(4)
导体层包含与绝缘层接触而设置的金属薄膜层，除去导体层的区域的绝缘层的表面粗糙度在0.1微米以上亦可。在此情况下，通过金属薄膜层，容易在绝缘层的单面上或双面上形成金属镀层。此外，由于除去导体层的区域的绝缘层的表面粗糙度在0.1微米以上，在高温高湿气氛中也充分防止导体层的离子迁移。
(5)
绝缘层具有可挠性亦可。在此情况下，制作具有可挠性的配线电路基板。由此，制作的配线电路基板能够在电子机器及信息相关机器等各种领域中使用。
(6)
本发明的其它方面的配线电路基板的制造方法，包括在绝缘层的单面上或双面上形成具有规定图案的导体层的工序，和在设置了导体层的绝缘层的表面上使除去导体层的区域粗糙化的工序。
在该发明的配线电路基板的制造方法中，在绝缘层的单面上或双面上形成具有规定图案的导体层，在设置了导体层的绝缘层的表面上使除去导体层的区域粗糙化。
由此，通过在设置了导体层的绝缘层的表面上使除去导体层的区域粗糙化，而在绝缘层上形成凹凸。由此，在高温高湿气氛中从导体层溶出的金属离子的移动被绝缘层凹凸限制。特别地，在设置了导体层的绝缘层的表面上，在设置覆盖该面的新的绝缘层的情况下，这些绝缘层之间的密着性提高，进一步限制金属离子。其结果是，在高温高湿气氛中也充分防止导体层的离子迁移。
(7)
使除去导体层的区域粗糙化的工序包括通过湿蚀刻法、湿鼓风(wet blast)法或干蚀刻法使位于除去导体层的区域的绝缘层粗糙化的工序亦可。
这样，在使除去导体层的区域的绝缘层粗糙化的同时，根据绝缘层的材料和导体层的材料等，通过选用湿蚀刻法、湿鼓风法或干蚀刻法而能够使位于除去导体层的区域的绝缘层粗糙化。
(8)
形成具有规定图案的导体层的工序包括金属薄膜层与绝缘层的单面或双面连接而形成含有金属薄膜层的导体层的工序亦可。在此情况下，通过金属薄膜层，容易在绝缘层的单面上或双面上形成金属镀层。
根据本发明，通过在设置了导体层的绝缘层的表面上使除去导体层的区域粗糙化，而在绝缘层上形成凹凸。由此，在高温高湿气氛中从导体层溶出的金属离子的移动被绝缘层凹凸限制。特别地，在设置了导体层的绝缘层的表面上，在设置覆盖该面的新的绝缘层的情况下，这些绝缘层之间的密着性提高，进一步限制金属离子。其结果是，在高温高湿气氛中也充分防止导体层的离子迁移。
附图说明
图1是表示说明本发明的一个实施方式的配线电路基板的制造方法的制造工序图。
图2是表示说明本发明的一个实施方式的配线电路基板的制造方法的制造工序图。
图3是表示说明本发明的一个实施方式的配线电路基板的制造方法的制造工序图。
图4是表示第一实施例及第一比较例的配线电路基板的模式截面图。
具体实施方式
以下，说明本发明的一个实施方式的配线电路基板及其制造方法。在以下的说明中，配线电路基板是指例如具有可挠性(flexible)的配线电路基板(可挠性配线电路基板)。
图1～图3是表示说明本发明的一个实施方式的配线电路基板的制造方法的制造工序图。
如图1(a)所示，准备厚度为5～50微米的基体绝缘层1和具有规定厚度的金属薄膜层(晶种层)2构成的积层体。此基体绝缘层1具有可挠性。其中，基体绝缘层1的厚度优选为10～30微米。
接下来，如图1(b)所示，在金属薄膜层2的一个表面侧(以下称作上表面侧)形成例如由感光性树脂等构成的抗电镀层3。此外，如图1(c)所示，对抗电镀层3以规定的图案实施曝光处理和显影处理。由此，具有规定图案的抗电镀层3在金属薄膜层2上形成。由此，配线图案部分的金属薄膜层2曝露于外部。
其中，抗电镀层3亦可由能够在金属薄膜层2上形成规定图案的感光性树脂以外的其它材料形成。
接着，如图2(d)所示，通过电镀在曝露于外部的金属薄膜层2上形成金属镀层4。金属镀层4可以使用例如镍、铜、金或焊锡。
此外，如图2(e)所示，在除去抗电镀层3的同时，除去抗电镀层3的形成区域的金属薄膜层2。由此，如图2(f)所示，形成由金属薄膜层2和金属镀层4构成的图案HP。该导体图案HP的厚度优选为5～30微米，更优选为5～15微米。导体图案HP形成到充分薄时，制作的配线电路基板具有可挠性。
这里，本实施方式如图3(g)所示，对没有形成导体图案HP的区域S的基体绝缘层1的上表面侧进行粗糙化处理。作为粗糙化处理的方法，例如有使用酸性或碱性液体的湿蚀刻法或湿鼓风法。此外，还有溅射法或等离子蚀刻法等干蚀刻法。
粗糙化处理后的区域S的表面粗糙度优选为0.1微米以上0.5微米以下。这里的表面粗糙度以“JIS(日本工业标准)B 0601”的表面粗糙度(Ra)为基准。
接下来，如图3(h)所示，在基体绝缘层1和导体图案HP的上表面侧形成覆盖绝缘层5。覆盖绝缘层5的厚度优选为3～30微米，更优选为5～30微米。
由此，本实施方式的配线电路基板10完成。
在上述配线电路基板10中，在基体绝缘层1与导体图案HP之间及导体图案HP与覆盖绝缘层5之间，根据需要加入粘着剂层亦可。在此情况下，粘着剂层的厚度优选为5～50微米，更优选为10～20微米。
此外，配线电路基板10的导体图案HP具有金属薄膜层2和金属镀层4的双层构造，具有导体图案HP的单层构造亦可，具有双层以上的多层构造亦可。
以上说明了通过半添加法形成导体图案HP，不限于此，导体图案HP通过添加法或减去法形成亦可。
在本实施方式的配线电路基板10中，在设置了导体图案HP的基体绝缘层1的表面上，通过使除去导体图案HP的区域S粗糙化，在基体绝缘层1上形成凹凸。由此，在高温高湿气氛中，从导体图案HP溶出的金属离子(铜离子)的移动被基体绝缘层1的凹凸限制。特别是，是本实施方式中，在设置了导体图案HP的基体绝缘层1的表面上，由于设置了覆盖该表面的覆盖层5，所以提高基体绝缘层1和覆盖层5之间的密着性，进一步限制金属离子的移动。其结果是，在高温高湿气氛中也充分防止导体图案HP的离子迁移。
如上所述，在本实施方式中，导体图案HP包含与基体绝缘层1连接设置的金属薄膜层2。在此情况下，通过金属薄膜层2，容易在基体绝缘层1的单面上或双面上形成金属镀层4。
此外，上述中除去导体图案HP的区域S的基体绝缘层1的表面粗糙度优选为0.1微米以上。在此情况下，在高温高湿气氛中也更充分防止导体层的离子迁移。
其中，上述中除去基体绝缘层1的上面侧的区域S的区域，即不对导体图案HP的形成区域进行粗糙化处理。由此，由于在基体绝缘层1和导体图案HP之间的界面不存在凹凸，所以降低导体图案HP表面的电信号的传达损失。
此外，在基体绝缘层1的上表面侧及下表面侧形成导体图案HP的情况下，位于上表面侧和下表面侧的导体图案HP之间的基体绝缘层1用作电容器。这里，如果基体绝缘层1和导体图案HP之间的界面存在凹凸，则静电容量值产生偏差。其结果是，配线电路基板10的设计变得困难。
与此相对，在如上所述的本实施方式的配线电路基板10中，由于基体绝缘层1和导体图案HP之间的界面不存在凹凸，所以基体绝缘层1的静电容量值不产生偏差。其结果是，配线电路基板10的设计变得容易。
在本实施方式中，在基体绝缘层1上形成作为导体图案HP的一部分的金属薄膜层2。一般地，在如上所述的半添加法中，为形成导体图案HP的金属镀层4而在基体绝缘层1上形成金属薄膜层2。
在本实施方式的配线电路基板10中，由于在导体图案HP之间的基体绝缘层1上形成有凹凸，所以溶出的金属离子的移动被绝缘层1上的凹凸防止。其结果是，充分防止导体图案HP的离子迁移的发生。
因此，本发明特别适用于具备金属薄膜层2作为导体图案HP的结构的配线电路基板10。
在本实施方式的配线电路基板中，导体图案HP相当于导体层。
【实施例】
以下，基于上述配线电路基板及其制造方法制作第一实施例和第一比较例的配线电路基板。
图4是表示第一实施例和第一比较例的配线电路基板的模式截面图。图4(a)表示第一实施例的配线电路基板10，图4(b)表示第一比较例的配线电路基板20。
[第一实施例]
在制作第一实施例的配线电路基板10时，与上述同样地通过半添加法形成导体图案HP。以下详细说明。
首先，准备厚度为25微米的聚酰亚胺树脂薄膜作为基体绝缘层1。之后，在基体绝缘层1的上表面侧通过连续溅射形成镍的溅射膜和铜的溅射膜的双层金属膜。这里，镍的溅射膜的厚度为30nm，铜的溅射膜的厚度为200nm。
接下来，在金属薄膜层2的上表面侧，形成由感光性树脂构成的抗电镀层3。之后，对抗电镀层3以规定的图案进行曝光处理和显影处理。由此，在金属薄膜层2上形成了具有规定图案的抗电镀层3。
接着，通过电解电镀在曝露于外部的金属薄膜层2上形成厚度为10微米的镀铜层作为金属镀层4。之后，在除去抗电镀层3的同时，除去抗电镀层3的形成区域的金属薄膜层2。
由此形成由金属薄膜层2和金属镀层4构成的导体图案HP。
其后，对没有形成导体图案HP的区域S的基体绝缘层1的上表面侧进行粗糙化处理。粗糙化处理通过等离子蚀刻进行。
等离子装置使用APS公司制的PWB-4。处理条件为：设定频率为40kHz，气体比为氧气与氩气的比率为50％∶50％。此外，设定压力为200mTorr、功率为3000W、电极温度为45℃。
上述粗糙化处理的结果是基体绝缘层1的区域S的表面粗糙度为0.1微米。其中，此表面粗糙度以“JIS(日本工业标准)B 0601”的表面粗糙度(Ra)为基准。
最后，在基体绝缘层1和导体图案HP的上表面侧经由厚度为15微米的粘着剂层，粘贴厚度为25微米的聚酰亚胺树脂胶片作为覆盖绝缘层5。由此，第一实施例的配线电路基板10完成。
[第一比较例]
第一比较例的配线电路基板20在以下方面与第一实施例的配线电路基板10不同。如图4(b)所示，在第一比较例的配线电路基板20中，不对基体绝缘层1的上表面侧的区域S实施粗糙化处理。
(评价)
第一实施例和第一比较例的配线电路基板10、20分别在温度为60℃、湿度为95％的气氛中，保持施加30V电压的状态，伴随时间的流逝测定导体图案HP之间的绝缘阻抗值的变化。测定使用爱斯佩克(Espec)公司制的离子迁移评价系统。
在上述高温高湿气氛中，第一实施例和第一比较例的初始绝缘阻抗值同为1×109Ω。
第一实施例的导体图案HP之间的绝缘阻抗值经过1000小时还在1×108Ω以上。与此相对，第一比较例的导体图案HP之间的绝缘阻抗值经过100小时在1×106Ω以下，产生绝缘不良。
由此结果可知，通过对基体绝缘层1的上表面侧的区域S进行粗糙化处理，从导体图案HP溶出的金属离子(铜离子)的移动被基体绝缘层1的凹凸限制，防止导体图案HP引起的离子迁移的发生。特别是，在设置了导体图案HP的基体绝缘层1的表面上，由于设置了覆盖其表面的覆盖层5，所以提高基体绝缘层1和覆盖层5之间的密着性，进一步限制金属离子的移动。

Claims (6)

1.一种配线电路基板，其特征在于，包括：
第一绝缘层，
在所述第一绝缘层的至少单面上设置的具有规定图案的导体层，和
以覆盖所述导体层的方式被设置在所述第一绝缘层的所述单面上的第二绝缘层，
其中，
所述导体层具有与所述第一绝缘层的所述单面连接的第一面和与所述第二绝缘层连接的第二面，
所述第一绝缘层的所述单面包含存在所述导体层的第一区域和不存在所述导体层的第二区域，
所述第一区域未被粗糙化，所述第二区域被粗糙化，
所述导体层的所述第一面和所述第二面未被粗糙化，
在所述第二区域中的所述第一绝缘层的表面粗糙度在0.1微米以上。
2.根据权利要求1所述的配线电路基板，其特征在于：
所述导体层包含与所述第一绝缘层连接地设置的金属薄膜层。
3.根据权利要求1所述的配线电路基板，其特征在于：
所述第一绝缘层和所述第二绝缘层具有可挠性。
4.一种配线电路基板的制造方法，包括：
在未被粗糙化的第一绝缘层的至少单面上形成具有规定图案的导体层的工序，
不使所述导体层的表面粗糙化、而使所述第一绝缘层的所述单面上的不存在所述导体层的区域粗糙化使得表面粗糙度在0.1微米以上的工序，和
以覆盖所述导体层的方式在所述第一绝缘层的所述单面上形成第二绝缘层的工序。
5.根据权利要求4所述的配线电路基板的制造方法，其特征在于：
使不存在所述导体层的区域粗糙化的工序包含通过湿蚀刻法、湿鼓风法或干蚀刻法而使位于不存在所述导体层的区域的第一绝缘层粗糙化的工序。
6.根据权利要求4所述的配线电路基板的制造方法，其特征在于：
形成具有所述规定的图案的导体层的工序包括：
使金属薄膜层与所述第一绝缘层的所述单面或双面连接而形成含有所述金属薄膜层的所述导体层的工序。
CN200510124334.0A 2004-11-26 2005-11-28 配线电路基板及其制造方法 Expired - Fee Related CN1805653B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2004342178 2004-11-26
JP2004342178A JP4346541B2 (ja) 2004-11-26 2004-11-26 配線回路基板およびその製造方法
JP2004-342178 2004-11-26

Publications (2)

Publication Number Publication Date
CN1805653A CN1805653A (zh) 2006-07-19
CN1805653B true CN1805653B (zh) 2010-07-14

Family

ID=36102547

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200510124334.0A Expired - Fee Related CN1805653B (zh) 2004-11-26 2005-11-28 配线电路基板及其制造方法

Country Status (4)

Country Link
US (2) US7521779B2 (zh)
EP (1) EP1670297A3 (zh)
JP (1) JP4346541B2 (zh)
CN (1) CN1805653B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8522427B2 (en) 2004-11-26 2013-09-03 Nitto Denko Corporation Method of manufacturing a printed circuit board

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100782407B1 (ko) * 2006-10-30 2007-12-05 삼성전기주식회사 회로기판 제조방법
KR101372147B1 (ko) 2007-01-23 2014-03-10 엘지이노텍 주식회사 인쇄 회로기판 및 인쇄 회로기판의 제조방법
KR100914337B1 (ko) * 2007-12-10 2009-08-27 삼성전기주식회사 인쇄회로기판 제조 방법
JP5622356B2 (ja) * 2008-10-21 2014-11-12 日立化成株式会社 回路基板及びその製造方法
JP5638808B2 (ja) * 2009-04-30 2014-12-10 日東電工株式会社 フレキシブル配線回路基板
KR101184006B1 (ko) 2010-09-28 2012-09-19 삼성전기주식회사 인쇄회로기판 및 그 제조방법
CN102548231B (zh) * 2010-12-23 2013-11-20 北大方正集团有限公司 电路板制作方法
JP5540436B2 (ja) * 2011-08-09 2014-07-02 住友電工プリントサーキット株式会社 プリント配線集合シート、該プリント配線集合シートを用いて形成されるプリント配線板、前記プリント配線集合シートの製造方法
JP5348234B2 (ja) * 2011-12-21 2013-11-20 大日本印刷株式会社 サスペンション用基板、サスペンション、素子付サスペンション、ハードディスクドライブおよびサスペンション用基板の製造方法
JP5938223B2 (ja) * 2012-02-10 2016-06-22 日東電工株式会社 配線回路基板およびその製造方法
JP5714526B2 (ja) * 2012-03-08 2015-05-07 日本写真印刷株式会社 フレキシブルタッチパネル
CN103717010A (zh) * 2012-10-08 2014-04-09 苏州卓融水处理科技有限公司 一种增强无核封装基板种子层附着力的处理方法
JP5882510B2 (ja) * 2014-06-30 2016-03-09 太陽インキ製造株式会社 感光性ドライフィルムおよびそれを用いたプリント配線板の製造方法
CN105489504B (zh) * 2014-09-18 2018-08-07 深南电路有限公司 一种封装基板的制作方法
CN210579551U (zh) * 2016-12-02 2020-05-19 株式会社村田制作所 多层布线基板

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1454045A (zh) * 2002-04-25 2003-11-05 松下电器产业株式会社 布线转印片材及其制造方法、以及布线基板及其制造方法
CN1747630A (zh) * 2004-09-10 2006-03-15 富士通株式会社 基板制造方法和电路板

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4063701A (en) * 1976-03-01 1977-12-20 Wray Rhodes E Chair attached holder
JPS6441297A (en) * 1987-08-07 1989-02-13 Mitsui Mining & Smelting Co Manufacture of wiring board
EP0326077B1 (en) * 1988-01-25 1995-04-12 Kabushiki Kaisha Toshiba Circuit board
DE3913966B4 (de) * 1988-04-28 2005-06-02 Ibiden Co., Ltd., Ogaki Klebstoffdispersion zum stromlosen Plattieren, sowie Verwendung zur Herstellung einer gedruckten Schaltung
US5517758A (en) * 1992-05-29 1996-05-21 Matsushita Electric Industrial Co., Ltd. Plating method and method for producing a multi-layered printed wiring board using the same
JPH08134666A (ja) 1994-11-10 1996-05-28 Mitsui Toatsu Chem Inc ドライエッチング方法
KR100232660B1 (ko) * 1995-03-20 1999-12-01 니시무로 타이죠 질화규소 회로기판
EP0744884A3 (en) * 1995-05-23 1997-09-24 Hitachi Chemical Co Ltd Method of manufacturing a multilayer printed circuit board
TW341022B (en) * 1995-11-29 1998-09-21 Nippon Electric Co Interconnection structures and method of making same
JP4195735B2 (ja) 1997-08-12 2008-12-10 マコー株式会社 電子部品の樹脂部材接合面の前処理方法
KR100855528B1 (ko) * 1998-09-03 2008-09-01 이비덴 가부시키가이샤 다층프린트배선판 및 그 제조방법
MY139405A (en) * 1998-09-28 2009-09-30 Ibiden Co Ltd Printed circuit board and method for its production
EP1100295B1 (en) * 1999-11-12 2012-03-28 Panasonic Corporation Capacitor-mounted metal foil and a method for producing the same, and a circuit board and a method for producing the same
JP2001007513A (ja) 2000-01-01 2001-01-12 Ibiden Co Ltd プリント配線板
JP2001259411A (ja) 2000-03-16 2001-09-25 Matsushita Electric Ind Co Ltd プラズマ処理方法
DE10165080B4 (de) * 2000-09-20 2015-05-13 Hitachi Metals, Ltd. Siliciumnitrid-Pulver und -Sinterkörper sowie Verfahren zu deren Herstellung und Leiterplatte damit
JP4666754B2 (ja) * 2000-12-12 2011-04-06 太陽ホールディングス株式会社 多層プリント配線板用ドライフィルム及びそれを用いた多層プリント配線板の製造方法
JP2002252257A (ja) 2000-12-18 2002-09-06 Mitsui Mining & Smelting Co Ltd 半導体キャリア用フィルム及びその製造方法
JP2002368393A (ja) 2001-06-05 2002-12-20 Toray Eng Co Ltd 金属配線回路基板の製造方法
CN100496195C (zh) * 2001-09-05 2009-06-03 日本瑞翁株式会社 多层电路基板、树脂基材及其制造方法
US6753480B2 (en) * 2001-10-12 2004-06-22 Ultratera Corporation Printed circuit board having permanent solder mask
JP2003198120A (ja) 2001-12-27 2003-07-11 Tokai Rubber Ind Ltd フレキシブルプリント基板およびその製造方法
US7535100B2 (en) * 2002-07-12 2009-05-19 The United States Of America As Represented By The Secretary Of The Navy Wafer bonding of thinned electronic materials and circuits to high performance substrates
TW200420208A (en) * 2002-10-31 2004-10-01 Furukawa Circuit Foil Ultra-thin copper foil with carrier, method of production of the same, and printed circuit board using ultra-thin copper foil with carrier
US7001662B2 (en) * 2003-03-28 2006-02-21 Matsushita Electric Industrial Co., Ltd. Transfer sheet and wiring board using the same, and method of manufacturing the same
CN1768437A (zh) * 2003-03-31 2006-05-03 佳能株式会社 有机薄膜晶体管及其制作方法
JP2005054240A (ja) * 2003-08-05 2005-03-03 Fuji Photo Film Co Ltd 導電性フィルムおよびその作製方法
JP2005086071A (ja) * 2003-09-10 2005-03-31 Hitachi Chem Co Ltd 多層配線基板、半導体チップ搭載基板及び半導体パッケージ、並びにそれらの製造方法
JP3641632B1 (ja) * 2003-10-06 2005-04-27 Ｆｃｍ株式会社 導電性シート、それを用いた製品およびその製造方法
US7189650B2 (en) * 2004-11-12 2007-03-13 Taiwan Semiconductor Manufacturing Co., Ltd. Method and apparatus for copper film quality enhancement with two-step deposition
US6964884B1 (en) * 2004-11-19 2005-11-15 Endicott Interconnect Technologies, Inc. Circuitized substrates utilizing three smooth-sided conductive layers as part thereof, method of making same, and electrical assemblies and information handling systems utilizing same
JP4346541B2 (ja) 2004-11-26 2009-10-21 日東電工株式会社 配線回路基板およびその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1454045A (zh) * 2002-04-25 2003-11-05 松下电器产业株式会社 布线转印片材及其制造方法、以及布线基板及其制造方法
CN1747630A (zh) * 2004-09-10 2006-03-15 富士通株式会社 基板制造方法和电路板

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JP特开2001-7513A 2001.01.12

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8522427B2 (en) 2004-11-26 2013-09-03 Nitto Denko Corporation Method of manufacturing a printed circuit board

Also Published As

Publication number Publication date
JP4346541B2 (ja) 2009-10-21
JP2006156547A (ja) 2006-06-15
EP1670297A2 (en) 2006-06-14
EP1670297A3 (en) 2007-08-15
CN1805653A (zh) 2006-07-19
US8522427B2 (en) 2013-09-03
US20060113669A1 (en) 2006-06-01
US20090106975A1 (en) 2009-04-30
US7521779B2 (en) 2009-04-21

Similar Documents

Publication Publication Date Title
CN1805653B (zh) 配线电路基板及其制造方法
US6004619A (en) Process for manufacturing printed circuit boards
CN100553409C (zh) 布线电路基板
JP3570802B2 (ja) 銅薄膜基板及びプリント配線板
JP4741616B2 (ja) フォトレジスト積層基板の形成方法
JPH0426239B2 (zh)
CN1894758A (zh) 印刷电路嵌入式电容器
JP2003519442A (ja) 電気接続素子を製造するための方法、設備および装置、電気接続素子ならびに半完成品
TWI256723B (en) Process for manufacturing multiple layer wiring substrate onto which thin film capacitor is incorporated
CN105873381A (zh) Hdi电路板及其制造方法
KR20010105366A (ko) 다층 배선 기판의 제조 방법
CN1976556B (zh) 配线电路基板
JP2006278950A (ja) プリント配線板およびその製造方法
CN101115349A (zh) 布线电路基板
TW201206332A (en) Flexible printed circuit board and method for manufacturing the same
US4622106A (en) Methods for producing printed circuits
CN1929715B (zh) 配线电路基板
CN102792786B (zh) 2层挠性基板及其制造方法
JP7464352B2 (ja) 配線基板およびその製造方法
JP2004009357A (ja) 金属蒸着／金属メッキ積層フィルム及びこれを用いた電子部品
US3812019A (en) Method of producing electric wiring arrangement
WO2005004558A2 (en) Method for the manufacture of printed circuit boards with embedded resistors
JP4270364B2 (ja) コンデンサ内蔵基板の製造方法
US20060258082A1 (en) Structure Of Embedded Capacitors And Fabrication Method Thereof
TW201212741A (en) Copper foil for printed wiring board, and layered body using the same

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100714

Termination date: 20161128