KR101372147B1 - 인쇄 회로기판 및 인쇄 회로기판의 제조방법 - Google Patents

인쇄 회로기판 및 인쇄 회로기판의 제조방법 Download PDF

Info

Publication number
KR101372147B1
KR101372147B1 KR1020070007204A KR20070007204A KR101372147B1 KR 101372147 B1 KR101372147 B1 KR 101372147B1 KR 1020070007204 A KR1020070007204 A KR 1020070007204A KR 20070007204 A KR20070007204 A KR 20070007204A KR 101372147 B1 KR101372147 B1 KR 101372147B1
Authority
KR
South Korea
Prior art keywords
forming
layer
circuit pattern
insulating member
bonding
Prior art date
Application number
KR1020070007204A
Other languages
English (en)
Other versions
KR20080069452A (ko
Inventor
남상혁
이성규
한준욱
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020070007204A priority Critical patent/KR101372147B1/ko
Publication of KR20080069452A publication Critical patent/KR20080069452A/ko
Application granted granted Critical
Publication of KR101372147B1 publication Critical patent/KR101372147B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

본 발명은 인쇄 회로기판 및 인쇄 회로기판의 제조 방법에 관한 것으로, 본 발명에 따른 인쇄 회로기판은 절연부재와; 상기 절연부재의 어느 일 면에 형성되는 회로패턴 층과; 상기 회로패턴 층이 형성되는 절연부재에 적용되는 솔더 레지스트 층을 포함하여 구성되며, 상기 절연부재의 면에 형성되는 회로패턴의 하부에는 접합층(Tie-layer)이 형성되고, 상기 솔더 레지스트 층이 형성되는 절연부재의 면에 조도 형성층이 형성될 수 있다.
이와 같은 구성을 통하여 본 발명은 인쇄 회로기판을 구성하는 재료 간의 서로 다른 물성의 재료로 구성되어도 이들 구성요소들 간의 분리현상이 방지되며, 재료 간 분리현상을 방지하기 위한 공정이 동일 공정에 의해 이루어질 수 있고, 이들 보강을 위한 접합부 및 조도 형성층의 적용시에도 회로패턴의 형성이 도금 공정에 의해 적용 가능하게 되어 회로패턴의 미세화가 가능하게 된다.
접합층, 조도 형성층, 비아, 회로패턴, 절연부재, 접합력

Description

인쇄 회로기판 및 인쇄 회로기판의 제조방법{PRINTED CIRCUIT BOARD AND METHOD FOR MANUFACTURING THE SAME}
도 1은 본 발명의 일 실시예에 따른 인쇄 회로기판의 제조 과정 중 절연부재에 접합부재가 적층된 상태를 나타내는 도면이다.
도 2는 도 2의 연속되는 공정을 나타내는 도면으로 접합부재의 상부에 회로패턴 기초부재가 더 적층된 상태를 나타내는 도면이다.
도 3은 도 2의 연속되는 공정을 나타내는 도면으로 회로패턴 기초부재의 일부 영역이 비아에 의해 통전 가능하도록 구성되고, 또한, 회로패턴 기초부재의 일부 영역이 제거되어 회로패턴이 형성된 상태를 나타내는 도면이다.
도 4는 도 3의 연속되는 공정을 나타내는 도면으로 제거된 회로패턴 기초부재의 영역에 남아있는 접합부재가 제거되고, 접합부재가 제거된 영역에 조도 형성층이 형성된 상태를 나타내는 도면이다.
도 5는 도 4의 연속되는 공정을 나타내는 도면으로 상기 각 회로패턴의 상부에 절연부재가 더 적층된 후 층간 회로패턴의 연결을 위해 비아 형성홀이 형성된 상태를 나타내는 도면이다.
도 6은 도 5의 연속되는 공정을 나타내는 도면으로 절연부재에 접합부재가 더 적층된 상태를 나타내는 도면이다.
도 7은 도 6의 연속되는 공정을 나타내는 도면으로 비아 형성홀에 통전부재가 적층되어 비아가 형성되고, 접합부재의 상부에 회로패턴 기초부재가 더 적층된 상태를 나타내는 도면이다.
도 8은 도 7의 연속되는 공정을 나타내는 도면으로 회로패턴 기초부재의 일부 영역이 제거되어 회로패턴이 형성되고, 제거된 회로패턴 기초부재의 영역에 남아있는 접합부재가 제거되며, 접합부재가 제거된 영역에 조도 형성층이 형성된 상태를 나타내는 도면이다.
도 9는 도 8의 연속되는 공정을 나타내는 도면으로 회로패턴의 일부 영역이 노출되는 상태로 조도 형성층의 상부에 솔더 레지스트 층이 형성된 상태를 나타내는 도면이다.
*도면의 주요 부분에 대한 설명*
110,1100 ... 절연부재 120,1200 ... 접합부재
121,1210 ... 접합부 130,1300 ... 회로패턴
131,1310 ... 회로패턴 기초부재 140,1400 ... 비아
150,1500 ... 조도 형성층 160 ... 컨택부
본 발명은 인쇄 회로기판 및 인쇄 회로기판의 제조 방법에 관한 것이다.
일반적으로 PCB(Printed Circuit Board)라 불리 우는 인쇄 회로기판은 배선 이 집적되어 다양한 소자들이 실장 되거나 소자 간의 전기적 연결이 가능하도록 구성되는 부품이다.
기술의 발전에 따라 다양한 형태와 다양한 기능을 갖게 되는 인쇄 회로기판이 제조되고 있고, 이러한 종류의 인쇄 회로기판 중에는 램(Ram), 메인보드, 랜 카드 등과 같은 인쇄 회로기판이 생산되고 있다.
이와 같이 생산되고 있는 인쇄 회로기판은 상기 인쇄 회로기판과 함께 회로를 구성하게 되는 소자 또는 다른 인쇄 회로기판들이 회로패턴 중 개방된 영역(즉, 컨택부)를 통하여 전기적으로 연결되고 있다. 또한, 상기 인쇄회로기판들은 실질적인 회로를 구성하게 되는 회로패턴이 복수개의 층을 이루도록 절연부재에 의해 구획되어 비아에 의해 층간 회로패턴들이 서로 통전 가능하게 구성되고 있다.
일반적으로 인쇄 회로기판은 물성이 상이한 다수의 재료가 조합되어 구성되는 장치이기 때문에 각각의 결합 되는 재료 간의 물성 차이가 큰 경우에는 결합력이 매우 저하되어 제조과정에서 재료 간의 분리현상이 발생 되기도 하고, 제조된 후라도 가벼운 충격에 의해 분리되는 형상이 발생 되기도 한다. 이뿐만 아니라, 제조된 후 환경의 영향에 의해 결합력이 약한 부위로 침투된 습기가 작동불량 또는 고장의 원인이 되기도 한다.
이와 같은 문제점들을 개선하기 위하여 층간 절연부재 간에 접합력을 상승시키기 위해서, 그리고, 절연부재에 형성되는 회로패턴과 절연부재 간의 접합력을 향상시키기 위해서 접합층(Tie-layer)이 제공되고 있다. 한편, 다른 소자 등의 실장을 위하여 일부 영역의 회로패턴이 개방되는 상태로 적층되는 솔더 레지스트 층이 적용되고 있는데, 이러한 솔더 레지스트 층의 결합력을 향상시키기 위해서 절연부재와 솔더 레지스트 층 사이의 결합력을 보강하기 위해서 절연부재의 면에 조도 형성층이 제공하고자 하는 시도 있었다. 여기서 조도 형성층이란 적층되는 대상 면이 거칠게 형성되어 서로 맞물리는 힘이 보강되게 가공된 면을 말한다.
이와 같은 기술들은 재료간의 접합력을 보강하기 위해 제공되는 접합층과 조도 형성층의 공정이 별개의 공정에 의해 이루어지게 되기 때문에 제공과정을 단순화하는 데에 한계가 있었다.
또한, 기존의 접합층의 형성과 조도 형성층의 제공을 위한 공정에서는 에칭공정을 필요로 하기 때문에 인쇄회로기판의 회로패턴에 대한 미세화에 한계가 있었다.
또한, 종래의 조도 형성을 위한 공정에 이용되는 재료는 가격이 고가이기 때문에 제품의 가격을 상승시키는 원인이 되고 있고, 한편, 이에 이용되는 장비 또한 고가이어 공정 설비에 제약을 주고 있다.
따라서, 보다 제품의 제조공정에 용이하게 적용할 수 있으면서도 제품의 신뢰성과 공정의 간소화를 추구할 수 있는 연구의 필요성이 대두 되고 있다.
본 발명의 목적은 상기와 같은 문제점을 해결하기 위한 것으로 그 일 목적은 인쇄 회로기판을 구성하는 재료 간의 서로 다른 물성의 차이로 인한 요소들 간의 분리현상을 방지하고자 하는 데에 있다.
본 발명의 다른 일 목적은 구성요소 간 결합력의 약화로 인한 습기의 침투 등에 의한 작동불량 또는 고장을 방지하고자 하는 데에 있다.
본 발명의 또 다른 일 목적은 절연부재와 회로패턴의 접합력 보강을 위한 접합부의 형성과 절연부재와 솔더 레지스트 층간의 접합력 보강을 위한 조도 형성층이 동일 공정에 의해 이루어질 수 있도록 하는 데에 있다.
본 발명의 또 다른 일 목적은 접합력의 보강을 위한 접합부의 형성과 조도 형성층의 적용시에도 회로패턴의 형성이 도금 공정에 의해 적용 가능하도록 하여 미세 패턴을 이루도록 하는 데에 있다.
본 발명의 또 다른 일 목적은 저가의 재료와 일반적인 공정 장비의 이용이 가능하도록 하여 제조 공정의 보편화가 가능하도록 하는 데에 있다.
본 발명의 또 다른 일 목적은 제조비용의 절감이 가능하도록 하는 데에 있다.
본 발명은 상기와 같은 문제들을 해결하고 동시에 본 발명에 따른 목적들을 이루기 위한 인쇄 회로기판의 제조방법과 상기 제조방법에 의해 제조된 인쇄 회로기판을 제공한다.
본 발명의 일 실시 형태에 따른 인쇄 회로기판은 절연부재와; 절연부재의 어느 일 면에 형성되는 회로패턴 층과; 회로패턴 층이 형성되는 절연부재에 적용되는 솔더 레지스트 층을 포함하여 구성되며, 절연부재의 면에 형성되는 회로패턴의 하부에는 접합층(Tie-layer)이 형성되고, 솔더 레지스트 층이 형성되는 절연부재의 면에 조도 형성층이 형성되도록 구성될 수도 있다.
본 발명의 다른 일 실시 형태에 따른 인쇄 회로기판은 복수의 층으로 구비되는 회로패턴 층과; 회로패턴 층들을 전기적 분리가 가능하도록 하나 이상의 층으로 구비되는 절연부재와; 절연부재에 의해 절연되는 상태로 구비된 각 층간의 회로패턴 층의 일부 영역을 전기적으로 연결시키는 비아와; 회로패턴 층이 형성되는 절연부재에 적용되는 솔더 레지스트 층을 포함하여 구성되며, 절연부재의 면에 형성되는 회로패턴의 하부에는 접합층(Tie-layer)이 형성되고, 솔더 레지스트 층이 형성되는 절연부재의 면에 조도 형성층이 형성되도록 구성될 수도 있다.
여기서, 접합층은 Ni/Cr 합금으로 구성될 수도 있고, 조도 형성층은 KMnO4에 의해 형성될 수도 있다.
한편, 다른 소자가 실장되는 회로패턴의 일부 영역은 접속부가 더 구비될 수도 있다. 그리고, 접속부는 니켈층과 금도금층을 포함하여 구성될 수도 있다. 층간 절연부재의 사이에는 조도 형성층이 더 형성될 수도 있다.
본 발명의 또 다른 일 실시 형태에 따른 인쇄 회로기판의 제조방법은 절연부재의 적어도 일 면에 접합부재가 형성되는 단계와; 접합부재의 상부에 회로패턴이 형성되는 단계와; 회로패턴 이외의 영역에 남아있는 접합부재가 제거되어 접합부가 형성되고, 접합부재가 제거된 영역에 조도 형성층이 형성되는 단계와; 회로패턴의 일부 영역이 노출되는 상태로 조도 형성층의 상부에 솔더 레지스트 층이 형성되는 단계를 포함하여 이루어질 수도 있다.
본 발명의 또 다른 일 실시 형태에 따른 인쇄 회로기판의 제조방법은 절연부 재의 적어도 일 면에 접합부재가 형성되는 단계와; 접합부재의 일부 영역이 제거되어 접합부가 형성되고, 접합부재가 제거된 영역에 조도 형성층이 형성되는 단계와; 접합부의 상부에 회로패턴이 형성되는 단계와; 회로패턴의 일부 영역이 노출되는 상태로 조도 형성층의 상부에 솔더 레지스트 층이 형성되는 단계를 포함하여 이루어질 수도 있다.
본 발명의 또 다른 일 실시 형태에 따른 인쇄 회로기판의 제조방법은 비아에 의해 일부 영역이 통전 가능하도록 절연부재의 양면에 회로패턴이 형성되는 단계와; 회로패턴의 상부에 비아 형성홀을 갖는 절연부재가 적층되는 단계와; 비아 형성홀이 형성된 절연부재의 상부에 접합부재가 형성되는 단계와; 접합부재의 상부에 회로패턴이 형성되고, 회로패턴이 다른 층에 형성된 회로패턴과 통전 가능하도록 연결되는 비아가 형성되는 단계; 회로패턴 이외의 영역에 남아있는 접합부재가 제거되고 접합부재가 제거된 영역에 조도 형성층이 형성되는 단계와; 회로패턴의 일부 영역이 노출되는 상태로 조도 형성층의 상부에 솔더 레지스트 층이 형성되는 단계를 포함하여 이루어질 수도 있다.
본 발명의 또 다른 일 실시 형태에 따른 인쇄 회로기판의 제조방법은 비아에 의해 일부 영역이 통전 가능하도록 절연부재의 양면에 회로패턴이 형성되는 단계와; 회로패턴의 상부에 절연부재가 적층되는 단계와; 회로패턴의 상부에 적층된 절연부재의 상부에 접합부재가 형성되는 단계와; 접합부재와 회로패턴의 상부에 적층된 절연부재의 일부 영역이 제거되어 비아 형성홀이 형성되는 단계와; 비아 형성홀에 통전부재가 적층되어 비아가 형성되는 단계와; 접합부재의 상부에 회로패턴 이 형성되는 단계와; 회로패턴 이외의 영역에 있는 접합부재가 제거되고 접합부재가 제거된 영역에 조도 형성층이 형성되는 단계와; 회로패턴의 일부 영역이 노출되는 상태로 조도 형성층의 상부에 솔더 레지스트 층이 형성되는 단계를 포함하여 이루어질 수도 있다.
여기서, 접합층은 Ni/Cr 합금으로 이루어질 수도 있고, 접합층의 제거와 조도 형성층의 형성은 KMnO4에 의해 이루어질 수도 있다.
또한, 솔더 레지스트 층이 적층되지 않은 개방된 상태의 회로패턴의 일부 영역은 접속부가 더 형성될 수도 있고, 이때, 접속부는 니켈층과 금도금층을 포함하여 이루어질 수도 있다.
그리고, 비아의 형성과 회로패턴의 형성은 동시에 이루어질 수도 있고, 이 경우, 비아를 형성하는 물질과 회로패턴을 형성하는 물질은 동일 물질로 이루어질 수도 있다.
상기와 같은 본 발명의 특징들에 대한 이해를 돕기 위하여 이하 본 발명의 실시예들을 통해 본 발명에 따른 인쇄 회로기판 및 인쇄 회로기판의 제조 방법을 설명한다.
이하 설명되는 실시예들에 의해 본 발명이 제한되는 것이 아니라 아래 설명되는 실시예들과 같이 본 발명이 실시될 수 있다는 것을 일 예로 하여 설명한 것이다. 즉, 본 발명은 아래 설명된 실시예를 통해 본 발명의 요지 범위 내에서 다양한 변형 실시가 가능하며, 이러한 변형 실시예는 본 발명의 요지 범위 내에 속한다 할 것이다.
이하 설명되는 실시예의 이해를 돕기 위하여 첨부된 도면에 기재된 부호에 있어서, 각 실시예에서 동일한 작용을 하게 되는 구성요소 중 관련된 구성요소는 동일 연장 선상의 숫자로 표기하였다. 그리고, 이하 설명되는 실시예는 본 발명의 기술적인 특징을 이해시키기에 가장 적합한 실시예들을 기초로 하여 설명될 것이다.
도 1을 참조하여 보면, 본 발명의 일 실시예에 따른 인쇄 회로기판의 제조 공정 중 절연부재(110)에 회로패턴(130)과 절연부재(110) 간의 결합력을 향상시키기 위하여 이후 공정에 의해 접합부(121)로 구성되는 접합부재(120)가 적층된 상태가 도시되어 있다.
여기서는 상기 접합부재(120)가 절연부재(110)의 전체 영역에 적층될 수 있다. 상기 접합부재(120)는 CVD(chemical vapor deposition) 또는 PVD(physical vapor deposition) 장비를 이용하여 증착될 수 있다. 이때, 상기 접합부재(120)를 이루는 물질은 니켈/크롬(Ni/Cr)합금으로 적용이 가능하다.
상기 예에서는 접합부재(120)가 절연부재(110)의 전체 영역에 적층되는 상태로 도시되었지만, 상기 접합부재(120)는 회로패턴(130)과 동일한 패턴을 가지는 접합부(121)로 형성될 수도 있다. 이 경우 회로패턴(130)과 동일한 패턴이 형성된 마스크를 이용하여 형성될 수도 있다.
만일, 상기 과정에서 절연부재(110)의 전체 면에 대하여 접합부재(120)가 적층되고, 상기 접합부재(120)에 회로패턴 기초부재(131)가 적층된 경우에는 마스크 (미도시)를 이용하여 도 3에 도시된 것과 같이 설계 사양에 따른 회로패턴(130)을 형성할 수도 있다.
이와 같이 회로패턴(130)이 형성된 후에는 회로패턴(130) 이외에 영역에 적층되어 있는 접합부재(120)를 제거하여 회로패턴(130)의 하부 영역에만 접합부(121)가 형성되도록 할 수도 있다. 이때, 상기 접합부재(120)의 제거는 KMnO4를 이용하여 제거할 수도 있다.
만일, 상기 회로패턴(130)의 상부에 도 9에 도시된 것과 같이 솔더 레지스트 층(160)을 형성시키는 경우에는 상기 KMnO4를 이용하여 상기 회로패턴(130) 이외에 영역에 적층되어 있는 접합부재(120)를 에칭하게 될 때, 상기 접합부재(120)가 완전히 제거된 후에도 일정시간 동안 상기 절연부재(110)에 상기 KMnO4를 계속 적용시킬 수도 있다.
이와 같이 절연부재(110)에 KMnO4를 적용하는 경우 상기 KMnO4에 노출된 절연부재(110)의 영역에는 조도 형성층(150)이 형성된다. 상기 조도 형성층(150)은 절연부재(130)와 솔더 레지스트 층(160)의 접합력을 향상시키게 된다.
다른 실시예로 도 2의 도시와는 달리 접합부재(120)에 설계사양에 따른 패턴을 가지는 마스크(미도시)를 이용하는 도금 공정을 통해 직접 회로패턴(130)을 형성시킬 수도 있다. 이 경우에는 회로패턴(130)의 형성을 위한 에칭 공정은 적용되지 않고, 회로패턴(130)의 하부 영역에만 접합부(121)가 형성되도록 바로 접합부재(120)를 제거하는 공정이 적용될 수 있다. 이때, 상기 접합부재(120)의 제거는 위에 설명된 경우와 같이 KMnO4를 이용하여 에칭이 수행될 수 있는데, 이에 따른 공정은 상기 설명된 것과 동일하게 수행될 수 있다.
즉, 상기 KMnO4를 이용하여 상기 회로패턴(130) 이외에 영역에 적층되어 있는 접합부재(120)의 에칭을 수행하게 되며, 이때, 상기 해당영역에 대한 접합부재(120)가 완전히 제거된 후에도 일정시간 동안 상기 절연부재(110)에 상기 KMnO4에 계속 노출시켜 조도 형성층(150)이 형성되도록 할 수도 있다.
여기서, 도시된 것과 같이 절연부재(110)의 양면에 회로패턴(130)이 적용되는 경우에는 상기 절연부재(110)의 양면에 형성되는 회로패턴(130) 간의 통전이 가능하도록 비아(140)가 형성될 수도 있다. 이 경우 상기 비아(140)의 형성은 일반적으로 알려진 공정에 의해 구성이 가능하다. 예를 들어, 회로패턴(130)의 형성 전에 드릴링 작업을 통해 비아홀을 형성한 후에 회로패턴(130)의 형성시 비아(140)를 함께 형성시킬 수도 있다. 또는 드릴링 작업과 도금 공정을 통해 비아(140)를 별도로 형성한 후에 회로패턴(130)을 별도 도금 또는 에칭 등과 같은 공정을 통해 형성시킬 수도 있다.
상기 구성과 같이 절연부재(110)의 일면 또는 양면에 회로패턴(130)이 형성되는 상태의 인쇄회로기판으로 이용하고자 하는 경우에는 위에 언급된 바와 같이 다른 소자 등의 실장을 위해 일부 회로패턴(130)의 영역이 노출되는 상태로 솔더 레지스트를 적용할 수 있다. 이 경우, 상기 노출된 회로패턴(130)의 일부 영역에는 소자의 실장을 용이하게 하고, 통전 성능 및 내구성의 향상을 위해 도 9에 도시된 것과 같이 접속부(160)를 더 포함할 수도 있다. 상기 접속부(160)는 니켈 및/또는 금을 포함하여 구성이 가능하다.
한편, 상기 절연부재(110)의 상부 영역에 솔더 레지스트(160)가 적용되지 않고, 복층 구조를 가지는 인쇄회로기판(100)을 구성하기 위하여 다른 절연부재(1100)가 더 적용되는 경우에는 상기 설명된 것과 같이 절연부재(110)와, 절연부재(110)의 양면에 형성되는 회로패턴(130)과, 회로패턴(130)의 일부 영역을 통전 가능하게 연결하는 비아(140)를 기초로 하여 구성될 수 있다. 여기서, 상기 회로패턴(130)의 하부 영역에는 절연부재(110)와의 결합력을 보강하기 위하여 위에서 설명된 것과 같은 접합부(121)가 형성되고, 회로패턴(130) 이외의 절연부재(110) 상의 영역에는 적층되는 다른 절연부재(1100)와의 결합력을 보강하기 위하여 위에서 설명된 것과 같은 조도 형성층(150)이 형성될 수도 있다.
이와 같이 조도 형성층(150)이 형성된 상기 절연부재(110)의 양 면에는 도 5에 도시된 것과 같이 복층 구조의 회로패턴 형성을 위해 절연부재(1100)가 더 적층될 수 있다. 상기 절연부재(1100)는 상기 적층된 절연부재(1100)에 형성되는 회로패턴(1300)과 중앙 영역에 형성된 회로패턴(130)과의 전기적인 통전을 위해 비아(1400)를 형성시키기 위한 비아 형성홀(1410)이 형성된다. 상기 비아 형성홀(1410)의 형성은 위에서 언급된 바와 같이 드릴링 또는 에칭 등과 같은 공정에 의해 형성이 가능하다.
상기와 같이 절연부재(1100)에 비아 형성홀(1410)이 형성된 후에는 도 6에 도시된 것과 같이 접합부재(1200)가 적층될 수 있다. 이때, 상기 접합부재(1200)는 비아 형성홀(1410)에 함께 형성될 수도 있다. 상기 접합부재(1200)는 상기 설명된 것과 같이 CVD(chemical vapor deposition) 또는 PVD(physical vapor deposition) 장비를 이용하여 증착될 수 있다. 이때, 상기 접합부재(1200)를 이루는 물질은 니켈/크롬(Ni/Cr)합금으로 적용이 가능하다.
상기 접합부재(1200)에는 도 7에 도시된 것과 같이 회로패턴 기초부재(1310)가 적층될 수 있다. 여기서, 상기 회로패턴 기초부재(1310)는 비아 형성홀(1410)의 내부가 함께 충진되는 상태로 적층되어 비아(1400)를 형성시킬 수도 있다.
이와 같이 회로패턴 기초부재(1310)가 상기 접합부재(1200)의 상부에 적층된 후에는 도 8에 도시된 것과 같이 마스크(미도시)를 이용하여 회로패턴 기초부재(1310)의 일부 영역이 제거되도록 하여 설계사양에 따른 회로패턴(1300)이 형성되도록 할 수도 있다.
여기서, 상기 회로패턴(1300)의 상부에 도 9에 도시된 것과 같이 솔더 레지스트 층(160)을 형성시키는 경우에는 KMnO4를 이용하여 상기 회로패턴(1300) 이외에 영역에 적층되어 있는 접합부재(1200)를 제거할 수 있다. 이때, 상기 접합부재(1200)가 완전히 제거된 후에도 일정시간 동안 상기 절연부재(1100)에 상기 KMnO4를 계속 적용시킬 수도 있다. 이와 같이 절연부재(1100)에 KMnO4를 적용하는 경우 상기 KMnO4에 노출된 절연부재(1100)의 영역에는 조도 형성층(1500)이 형성된다. 상기 조도 형성층(1500)은 절연부재(1300)와 솔더 레지스트 층(160)의 접합력을 향상시키게 된다.
상기 회로패턴(1300)의 형성과정에 대한 다른 실시예로 접합부재(1200)의 상부에 설계사양에 따른 패턴을 가지는 마스크(미도시)를 이용하는 도금 공정을 통해 직접 회로패턴(1300)을 형성시킬 수도 있다. 이 경우에는 회로패턴(1300)의 형성을 위한 에칭 공정은 적용되지 않고, 회로패턴(1300)의 하부 영역에만 접합부(1210)가 형성되도록 바로 접합부재(1200)를 제거하는 공정이 적용될 수 있다. 이때, 상기 접합부재(1200)의 제거는 위에 설명된 경우와 같이 KMnO4를 이용하여 에칭이 수행될 수 있는데, 이에 따른 공정은 상기 설명된 것과 동일하게 수행될 수 있다.
상기 접합부(1210)와 회로패턴(1300)의 형성에 대한 또 다른 실시예로, 도 5에 도시된 것과 같이 절연부재(1100)에 비아 형성홀(1410)이 형성된 상태에서 상기 절연부재(1100)의 전체 영역에 대해 접합부재(1200)가 적용되지 않고, 설계사양에 따른 회로패턴(1300)과 동일한 패턴을 가지는 마스크(비도시)를 적용하여 접합부(1210)를 형성시킬 수도 있다. 회로패턴(1300)은 상기 접합부(1210)를 기초로 한 도금공정을 통해 형성될 수도 있다.
이와 같은 공정을 통해 하부 영역에 접합부(1210)가 배치되는 회로패턴(1300)이 형성된 후에는 회로패턴(1300) 이외에 영역으로 노출되는 절연부재(1100)는 KMnO4에 일정시간 노출시켜 조도 형성층(1500)이 형성되게 할 수도 있다.
이와 같이 구성된 상태에서 소자 등을 실장시켜 인쇄회로기판(100)으로 이용하고자 하는 경우에는 도 9에 도시된 것과 같이 일부 회로패턴(1300)의 영역이 노 출되는 상태가 되도록 솔더 레지스트(160)를 적용할 수 있다. 이 경우, 상기 노출된 회로패턴(1300)의 일부 영역에는 소자의 실장을 용이하게 하고, 통전 성능 및 내구성의 향상을 위해 도 9에 도시된 것과 같이 접속부(160)를 더 포함할 수도 있다. 상기 접속부(160)는 니켈 및/또는 금을 포함하여 구성이 가능하다.
상기와 같이 설명된 인쇄 회로기판의 제조방법은 상기 설명된 각 단계를 순차적으로 수행하여 제조되어야만 하는 것이 아니라 설계 사양에 따라 상기 각 공정의 단계가 본 발명의 기술적 사상의 범위 내에서 다양한 변형을 포함할 수 있도록 선택적으로 혼용되어 수행될 수도 있다.
이상에서와 같이 본 발명에 따르면, 인쇄 회로기판을 구성하는 재료 간의 서로 다른 물성의 재료로 구성되어도 이들 구성요소들 간의 분리현상이 방지될 수 있다.
또한, 본 발명에 따르면, 구성요소 간 결합력의 약화로 인한 습기의 침투 등이 방지되어 작동불량 또는 고장을 방지될 수 있다.
그리고 또한, 본 발명에 따르면, 절연부재와 회로패턴의 접합력이 보강되고, 절연부재와 솔더 레지스트 층간의 접합력이 보강될 수 있고, 이들 보강을 위한 공정이 동일 공정에 의해 이루어질 수 있다.
그리고 또한, 본 발명에 따르면, 접합력의 보강을 위한 접합부의 형성과 조도 형성층의 적용시에도 회로패턴의 형성이 도금 공정에 의해 적용 가능하게 되어 회로패턴의 미세화가 가능하게 된다.
그리고 또한, 본 발명에 따르면, 저가의 재료와 일반적인 공정 장비의 이용이 가능하게 되어 제조 공정의 보편화가 가능하게 된다.
그리고 또한, 본 발명에 따르면, 제조비용의 절감이 가능하다.

Claims (17)

  1. 절연부재와;
    상기 절연부재의 일부 영역 상에 형성되는 접합층과;
    상기 접합층 상에 형성되는 회로패턴 층과;
    상기 절연부재의 나머지 영역에 형성되는 조도 형성층과;
    상기 회로패턴 층과 조도 형성층 상에 형성되며, 비아 형성홀을 포함하는 다른 절연부재와;
    상기 비아 형성홀 내부 및 상기 다른 절연부재의 일부 영역 상에 형성된 다른 접합층과;
    상기 비아 형성홀 내에 형성되어 상기 회로패턴 층과 전기적으로 연결되는 제1 비아를 포함하는 인쇄회로기판.
  2. 제 1 항에 있어서,
    상기 절연부재를 관통하여 상기 제1 비아와 연결되는 제2 비아를 더 포함하는 인쇄회로기판.
  3. 제 2 항에 있어서,
    상기 제2 비아는 상기 접합층에 의해 상기 절연부재에 접합되는 인쇄회로기판.
  4. 제 1 항 또는 제 3 항에 있어서, 상기 접합층은 Ni/Cr 합금으로 구성되는 인쇄회로기판.
  5. 제 1 항에 있어서, 상기 회로패턴 층은 접속부를 더 포함하는 인쇄회로기판.
  6. 제 5 항에 있어서, 상기 접속부는 니켈층과 금도금층을 포함하여 구성되는 인쇄회로기판.
  7. 제 2 항에 있어서,
    상기 다른 절연부재의 나머지 영역에 형성되는 다른 조도 형성층과;
    상기 다른 조도 형성층 상에 형성되는 솔더 레지스트 층을 더 포함하는 인쇄회로기판.
  8. 절연부재의 적어도 일 면에 접합부재가 형성되는 단계와;
    상기 접합부재의 일부 영역 상에 회로패턴 층이 형성되는 단계와;
    상기 접합부재의 나머지 영역이 제거되고 조도 형성층이 형성되는 단계와;
    상기 회로패턴 층과 조도 형성층 상에, 비아 형성홀이 형성된 다른 절연부재가 형성되는 단계와;
    상기 비아 형성홀 내부 및 상기 다른 절연부재의 일부 영역 상에 다른 접합부재가 형성되는 단계와;
    상기 비아 형성홀 내에 상기 회로패턴 층과 전기적으로 연결되는 제1 비아가 형성되는 단계를 포함하는 인쇄회로기판의 제조방법.
  9. 절연부재의 적어도 일 면에 접합부재가 형성되는 단계와;
    상기 접합부재의 일부 영역이 접합부가 되도록, 상기 접합부재의 나머지 영역이 제거되고 조도 형성층이 형성되는 단계와;
    상기 접합부 상에 회로패턴 층이 형성되는 단계와;
    상기 회로패턴 층과 조도 형성층 상에, 상기 회로패턴 층의 일부 영역에 대응하여 비아 형성홀이 형성된 다른 절연부재가 형성되는 단계와;
    상기 비아 형성홀 내부 및 상기 다른 절연부재의 일부 영역 상에 다른 접합부재가 형성되는 단계와;
    상기 비아 형성홀 내에 상기 회로패턴층과 전기적으로 연결되는 제1 비아가 형성되는 단계를 포함하는 인쇄회로기판의 제조방법.
  10. 제 8 항에 있어서,
    상기 다른 접합부재의 일부 영역 상에 다른 회로패턴 층이 형성되는 단계와;
    상기 다른 접합부재의 나머지 영역이 제거되고 다른 조도 형성층이 형성되는 단계와;
    상기 다른 회로패턴 층과 다른 조도 형성층 상에 솔더 레지스트 층이 형성되는 단계를 더 포함하는 인쇄회로기판의 제조방법.
  11. 제 9 항에 있어서,
    상기 다른 접합부재의 일부 영역이 다른 접합부가 되도록, 상기 다른 접합부재의 나머지 영역이 제거되고 다른 조도 형성층이 형성되는 단계와;
    상기 다른 접합부 상에 다른 회로패턴 층이 형성되는 단계와;
    상기 다른 회로패턴 층과 다른 조도 형성층의 상부에 솔더 레지스트 층이 형성되는 단계를 더 포함하는 인쇄회로기판의 제조방법.
  12. 제 8 항 또는 제 9 항에 있어서, 상기 접합부재 및 다른 접합부재는 Ni/Cr 합금으로 이루어지는 인쇄회로기판의 제조방법.
  13. 제 10 항 또는 제 11 항에 있어서, 상기 조도 형성층 형성 단계는
    상기 접합부재의 나머지 영역을 KMnO4를 이용하여 에칭함에 따라 수행되며,
    상기 다른 조도 형성층 형성 단계는
    상기 다른 접합부재의 나머지 영역을 KMnO4를 이용하여 에칭함에 따라 수행되는 인쇄회로기판의 제조방법.
  14. 제 10 항 또는 제 11 항에 있어서, 상기 솔더 레지스트 층 형성 단계는
    상기 다른 회로패턴 층의 일부 영역에 접속부가 형성되도록, 상기 다른 회로패턴 층의 나머지 영역에 상기 솔더 레지스트 층이 형성되는 인쇄회로기판의 제조방법.
  15. 제 14 항에 있어서, 상기 접속부는 니켈층과 금도금층을 포함하는 인쇄회로기판의 제조방법.
  16. 제 10 항 또는 제 11 항에 있어서, 상기 회로패턴 층 형성 단계는
    상기 절연부재를 관통하여 상기 회로패턴 층에 연결되는 제2 비아와 함께, 상기 회로패턴 층이 형성되는 인쇄회로기판의 제조방법.
  17. 제 16 항에 있어서, 상기 다른 회로패턴 층 형성 단계는
    상기 비아 형성홀 내에 형성되며, 상기 다른 회로패턴 층에 형성되는 상기 제1 비아와 함께, 상기 다른 회로패턴 층이 형성되는 인쇄회로기판의 제조방법.
KR1020070007204A 2007-01-23 2007-01-23 인쇄 회로기판 및 인쇄 회로기판의 제조방법 KR101372147B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070007204A KR101372147B1 (ko) 2007-01-23 2007-01-23 인쇄 회로기판 및 인쇄 회로기판의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070007204A KR101372147B1 (ko) 2007-01-23 2007-01-23 인쇄 회로기판 및 인쇄 회로기판의 제조방법

Publications (2)

Publication Number Publication Date
KR20080069452A KR20080069452A (ko) 2008-07-28
KR101372147B1 true KR101372147B1 (ko) 2014-03-10

Family

ID=39822683

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070007204A KR101372147B1 (ko) 2007-01-23 2007-01-23 인쇄 회로기판 및 인쇄 회로기판의 제조방법

Country Status (1)

Country Link
KR (1) KR101372147B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000223818A (ja) * 1999-01-27 2000-08-11 Ngk Spark Plug Co Ltd 多層配線基板の製造方法
JP2006156547A (ja) 2004-11-26 2006-06-15 Nitto Denko Corp 配線回路基板およびその製造方法
KR20060088573A (ko) * 1998-09-28 2006-08-04 이비덴 가부시키가이샤 프린트 배선기판 및 그 제조방법
KR20060124505A (ko) * 2005-05-31 2006-12-05 엘에스전선 주식회사 연성금속 적층판 및 그 제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060088573A (ko) * 1998-09-28 2006-08-04 이비덴 가부시키가이샤 프린트 배선기판 및 그 제조방법
JP2000223818A (ja) * 1999-01-27 2000-08-11 Ngk Spark Plug Co Ltd 多層配線基板の製造方法
JP2006156547A (ja) 2004-11-26 2006-06-15 Nitto Denko Corp 配線回路基板およびその製造方法
KR20060124505A (ko) * 2005-05-31 2006-12-05 엘에스전선 주식회사 연성금속 적층판 및 그 제조방법

Also Published As

Publication number Publication date
KR20080069452A (ko) 2008-07-28

Similar Documents

Publication Publication Date Title
CN100596258C (zh) 电路板结构的制造方法和电路板结构
KR101572600B1 (ko) 다층 배선 요소와 마이크로전자 요소가 실장된 어셈블리
US8737085B2 (en) Wiring board with a built-in component and method for manufacturing the same
US8736064B2 (en) Structure and method of making interconnect element having metal traces embedded in surface of dielectric
EP0400332B1 (en) Thin film multilayer laminate interconnection board assembly method
US20080128288A1 (en) Method of manufacturing a multi-layer wiring board using a metal member having a rough surface
US8120148B2 (en) Package structure with embedded die and method of fabricating the same
CN102111951A (zh) 多层布线基板
KR20070068445A (ko) 유전체의 표면에 매입된 금속 트레이스들을 갖는 상호접속소자를 제조하는 구조와 방법
KR100720049B1 (ko) 다층 배선판 및 그 제조 방법
CN101241901A (zh) 内埋式芯片封装结构及其制作方法
JP4657870B2 (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
KR101372147B1 (ko) 인쇄 회로기판 및 인쇄 회로기판의 제조방법
KR100699240B1 (ko) 소자 내장 인쇄회로기판 및 그 제조방법
KR20050072678A (ko) 다층 배선 기판 및 이의 제조 방법
KR102662862B1 (ko) 인쇄회로기판
JP6105517B2 (ja) 配線基板
US20190364662A1 (en) Printed wiring board and method for manufacturing printed wiring board
JP2008529283A (ja) 誘電体の表面に埋め込まれた金属トレースを有する相互接続要素を作る構成および方法
TW202110293A (zh) 高密度多層基板以及高密度多層基板的製造方法
KR101241690B1 (ko) 인쇄 회로기판의 제조방법 및 인쇄 회로기판의 제조 방법에의해 제조된 인쇄 회로기판
US11910540B2 (en) Circuit board with solder mask on internal copper pad
JP3683646B2 (ja) プリント配線基板とその製造方法
KR101179716B1 (ko) 인쇄회로기판 및 인쇄회로기판 제조방법
KR101251651B1 (ko) 인쇄 회로기판의 제조방법 및 인쇄 회로기판의 제조 방법에의해 제조된 인쇄 회로기판

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170207

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180205

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190213

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20200211

Year of fee payment: 7