JP2006156547A - 配線回路基板およびその製造方法 - Google Patents

配線回路基板およびその製造方法 Download PDF

Info

Publication number
JP2006156547A
JP2006156547A JP2004342178A JP2004342178A JP2006156547A JP 2006156547 A JP2006156547 A JP 2006156547A JP 2004342178 A JP2004342178 A JP 2004342178A JP 2004342178 A JP2004342178 A JP 2004342178A JP 2006156547 A JP2006156547 A JP 2006156547A
Authority
JP
Japan
Prior art keywords
layer
insulating layer
circuit board
conductor
metal thin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004342178A
Other languages
English (en)
Other versions
JP4346541B2 (ja
Inventor
Tadao Okawa
忠男 大川
Mitsuru Motogami
満 本上
Takashi Oda
高司 小田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nitto Denko Corp
Original Assignee
Nitto Denko Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nitto Denko Corp filed Critical Nitto Denko Corp
Priority to JP2004342178A priority Critical patent/JP4346541B2/ja
Priority to US11/280,624 priority patent/US7521779B2/en
Priority to EP05257155A priority patent/EP1670297A3/en
Priority to CN200510124334.0A priority patent/CN1805653B/zh
Publication of JP2006156547A publication Critical patent/JP2006156547A/ja
Priority to US12/345,134 priority patent/US8522427B2/en
Application granted granted Critical
Publication of JP4346541B2 publication Critical patent/JP4346541B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0393—Flexible materials
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/025—Abrading, e.g. grinding or sand blasting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/09—Treatments involving charged particles
    • H05K2203/095—Plasma, e.g. for treating a substrate to improve adhesion with a conductor or for cleaning holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/002—Etching of the substrate by chemical or physical means by liquid chemical etching
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0041—Etching of the substrate by chemical or physical means by plasma etching
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/281—Applying non-metallic protective coatings by means of a preformed insulating foil
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/381—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/386—Improvement of the adhesion between the insulating substrate and the metal by the use of an organic polymeric bonding layer, e.g. adhesive
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/388—Improvement of the adhesion between the insulating substrate and the metal by the use of a metallic or inorganic thin film adhesion layer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49128—Assembling formed circuit to base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/53—Means to assemble or disassemble
    • Y10T29/53478—Means to assemble or disassemble with magazine supply
    • Y10T29/53487—Assembling means comprising hand-manipulatable implement
    • Y10T29/53504—One work part comprising paper clip

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract


【課題】 高温高湿雰囲気においても導体のイオンマイグレーションを十分に防止できる配線回路基板およびその製造方法を提供する。
【解決手段】 ベース絶縁層１および金属薄膜層(シード層)２からなる積層体を用意する。金属薄膜層２の上面側に、めっきレジスト層を所定のパターンで形成する。電解めっきにより外部に露出した金属薄膜層２上に金属めっき層４を形成する。その後、めっきレジスト層を除去するとともに、めっきレジスト層の形成領域における金属薄膜層２を除去する。これにより、金属薄膜層２および金属めっき層４からなる導体パターンＨＰが形成される。導体パターンＨＰが形成されていない領域Ｓのベース絶縁層１の上面側を粗面化処理する。ベース絶縁層１および導体パターンＨＰの上面側にカバー絶縁層５を形成する。これにより、配線回路基板１０が完成する。
【選択図】 図３

Description

本発明は、配線回路基板およびその製造方法に関する。
配線回路基板の製造方法として、サブトラクティブ法、アディティブ法およびセミアディティブ法がある。
例えば、サブトラクティブ法による配線回路基板の製造方法は次のように行われる（特許文献１参照）。初めに、ポリイミドフィルム等のベース絶縁層上に、スパッタリングにより金属薄膜を密着強化層（シード層）として形成する。さらに、金属薄膜上に銅めっき層を形成する。
そこで、銅めっき層上に所定のパターンでフォトレジストを塗布して乾燥させた後、露光、現像、エッチングおよびフォトレジストの剥離の工程を経て導体（配線）パターンが完成する。
この他、セミアディティブ法による配線回路基板の製造方法は次のように行われる（特許文献２参照）。初めに、ベース絶縁層上にスパッタリングにより銅薄膜を形成する。そして、予め設定された配線部分の銅薄膜が露出するようにめっきレジストパターンを形成する。その後、露出した銅薄膜上に電解ニッケルめっきを施し、めっきレジストパターンおよびめっきレジストパターンの形成領域の銅薄膜を除去する。それにより、導体パターンが完成する。
特開２００２−２５２２５７号公報 特開２００２−３６８３９３号公報
ところで、上記のように作製された配線回路基板が高温高湿雰囲気で使用されると、ベース絶縁層と、導体パターンの形成されたベース絶縁層の一面上に形成されるカバー絶縁層との境界面に沿って、導体（上記では銅）のイオンマイグレーションが発生する場合がある。この場合、配線として形成された導体パターン間で短絡が発生する。
ここで、イオンマイグレーションとは電界が発生している状態で水分が媒体となって金属イオン（上記では銅イオン）が移動する現象をいう。
本発明の目的は、高温高湿雰囲気においても導体のイオンマイグレーションを十分に防止できる配線回路基板およびその製造方法を提供することである。
第１の発明に係る配線回路基板は、絶縁層と、絶縁層の一面上または両面上に設けられ、所定のパターンを有する導体層とを備え、導体層の設けられる絶縁層の面上において、導体層を除く領域が粗面化されたものである。
第１の発明に係る配線回路基板においては、導体層の設けられる絶縁層の面上において、導体層を除く領域が粗面化されることにより、絶縁層上に凹凸が形成される。それにより、高温高湿雰囲気において導体層から溶出される金属イオンの移動が絶縁層の凹凸により制限される。特に、導体層の設けられる絶縁層の面上に、その面を覆うように新たな絶縁層が設けられる場合には、それら絶縁層間の密着性が向上し、金属イオンの移動がより制限される。その結果、高温高湿雰囲気においても導体層のイオンマイグレーションが十分に防止される。
導体層は、絶縁層に接するように設けられた金属薄膜層を含んでもよい。この場合、金属薄膜層により、絶縁層の一面上または両面上に金属めっき層を形成することが容易となる。
導体層を除く領域における絶縁層の表面粗さが０．１μｍ以上であってもよい。これにより、高温高湿雰囲気においても導体層のイオンマイグレーションがより十分に防止される。
第２の発明に係る配線回路基板の製造方法は、絶縁層の一面上または両面上に所定のパターンを有する導体層を形成する工程と、導体層の設けられる絶縁層の面上において、導体層を除く領域を粗面化する工程とを含むものである。
第２の発明に係る配線回路基板の製造方法においては、絶縁層の一面上または両面上に所定のパターンを有する導体層が形成され、導体層の設けられる絶縁層の面上において、導体層を除く領域が粗面化される。
このように、導体層の設けられる絶縁層の面上において導体層を除く領域が粗面化されることにより、絶縁層上に凹凸が形成される。それにより、高温高湿雰囲気において導体層から溶出される金属イオンの移動が絶縁層の凹凸により制限される。特に、導体層の設けられる絶縁層の面上に、その面を覆うように新たな絶縁層が設けられる場合には、それら絶縁層間の密着性が向上し、金属イオンの移動がより制限される。その結果、高温高湿雰囲気においても導体層のイオンマイグレーションが十分に防止される。
所定のパターンを有する導体層を形成する工程は、金属薄膜層を含む導体層を金属薄膜層が絶縁層の一面上または両面上に接するように形成する工程を含んでもよい。この場合、金属薄膜層により、絶縁層の一面上または両面上に金属めっき層を形成することが容易となる。
本発明によれば、導体層の設けられる絶縁層の面上において導体層を除く領域が粗面化されることにより、絶縁層上に凹凸が形成される。それにより、高温高湿雰囲気において導体層から溶出される金属イオンの移動が絶縁層の凹凸により制限される。特に、導体層の設けられる絶縁層の面上に、その面を覆うように新たな絶縁層が設けられる場合には、それら絶縁層間の密着性が向上し、金属イオンの移動がより制限される。その結果、高温高湿雰囲気においても導体層のイオンマイグレーションが十分に防止される。
以下、本発明の一実施の形態に係る配線回路基板およびその製造方法について説明する。
図１〜図３は、本発明の一実施の形態に係る配線回路基板の製造方法を説明するための製造工程図である。
図１（ａ）に示すように、厚み５〜５０μｍのベース絶縁層１および所定の厚みを有する金属薄膜層(シード層)２からなる積層体を用意する。なお、ベース絶縁層１の厚みは１０〜３０μｍであることが好ましい。
次に、図１（ｂ）に示すように、金属薄膜層２の一面側（以下、上面側と呼ぶ。）に、例えば感光性樹脂等からなるめっきレジスト層３を形成する。そこで、図１（ｃ）に示すように、めっきレジスト層３を所定のパターンで露光処理および現像処理する。これにより、所定のパターンを有するめっきレジスト層３が金属薄膜層２上に形成される。それにより、配線パターン部分の金属薄膜層２が外部に露出する。
なお、めっきレジスト層３は、金属薄膜層２上で所定のパターンを形成できるのであれば感光性樹脂以外の他の材料により形成されてもよい。
続いて、図２（ｄ）に示すように、電解めっきにより外部に露出した金属薄膜層２上に金属めっき層４を形成する。金属めっき層４としては、例えば、ニッケル、銅、金またははんだが用いられる。
さらに、図２（ｅ）に示すように、めっきレジスト層３を除去するとともに、めっきレジスト層３の形成領域における金属薄膜層２を除去する。これにより、図２（ｆ）に示すように、金属薄膜層２および金属めっき層４からなる導体パターンＨＰが形成される。この導体パターンＨＰの厚みは、５〜３０μｍであることが好ましく、５〜１５μｍであることがより好ましい。
ここで、本実施の形態では、図３（ｇ）に示すように、導体パターンＨＰが形成されていない領域Ｓのベース絶縁層１の上面側を粗面化処理する。粗面化処理の方法としては、例えば酸性もしくはアルカリ性の液体を用いたウェットエッチング法またはウェットブラスト法がある。また、スパッタリング法またはプラズマエッチング等のドライエッチング法がある。
粗面化処理による領域Ｓの表面粗さは０．１μｍ以上であることが好ましく、０．５μｍ以下であることが好ましい。ここでいう表面粗さは、「ＪＩＳ（日本工業規格） Ｂ ０６０１」の表面粗さ（Ｒａ）に基づく。
続いて、図３（ｈ）に示すように、ベース絶縁層１および導体パターンＨＰの上面側にカバー絶縁層５を形成する。カバー絶縁層５の厚みは３〜３０μｍであることが好ましく、５〜３０μｍであることがより好ましい。
これにより、本実施の形態に係る配線回路基板１０が完成する。
上記の配線回路基板１０において、ベース絶縁層１ならびに導体パターンＨＰ間および導体パターンＨＰならびにカバー絶縁層５間には、必要に応じて接着剤層が存在してもよい。この場合、接着剤層の厚みは、５〜５０μｍであることが好ましく、１０〜２０μｍであることがより好ましい。
また、配線回路基板１０の導体パターンＨＰは金属薄膜層２および金属めっき層４の二層構造を有するが、導体パターンＨＰは一層構造を有してもよいし、二層以上の多層構造を有してもよい。
上記では、セミアディティブ法による導体パターンＨＰの形成について説明したが、これに限らず、導体パターンＨＰはアディティブ法またはサブトラクティブ法により形成されてもよい。
本実施の形態に係る配線回路基板１０においては、導体パターンＨＰの設けられるベース絶縁層１の面上において、導体パターンＨＰを除く領域Ｓが粗面化されることにより、ベース絶縁層１上に凹凸が形成される。それにより、高温高湿雰囲気において導体パターンＨＰから溶出される金属イオン（銅イオン）の移動がベース絶縁層１の凹凸により制限される。特に、本実施の形態では、導体パターンＨＰの設けられるベース絶縁層１の面上に、その面を覆うようにカバー絶縁層５が設けられるので、ベース絶縁層１およびカバー絶縁層５間の密着性が向上し、金属イオンの移動がより制限される。その結果、高温高湿雰囲気においても導体パターンＨＰのイオンマイグレーションが十分に防止される。
上記のように、本実施の形態において、導体パターンＨＰは、ベース絶縁層１に接するように設けられた金属薄膜層２を含む。この場合、金属薄膜層２により、ベース絶縁層１の一面上または両面上に金属めっき層４を形成することが容易となっている。
また、上記では導体パターンＨＰを除く領域Ｓにおけるベース絶縁層１の表面粗さが０．１μｍ以上であることが好ましいとしている。この場合、高温高湿雰囲気においても導体層のイオンマイグレーションがより十分に防止される。
なお、上記ではベース絶縁層１の上面側の領域Ｓを除く領域、すなわち導体パターンＨＰの形成領域に対して粗面化処理が行われていない。これにより、ベース絶縁層１と導体パターンＨＰとの界面に凹凸が存在しないので、導体パターンＨＰの表面での電気信号の伝達損失が低減される。
さらに、ベース絶縁層１の上面側および下面側に導体パターンＨＰが形成される場合においては、上面側および下面側の導体パターンＨＰの間に位置するベース絶縁層１がコンデンサとして働く。ここで、ベース絶縁層１と導体パターンＨＰとの界面に凹凸が存在すると、静電容量値にばらつきが生じる。その結果、配線回路基板１０の設計が困難となる。
これに対して、上述のように本実施の形態に係る配線回路基板１０においては、ベース絶縁層１と導体パターンＨＰとの界面に凹凸が存在しないので、ベース絶縁層１の静電容量値にばらつきが生じない。その結果、配線回路基板１０の設計が容易となる。
本実施の形態において、ベース絶縁層１上には導体パターンＨＰの一部として金属薄膜層２が形成されている。一般に、上記のようなセミアディティブ法においては導体パターンＨＰの金属めっき層４の形成のために金属薄膜層２をベース絶縁層１上に形成している。
本実施の形態に係る配線回路基板１０においては、導体パターンＨＰ間のベース絶縁層１上に凹凸が形成されるので、溶出された金属イオンの移動がベース絶縁層１上の凹凸により防止される。その結果、導体パターンＨＰのイオンマイグレーションの発生が十分に防止される。
したがって、本発明は導体パターンＨＰとして金属薄膜層２を備える構成の配線回路基板１０に特に有用である。
本実施の形態に係る配線回路基板においては、導体パターンＨＰが導体層に相当する。
以下、上記の配線回路基板およびその製造方法に基づいて実施例１および比較例１の配線回路基板を作製した。
図４は、実施例１および比較例１の配線回路基板の模式的断面図である。図４（ａ）に実施例１の配線回路基板１０が示され、図４（ｂ）に比較例１の配線回路基板２０が示されている。
[実施例１]
実施例１の配線回路基板１０の作製時においては、上記と同様にセミアディティブ法により導体パターンＨＰを形成した。以下、詳細を説明する。
初めに、厚み２５μｍのポリイミド樹脂フィルムをベース絶縁層１として用意した。そして、ベース絶縁層１の上面側に連続スパッタリングによりニッケルのスパッタ膜および銅のスパッタ膜を金属薄膜層２として形成した。ここで、ニッケルのスパッタ膜は厚み３０ｎｍであり、銅のスパッタ膜は厚み２００ｎｍであった。
続いて、金属薄膜層２の上面側に、感光性樹脂からなるめっきレジスト層３を形成した。そこで、めっきレジスト層３を所定のパターンで露光処理および現像処理する。これにより、所定のパターンを有するめっきレジスト層３が金属薄膜層２上に形成された。
次に、電解めっきにより外部に露出した金属薄膜層２上に厚み１０μｍの銅めっき層を金属めっき層４として形成した。そして、めっきレジスト層３を除去するとともに、めっきレジスト層３の形成領域における金属薄膜層２を除去した。
これにより、金属薄膜層２および金属めっき層４からなる導体パターンＨＰが形成された。
その後、導体パターンＨＰが形成されていない領域Ｓにおけるベース絶縁層１の上面側に対して粗面化処理を行った。粗面化処理は、プラズマエッチングにより行った。
プラズマ装置としては、ＡＰＳ社製ＰＷＢ−４を用いた。処理条件としては、周波数を４０ｋＨｚに設定し、ガス比を酸素とアルゴンとの比率が５０％：５０％となるように設定した。さらに、圧力を２００ｍＴｏｒｒに設定し、パワーを３０００Ｗに設定し、電極温度を４５℃に設定した。
上記の粗面化処理の結果、ベース絶縁層１の領域Ｓにおける表面粗さは０．１μｍとなった。なお、この表面粗さは、「ＪＩＳ（日本工業規格） Ｂ ０６０１」の表面粗さ（Ｒａ）に基づく。
最後に、ベース絶縁層１および導体パターンＨＰの上面側にカバー絶縁層５として厚み１５μｍの接着剤層を介して、厚み２５μｍのポリイミド樹脂フィルムを貼り付けた。これにより、実施例１の配線回路基板１０が完成した。
[比較例１]
比較例１の配線回路基板２０は、以下の点で実施例１の配線回路基板１０と異なる。図４（ｂ）に示すように、比較例１の配線回路基板２０においては、ベース絶縁層１の上面側の領域Ｓに粗面化処理が施されていない。
（評価）
実施例１および比較例１の配線回路基板１０，２０について、それぞれ温度６０℃かつ湿度９５％の雰囲気中で、３０Ｖの電圧を印加した状態で保持し、経過時間に伴う導体パターンＨＰ間の絶縁抵抗値の変化を測定した。測定は、エスペック製イオンマイグレーション評価システムを用いて行った。
上記の高温高湿雰囲気中において、実施例１および比較例１の初期の絶縁抵抗値は、ともに１×１０９ Ωであった。
実施例１の導体パターンＨＰ間の絶縁抵抗値は、１０００時間を経過しても１×１０８ Ω以上であった。これに対して、実施例１の導体パターンＨＰ間の絶縁抵抗値は、１００時間経過することにより１×１０６ Ω以下となり、絶縁不良が発生した。
このような結果から、ベース絶縁層１の上面側の領域Ｓについて粗面化処理を行うことにより、導体パターンＨＰから溶出される金属イオン（銅イオン）の移動がベース絶縁層１の凹凸により制限され、導体パターンＨＰによるイオンマイグレーションの発生が防止されると考えられる。特に、導体パターンＨＰの設けられるベース絶縁層１の面上に、その面を覆うようにカバー絶縁層５が設けられるので、ベース絶縁層１およびカバー絶縁層５間の密着性が向上し、金属イオンの移動がより制限されていると考えられる。
本発明は、絶縁層および導体層を備えるフレキシブル配線回路基板およびリジッド配線回路基板等の製造に有効に利用できる。
本発明の一実施の形態に係る配線回路基板の製造方法を説明するための製造工程図である。 本発明の一実施の形態に係る配線回路基板の製造方法を説明するための製造工程図である。 本発明の一実施の形態に係る配線回路基板の製造方法を説明するための製造工程図である。 実施例１および比較例１の配線回路基板の模式的断面図である。
符号の説明
１ ベース絶縁層
２ 金属薄膜層
３ めっきレジスト層
４ 金属めっき層
５ カバー絶縁層
１０ 配線回路基板
ＨＰ 導体パターン

Claims (5)

  1. 絶縁層と、
    前記絶縁層の一面上または両面上に設けられ、所定のパターンを有する導体層とを備え、
    前記導体層の設けられる前記絶縁層の面上において、前記導体層を除く領域が粗面化されたことを特徴とする配線回路基板。
  2. 前記導体層は、前記絶縁層に接するように設けられた金属薄膜層を含むことを特徴とする請求項１記載の配線回路基板。
  3. 前記導体層を除く領域における前記絶縁層の表面粗さが０．１μｍ以上であることを特徴とする請求項１または２記載の配線回路基板。
  4. 絶縁層の一面上または両面上に所定のパターンを有する導体層を形成する工程と、
    前記導体層の設けられる前記絶縁層の面上において、前記導体層を除く領域を粗面化する工程とを含むことを特徴とする配線回路基板の製造方法。
  5. 前記所定のパターンを有する導体層を形成する工程は、
    金属薄膜層を含む前記導体層を前記金属薄膜層が前記絶縁層の一面上または両面上に接するように形成する工程を含むことを特徴とする請求項４記載の配線回路基板の製造方法。
JP2004342178A 2004-11-26 2004-11-26 配線回路基板およびその製造方法 Expired - Fee Related JP4346541B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2004342178A JP4346541B2 (ja) 2004-11-26 2004-11-26 配線回路基板およびその製造方法
US11/280,624 US7521779B2 (en) 2004-11-26 2005-11-16 Roughened printed circuit board
EP05257155A EP1670297A3 (en) 2004-11-26 2005-11-21 Printed circuit board and manufacturing method thereof
CN200510124334.0A CN1805653B (zh) 2004-11-26 2005-11-28 配线电路基板及其制造方法
US12/345,134 US8522427B2 (en) 2004-11-26 2008-12-29 Method of manufacturing a printed circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004342178A JP4346541B2 (ja) 2004-11-26 2004-11-26 配線回路基板およびその製造方法

Publications (2)

Publication Number Publication Date
JP2006156547A true JP2006156547A (ja) 2006-06-15
JP4346541B2 JP4346541B2 (ja) 2009-10-21

Family

ID=36102547

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004342178A Expired - Fee Related JP4346541B2 (ja) 2004-11-26 2004-11-26 配線回路基板およびその製造方法

Country Status (4)

Country Link
US (2) US7521779B2 (ja)
EP (1) EP1670297A3 (ja)
JP (1) JP4346541B2 (ja)
CN (1) CN1805653B (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100914337B1 (ko) * 2007-12-10 2009-08-27 삼성전기주식회사 인쇄회로기판 제조 방법
JP2010103153A (ja) * 2008-10-21 2010-05-06 Hitachi Chem Co Ltd 回路基板及びその製造方法
KR101184006B1 (ko) 2010-09-28 2012-09-19 삼성전기주식회사 인쇄회로기판 및 그 제조방법
JP2013131268A (ja) * 2011-12-21 2013-07-04 Dainippon Printing Co Ltd サスペンション用基板、サスペンション、素子付サスペンション、ハードディスクドライブおよびサスペンション用基板の製造方法
KR101372147B1 (ko) 2007-01-23 2014-03-10 엘지이노텍 주식회사 인쇄 회로기판 및 인쇄 회로기판의 제조방법

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4346541B2 (ja) 2004-11-26 2009-10-21 日東電工株式会社 配線回路基板およびその製造方法
KR100782407B1 (ko) * 2006-10-30 2007-12-05 삼성전기주식회사 회로기판 제조방법
JP5638808B2 (ja) * 2009-04-30 2014-12-10 日東電工株式会社 フレキシブル配線回路基板
CN102548231B (zh) * 2010-12-23 2013-11-20 北大方正集团有限公司 电路板制作方法
JP5540436B2 (ja) * 2011-08-09 2014-07-02 住友電工プリントサーキット株式会社 プリント配線集合シート、該プリント配線集合シートを用いて形成されるプリント配線板、前記プリント配線集合シートの製造方法
JP5938223B2 (ja) * 2012-02-10 2016-06-22 日東電工株式会社 配線回路基板およびその製造方法
JP5714526B2 (ja) * 2012-03-08 2015-05-07 日本写真印刷株式会社 フレキシブルタッチパネル
CN103717010A (zh) * 2012-10-08 2014-04-09 苏州卓融水处理科技有限公司 一种增强无核封装基板种子层附着力的处理方法
JP5882510B2 (ja) * 2014-06-30 2016-03-09 太陽インキ製造株式会社 感光性ドライフィルムおよびそれを用いたプリント配線板の製造方法
CN105489504B (zh) * 2014-09-18 2018-08-07 深南电路有限公司 一种封装基板的制作方法
JP6497487B2 (ja) * 2016-12-02 2019-04-10 株式会社村田製作所 多層配線基板

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4063701A (en) * 1976-03-01 1977-12-20 Wray Rhodes E Chair attached holder
JPS6441297A (en) * 1987-08-07 1989-02-13 Mitsui Mining & Smelting Co Manufacture of wiring board
US4963701A (en) * 1988-01-25 1990-10-16 Kabushiki Kaisha Toshiba Circuit board
DE3913966B4 (de) * 1988-04-28 2005-06-02 Ibiden Co., Ltd., Ogaki Klebstoffdispersion zum stromlosen Plattieren, sowie Verwendung zur Herstellung einer gedruckten Schaltung
US5517758A (en) * 1992-05-29 1996-05-21 Matsushita Electric Industrial Co., Ltd. Plating method and method for producing a multi-layered printed wiring board using the same
JPH08134666A (ja) 1994-11-10 1996-05-28 Mitsui Toatsu Chem Inc ドライエッチング方法
US5928768A (en) * 1995-03-20 1999-07-27 Kabushiki Kaisha Toshiba Silicon nitride circuit board
EP0744884A3 (en) * 1995-05-23 1997-09-24 Hitachi Chemical Co Ltd Method of manufacturing a multilayer printed circuit board
TW341022B (en) * 1995-11-29 1998-09-21 Nippon Electric Co Interconnection structures and method of making same
JP4195735B2 (ja) 1997-08-12 2008-12-10 マコー株式会社 電子部品の樹脂部材接合面の前処理方法
WO2000015015A1 (fr) * 1998-09-03 2000-03-16 Ibiden Co., Ltd. Carte imprimee multicouches et son procede de fabrication
MY139405A (en) * 1998-09-28 2009-09-30 Ibiden Co Ltd Printed circuit board and method for its production
EP1100295B1 (en) * 1999-11-12 2012-03-28 Panasonic Corporation Capacitor-mounted metal foil and a method for producing the same, and a circuit board and a method for producing the same
JP2001007513A (ja) 2000-01-01 2001-01-12 Ibiden Co Ltd プリント配線板
JP2001259411A (ja) 2000-03-16 2001-09-25 Matsushita Electric Ind Co Ltd プラズマ処理方法
DE10146227B4 (de) * 2000-09-20 2015-01-29 Hitachi Metals, Ltd. Siliciumnitrid-Sinterkörper, Leiterplatte und thermoelektrisches Modul
JP4666754B2 (ja) * 2000-12-12 2011-04-06 太陽ホールディングス株式会社 多層プリント配線板用ドライフィルム及びそれを用いた多層プリント配線板の製造方法
JP2002252257A (ja) 2000-12-18 2002-09-06 Mitsui Mining & Smelting Co Ltd 半導体キャリア用フィルム及びその製造方法
JP2002368393A (ja) 2001-06-05 2002-12-20 Toray Eng Co Ltd 金属配線回路基板の製造方法
US7614145B2 (en) * 2001-09-05 2009-11-10 Zeon Corporation Method for manufacturing multilayer circuit board and resin base material
US6753480B2 (en) * 2001-10-12 2004-06-22 Ultratera Corporation Printed circuit board having permanent solder mask
JP2003198120A (ja) 2001-12-27 2003-07-11 Tokai Rubber Ind Ltd フレキシブルプリント基板およびその製造方法
EP1357773A3 (en) * 2002-04-25 2005-11-30 Matsushita Electric Industrial Co., Ltd. Wiring transfer sheet and method for producing the same, and wiring board and method for producing the same
US7535100B2 (en) * 2002-07-12 2009-05-19 The United States Of America As Represented By The Secretary Of The Navy Wafer bonding of thinned electronic materials and circuits to high performance substrates
TW200420208A (en) * 2002-10-31 2004-10-01 Furukawa Circuit Foil Ultra-thin copper foil with carrier, method of production of the same, and printed circuit board using ultra-thin copper foil with carrier
US7001662B2 (en) * 2003-03-28 2006-02-21 Matsushita Electric Industrial Co., Ltd. Transfer sheet and wiring board using the same, and method of manufacturing the same
US20060163559A1 (en) * 2003-03-31 2006-07-27 Canon Kabushiki Kaisha Organic thin film transistor and manufacturing method thereof
JP2005054240A (ja) * 2003-08-05 2005-03-03 Fuji Photo Film Co Ltd 導電性フィルムおよびその作製方法
JP2005086071A (ja) * 2003-09-10 2005-03-31 Hitachi Chem Co Ltd 多層配線基板、半導体チップ搭載基板及び半導体パッケージ、並びにそれらの製造方法
JP3641632B1 (ja) * 2003-10-06 2005-04-27 Ｆｃｍ株式会社 導電性シート、それを用いた製品およびその製造方法
JP4028863B2 (ja) * 2004-09-10 2007-12-26 富士通株式会社 基板製造方法
US7189650B2 (en) * 2004-11-12 2007-03-13 Taiwan Semiconductor Manufacturing Co., Ltd. Method and apparatus for copper film quality enhancement with two-step deposition
US6964884B1 (en) * 2004-11-19 2005-11-15 Endicott Interconnect Technologies, Inc. Circuitized substrates utilizing three smooth-sided conductive layers as part thereof, method of making same, and electrical assemblies and information handling systems utilizing same
JP4346541B2 (ja) 2004-11-26 2009-10-21 日東電工株式会社 配線回路基板およびその製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101372147B1 (ko) 2007-01-23 2014-03-10 엘지이노텍 주식회사 인쇄 회로기판 및 인쇄 회로기판의 제조방법
KR100914337B1 (ko) * 2007-12-10 2009-08-27 삼성전기주식회사 인쇄회로기판 제조 방법
JP2010103153A (ja) * 2008-10-21 2010-05-06 Hitachi Chem Co Ltd 回路基板及びその製造方法
KR101184006B1 (ko) 2010-09-28 2012-09-19 삼성전기주식회사 인쇄회로기판 및 그 제조방법
JP2013131268A (ja) * 2011-12-21 2013-07-04 Dainippon Printing Co Ltd サスペンション用基板、サスペンション、素子付サスペンション、ハードディスクドライブおよびサスペンション用基板の製造方法

Also Published As

Publication number Publication date
JP4346541B2 (ja) 2009-10-21
US7521779B2 (en) 2009-04-21
CN1805653A (zh) 2006-07-19
EP1670297A3 (en) 2007-08-15
US20090106975A1 (en) 2009-04-30
US20060113669A1 (en) 2006-06-01
CN1805653B (zh) 2010-07-14
EP1670297A2 (en) 2006-06-14
US8522427B2 (en) 2013-09-03

Similar Documents

Publication Publication Date Title
US7521779B2 (en) Roughened printed circuit board
JP2007208263A (ja) 薄膜キャパシタ内蔵型印刷回路基板の製造方法
JP2006073761A (ja) 配線回路基板
JP2007157836A (ja) 配線回路基板
JP4984855B2 (ja) 薄膜チップ抵抗器、薄膜チップコンデンサおよび薄膜チップインダクタの製造方法
TWI252721B (en) Method of manufacturing double-sided printed circuit board
JP2011171621A (ja) 抵抗層付き銅箔並びに銅張積層板及びその製造方法
JP4347776B2 (ja) 配線回路基板
JP2004014975A (ja) 金属箔付フレキシブル回路基板
TWI708542B (zh) 背膠銅箔增層製程
JP2011171353A (ja) プリント基板の製造方法及びこれを用いたプリント基板
KR20030073919A (ko) 단일 에칭 세미 애디티브 방식을 이용한 다층인쇄회로기판의 제조방법
JP2010147145A (ja) プリント配線板とその製造方法
KR100704917B1 (ko) 인쇄회로기판 및 그 제조방법
JP2003304060A (ja) 両面回路基板の製造法
JP2006222217A (ja) 配線回路基板の製造方法
JP4252227B2 (ja) 両面可撓性回路基板の製造法
JP2004179485A (ja) プリント配線板の製造方法及びプリント配線板
JP2007027238A (ja) 抵抗素子、それを内蔵した多層配線基板および抵抗素子の抵抗値調整方法
JPH03225894A (ja) プリント配線板の製造方法
JP2007227695A (ja) プリント配線板
JP2006310531A (ja) 配線基板及びその製造方法
JP2006351991A (ja) 抵抗素子、それを内蔵した多層配線基板および抵抗素子の抵抗値調整方法
JP2006196483A (ja) 配線基板及びその製造方法
WO2000078108A1 (en) Mounting material, mounting circuit using it and printed wiring board using it

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061106

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090227

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090310

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090427

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090714

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090714

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120724

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120724

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150724

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees