JP2001259411A - プラズマ処理方法 - Google Patents

プラズマ処理方法

Info

Publication number
JP2001259411A
JP2001259411A JP2000073829A JP2000073829A JP2001259411A JP 2001259411 A JP2001259411 A JP 2001259411A JP 2000073829 A JP2000073829 A JP 2000073829A JP 2000073829 A JP2000073829 A JP 2000073829A JP 2001259411 A JP2001259411 A JP 2001259411A
Authority
JP
Japan
Prior art keywords
plasma
gas
plasma processing
organic
organic material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000073829A
Other languages
English (en)
Inventor
Ryota Furukawa
良太 古川
Hiroshi Haji
宏 土師
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2000073829A priority Critical patent/JP2001259411A/ja
Publication of JP2001259411A publication Critical patent/JP2001259411A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
    • H01L2224/10122—Auxiliary members for bump connectors, e.g. spacers being formed on the semiconductor or solid-state body to be connected
    • H01L2224/10125—Reinforcing structures
    • H01L2224/10126—Bump collar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P80/00—Climate change mitigation technologies for sector-wide applications
    • Y02P80/30—Reducing waste in manufacturing processes; Calculations of released waste quantities

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma Technology (AREA)
  • Physical Or Chemical Processes And Apparatus (AREA)
  • ing And Chemical Polishing (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Drying Of Semiconductors (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 有機物除去を効率的に行い残留有機物を減少
させて良好な処理品質を確保することができるプラズマ
処理方法を提供することを目的とする。 【解決手段】 有機物である樹脂基板面１０ａ面に処理
対象部位である電極１１が形成された基板１０をプラズ
マ処理するプラズマ処理方法において、処理空間内に酸
素ガスを含むプラズマ発生用ガスを供給した状態でプラ
ズマ放電を発生させる。発生したイオンの物理的エッチ
ング効果によって金メッキによる金膜１２上のニッケル
化合物層１３を除去するとともに、発生した酸素ラジカ
ルは有機物層１４や樹脂基板面１０ａから飛散する有機
物の粒子１４ａや１０ｂと反応してガス化させる。これ
により金膜１２表面への有機物の付着を減少させ、有機
物除去効率を改善することができる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体素子が搭載
される基板などの処理対象物をプラズマ処理するプラズ
マ処理方法に関するものである。
【０００２】
【従来の技術】半導体素子が実装される基板では、半導
体素子が電気的に接続される電極をプラズマ処理するこ
とが行われる。このプラズマ処理は、電極の表面を清浄
化することにより接続に用いられるワイヤやバンプ等の
金属導体のボンディング性を改善する目的で行われるも
のである。従来、プラズマ処理にはアルゴンガスなどの
希ガスがプラズマ発生用ガスとして用いられていた。す
なわち従来のプラズマ処理は、プラズマ放電によって発
生した希ガスのイオンが処理対象物に衝突することによ
る物理的なエッチング作用によって、ボンディング点で
ある電極表面の金メッキ面に生成したニッケル化合物や
付着した有機物などの接合阻害物を除去するものであ
る。
【０００３】
【発明が解決しようとする課題】ところが、上記目的で
行われる従来のプラズマ処理では、樹脂基板に設けられ
た電極表面のニッケル化合物などの無機物や付着した有
機物を除去対象とする場合には、次のような処理不良が
発生していた。以下、電極表面の組成を示す表面分析結
果を参照して説明する。図６はプラズマ処理対象の電極
の金メッキ表面のオージェ分析スペクトルを示すグラ
フ、図７は従来のプラズマ処理後の電極の金メッキ表面
のオージェ分析スペクトルを示すグラフである。
【０００４】図６に示すように、プラズマ処理を行って
いない未処置状態では、金メッキ表面にはニッケル化合
物の存在を示す波形（矢印ａ）およびカーボンなどの有
機物の存在を示す波形（矢印ｂ）がスペクトルに現れて
いる。ところが、図７に示すようにプラズマ処理を行っ
た後には、このニッケル化合物はほぼ除去されて前述の
ニッケルを示す波形は消失しているものの、プラズマ処
理後においてもカーボンは依然として金メッキ表面に存
在している（矢印ｃ）。
【０００５】この現象は、プラズマ処理過程においてア
ルゴンイオンのスパッタリングによって飛散した樹脂基
板表面の有機物が金メッキ表面に付着することによって
生じると推定される。そして、幅狭電極など樹脂基板面
に対する電極面積の割合が小さい場合には飛散した有機
物が付着する確率が高いことから、有機物の残量が特に
顕著に現れる。このように、従来のプラズマ処理方法に
は、有機物表面層を有する処理対象をプラズマ処理する
場合において、処理対象部位である電極上にプラズマ処
理後にもなお有機物が残留して良好な処理品質が確保で
きないという問題点があった。
【０００６】そこで本発明は、有機物除去を効率的に行
い残留有機物を減少させて良好な処理品質を確保するこ
とができるプラズマ処理方法を提供することを目的とす
る。
【０００７】
【課題を解決するための手段】請求項１記載のプラズマ
処理方法は、有機物表面層を含む処理対象物をプラズマ
処理するプラズマ処理方法であって、処理空間内に前記
処理対象物を載置し次いで処理空間内に酸素ガスを含む
プラズマ発生用ガスを供給した状態でプラズマ放電を発
生させることにより、処理対象部位から有機物およびま
たは無機物の除去対象物を除去するようにした。
【０００８】請求項２記載のプラズマ処理方法は、請求
項１記載のプラズマ処理方法であって、前記プラズマ発
生用ガスは、酸素ガスのみを含む。
【０００９】請求項３記載のプラズマ処理方法は、請求
項１記載のプラズマ処理方法であって、前記プラズマ発
生用ガスは、酸素ガスおよび希ガスを含む。
【００１０】請求項４記載のプラズマ処理方法は、請求
項１乃至３記載のプラズマ処理方法であって、前記プラ
ズマ処理において、１０［Ｐａ］〜５０［Ｐａ］の範囲
の圧力のプラズマ発生用ガスを供給する。
【００１１】本発明によれば、酸素ガスを含むプラズマ
発生用ガスを用いることにより、プラズマ処理過程にお
いて処理対象部位に付着する有機物を酸素プラズマ中の
反応性の活性物質によって除去することができる。
【００１２】
【発明の実施の形態】以下、本発明の実施の形態を図面
を参照して説明する。図１は本発明の一実施の形態のプ
ラズマ処理装置の断面図、図２は本発明の一実施の形態
のプラズマ処理対象の基板の部分断面図、図３は本発明
の一実施の形態のプラズマ処理過程の説明図、図４は本
発明の一実施の形態のプラズマ処理後の電極の金メッキ
表面のオージェ分析スペクトルを示すグラフ、図５は本
発明の一実施の形態のプラズマ処理対象の基板の断面図
である。
【００１３】まず、図１を参照してプラズマ処理装置の
構造を説明する。１は台板であり、その内部に電極部２
が設けられている。電極部２には高圧高周波の電源３が
接続されている。台板１上にはケーシング４が開閉自在
に設置されている。台板１とケーシング４によって閉囲
される空間はプラズマ処理を行う処理空間を形成する。
【００１４】ケーシング４はアース５に接続されてい
る。ケーシング４の内部には、パイプ６を通じてガス供
給部９から酸素ガスや酸素ガスを含む混合ガスなどのプ
ラズマ発生用ガスが供給される。ケーシング４内のガス
はパイプ７を通じて真空吸引される。８は真空吸引用の
ポンプである。
【００１５】電極部２上には、樹脂材質の基板１０が収
納されている。図２はこの基板１０を示している。基板
１０の上面には、金属の電極１１が形成されており、電
極１１の表面には金メッキにより金膜１２が形成されて
いる。金膜１２の表面には、金メッキ工程において混入
したニッケルが金膜表面で析出酸化したニッケル化合物
層１３や、金膜表面に付着した有機物層１４が存在する
（図６に示すオージェ分析スペクトルのニッケルを示す
ピークやカーボンを示すピーク参照）。これらのニッケ
ル化合物層１３や有機物層１４は、後工程のワイヤボン
ディングにおいてボンディング性を損なう接合性阻害物
であるため、除去する必要がある。
【００１６】次に、これらの接合性阻害物を除去するた
めに行われるプラズマ処理について説明する。このプラ
ズマ処理は、有機物表面層としての樹脂基板面１０ａを
含む基板１０をプラズマ処理することにより、処理対象
部位である電極１１の金膜１２表面から、無機物である
ニッケル化合物層１３や有機物層１４を除去するために
行われるものである。
【００１７】図１において、処理対象の基板１０はプラ
ズマ処理装置の電極部２上に載置される。ケーシング４
を閉じたならば、ポンプ８を駆動してケーシング４内を
真空吸引し、またガス供給部９によりパイプ６を通じて
プラズマ発生用ガスをケーシング４内に供給する。ここ
ではプラズマ発生用ガスとして圧力が１０［Ｐａ］〜５
０［Ｐａ］の範囲の酸素ガスを用いる。
【００１８】次に電源３を入力して電極部２に高周波電
圧を印加してケーシング４内にプラズマ放電を発生させ
る。すると図３に示すようにケーシング４内の酸素ガス
の大部分はイオン化し、酸素イオンや電子また一部分は
酸素ラジカルＯ*と呼ばれる活性に富んだ活性物質とな
る。このとき発生した酸素イオンや電子は、基板１０の
電極１１上面や樹脂基板面１０ａに衝突する。電極１１
の上面に電子や酸素イオンが衝突することによる物理的
なエッチング効果により、金膜１２表面のニッケル化合
物層１３や有機物層１４は粒子１３ａ，１４ａとなって
除去される。
【００１９】そして酸素ラジカルＯ*は、このプラズマ
処理において以下に説明するような重要な役割を果た
す。すなわち、プラズマによって発生した酸素イオンや
電子は、本来の処理対象部位である電極１１の金膜１２
表面のみならず基板１０の樹脂基板面１０ａにも衝突す
る。これにより樹脂基板面１０ａの有機物はスパッタリ
ングによって粒子１０ｂとなって飛散し、これらの有機
物の粒子１０ｂの一部は電極１１の表面に付着する。
【００２０】すなわち、電極１１の表面については、イ
オンによって当初存在していた本来の除去目的の有機付
着物が除去されると同時に、イオンの衝突により飛散し
た樹脂基板面１０ａの有機物の粒子が付着する現象が同
時進行する。そして、見かけ上のプラズマエッチング効
率は、除去される有機物の量と付着する有機物の量の割
合によって左右される。例えば、狭幅電極が形成された
基板など、基板面における樹脂面積の割合が電極に比べ
て大きいような場合には、有機物が付着する割合が大き
く、したがって有機物除去の効率は低いものとなる。
【００２１】このような有機物除去の効率が低い場合に
あっても、本実施の形態のようにプラズマ発生用ガスと
して酸素ガスを用いることにより、発生した酸素ラジカ
ルは電極１１表面の有機物と化学的に反応してガス化
（ＣＯ2）させるとともに、スパッタリングによって飛
散した有機物の粒子１０ｂ、１４ａとも反応して同様に
ガス化させる。これにより、プラズマ処理過程において
電極１１上に付着する有機物の量を大きく減少させるこ
とができる。
【００２２】この酸素ガスをプラズマ発生用ガスとして
用いることによる効果は、図４により明瞭に確認するこ
とができる。図４は酸素ガス（５０Ｐａ）を用いたプラ
ズマ処理後の金膜１２表面のオージェ分析スペクトルを
示すものである。この分析結果によれば、プラズマ処理
によってニッケルが除去されるとともに、カーボンの存
在量が図７に示す従来のアルゴンガスを用いたプラズマ
処理を行った場合と比較して大幅に減少していることが
判る。すなわち、酸素ガスをプラズマ発生用ガスとして
用いることにより、有機物の電極１１表面への付着が減
少していることが確認される。したがって、無機物と有
機物を除去対象としておこなうプラズマ処理において、
残留有機物を減少させ処理品質を確保することができ
る。
【００２３】なお、上記実施の形態ではプラズマ発生用
ガスとして酸素ガスのみを用いる例を示したが、酸素ガ
スとアルゴンガスなどの希ガスとの混合ガスをプラズマ
発生用ガスとして用いてもよい。この場合もプラズマ発
生用ガス圧力が１０［Ｐａ］〜５０［Ｐａ］の範囲で用
いる。これにより希ガスのイオンによる物理的なエッチ
ング効果と、酸素ラジカルの化学的反応による有機物除
去効果とを組み合わせてプラズマ処理の効率化を図るこ
とができる。
【００２４】また、本実施の形態では、有機物の樹脂基
板上に電極が形成された処理対象の例を示しているが、
本発明の処理対象はこれに限定されず、例えば図５に示
すように、金属製のリードフレーム２０上に、電極２１
を備えた半導体チップ２２を有機物である樹脂接着剤２
３によって接着して搭載したものであってもよい。
【００２５】すなわちこの場合には、樹脂接着剤２３の
表面が有機物表面層であり、リードフレーム２０の上面
や電極２１が処理対象部位となっている。この場合にお
いても、プラズマエッチング時に樹脂接着剤２３の表面
から飛散する有機物を酸素ラジカルによってガス化し、
処理対象部位への付着を防止することができる。これに
より、上述の例と同様に有機物除去効率を改善すること
ができる。
【００２６】
【発明の効果】本発明によれば、酸素ガスまたは酸素を
含む混合ガスをプラズマ発生用ガスとして用いるように
したので、プラズマ処理過程において処理対象部位に付
着する有機物を酸素プラズマ中の反応性の活性物質によ
って除去することができ、有機物除去効率を改善して残
留有機物を減少させ、処理品質を確保することができ
る。
【図面の簡単な説明】
【図１】本発明の一実施の形態のプラズマ処理装置の断
面図
【図２】本発明の一実施の形態のプラズマ処理対象の基
板の部分断面図
【図３】本発明の一実施の形態のプラズマ処理過程の説
明図
【図４】本発明の一実施の形態のプラズマ処理後の電極
の金メッキ表面のオージェ分析スペクトルを示すグラフ
【図５】本発明の一実施の形態のプラズマ処理対象の基
板の断面図
【図６】プラズマ処理対象の電極の金メッキ表面のオー
ジェ分析スペクトルを示すグラフ
【図７】従来のプラズマ処理後の電極の金メッキ表面の
オージェ分析スペクトルを示すグラフ
【符号の説明】
１０ 基板 １１ 電極 １２ 金膜 １３ ニッケル化合物層 １４ 有機物層
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） // Ｈ０１Ｌ 21/60 ３０１ Ｈ０１Ｌ 21/60 ３１１Ｓ ３１１ 21/302 23/12 23/12 Ｚ Ｆターム(参考） 4G075 AA24 BA05 BA06 CA47 CA62 CA65 DA18 4K057 DA01 DB03 DE14 DE20 DG08 DN02 5E343 AA12 BB23 BB44 EE08 EE46 GG20 5F004 AA13 BB13 CA02 DA23 DA26 DB08 5F044 AA01 AA02 KK01

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】有機物表面層を含む処理対象物をプラズマ
    処理するプラズマ処理方法であって、処理空間内に前記
    処理対象物を載置し次いで処理空間内に酸素ガスを含む
    プラズマ発生用ガスを供給した状態でプラズマ放電を発
    生させることにより、処理対象部位から有機物およびま
    たは無機物の除去対象物を除去することを特徴とするプ
    ラズマ処理方法。
  2. 【請求項２】前記プラズマ発生用ガスは、酸素ガスのみ
    を含むことを特徴とする請求項１記載のプラズマ処理装
    置。
  3. 【請求項３】前記プラズマ発生用ガスは、酸素ガスおよ
    び希ガスを含むことを特徴とする請求項１記載のプラズ
    マ処理装置。
  4. 【請求項４】前記プラズマ処理において、１０［Ｐａ］
    〜５０［Ｐａ］の範囲の圧力のプラズマ発生用ガスを供
    給することを特徴とする請求項１乃至３記載のプラズマ
    処理装置。
JP2000073829A 2000-03-16 2000-03-16 プラズマ処理方法 Pending JP2001259411A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000073829A JP2001259411A (ja) 2000-03-16 2000-03-16 プラズマ処理方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000073829A JP2001259411A (ja) 2000-03-16 2000-03-16 プラズマ処理方法

Publications (1)

Publication Number Publication Date
JP2001259411A true JP2001259411A (ja) 2001-09-25

Family

ID=18592012

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000073829A Pending JP2001259411A (ja) 2000-03-16 2000-03-16 プラズマ処理方法

Country Status (1)

Country Link
JP (1) JP2001259411A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009231680A (ja) * 2008-03-25 2009-10-08 Panasonic Corp 基板の表面処理方法および表面処理装置ならびに半導体パッケージの製造方法
US8522427B2 (en) 2004-11-26 2013-09-03 Nitto Denko Corporation Method of manufacturing a printed circuit board

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8522427B2 (en) 2004-11-26 2013-09-03 Nitto Denko Corporation Method of manufacturing a printed circuit board
JP2009231680A (ja) * 2008-03-25 2009-10-08 Panasonic Corp 基板の表面処理方法および表面処理装置ならびに半導体パッケージの製造方法

Similar Documents

Publication Publication Date Title
US4012307A (en) Method for conditioning drilled holes in multilayer wiring boards
EP2916344B1 (en) Method of cleaning a plasma processing apparatus
JP2006525426A (ja) 銅またはニッケルを洗浄するためのプラズマ処理
JPH01101633A (ja) 半導体装置の製造方法
JP4077241B2 (ja) 半導体装置の製造方法
JPH11224796A (ja) プラズマ処理装置及びプラズマ処理方法
CN105355566B (zh) 焊盘的表面处理方法及焊盘的制作方法
TWI584358B (zh) 無電鍍銅沉積
JP2001259411A (ja) プラズマ処理方法
US20160329067A1 (en) Plasma treatments for flexures of hard disk drives
JP2003209212A (ja) マガジン方式プラズマクリーニングシステム
JP3671879B2 (ja) 電子部品製造方法および電子部品
JP3427702B2 (ja) 電子部品のプラズマ処理装置
JP2000164569A (ja) 半導体装置の製造方法
JP2001262378A (ja) プラズマ処理方法
JP3993821B2 (ja) Ｃｕのパターン形成方法
TW201517169A (zh) 預清洗半導體結構
JP3739308B2 (ja) プラズマ処理方法
JP2005005351A (ja) ウェット剥離洗浄方法およびウェット剥離洗浄装置
Abarro et al. Batch Microwave Plasma Cleaning for Robustification of Automotive Devices an Alternative to Strip-Type Radiofrequency Plasma
JP3978082B2 (ja) Ｃｕ配線形成方法
JP2005123494A (ja) 半導体装置の製造方法および分析方法
Nicolussi et al. Plasma chemical cleaning of chip carrier in a downstream hollow cathode discharge
JP3233868B2 (ja) 金属の表面処理方法、電極の形成方法及び電極の接合方法
JP4418597B2 (ja) 電極の表面処理方法及びワイヤボンディング方法

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20050630

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060426

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060509

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060626

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070320

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070426

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20070604

A912 Removal of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20070629

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20091118