JP4270364B2 - コンデンサ内蔵基板の製造方法 - Google Patents
コンデンサ内蔵基板の製造方法 Download PDFInfo
- Publication number
- JP4270364B2 JP4270364B2 JP2002266316A JP2002266316A JP4270364B2 JP 4270364 B2 JP4270364 B2 JP 4270364B2 JP 2002266316 A JP2002266316 A JP 2002266316A JP 2002266316 A JP2002266316 A JP 2002266316A JP 4270364 B2 JP4270364 B2 JP 4270364B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- electrode
- dielectric layer
- capacitor
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、配線基板内にコンデンサを内蔵したコンデンサ内蔵基板の製造方法に関する。
【０００２】
【従来の技術】
従来の基板内部のコンデンサ形成方法は、表面に電極を形成した転写基板を２枚作成し、それら転写基板間に高誘電率のプリプレグを挟んでプレスし、図２のようにプリプレグ１の両側に電極２を配置してコンデンサとするのが一般的であった。プリプレグ１の厚みは約６０μｍ程度であり、電極２間に介在するプリプレグ厚みは２０μｍ程度となる。
【０００３】
【発明が解決しようとする課題】
上記図２の構成のコンデンサの場合、以下の問題があった。
【０００４】
▲１▼ 電極間に介在するプリプレグはピンホール等の欠陥があり、薄型化が不可能である。
【０００５】
▲２▼ 電極はめっき法で形成するが、塩素等のめっき成分が不純物として混在しており、これが信頼性の低下を招く場合がある。
【０００６】
▲３▼ プリプレグに使用する樹脂そのものに塩素等の不純物が混在している場合がある。
【０００７】
▲４▼ 電極パターンのある基板の樹脂層の表面及び内部にめっき液又はエッチング液等の電解質溶液が残留している場合があり、信頼性に悪影響を及ぼしている。
【０００８】
▲５▼ プレス中に樹脂が軟化して流動するので、膜厚がパターン形状及び基板内部の位置によって変化し、コンデンサ容量の精度が悪い。
【０００９】
なお、コンデンサを内蔵した基板では、コンデンサの電極をエッチングで所要パターンとする場合、ハロゲンを含むエッチング処理があり、信頼性等に悪影響を及ぼすきらいがある。また、内蔵されたコンデンサの電極層と配線層とは別々の層であり、配線層形成のために別工程が必要であり、工数が多い（例えば、下記特許文献１を参照）。また、プロセス用基板上にコンデンサを形成して実装基板に転写するものである場合、プロセス用基板はガラス基板のような絶縁性のものであり、コンデンサの電極を蒸着等の薄膜技術で形成することを前提としており、量産性の点で不利であり、また配線層はコンデンサとは別に形成する必要がある（例えば、下記特許文献２を参照）。
【特許文献１】
特開平１１−２６９４３号公報
【特許文献２】
特開２０００−３２３８４５号公報
【００１０】
本発明は、上記の点に鑑み、高精度かつ高信頼性の高周波特性に優れる大容量コンデンサを基板内部に作製可能で、量産性に優れたコンデンサ内蔵基板の製造方法を提供することを目的とする。
【００１１】
本発明のその他の目的や新規な特徴は後述の実施の形態において明らかにする。
【００１５】
【課題を解決するための手段】
上記目的を達成するために、本願請求項１の発明に係るコンデンサ内蔵基板の製造方法は、
導電性転写基板上に配線導体及びコンデンサの一方の電極導体となる第１の電極層をパターンめっき法で同時形成する第１の電極層形成工程と、
少なくとも前記第１の電極層の全面を覆うように第１のバリア層を形成する第１のバリア層形成工程と、
前記第１のバリア層を介在させて、少なくとも前記第１の電極層の全面を覆うように誘電体層を形成する誘電体層形成工程と、
前記誘電体層のうち少なくとも前記第１の電極層の上にある部分を覆うように第２のバリア層を形成する第２のバリア層形成工程と、
前記第２のバリア層を介在させて、前記誘電体層上にコンデンサの他方の電極導体となる第２の電極層を所定位置にパターンめっき法で形成する第２の電極層形成工程と、
前記第２の電極層をマスクにして前記第１及び第２のバリア層並びに前記誘電体層を一括でドライエッチングするドライエッチング工程と、
前記第１の電極層、前記第１のバリア層、前記誘電体層、前記第２のバリア層及び前記第２の電極層を、前記第１の電極層を外側にして絶縁シートに転写し埋設状態で一体化する転写工程とを備えたことを特徴とする。
【００１６】
本願請求項２の発明に係るコンデンサ内蔵基板の製造方法は、請求項１において、前記第１及び第２の電極層をピロリン酸銅めっきで形成することを特徴としている。
本願請求項３の発明に係るコンデンサ内蔵基板の製造方法は、請求項１又は２において、前記誘電体層が有機系材料であることを特徴としている。
【００１７】
本願請求項４の発明に係るコンデンサ内蔵基板の製造方法は、請求項１，２又は３において、前記誘電体層を蒸着重合法で形成することを特徴としている。
【００１８】
本願請求項５の発明に係るコンデンサ内蔵基板の製造方法は、請求項１，２，３又は４において、前記誘電体層がポリ尿素、ポリイミド又はポリパラキシリレンであることを特徴としている。
【００１９】
本願請求項６の発明に係るコンデンサ内蔵基板の製造方法は、請求項１，２，３，４又は５において、前記導電性転写基板が表面を不動態処理したステンレスであることを特徴としている。
【００２０】
【発明の実施の形態】
以下、本発明に係るコンデンサ内蔵基板の製造方法の実施の形態を図面に従って説明する。
【００２１】
図１は本発明に係るコンデンサ内蔵基板の製造方法の実施の形態を示す。まず、図１（Ａ）のように、表面を不動態処理したステンレス等の導電性転写基板１０上に、所定パターンの配線導体１２及びコンデンサの一方の電極導体１３を含む第１の電極層１１を数μｍ〜数１０μｍ（例えば１０μｍ）の膜厚でパターンめっき法で形成することにより第１の電極層形成工程を行う。ここで、第１の電極層１１を形成するための電気めっきは、めっき処理にハロゲンを含まないハロゲンフリーめっき、例えばピロリン酸銅めっきとする。めっきされる金属の種類は銅に限定されることなく、Ａｕ，Ａｇ，Ｎｉ，Ｓｎ等めっき可能な金属を用いることができる。
【００２２】
前記パターンめっき法は、パターニングにエッチングを用いないフルアディティブ法、セミアディティブ法の両者を含むものとする。パターンめっき法を用いる理由は、▲１▼エッチング法により電極層パターンを形成するのに比べてパターン精度を向上させることができ、ファインパターンに対応でき、▲２▼エッチング法ではエッチング液が残留してコンデンサの信頼性に悪影響を与えるからである。
【００２３】
ステンレス等の導電性転写基板１０の表面を不動態処理するのは、導体パターンの剥離性を向上させるためであり、また基板表面に適度の凹凸を設けることで、アンカー効果により転写前に電極層が導電性転写基板１０から剥離することを防止する。ステンレスの材質は例えばＳＵＳ３０４ＴＡ材を挙げることができる。またパターンの密着性を確保するための凹凸の程度は、例えばＲmaxで０．１μｍ〜１０μｍ、好ましくは０．２μｍ〜２μｍの範囲である。
【００２４】
次に、図１（Ｂ）のように、コンデンサの一方の電極導体１３上に、その全面を覆う高純度バリア層２０をスパッター、蒸着等の乾式薄膜工法により形成することでバリア層形成工程を行う。この高純度バリア層２０を設ける理由は、後工程で重ねて形成される誘電体層３０中に第１の電極層１１を形成している金属又は不純物が拡散して絶縁不良となるのを防止するためである。バリア層２０の材質は例えば、Ｔｉ，ＴｉＮ，Ｔａ，ＴａＮ，Ｃｒ，Ｎｉ等であり、その膜厚はバリア効果が確保できる範囲内でできるだけ薄くすることが好ましい。例をあげると０．０１μｍ〜１μｍ、好ましくは０．０２μｍ〜０．２μｍである。
【００２５】
次に、図１（Ｃ）のように、バリア層２０を介在させて前記第１の電極層１１のうち電極導体１３全面を覆うように高Ｑ誘電体層３０をバリア層２０上に熱分解法（ＣＶＤ）、蒸着、スパッター、蒸着重合法等の乾式薄膜工法で形成して誘電体層形成工程を行う。誘電体層３０は、できるだけ薄く、ピンホールの無い高純度（イオン性の不純物のない）の高Ｑ材料であることが好ましい。また、誘電体層を有機材料にすると無機材料に比べ、フレキシビリティが向上し、基板の曲げ時等に発生するクラックを防止でき、好ましい。例えばポリ尿素、ポリイミド又はポリパラキシリレン（商品名：パリレンＮ）が好ましい。とくに、ポリパラキシリレンの誘電体層３０は蒸着重合法で、高Ｑ、高純度の０．１〜２５μｍのピンホールの無いフィルムとして容易に形成でき、かつ膜厚の制御性も良好であり、耐熱性、耐薬品性及び電気絶縁性共に優れている。その電気絶縁性は２８０ｋＶ／mm、比誘電率ε＝２．６（於１ｋＨｚ）、Ｑ＝５０００（於１ｋＨｚ）である。その上、蒸着重合法はステップカバレッジにも優れており、仮に下地電極に凹凸があっても均一な膜付けが可能である。誘電体層３０の膜厚は０．１μｍより薄くすることはピンホールの可能性や絶縁耐圧の点から困難であるが、静電容量を十分確保する上では１０μｍより薄く形成することが望ましい。なお、電着による誘電体層形成では膜厚を薄くすることは困難で、膜厚約１０μｍ以上となり、またイオン性の不純物が残留する場合があり、好ましくない。誘電体層は基板の全面に形成しても良いし、またメタルマスク等でマスキングを施してコンデンサの電極部のみに形成しても良い。
【００２６】
その後、図１（Ｄ）のように、誘電体層３０を覆う高純度バリア層４０をスパッター、蒸着等の乾式薄膜工法により形成することでバリア層形成工程を行う。バリア層４０の形成の範囲はコンデンサ電極上の誘電体層を全て覆う必要があり、その他の高純度バリア層４０を設ける理由は前述したバリア層２０を設ける理由と同じであり、材質もバリア層２０と同じでよい。セミアディティブ法でパターン形成を行う場合は、バリア層の電気抵抗が充分低いときは、バリア層を下地導体層に用いることができる。そうでない場合は、バリア層の上にＣｕ等の電気抵抗の低い金属の薄膜を基板全体に形成する。抵抗の目安は、例えばシート抵抗で５Ω以下である。Ｃｕの場合の膜厚の例では０．０５μｍ〜０．３μｍ、好ましくは０．０７μｍ〜０．１５μｍである。
【００２７】
次に、図１（Ｅ）のように、コンデンサの他方の電極導体となる所定パターンの第２の電極層５１を数μｍ〜数１０μｍ（例えば１０μｍ）の膜厚でパターンめっき法で形成することにより第２の電極層形成工程を行う。ここで、第２の電極層５１を形成するための電気めっきは、めっき処理にハロゲンを含まないハロゲンフリーめっき、例えばピロリン酸銅めっきが好ましい（第１の電極層形成工程と同様である）。
【００２８】
そして、図１（Ｆ）のように、第２の電極層５１をマスクとし、ＣＦ４とＯ２の混合ガスを用いてバリア層２０，４０及び誘電体層３０を一括で（同時に）ドライエッチングして不要部分を除去することでドライエッチング工程を行う。これにより、導電性転写基板１０上に、第１及び第２の電極層１１，５１、バリア層２０，４０及び誘電体層３０からなるコンデンサ及び配線導体１２が形成されることになる。ドライエッチング装置は、プラズマエッチング、マイクロ波励起ケミカルドライエッチング、マイクロ波プラズマエッチング、リアクティブイオンエッチング、イオンミリング等が利用できる。また、処理条件はバリア層と誘電体層で異ならせることができる。例えば、ＣＦ４とＯ２の混合ガスを用いる場合、前者（バリア層）の処理ではＣＦ４を多く、逆に後者（誘電体層）ではＯ２を多くすることが好ましい。
【００２９】
第１及び第２の電極層１１，５１、バリア層２０，４０及び誘電体層３０が形成され、かつ前記ドライエッチング工程終了後の導電性転写基板１０を、図１（Ｇ）の転写工程では、数１００μｍ程度の厚さのビニルベンジル等の樹脂シート（転写実行時には半硬化状態となっているプリプレグ）６０の一方の面に対して反転して重ね合わせて加圧し、その後、導電性転写基板１０を剥離することで、第１の電極層１１が外側（上側）となるように樹脂シート６０に対して第１及び第２の電極層１１，５１、バリア層２０，４０及び誘電体層３０（つまり、コンデンサ及び配線導体１２）を転写し、埋設状態で一体化する。このとき、樹脂シート６０の他方の面にも配線導体層７０を転写する場合には、別途、表面を不動態処理したステンレス等の導電性転写基板８０上に配線導体層７０をパターンめっき法で形成したものを予め用意し、図１（Ｇ）の転写工程の際に樹脂シート６０の上下を、所要の層が形成済みの導電性転写基板１０，８０で挟む配置として加圧後、導電性転写基板１０，８０を剥離すればよい。
【００３０】
図１（Ｈ）のドライエッチング工程では、コンデンサ及び配線導体をなす第１及び第２の電極層１１，５１、バリア層２０，４０及び誘電体層３０を転写、一体化後に樹脂シート６０表面に残存しているバリア層２０をＣＦ４とＯ２の混合ガスを用いて除去し、これにより完成状態のコンデンサ内蔵基板が得られる。なお、バリア層２０が絶縁層である場合、またバリア層をコンデンサ電極上にのみ形成した場合は除去を省略できる場合がある。
【００３１】
この実施の形態によれば、次の通りの効果を得ることができる。
【００３２】
(1) 誘電体層３０の両側の第１及び第２の電極層１１，５１は、ハロゲンを用いないめっき（例えば、ピロリン酸銅めっき）処理で形成するため、電極中に不純物として塩素等のハロゲンを含有せず信頼性が高い。
【００３３】
(2) Ｔｉ，ＴｉＮ，Ｔａ，ＴａＮ，Ｃｒ，Ｎｉ等の高純度バリア層２０，４０を誘電体層３０と第１及び第２の電極層１１，５１間に介在させており、電極層１１，５１の金属（Ｃｕ等）や不純物が誘電体層中に拡散するのを防止でき、この点でも信頼性を高めることができ、誘電体層３０を薄くしても絶縁不良が発生しないので大容量のコンデンサを基板内に構成できる。
【００３４】
(3) コンデンサを構成する主要部はドライエッチングしているので、ウエットエッチングの場合のエッチング液中の電解質が誘電体層中に入り込んで信頼性を低下させることを回避できる。
【００３５】
(4) 誘電体層３０を熱分解法（ＣＶＤ）、蒸着、スパッター、蒸着重合法等の乾式薄膜工法で高純度に精度良く形成でき、信頼性が良好である。とくに、ポリパラキシリレンの誘電体層３０は蒸着重合法で、高Ｑ、高純度の０．１〜２５μｍのピンホールの無いフィルムとして容易に形成可能であり、耐熱性、耐薬品性及び電気絶縁性共に良好であるので好ましく、高精度かつ高信頼性で大きな静電容量の内蔵コンデンサが得られる。
【００３６】
(5) 第１及び第２の電極層１１，５１の誘電体層側の表面は、ピロリン酸銅めっき等の光沢電気めっきで電極層を形成することにより、導電性基板に多少の凹凸がある場合でも平滑に形成でき、誘電体層の膜厚の均一化、ピンホールレス化を実現でき、また電極凹凸に起因する電界集中は発生せず、この点でもコンデンサを薄型化できる。
【００３７】
(6) 誘電体層３０を薄膜技術で成膜するときに、導電性転写基板１０及びその上の形成層に有機材料を含まないので、耐熱性が良好であり、また脱ガスも少なく、良質な誘電体薄膜を高速で成膜できる。すなわち、高純度の誘電体層を薄く形成するために、熱分解法（ＣＶＤ）、蒸着、スパッター、蒸着重合法等の乾式薄膜工法が好ましく用いられるが、その際に導電性転写基板１０側の温度が上昇し、膜形成の際に導電性転写基板１０側に有機の構造体が含まれていると、脱ガス等により、誘電体層の密着不良、純度低下等の信頼性上重大な支障を引き起こす。本実施の形態では、誘電体層の成膜の際に導電性転写基板１０側（基板１０、電極層１１、バリア層２０）は全て無機材料なので上記問題は回避できる。
【００３８】
(7) 誘電体層３０は有機材料である樹脂シート６０に転写されるため、誘電体層３０が無機材料であると、樹脂シート３０の撓みにより割れ、クラックが生じる場合があるが、本実施の形態では誘電体層３０がポリ尿素、ポリイミド又はポリパラキシリレン等の有機材料であるため、そのような問題は発生しない。
【００３９】
【実施例】
以下、本発明に係るコンデンサ内蔵基板の製造方法を実施例で詳述する。
【００４０】
まず、図１（Ａ）の導電性転写基板１０として、０．１mm厚のステンレス（ＳＵＳ３０４）板の表面を不動態処理したものを用意した。
【００４１】
次に、不動態処理した導電性転写基板１０上にスピンコーターで乾燥後の膜厚が２０μｍになるように液状レジストを塗布した。次に、フォトリソグラフィー法で露光、現像することにより、１mm角のコンデンサ上部電極形成のためのパターン及び配線パターン（第１の電極層１１を形成するためのパターンであって導電性転写基板１０が露出している部分）を直径約８０mmのエリアに形成し、前記導電性転写基板１０が露出したパターンに対して高純度ピロリン酸銅めっきにて高さ１５μｍの銅パターンを第１の電極層１１として形成し、その後、レジストを有機系の剥離液を用いて剥離し、図１（Ａ）のように導電性転写基板１０上に第１の電極層１１を残こすことで、パターンめっき法による第１の電極層形成工程を実行した。
【００４２】
次に、図１（Ｂ）のように、第１の電極層１１に含まれるコンデンサの一方の電極導体１３上に、その全面を覆う高純度バリア層２０として０．１μｍ厚のチタン膜をスパッターで形成することでバリア層形成工程を実行した。
【００４３】
それから、図１（Ｃ）のように、少なくともバリア層２０を介在させて前記第１の電極層１１のうち電極導体１３全面を覆うように誘電体層３０としての５μｍ厚のポリパラキシリレン膜を蒸着重合法で形成して誘電体層形成工程を実行した。
【００４４】
その後、図１（Ｄ）のように、誘電体層３０の全面を覆う高純度バリア層４０として０．１μｍ厚のチタン膜をスパッターで形成することでバリア層形成工程を実行した。
【００４５】
次に、図１（Ｅ）のように、コンデンサの他方の電極導体となる所定パターンの第２の電極層５１を第１の電極層と同様にパターンめっき法による第２の電極層形成工程で作製した。
【００４６】
そして、図１（Ｆ）のように、ＡＧ製多用途プラズマ装置ＳＹＳＴＥＭ４００を用い、第２の電極層５１をマスクとし、ＣＦ４とＯ２の混合ガスでバリア層２０，４０及び誘電体層３０を一括で（同時に）ドライエッチングして不要部分を除去することによってドライエッチング工程を実行した。
【００４７】
図１（Ｇ）の樹脂シート６０としての厚さ１００μｍのビニルベンジルのプリプレグに対して、第１及び第２の電極層１１，５１、バリア層２０，４０及び誘電体層３０が形成され、かつ前記ドライエッチング工程終了後の導電性転写基板１０を反転して重ね合わせて加圧し、その後導電性転写基板１０を剥離することで、第１の電極層１１が外側（上側）となるように樹脂シート６０に対して第１及び第２の電極層１１，５１、バリア層２０，４０及び誘電体層３０を転写し、一体化することで、樹脂シート６０にコンデンサを埋設した基板を作製した。
【００４８】
これにより、高信頼性の高周波特性に優れる高精度な大容量コンデンサを基板内部に備え、量産性に優れたコンデンサ内蔵基板を実現できた。
【００４９】
以上本発明の実施の形態及び実施例について説明してきたが、本発明はこれに限定されることなく請求項の記載の範囲内において各種の変形、変更が可能なことは当業者には自明であろう。
【００５０】
【発明の効果】
以上説明したように、本発明に係るコンデンサ内蔵基板の製造方法は、高精度かつ高信頼性で高周波特性に優れた大容量コンデンサを基板内部に作製可能であり、しかも量産性の向上を図ることができる。
【図面の簡単な説明】
【図１】本発明に係るコンデンサ内蔵基板の製造方法の実施の形態を示す説明図である。
【図２】従来のコンデンサ内蔵基板の製造方法の説明図である。
【符号の説明】
１０，８０ 導電性転写基板
１１ 第１の電極層
１２ 配線導体
１３ 電極導体
２０，４０ バリア層
３０ 誘電体層
５１ 第２の電極層
６０ 樹脂シート
７０ 配線導体層
【発明の属する技術分野】
本発明は、配線基板内にコンデンサを内蔵したコンデンサ内蔵基板の製造方法に関する。
【０００２】
【従来の技術】
従来の基板内部のコンデンサ形成方法は、表面に電極を形成した転写基板を２枚作成し、それら転写基板間に高誘電率のプリプレグを挟んでプレスし、図２のようにプリプレグ１の両側に電極２を配置してコンデンサとするのが一般的であった。プリプレグ１の厚みは約６０μｍ程度であり、電極２間に介在するプリプレグ厚みは２０μｍ程度となる。
【０００３】
【発明が解決しようとする課題】
上記図２の構成のコンデンサの場合、以下の問題があった。
【０００４】
▲１▼ 電極間に介在するプリプレグはピンホール等の欠陥があり、薄型化が不可能である。
【０００５】
▲２▼ 電極はめっき法で形成するが、塩素等のめっき成分が不純物として混在しており、これが信頼性の低下を招く場合がある。
【０００６】
▲３▼ プリプレグに使用する樹脂そのものに塩素等の不純物が混在している場合がある。
【０００７】
▲４▼ 電極パターンのある基板の樹脂層の表面及び内部にめっき液又はエッチング液等の電解質溶液が残留している場合があり、信頼性に悪影響を及ぼしている。
【０００８】
▲５▼ プレス中に樹脂が軟化して流動するので、膜厚がパターン形状及び基板内部の位置によって変化し、コンデンサ容量の精度が悪い。
【０００９】
なお、コンデンサを内蔵した基板では、コンデンサの電極をエッチングで所要パターンとする場合、ハロゲンを含むエッチング処理があり、信頼性等に悪影響を及ぼすきらいがある。また、内蔵されたコンデンサの電極層と配線層とは別々の層であり、配線層形成のために別工程が必要であり、工数が多い（例えば、下記特許文献１を参照）。また、プロセス用基板上にコンデンサを形成して実装基板に転写するものである場合、プロセス用基板はガラス基板のような絶縁性のものであり、コンデンサの電極を蒸着等の薄膜技術で形成することを前提としており、量産性の点で不利であり、また配線層はコンデンサとは別に形成する必要がある（例えば、下記特許文献２を参照）。
【特許文献１】
特開平１１−２６９４３号公報
【特許文献２】
特開２０００−３２３８４５号公報
【００１０】
本発明は、上記の点に鑑み、高精度かつ高信頼性の高周波特性に優れる大容量コンデンサを基板内部に作製可能で、量産性に優れたコンデンサ内蔵基板の製造方法を提供することを目的とする。
【００１１】
本発明のその他の目的や新規な特徴は後述の実施の形態において明らかにする。
【００１５】
【課題を解決するための手段】
上記目的を達成するために、本願請求項１の発明に係るコンデンサ内蔵基板の製造方法は、
導電性転写基板上に配線導体及びコンデンサの一方の電極導体となる第１の電極層をパターンめっき法で同時形成する第１の電極層形成工程と、
少なくとも前記第１の電極層の全面を覆うように第１のバリア層を形成する第１のバリア層形成工程と、
前記第１のバリア層を介在させて、少なくとも前記第１の電極層の全面を覆うように誘電体層を形成する誘電体層形成工程と、
前記誘電体層のうち少なくとも前記第１の電極層の上にある部分を覆うように第２のバリア層を形成する第２のバリア層形成工程と、
前記第２のバリア層を介在させて、前記誘電体層上にコンデンサの他方の電極導体となる第２の電極層を所定位置にパターンめっき法で形成する第２の電極層形成工程と、
前記第２の電極層をマスクにして前記第１及び第２のバリア層並びに前記誘電体層を一括でドライエッチングするドライエッチング工程と、
前記第１の電極層、前記第１のバリア層、前記誘電体層、前記第２のバリア層及び前記第２の電極層を、前記第１の電極層を外側にして絶縁シートに転写し埋設状態で一体化する転写工程とを備えたことを特徴とする。
【００１６】
本願請求項２の発明に係るコンデンサ内蔵基板の製造方法は、請求項１において、前記第１及び第２の電極層をピロリン酸銅めっきで形成することを特徴としている。
本願請求項３の発明に係るコンデンサ内蔵基板の製造方法は、請求項１又は２において、前記誘電体層が有機系材料であることを特徴としている。
【００１７】
本願請求項４の発明に係るコンデンサ内蔵基板の製造方法は、請求項１，２又は３において、前記誘電体層を蒸着重合法で形成することを特徴としている。
【００１８】
本願請求項５の発明に係るコンデンサ内蔵基板の製造方法は、請求項１，２，３又は４において、前記誘電体層がポリ尿素、ポリイミド又はポリパラキシリレンであることを特徴としている。
【００１９】
本願請求項６の発明に係るコンデンサ内蔵基板の製造方法は、請求項１，２，３，４又は５において、前記導電性転写基板が表面を不動態処理したステンレスであることを特徴としている。
【００２０】
【発明の実施の形態】
以下、本発明に係るコンデンサ内蔵基板の製造方法の実施の形態を図面に従って説明する。
【００２１】
図１は本発明に係るコンデンサ内蔵基板の製造方法の実施の形態を示す。まず、図１（Ａ）のように、表面を不動態処理したステンレス等の導電性転写基板１０上に、所定パターンの配線導体１２及びコンデンサの一方の電極導体１３を含む第１の電極層１１を数μｍ〜数１０μｍ（例えば１０μｍ）の膜厚でパターンめっき法で形成することにより第１の電極層形成工程を行う。ここで、第１の電極層１１を形成するための電気めっきは、めっき処理にハロゲンを含まないハロゲンフリーめっき、例えばピロリン酸銅めっきとする。めっきされる金属の種類は銅に限定されることなく、Ａｕ，Ａｇ，Ｎｉ，Ｓｎ等めっき可能な金属を用いることができる。
【００２２】
前記パターンめっき法は、パターニングにエッチングを用いないフルアディティブ法、セミアディティブ法の両者を含むものとする。パターンめっき法を用いる理由は、▲１▼エッチング法により電極層パターンを形成するのに比べてパターン精度を向上させることができ、ファインパターンに対応でき、▲２▼エッチング法ではエッチング液が残留してコンデンサの信頼性に悪影響を与えるからである。
【００２３】
ステンレス等の導電性転写基板１０の表面を不動態処理するのは、導体パターンの剥離性を向上させるためであり、また基板表面に適度の凹凸を設けることで、アンカー効果により転写前に電極層が導電性転写基板１０から剥離することを防止する。ステンレスの材質は例えばＳＵＳ３０４ＴＡ材を挙げることができる。またパターンの密着性を確保するための凹凸の程度は、例えばＲmaxで０．１μｍ〜１０μｍ、好ましくは０．２μｍ〜２μｍの範囲である。
【００２４】
次に、図１（Ｂ）のように、コンデンサの一方の電極導体１３上に、その全面を覆う高純度バリア層２０をスパッター、蒸着等の乾式薄膜工法により形成することでバリア層形成工程を行う。この高純度バリア層２０を設ける理由は、後工程で重ねて形成される誘電体層３０中に第１の電極層１１を形成している金属又は不純物が拡散して絶縁不良となるのを防止するためである。バリア層２０の材質は例えば、Ｔｉ，ＴｉＮ，Ｔａ，ＴａＮ，Ｃｒ，Ｎｉ等であり、その膜厚はバリア効果が確保できる範囲内でできるだけ薄くすることが好ましい。例をあげると０．０１μｍ〜１μｍ、好ましくは０．０２μｍ〜０．２μｍである。
【００２５】
次に、図１（Ｃ）のように、バリア層２０を介在させて前記第１の電極層１１のうち電極導体１３全面を覆うように高Ｑ誘電体層３０をバリア層２０上に熱分解法（ＣＶＤ）、蒸着、スパッター、蒸着重合法等の乾式薄膜工法で形成して誘電体層形成工程を行う。誘電体層３０は、できるだけ薄く、ピンホールの無い高純度（イオン性の不純物のない）の高Ｑ材料であることが好ましい。また、誘電体層を有機材料にすると無機材料に比べ、フレキシビリティが向上し、基板の曲げ時等に発生するクラックを防止でき、好ましい。例えばポリ尿素、ポリイミド又はポリパラキシリレン（商品名：パリレンＮ）が好ましい。とくに、ポリパラキシリレンの誘電体層３０は蒸着重合法で、高Ｑ、高純度の０．１〜２５μｍのピンホールの無いフィルムとして容易に形成でき、かつ膜厚の制御性も良好であり、耐熱性、耐薬品性及び電気絶縁性共に優れている。その電気絶縁性は２８０ｋＶ／mm、比誘電率ε＝２．６（於１ｋＨｚ）、Ｑ＝５０００（於１ｋＨｚ）である。その上、蒸着重合法はステップカバレッジにも優れており、仮に下地電極に凹凸があっても均一な膜付けが可能である。誘電体層３０の膜厚は０．１μｍより薄くすることはピンホールの可能性や絶縁耐圧の点から困難であるが、静電容量を十分確保する上では１０μｍより薄く形成することが望ましい。なお、電着による誘電体層形成では膜厚を薄くすることは困難で、膜厚約１０μｍ以上となり、またイオン性の不純物が残留する場合があり、好ましくない。誘電体層は基板の全面に形成しても良いし、またメタルマスク等でマスキングを施してコンデンサの電極部のみに形成しても良い。
【００２６】
その後、図１（Ｄ）のように、誘電体層３０を覆う高純度バリア層４０をスパッター、蒸着等の乾式薄膜工法により形成することでバリア層形成工程を行う。バリア層４０の形成の範囲はコンデンサ電極上の誘電体層を全て覆う必要があり、その他の高純度バリア層４０を設ける理由は前述したバリア層２０を設ける理由と同じであり、材質もバリア層２０と同じでよい。セミアディティブ法でパターン形成を行う場合は、バリア層の電気抵抗が充分低いときは、バリア層を下地導体層に用いることができる。そうでない場合は、バリア層の上にＣｕ等の電気抵抗の低い金属の薄膜を基板全体に形成する。抵抗の目安は、例えばシート抵抗で５Ω以下である。Ｃｕの場合の膜厚の例では０．０５μｍ〜０．３μｍ、好ましくは０．０７μｍ〜０．１５μｍである。
【００２７】
次に、図１（Ｅ）のように、コンデンサの他方の電極導体となる所定パターンの第２の電極層５１を数μｍ〜数１０μｍ（例えば１０μｍ）の膜厚でパターンめっき法で形成することにより第２の電極層形成工程を行う。ここで、第２の電極層５１を形成するための電気めっきは、めっき処理にハロゲンを含まないハロゲンフリーめっき、例えばピロリン酸銅めっきが好ましい（第１の電極層形成工程と同様である）。
【００２８】
そして、図１（Ｆ）のように、第２の電極層５１をマスクとし、ＣＦ４とＯ２の混合ガスを用いてバリア層２０，４０及び誘電体層３０を一括で（同時に）ドライエッチングして不要部分を除去することでドライエッチング工程を行う。これにより、導電性転写基板１０上に、第１及び第２の電極層１１，５１、バリア層２０，４０及び誘電体層３０からなるコンデンサ及び配線導体１２が形成されることになる。ドライエッチング装置は、プラズマエッチング、マイクロ波励起ケミカルドライエッチング、マイクロ波プラズマエッチング、リアクティブイオンエッチング、イオンミリング等が利用できる。また、処理条件はバリア層と誘電体層で異ならせることができる。例えば、ＣＦ４とＯ２の混合ガスを用いる場合、前者（バリア層）の処理ではＣＦ４を多く、逆に後者（誘電体層）ではＯ２を多くすることが好ましい。
【００２９】
第１及び第２の電極層１１，５１、バリア層２０，４０及び誘電体層３０が形成され、かつ前記ドライエッチング工程終了後の導電性転写基板１０を、図１（Ｇ）の転写工程では、数１００μｍ程度の厚さのビニルベンジル等の樹脂シート（転写実行時には半硬化状態となっているプリプレグ）６０の一方の面に対して反転して重ね合わせて加圧し、その後、導電性転写基板１０を剥離することで、第１の電極層１１が外側（上側）となるように樹脂シート６０に対して第１及び第２の電極層１１，５１、バリア層２０，４０及び誘電体層３０（つまり、コンデンサ及び配線導体１２）を転写し、埋設状態で一体化する。このとき、樹脂シート６０の他方の面にも配線導体層７０を転写する場合には、別途、表面を不動態処理したステンレス等の導電性転写基板８０上に配線導体層７０をパターンめっき法で形成したものを予め用意し、図１（Ｇ）の転写工程の際に樹脂シート６０の上下を、所要の層が形成済みの導電性転写基板１０，８０で挟む配置として加圧後、導電性転写基板１０，８０を剥離すればよい。
【００３０】
図１（Ｈ）のドライエッチング工程では、コンデンサ及び配線導体をなす第１及び第２の電極層１１，５１、バリア層２０，４０及び誘電体層３０を転写、一体化後に樹脂シート６０表面に残存しているバリア層２０をＣＦ４とＯ２の混合ガスを用いて除去し、これにより完成状態のコンデンサ内蔵基板が得られる。なお、バリア層２０が絶縁層である場合、またバリア層をコンデンサ電極上にのみ形成した場合は除去を省略できる場合がある。
【００３１】
この実施の形態によれば、次の通りの効果を得ることができる。
【００３２】
(1) 誘電体層３０の両側の第１及び第２の電極層１１，５１は、ハロゲンを用いないめっき（例えば、ピロリン酸銅めっき）処理で形成するため、電極中に不純物として塩素等のハロゲンを含有せず信頼性が高い。
【００３３】
(2) Ｔｉ，ＴｉＮ，Ｔａ，ＴａＮ，Ｃｒ，Ｎｉ等の高純度バリア層２０，４０を誘電体層３０と第１及び第２の電極層１１，５１間に介在させており、電極層１１，５１の金属（Ｃｕ等）や不純物が誘電体層中に拡散するのを防止でき、この点でも信頼性を高めることができ、誘電体層３０を薄くしても絶縁不良が発生しないので大容量のコンデンサを基板内に構成できる。
【００３４】
(3) コンデンサを構成する主要部はドライエッチングしているので、ウエットエッチングの場合のエッチング液中の電解質が誘電体層中に入り込んで信頼性を低下させることを回避できる。
【００３５】
(4) 誘電体層３０を熱分解法（ＣＶＤ）、蒸着、スパッター、蒸着重合法等の乾式薄膜工法で高純度に精度良く形成でき、信頼性が良好である。とくに、ポリパラキシリレンの誘電体層３０は蒸着重合法で、高Ｑ、高純度の０．１〜２５μｍのピンホールの無いフィルムとして容易に形成可能であり、耐熱性、耐薬品性及び電気絶縁性共に良好であるので好ましく、高精度かつ高信頼性で大きな静電容量の内蔵コンデンサが得られる。
【００３６】
(5) 第１及び第２の電極層１１，５１の誘電体層側の表面は、ピロリン酸銅めっき等の光沢電気めっきで電極層を形成することにより、導電性基板に多少の凹凸がある場合でも平滑に形成でき、誘電体層の膜厚の均一化、ピンホールレス化を実現でき、また電極凹凸に起因する電界集中は発生せず、この点でもコンデンサを薄型化できる。
【００３７】
(6) 誘電体層３０を薄膜技術で成膜するときに、導電性転写基板１０及びその上の形成層に有機材料を含まないので、耐熱性が良好であり、また脱ガスも少なく、良質な誘電体薄膜を高速で成膜できる。すなわち、高純度の誘電体層を薄く形成するために、熱分解法（ＣＶＤ）、蒸着、スパッター、蒸着重合法等の乾式薄膜工法が好ましく用いられるが、その際に導電性転写基板１０側の温度が上昇し、膜形成の際に導電性転写基板１０側に有機の構造体が含まれていると、脱ガス等により、誘電体層の密着不良、純度低下等の信頼性上重大な支障を引き起こす。本実施の形態では、誘電体層の成膜の際に導電性転写基板１０側（基板１０、電極層１１、バリア層２０）は全て無機材料なので上記問題は回避できる。
【００３８】
(7) 誘電体層３０は有機材料である樹脂シート６０に転写されるため、誘電体層３０が無機材料であると、樹脂シート３０の撓みにより割れ、クラックが生じる場合があるが、本実施の形態では誘電体層３０がポリ尿素、ポリイミド又はポリパラキシリレン等の有機材料であるため、そのような問題は発生しない。
【００３９】
【実施例】
以下、本発明に係るコンデンサ内蔵基板の製造方法を実施例で詳述する。
【００４０】
まず、図１（Ａ）の導電性転写基板１０として、０．１mm厚のステンレス（ＳＵＳ３０４）板の表面を不動態処理したものを用意した。
【００４１】
次に、不動態処理した導電性転写基板１０上にスピンコーターで乾燥後の膜厚が２０μｍになるように液状レジストを塗布した。次に、フォトリソグラフィー法で露光、現像することにより、１mm角のコンデンサ上部電極形成のためのパターン及び配線パターン（第１の電極層１１を形成するためのパターンであって導電性転写基板１０が露出している部分）を直径約８０mmのエリアに形成し、前記導電性転写基板１０が露出したパターンに対して高純度ピロリン酸銅めっきにて高さ１５μｍの銅パターンを第１の電極層１１として形成し、その後、レジストを有機系の剥離液を用いて剥離し、図１（Ａ）のように導電性転写基板１０上に第１の電極層１１を残こすことで、パターンめっき法による第１の電極層形成工程を実行した。
【００４２】
次に、図１（Ｂ）のように、第１の電極層１１に含まれるコンデンサの一方の電極導体１３上に、その全面を覆う高純度バリア層２０として０．１μｍ厚のチタン膜をスパッターで形成することでバリア層形成工程を実行した。
【００４３】
それから、図１（Ｃ）のように、少なくともバリア層２０を介在させて前記第１の電極層１１のうち電極導体１３全面を覆うように誘電体層３０としての５μｍ厚のポリパラキシリレン膜を蒸着重合法で形成して誘電体層形成工程を実行した。
【００４４】
その後、図１（Ｄ）のように、誘電体層３０の全面を覆う高純度バリア層４０として０．１μｍ厚のチタン膜をスパッターで形成することでバリア層形成工程を実行した。
【００４５】
次に、図１（Ｅ）のように、コンデンサの他方の電極導体となる所定パターンの第２の電極層５１を第１の電極層と同様にパターンめっき法による第２の電極層形成工程で作製した。
【００４６】
そして、図１（Ｆ）のように、ＡＧ製多用途プラズマ装置ＳＹＳＴＥＭ４００を用い、第２の電極層５１をマスクとし、ＣＦ４とＯ２の混合ガスでバリア層２０，４０及び誘電体層３０を一括で（同時に）ドライエッチングして不要部分を除去することによってドライエッチング工程を実行した。
【００４７】
図１（Ｇ）の樹脂シート６０としての厚さ１００μｍのビニルベンジルのプリプレグに対して、第１及び第２の電極層１１，５１、バリア層２０，４０及び誘電体層３０が形成され、かつ前記ドライエッチング工程終了後の導電性転写基板１０を反転して重ね合わせて加圧し、その後導電性転写基板１０を剥離することで、第１の電極層１１が外側（上側）となるように樹脂シート６０に対して第１及び第２の電極層１１，５１、バリア層２０，４０及び誘電体層３０を転写し、一体化することで、樹脂シート６０にコンデンサを埋設した基板を作製した。
【００４８】
これにより、高信頼性の高周波特性に優れる高精度な大容量コンデンサを基板内部に備え、量産性に優れたコンデンサ内蔵基板を実現できた。
【００４９】
以上本発明の実施の形態及び実施例について説明してきたが、本発明はこれに限定されることなく請求項の記載の範囲内において各種の変形、変更が可能なことは当業者には自明であろう。
【００５０】
【発明の効果】
以上説明したように、本発明に係るコンデンサ内蔵基板の製造方法は、高精度かつ高信頼性で高周波特性に優れた大容量コンデンサを基板内部に作製可能であり、しかも量産性の向上を図ることができる。
【図面の簡単な説明】
【図１】本発明に係るコンデンサ内蔵基板の製造方法の実施の形態を示す説明図である。
【図２】従来のコンデンサ内蔵基板の製造方法の説明図である。
【符号の説明】
１０，８０ 導電性転写基板
１１ 第１の電極層
１２ 配線導体
１３ 電極導体
２０，４０ バリア層
３０ 誘電体層
５１ 第２の電極層
６０ 樹脂シート
７０ 配線導体層
Claims (6)
- 導電性転写基板上に配線導体及びコンデンサの一方の電極導体となる第１の電極層をパターンめっき法で同時形成する第１の電極層形成工程と、
少なくとも前記第１の電極層の全面を覆うように第１のバリア層を形成する第１のバリア層形成工程と、
前記第１のバリア層を介在させて、少なくとも前記第１の電極層の全面を覆うように誘電体層を形成する誘電体層形成工程と、
前記誘電体層のうち少なくとも前記第１の電極層の上にある部分を覆うように第２のバリア層を形成する第２のバリア層形成工程と、
前記第２のバリア層を介在させて、前記誘電体層上にコンデンサの他方の電極導体となる第２の電極層を所定位置にパターンめっき法で形成する第２の電極層形成工程と、
前記第２の電極層をマスクにして前記第１及び第２のバリア層並びに前記誘電体層を一括でドライエッチングするドライエッチング工程と、
前記第１の電極層、前記第１のバリア層、前記誘電体層、前記第２のバリア層及び前記第２の電極層を、前記第１の電極層を外側にして絶縁シートに転写し埋設状態で一体化する転写工程とを備えたことを特徴とするコンデンサ内蔵基板の製造方法。 - 前記第１及び第２の電極層をピロリン酸銅めっきで形成する請求項１記載のコンデンサ内蔵基板の製造方法。
- 前記誘電体層が有機系材料である請求項１又は２記載のコンデンサ内蔵基板の製造方法。
- 前記誘電体層を蒸着重合法で形成する請求項１，２又は３記載のコンデンサ内蔵基板の製造方法。
- 前記誘電体層がポリ尿素、ポリイミド又はポリパラキシリレンである請求項１，２，３又は４記載のコンデンサ内蔵基板の製造方法。
- 前記導電性転写基板が表面を不動態処理したステンレスである請求項１，２，３，４又は５記載のコンデンサ内蔵基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002266316A JP4270364B2 (ja) | 2002-09-12 | 2002-09-12 | コンデンサ内蔵基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002266316A JP4270364B2 (ja) | 2002-09-12 | 2002-09-12 | コンデンサ内蔵基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004103967A JP2004103967A (ja) | 2004-04-02 |
| JP4270364B2 true JP4270364B2 (ja) | 2009-05-27 |
Family
ID=32265162
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002266316A Expired - Lifetime JP4270364B2 (ja) | 2002-09-12 | 2002-09-12 | コンデンサ内蔵基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4270364B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4649198B2 (ja) * | 2004-12-20 | 2011-03-09 | 新光電気工業株式会社 | 配線基板の製造方法 |
| JP4667070B2 (ja) * | 2005-02-23 | 2011-04-06 | 日本特殊陶業株式会社 | 配線基板及び配線基板の製造方法 |
| KR100861618B1 (ko) * | 2007-03-02 | 2008-10-07 | 삼성전기주식회사 | 내장형 캐패시터의 공차 향상을 위한 인쇄회로기판 및 그제조방법 |
| JP2013127993A (ja) * | 2010-03-26 | 2013-06-27 | Sanyo Electric Co Ltd | コンデンサ素子、コンデンサ内蔵基板、素子シート、及びこれらの製造方法 |
| JP6756134B2 (ja) * | 2016-03-30 | 2020-09-16 | Tdk株式会社 | 薄膜部品シート、電子部品内蔵基板、及び薄膜部品シートの製造方法 |
-
2002
- 2002-09-12 JP JP2002266316A patent/JP4270364B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004103967A (ja) | 2004-04-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5254493A (en) | Method of fabricating integrated resistors in high density substrates | |
| US5120572A (en) | Method of fabricating electrical components in high density substrates | |
| JP3484306B2 (ja) | 薄膜コンデンサおよびその製造方法 | |
| CN1805653B (zh) | 配线电路基板及其制造方法 | |
| CA1284692C (en) | Multilayer interconnection system for multichip high performance semiconductor packaging | |
| US20020108781A1 (en) | Printed wiring board and production thereof | |
| JP6233445B2 (ja) | 電子部品 | |
| CN102687251B (zh) | 蚀刻液及使用其的半导体装置的制造方法 | |
| JP4270364B2 (ja) | コンデンサ内蔵基板の製造方法 | |
| JP2881270B2 (ja) | 多層配線基板の製造方法 | |
| JPH04277696A (ja) | 多層配線基板及びその製造方法 | |
| JP3960302B2 (ja) | 基板の製造方法 | |
| JPS59144162A (ja) | 薄膜回路の製造方法 | |
| JP5929540B2 (ja) | 電子部品 | |
| EP0420405A2 (en) | Integrated circuit comprising interconnections | |
| US11917751B2 (en) | Multilayer wiring board and method of producing the same | |
| JP2022548586A (ja) | 電極タブおよびその形成方法 | |
| JP4328134B2 (ja) | プリント配線基板の製造方法 | |
| WO2023276510A1 (ja) | フレキシブルプリント回路基板及びフレキシブルプリント回路基板の製造方法 | |
| CN115103522B (zh) | 复合铜厚基板及基板的制作方法 | |
| TWI656605B (zh) | 線路板的製造方法 | |
| JP2778885B2 (ja) | 多層回路基板及びその製造方法 | |
| KR102675408B1 (ko) | 적층 시트 및 그 사용 방법 | |
| RU2076396C1 (ru) | Способ изготовления интегрального прибора свч | |
| JPH01232792A (ja) | 回路基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050422 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071012 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071017 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071213 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080604 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080731 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20080814 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090218 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090218 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120306 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4270364 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120306 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130306 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140306 Year of fee payment: 5 |
|
| EXPY | Cancellation because of completion of term |