JP2778885B2 - 多層回路基板及びその製造方法 - Google Patents

多層回路基板及びその製造方法

Info

Publication number
JP2778885B2
JP2778885B2 JP29129792A JP29129792A JP2778885B2 JP 2778885 B2 JP2778885 B2 JP 2778885B2 JP 29129792 A JP29129792 A JP 29129792A JP 29129792 A JP29129792 A JP 29129792A JP 2778885 B2 JP2778885 B2 JP 2778885B2
Authority
JP
Japan
Prior art keywords
layer
metal wiring
wiring layer
metal
resist
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP29129792A
Other languages
English (en)
Other versions
JPH06140766A (ja
Inventor
征一 高見
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP29129792A priority Critical patent/JP2778885B2/ja
Publication of JPH06140766A publication Critical patent/JPH06140766A/ja
Application granted granted Critical
Publication of JP2778885B2 publication Critical patent/JP2778885B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Parts Printed On Printed Circuit Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、多層回路基板及びその
製造方法に関する。
【0002】
【従来の技術及びその課題】電子機器用の混成集積回路
等に用いられる回路基板として、多層回路基板が知られ
ている。一般的な多層回路基板は、セラミック基板と、
セラミック基板上に積層された例えばポリイミドからな
る複数の樹脂絶縁層と、セラミック基板上又は複数の樹
脂絶縁層間に配置された金属配線層とから主に構成され
ている。金属配線層と樹脂絶縁層との間には、例えばク
ロムからなる金属密着層が形成されており、金属配線層
と樹脂絶縁層との密着性を高めている。
【0003】しかし、前記従来の多層回路基板では、金
属配線層の側面には金属密着層が形成されていない。従
来、多層回路基板を製造する工程において、フォトエッ
チング法では、まず樹脂絶縁層上にCr−Cu−Cr成
膜をスパッタリング等により行う。次に、前記成膜上に
フォトリソグラフィーによるレジスト加工を行い、さら
に前記金属成膜のエッチングを行い、所望の金属配線層
を形成する。この場合、クロムによる金属密着層は銅の
上面及び下面には形成されるが、側面には形成されな
い。
【0004】また、従来のアディティブ法では、初めに
樹脂絶縁層上にCr−Cu成膜をスパッタリング等によ
り行う。続いて、フォトリソグラフィーによりレジスト
加工を行い所定のパターンのレジスト層を形成し、金属
配線層が形成されるべき箇所に電解銅メッキを行う。さ
らに、銅からなる金属配線層の上面にスパッタリングあ
るいは電解クロムメッキを行い、金属配線層の上面に金
属密着層を形成する。この方法においても、クロム層形
成時に金属配線層の側面がレジスト層に覆われているた
め、金属配線層の側面には金属密着層が形成されない。
【0005】金属配線層の側面に金属密着層が形成され
ていない多層回路基板では、例えば銅からなる金属配線
層と例えばポリイミド等からなる樹脂絶縁層とが金属配
線層の側面で直接接合する。そのため、高温時に金属配
線層の銅が樹脂絶縁層内に拡散しやすくなる。また、樹
脂絶縁層内に侵入したO2 及びH2 Oが、金属配線層と
樹脂絶縁層との反応を促進する。
【0006】この結果、金属配線層内に空洞ができ、金
属配線層と樹脂絶縁層との密着強度が低下する。また、
金属配線層の電気抵抗が大きくなる。さらには、樹脂絶
縁層内に拡散した銅が樹脂絶縁層の電気絶縁性を低下さ
せて、隣接する金属配線層間で電気的リークを引き起こ
す。本発明の目的は、金属配線層の金属が樹脂絶縁層内
へ拡散しにくくすることにある。
【0007】
【課題を解決するための手段】第1の発明に係る多層回
路基板は、絶縁体と、樹脂絶縁層と、金属配線層と、金
属密着層とを備えている。前記複数の樹脂絶縁層は、絶
縁体上に積層されている。前記金属配線層は、絶縁体と
樹脂絶縁層との間に配置されている。前記金属密着層は
金属配線層と樹脂絶縁層との密着性を向上させるための
ものであり、金属配線層の上面、下面及び側面に形成さ
れている。
【0008】第2の発明に係る多層回路基板製造方法
は、準備工程と、レジスト層形成工程と、金属配線層形
成工程と、エッチング工程と、レジスト層除去工程と、
樹脂絶縁層形成工程とを含んでいる。前記準備工程で
は、絶縁体と、絶縁体上に形成された第1金属密着層と
を有する本体部を準備する。前記レジスト層形成工程で
は、本体部上にパターン化されたレジスト層を形成す
る。前記金属配線層形成工程では、本体部上のレジスト
層が形成されていない部分に金属配線層を形成する。前
記エッチング工程では、レジスト層をエッチングして、
金属配線層の側面とレジスト層との間に隙間を形成す
る。前記密着層形成工程では、金属配線層の上面及び側
面に第2金属密着層を形成する。前記レジスト層除去工
程ではレジスト層を除去する。前記樹脂絶縁層形成工程
では、本体部上に第1及び第2金属密着層を覆う樹脂絶
縁層を形成する。
【0009】
【作用】第1の発明に係る多層回路基板では、金属配線
層の両側面にも金属密着層が形成されているために、金
属配線層の金属が樹脂絶縁層内に拡散しにくい。第2の
発明に係る多層回路基板製造方法では、エッチング工程
により金属配線層の側面とレジスト層との間に隙間を形
成し、密着層形成工程により金属配線層の側面にも第2
金属密着層を形成する。これにより、金属配線層の金属
が樹脂絶縁層内に拡散しにくくなる。
【0010】
【実施例】図1において、本発明の一実施例としての多
層回路基板1は、主に、アルミナ等からなるセラミック
基板2と、セラミック基板2上に積層されたポリイミド
からなる第1樹脂絶縁層3及び第2樹脂絶縁層4と、銅
からなる第1金属配線層5,第2金属配線層6及び第3
金属配線層7とから主に形成されている。
【0011】第1金属配線層5は、セラミック基板2と
第1樹脂絶縁層3との間に形成されている。第2金属配
線層6は、第1樹脂絶縁層3と第2樹脂絶縁層4との間
に配置されている。第3金属配線層7は、第2樹脂絶縁
層4上に形成されている。なお、第1金属配線層5と第
2金属配線層6とは、第1樹脂絶縁層3に形成されたス
ルーホール8を介して電気的に接続されている。第2金
属配線層6と第3金属配線層7とは、第2樹脂絶縁層4
に形成されたスルーホール9を介して電気的に接続され
ている。
【0012】図2は、第1金属配線層5の詳細を示して
いる。第1金属配線層5を主として形成する金属配線本
体11の上面、下面及び側面にはクロムからなる密着層
が形成されている。より具体的には、金属配線層11と
セラミック基板2との間には下面密着層12が形成され
ている。金属配線本体11の上面には上面密着層13が
形成されている。そして、金属配線本体11の両側面に
は側面密着層14が形成されている。第2金属配線層6
及び第3金属配線層7においても、第1金属配線層5と
同様に上面、下面及び両側面にクロムからなる密着層
(図示せず)が形成されている。なお、密着層の材料と
しては、モリブデン、チタン、タングステンのいずれで
も良いし、またこれらの合金を用いても良い。
【0013】次に、多層回路基板1の製造方法について
説明する。特に、第1金属配線層5の形成について詳細
に述べる。はじめに、セラミック基板2上にクロム及び
銅を用いてスパッタリング法で、クロムからなる膜厚
0.2μmの第1密着層12aと銅からなる膜厚0.4
μmの銅スパッタ層11aとを図3のように形成する。
【0014】続いて、銅スパッタ層11a上に、いわゆ
るネガ系レジストをスピンナ法で塗布する。ここでは、
所定のステージ上に固定し図3に示すセラミック基板2
に液状のレジストを滴下し、ステージを例えば1000
rpmで10秒間回転させる。この結果、遠心力によ
り、液体状のレジストが半径方向外方に均一に拡散し、
レジスト膜が形成される。このレジスト膜を大気中で8
0℃,40分間加熱処理(プレベーク処理)し、液状レ
ジストを半乾燥状態にする。
【0015】さらに、所定の配線パターンが描画された
マスクを半乾燥状態レジスト上に密着させ、光を照射し
てレジスト膜を露光させる。その結果、マスクのパター
ン通りのレジストパターン15が得られる(図4)。次
に、レジストパターン15をキシレン系現像液により現
像し、大気中で130℃,30分間加熱処理(ポストベ
ーク処理)し、レジストパターン15を熱架橋させて強
固な膜とする。このポストベーク処理により、レジスト
パターン15と銅スパッタ層11aとの密着性が向上す
る。
【0016】レジストパターン15が形成されていない
部分に、電解メッキ法を用いて、銅メッキ層11bを図
5に示すように形成する。この状態から、レジストパタ
ーン表面をリアクティブイオンエッチング(RIE)法
を用いてエッチングする。RIE法は、O2 にCF4
0〜20%の割合で混合したものを反応ガスとして用
い、圧力1〜50Pa 、出力0.3〜3.0kW、10
〜30分の条件で行われる。このとき、金属からなる銅
メッキ層11bに比べて樹脂からなるレジストパターン
15のエッチングが大幅に先行する。このエッチングに
より銅メッキ層11bの側面とレジストパターン15と
の間に、図6に示すように、所定の隙間が形成される。
【0017】さらに、銅メッキ層11の上に膜厚0.0
3〜0.2μmのクロムをスパッタリング法で付着させ
ると、図7に示すように、銅メッキ層11bの上面には
上面密着層13が、両側面には側面密着層14が形成さ
れる。また、このときレジストパターン15上にもクロ
ム層16が形成される。レジスト層15を除去するため
に、セラミック基板2全体を80℃の剥離液に20分間
浸漬する。これにより、レジストパターン15及びレジ
ストパターン15上に形成されたクロム層16はともに
除去される。続いて、銅メッキ層11b以外の部分に残
っている銅スパッタ層11a及び第1密着層12aのエ
ッチングを行う。ここでは、過硫酸アンモニウム水溶液
に浸漬することにより銅スパッタ層11aはエッチング
される。また、フェリシアン化カリウム水溶液に浸漬す
ることにより第1密着層12aはエッチングされる。こ
のようにして、図8に示すように、金属配線層11の上
面、下面及び両側面にクロムからなる密着層12〜14
が形成された金属配線層5が得られる。なお、金属配線
本体11の膜厚は、配線抵抗値及びマイグレーション性
を考慮して、1〜10μmの範囲にあるのが好ましい。
【0018】次に、第1樹脂絶縁層3を形成するため、
ポリイミド前駆体を、図8に示すセラミック基板2上に
塗布する。この塗布は前述したようなスピンナ法によっ
て行われ、ステージを例えば2000rpmで10秒間
回転させる。これによりポリイミド前駆体が均一な膜厚
で塗布される。続いて、大気中で80℃,40分間の加
熱を行い、ポリイミド前駆体から溶媒を揮散させ、半乾
燥状態にする。
【0019】半乾燥状態のポリイミド前駆体に対してキ
ュア工程を行う。キュア工程は、ポリイミド前駆体を加
熱処理することにより前駆体を構成する分子をイミド化
させ、所望のポリイミド構造にするものである。例えば
コンベア式の連続炉を用い、窒素ガス雰囲気中で400
℃,最大1時間の加熱を行う。これによって所望のポリ
イミド構造となった第1樹脂絶縁層3が得られる。な
お、第1樹脂絶縁層3の厚みは、20μm〜50μmの
範囲にあることが望ましい。
【0020】次に、第1樹脂絶縁層3にスルーホール8
等を形成する。はじめに、第1樹脂絶縁層3上に酸化シ
リコンSiO2 を3μmの膜厚となるようにスパッタリ
ングする。続いて、前記スピンナ法(1200rpm,
10秒間の回転)によりポジ系レジストを塗布し、大気
中で85℃,90分間の加熱を行い、レジスト全体を半
乾燥状態にさせる。さらに、前述したコンタクト露光を
行い、所定のスルーホール8等を形成するパターンを形
成し、アルカリ系現像液によって現像を行う。その後、
大気中で135℃,30分間の加熱処理(前記ポストベ
ーク処理)を行い、レジスト材料を熱架橋させる。
【0021】この後、フッ化水素アンモニウム水溶液に
浸漬させて酸化シリコンをエッチングする。続いて、6
0℃の市販剥離液中に20分間浸漬させて、レジスト層
を剥離させる。そして、酸化シリコンのパターンに従っ
て第1樹脂絶縁層3をエッチングする。これは反応性イ
オンエッチング装置を用いて行う。最後に、前記フッ化
水素アンモニウム水溶液に浸漬させることで、マスク層
となっていた酸化シリコンを剥離する。以上のように、
第1樹脂絶縁層3の形成が行われる。
【0022】第2金属配線層6,第2樹脂絶縁層4及び
第3金属配線層7の形成方法は、前記第1金属配線層5
及び第1樹脂絶縁層3の形成方法と同様であり、以上の
工程を繰り返すことで多層回路基板1が形成される。以
上の製造方法で形成された多層回路基板1において、例
えば第1金属配線層5の金属配線本体11の両側面に
は、クロムからなる側面密着層14が形成されている。
これにより、金属配線本体11と第1樹脂絶縁層3とが
直接接合する面積が大幅に減少している。すなわち、金
属配線本体11と第1樹脂絶縁層3との密着強度が向上
し、また金属配線本体11の銅が第1樹脂絶縁層3のポ
リイミド内に拡散しにくくなっている。第2金属配線層
6及び第3金属配線層7においても同様な効果が得られ
る。他の実施例 上面及び側面密着層は、電解ニッケルメッキ法又無電解
ニッケルメッキ法により形成されても良い。
【0023】前記実施例では金属配線本体11のほぼ全
体にわたって密着層が形成されていたが、金属配線本体
11の少なくとも1/2以上の面積が覆われるように上
面、下面及び側面密着層が形成されていれば、本発明の
効果は十分に得られる。実験例 本実施例による金属配線層の側面に形成された側面密着
層の効果を確認するために、以下の表1に示す実験を行
った。
【0024】
【表1】
【0025】従来例ではフォトエッチング法で各金属膜
を形成し、実験実施例では前記実施例の方法で各金属膜
を形成した。いずれの場合にも、密着層の膜厚は0.1
μm程度であり、金属配線本体の膜厚は3.0μmであ
った。各実験例では、200℃の高温で加熱した後に放
置し、経過時間毎に断面観察により銅とポリイミドの拡
散反応について調べた。
【0026】従来技術では、50時間までは異常が見ら
れなかったが、100時間になると一部で銅とポリイミ
ドの反応が観察された。そして、200時間経過後は、
銅の拡散が進行し、金属配線層の一部が消失した。一
方、本発明が採用された実験実施例では、放置後200
0時間経過しても銅とポリイミドとの反応異常は観察さ
れなかった。
【0027】
【発明の効果】第1の発明に係る多層回路基板では、金
属配線層の両側面にも金属密着層が形成されているため
に、金属配線層の金属が樹脂絶縁層内に拡散しにくい。
第2の発明に係る多層回路基板製造方法では、エッチン
グ工程により金属配線層の側面とレジスト層との間に隙
間を形成し、密着層形成工程により金属配線層の側面に
も第2金属密着層を形成する。これにより、金属配線層
の金属が樹脂絶縁層内に拡散しにくくなる。
【図面の簡単な説明】
【図1】本発明の一実施例としての多層回路基板の縦断
面概略図。
【図2】図1の拡大部分図。
【図3】前記多層回路基板の製造工程の一状態を示す
図。
【図4】前記多層回路基板の製造工程の一状態を示す
図。
【図5】前記多層回路基板の製造工程の一状態を示す
図。
【図6】前記多層回路基板の製造工程の一状態を示す
図。
【図7】前記多層回路基板の製造工程の一状態を示す
図。
【図8】前記多層回路基板の製造工程の一状態を示す
図。
【符号の説明】
1 多層回路基板 2 セラミック基板 3 第1樹脂絶縁層 4 第2樹脂絶縁層 5 第1金属配線層 6 第2金属配線層 7 第3金属配線層 11 金属配線本体 12 下面密着層 13 上面密着層 14 側面密着層

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項1】絶縁体と、 絶縁体上に積層された樹脂絶縁層と、 前記絶縁体と樹脂絶縁層との間に配置された金属配線層
    と、 金属配線層の上面、下面及び側面に形成された、前記
    金属配線層と前記樹脂絶縁層との密着性を向上させるた
    めの金属密着層と、 を備えた多層回路基板。
  2. 【請求項2】絶縁体と、絶縁体上に形成された第1金
    属密着層とを有する本体部を準備する準備工程と、 前記本体部上にパターン化されたレジスト層を形成する
    レジスト層形成工程と、 前記本体部上の前記レジスト層が形成されていない部分
    に金属配線層を形成する金属配線層形成工程と、 前記レジスト層をエッチングして、前記金属配線層の側
    面と前記レジスト層との間に隙間を形成するエッチング
    工程と、 前記金属配線層の上面及び側面に第2金属密着層を形成
    する密着層形成工程と、 前記レジストを除去するレジスト層除去工程と、前記本体部上に前記第1及び第金属密着層を覆う 樹脂絶
    縁層を形成する樹脂絶縁層形成工程と、 を含む多層回路基板製造方法。
JP29129792A 1992-10-29 1992-10-29 多層回路基板及びその製造方法 Expired - Fee Related JP2778885B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP29129792A JP2778885B2 (ja) 1992-10-29 1992-10-29 多層回路基板及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP29129792A JP2778885B2 (ja) 1992-10-29 1992-10-29 多層回路基板及びその製造方法

Publications (2)

Publication Number Publication Date
JPH06140766A JPH06140766A (ja) 1994-05-20
JP2778885B2 true JP2778885B2 (ja) 1998-07-23

Family

ID=17767068

Family Applications (1)

Application Number Title Priority Date Filing Date
JP29129792A Expired - Fee Related JP2778885B2 (ja) 1992-10-29 1992-10-29 多層回路基板及びその製造方法

Country Status (1)

Country Link
JP (1) JP2778885B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5891753B2 (ja) * 2011-12-01 2016-03-23 富士通株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
JPH06140766A (ja) 1994-05-20

Similar Documents

Publication Publication Date Title
US4770897A (en) Multilayer interconnection system for multichip high performance semiconductor packaging
JP2006278950A (ja) プリント配線板およびその製造方法
JP4448610B2 (ja) 回路基板の製造方法
JPH04277696A (ja) 多層配線基板及びその製造方法
JP2006019522A (ja) 配線回路基板および配線回路基板の製造方法
JPH07213027A (ja) 薄膜コイルの製造方法
JP2778885B2 (ja) 多層回路基板及びその製造方法
JPH06268378A (ja) 多層配線基板のビアホールの形成方法
JP4270364B2 (ja) コンデンサ内蔵基板の製造方法
WO1997003542A1 (fr) Plaquette de circuits imprimes et son procede de fabrication
JP2530008B2 (ja) 配線基板の製造方法
JP2514020B2 (ja) 配線基板
JP3689985B2 (ja) 回路基板及びその製造方法
JPH07283544A (ja) 配線構造体とその製造法
JPH11121908A (ja) プリント配線板とその製造方法
JPH0648754B2 (ja) 配線基板の製造方法
JPH0587038B2 (ja)
JP2000174127A (ja) 半導体装置の製造方法
JP2755019B2 (ja) 多層配線基板の製造方法
JPH05243217A (ja) 半導体装置の製造方法
JPH06164140A (ja) マルチチップ薄膜多層配線板の製造方法
JPS6310592A (ja) 多層配線基板の製造方法
JPH07273470A (ja) 多層配線構成体
JPS634360B2 (ja)
JPH09260854A (ja) 多層回路基板およびその製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees