JP2000174127A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JP2000174127A
JP2000174127A JP10350853A JP35085398A JP2000174127A JP 2000174127 A JP2000174127 A JP 2000174127A JP 10350853 A JP10350853 A JP 10350853A JP 35085398 A JP35085398 A JP 35085398A JP 2000174127 A JP2000174127 A JP 2000174127A
Authority
JP
Japan
Prior art keywords
metal film
film
wiring metal
polyimide layer
photoresist
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10350853A
Other languages
English (en)
Inventor
Kazuyoshi Sakai
一喜 坂井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP10350853A priority Critical patent/JP2000174127A/ja
Publication of JP2000174127A publication Critical patent/JP2000174127A/ja
Pending legal-status Critical Current

Links

Landscapes

  • ing And Chemical Polishing (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

(57)【要約】 【課題】多層配線構造を有する半導体装置において、配
線金属膜とポリイミド層との密着性の向上を図る。 【解決手段】シリコン基板1上にゲート酸化膜2、ゲー
トポリシリコン3、酸化膜4、第1配線金属膜5aおよ
び層間絶縁膜であるポリイミド層6をそれぞれ成膜し、
パターン形成した後、表面に第2配線金属膜7aを形成
し(工程A−1)、第2配線金属膜7a上にバンプ電極
のパターン形成のため、フォトレジスト8を基に、第2
配線金属膜7aのエッチングを行ない、第2配線金属膜
7を形成し(工程A−2)、第2配線金属膜7を形成
後、有機アミン系の剥離液9に浸漬し、フォトレジスト
8を除去し(工程A−3)、シリコン基板100をベー
ク炉に入れて、200℃、1時間熱処理する(工程A−
4)。この熱処理で、ポリイミド層6の膨潤作用を抑
え、第2配線金属膜7とポリイミド層6の円内10の密
着性の向上を図る。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】この発明は、多層配線構造を
有する半導体装置の製造方法に関する。
【0002】
【従来の技術】近年、加圧接触方式のパッケージやバン
プ電極構造を有する多層配線構造の半導体装置では、膜
厚が厚い層間絶縁膜が多層配線間の絶縁性の確保から好
ましい。従来、層間絶縁膜としては、CVD法による酸
化膜が用いられてきたが、積層膜厚の限界から、3μm
を超える場合には、ポリイミドのような塗布方式による
成膜が有効である。そのため、加圧接触方式の多層配線
構造を有する半導体装置や耐圧の高い多層配線構造を有
する半導体装置の層間絶縁膜などに、ポリイミド膜が広
く用いられている。
【0003】図4は、従来のポリイミドを用いた多層配
線構造の製造方法で、工程C−1ないし工程C−3は工
程順に示した製造工程断面図である。工程C−1におい
て、シリコン基板51上にゲート酸化膜52、ゲートポ
リシリコン53、CVD法による酸化膜54、Al−S
iの第1配線金属膜55aおよび層間絶縁膜であるポリ
イミド層56をそれぞれ成膜し、パターン形成した後、
表面にAlスパッタにより膜厚5μmの第2配線金属膜
57aを形成する。
【0004】工程C−2において、工程C−1の第2配
線金属膜57a上にバンプ電極(突起電極のこと)のパ
ターン形成のため、フォトレジストの塗布、露光、現像
を行い、フォトレジスト58を基に、燐酸と硝酸と酢酸
の混合エッチングにより、第2配線金属膜57aのエッ
チングを行ない、バンプ電極としてのパターニングされ
た第2配線金属膜57を形成する。
【0005】工程C−3において、第2配線金属膜57
を形成後、有機アミン系の剥離液59に浸漬し、工程C
−2のフォトレジスト58を除去する。図5および図6
は、従来の2層のポリイミドを用いた多層配線構造の製
造方法で、工程D−1ないし工程D−6は工程順に示し
た製造工程断面図である。
【0006】工程D−1において、シリコン基板51上
にゲート酸化膜52、ゲートポリシリコン53、CVD
法による酸化膜54、Al−Siの第1配線金属膜55
aおよび層間絶縁膜である第1ポリイミド層65をそれ
ぞれ成膜し、パターン形成した後、表面にAlスパッタ
により膜厚5μmの第2配線金属膜57aを形成する。
【0007】工程D−2において、工程D−1の第2配
線金属膜57a上にバンプ電極のパターン形成のため、
フォトレジストの塗布、露光、現像を行い、フォトレジ
スト58を基に、燐酸と硝酸と酢酸の混合エッチングに
より、第2配線金属膜57aのエッチングを行ない、パ
ターニングされた第2配線金属膜57を形成する。
【0008】工程D−3において、第2配線金属膜57
を形成後、有機アミン系の剥離液59に浸漬し、工程D
−2のフォトレジスト58を除去する。ここまでは、図
3の工程と同じである。工程D−4において、第2配線
金属膜57上と第1ポリイミド層65上に第2ポリイミ
ド層66aを全面に塗布し、硬化させて後、全面にフォ
トレジスト67aを被覆する。
【0009】工程D−5において、工程D−4のフォト
レジスト67aをパターニングし、パターニングされた
フォトレジスト67をマスクにして、第2ポリイミド層
66aをエッチングし、フォトレジスト67下の第2ポ
リイミド層66を残す。工程D−6において、工程D−
5の第2ポリイミド層66上のフォトレジスト67を有
機アミン系の剥離液59で除去する。
【0010】
【発明が解決しようとする課題】これらの、多層配線構
造の製造方法において、つぎのような課題がある。ま
ず、図4の製造方法では、工程C−3のフォトレジスト
58を除去する工程で、有機アミン系の剥離液59に浸
漬させたときに、第2配線金属膜57とポリイミド層6
5の界面に有機アミン系の剥離液が浸透し、円内60の
第2配線金属膜57と接するポリイミド層56が膨潤
し、そのため、円内60の箇所で、第2配線金属膜57
とポリイミド層65の密着性が低下する。
【0011】図5および図6の製造方法では、この密着
性の低下を防止するために、第2ポリイミド層66で第
2配線金属膜57の周辺部を押さえ込んだ方法で、図4
よりは円内60の密着性は改善されるが、図4の場合の
ように、第1ポリイミド層65および第2のポリイミド
層66の膨潤作用により、第2配線金属膜57と、第1
ポリイミド層65および第2ポリイミド層66との密着
性は悪い。
【0012】このように、従来の製造方法では、第2配
線金属膜57とポリイミド層56、65、66との密着
性は悪い。この密着性が悪いと、第2配線金属膜57の
はがれやポリイミド層56、65、66のはがれが生
じ、半導体装置の信頼性が低下する。この発明の目的
は、前記の課題を解決して、配線金属膜とポリイミド層
との密着性を向上できる多層配線構造を有する半導体装
置の製造方法を提供することにある。
【0013】
【課題を解決するための手段】前記の目的を達成するた
めに、ポリイミドを層間絶縁膜として用いた、多層配線
構造を有する半導体装置の製造方法において、第1配線
金属膜上にポリイミド層を選択的に形成する工程と、該
ポリイミド層上に金属膜を形成する工程と、該金属膜上
にフォトレジスト膜を被覆する工程と、該フォトレジス
ト膜を選択的に除去し、パターニングする工程と、該パ
ターニングされたフォトレジスト膜をマスクとして、前
記金属膜を除去し、第2配線金属膜を形成する工程と、
前記フォトレジスト膜を有機剥離液で除去した後、熱処
理する工程とを含む製造工程とする。前記熱処理の温度
が150℃ないし300℃であると好ましい。
【0014】ポリイミドを層間絶縁膜として用いた、多
層配線構造を有する半導体装置の製造方法において、第
1配線金属膜上に第1ポリイミド層を選択的に形成する
工程と、該第1ポリイミド層上に金属膜を形成する工程
と、該金属膜上に第1フォトレジスト膜を被覆する工程
と、該第1フォトレジスト膜を選択的に除去し、パター
ニングする工程と、該パターニングされた前記第1フォ
トレジスト膜をマスクとして、前記金属膜を除去し、第
2配線金属膜を形成する工程と、前記フォトレジスト膜
を有機剥離液で除去した後、第1熱処理をする工程と、
前記第1ポリイミド層上と第2配線金属膜上に第2ポリ
イミド層を被覆する工程と、該第2ポリイミド層上に第
2フォトレジスト膜を被覆する工程と、前記第2配線金
属膜上の該第2フォトレジスト膜を選択的に除去し、パ
ターニングする工程と、該パターニングされた第2フォ
トレジスト膜をマスクとして、前記第2配線金属膜上の
前記第2ポリシリコン層を除去する工程と、前記第2フ
ォトレジスト膜を有機剥離液で除去した後、第2熱処理
をする工程とを含む製造工程とする。
【0015】前記第1熱処理温度の温度範囲が150℃
ないし300℃であると効果的である。
【0016】前記のように、フォトレジストを有機剥離
液で除去した後、熱処理工程を追加することで、ポリイ
ミド層の膨潤作用を引き起こす不安定な有機溶剤(有機
剥離液に含まれる)を揮発させる。この揮発は水洗など
でポリイミド層に吸湿された水分の蒸発とともに行われ
る。ポリイミド層の膨潤作用を抑えることで、配線金属
膜とポリイミド層との密着性を向上させる。
【0017】図7はポリイミド膜の昇温脱離ガスによる
水の蒸発を示す図である。図7において、ポリイミド膜
中の脱ガス(水:m/e=18)は100℃を超えた付
近から急激に増加しており、高温であるほどポリイミド
膜中の水を中心とした不純物(m/e=1、17、2
8、43)揮発が有効に行なえていることが分かる。
尚、m/eは分子量を示し、1はH、17はOH、18
はH2 O、28はCOまたはC2 4 、43はCONH
の可能性があるが詳細は不明などである。
【0018】
【発明の実施の形態】図1は、この発明の第1実施例の
多層配線構造の製造工程で、工程A−1ないし工程A−
4は工程順に示した製造工程断面図である。工程A−1
において、シリコン基板1上にゲート酸化膜2、ゲート
ポリシリコン3、CVD法による酸化膜4、Al−Si
の第1配線金属膜5aおよび層間絶縁膜であるポリイミ
ド層6をそれぞれ成膜し、パターン形成した後、表面に
Alスパッタにより膜厚5μmの第2配線金属膜7aを
形成する。
【0019】工程A−2において、工程A−1の第2配
線金属膜7a上にバンプ電極のパターン形成のため、全
面にフォトレジストの塗布、露光、現像を行い、フォト
レジスト8を基に、燐酸と硝酸と酢酸の混合エッチング
により、第2配線金属膜7aのエッチングを行ない、バ
ンプ電極として、パターニングされた第2配線金属膜7
を形成する。
【0020】工程A−3において、第2配線金属膜7を
形成後、有機アミン系の剥離液9に浸漬し、工程A−2
のフォトレジスト8を除去する。このとき、円内10の
第2配線金属膜7とポリイミド層6との界面に有機アミ
ン系の剥離液9が浸透し、この箇所でポリイミド層6が
膨潤作用を起こして、第2配線金属膜7との密着性が低
下する。
【0021】工程A−4において、多層配線されたシリ
コン基板100をベーク炉11に入れて、200℃、1
時間熱処理する。この工程A−4の熱処理で、有機アミ
ン系の剥離液9の有機溶剤をポリイミド層6が吸収した
水分と一緒に揮発させる。そのため、従来の製造方法で
発生したポリイミド層6の膨潤作用は抑えられ、第2配
線金属膜7とポリイミド層6の円内10の密着性は向上
する。表1は、ポリイミド層上の配線金属膜の剥離試験
した結果である。
【0022】
【表1】 試験方法は、フォトレジスト除去後の熱処理時間と熱処
理温度をパラメータとして、剥離試験(ピール試験)を
実施する。剥離試験の試料は、1mm□のスパッタで成
膜したAlパッド、100個で、使用テープは、厚さ=
0.16mm、引き剥し粘着力>500g/10mm
幅、剪断接着力>5.0kg/cm2 である。このテー
プをAlパッドに貼付け、引っ張って、Alパッドが剥
がれるか否かで、剥離の合否を決める。表中の○は剥が
れなし、×は剥がれありである。
【0023】この剥離試験結果から、熱処理温度が高い
ほど、熱処理時間が長いほど密着性が向上する。具体的
に試験結果を説明すると、熱処理温度として、150℃
から200℃では処理時間が60分以上で合格であり、
250℃から300℃では、熱処理時間は30分以上が
合格である。また、処理時間が15分では熱処理温度が
300℃でも不合格である。このことから、熱処理温度
は150℃以上が好ましい。また、熱処理時間は熱処理
温度によって変化させる必要がある。熱処理温度の上限
値は、ポリイミドの膜質が劣化し始める熱分解温度であ
る。その温度は350℃付近であることが知られてお
り、そのため、余裕をみて、300℃が上限値として好
ましい。
【0024】図2および図3は、この発明の第2実施例
の多層配線構造の製造工程で、工程B−1ないし工程B
−8は工程順に示した製造工程断面図である。工程B−
1において、シリコン基板1上にゲート酸化膜2、ゲー
トポリシリコン3、CVD法による酸化膜4、Al−S
iの第1配線金属膜5aおよび層間絶縁膜である第1ポ
リイミド層15をそれぞれ成膜し、パターン形成した
後、表面にAlスパッタにより膜厚5μmの第2配線金
属膜7aを形成する。
【0025】工程B−2において、工程B−1の第2配
線金属膜7a上にバンプ電極のパターン形成のため、フ
ォトレジストの塗布、露光、現像を行い、フォトレジス
ト8を基に、燐酸と硝酸と酢酸の混合エッチングによ
り、第2配線金属膜7aのエッチングを行ない、バンプ
電極として、パターニングされた第2配線金属膜7を形
成する。
【0026】工程B−3において、第2配線金属膜7を
形成後、有機アミン系の剥離液9に浸漬し、フォトレジ
スト8を除去する。図1の工程A−3と同様に、円内1
0で第1ポリイミド層15が膨潤作用を起こす。工程B
−4において、ベーク炉11で、200℃、1時間熱処
理する。この熱処理条件は表1の温度と時間の関係で決
定してよい。図1の工程A−4と同様に、第2配線金属
膜7とポリイミド層6の円内10の密着性は向上する。
【0027】工程B−5において、第2配線金属膜7上
に第2ポリイミド層16aを全面に塗布する。工程B−
6において、工程B−5の第2ポリイミド層16a上に
形成された、パターニングされたフォトレジスト17を
マスクにして、第2配線金属膜7上の第2ポリイミド層
を除去し、フォトレジスト17下の第2ポリイミド層1
6を残す。
【0028】工程B−7において、第2ポリイミド層1
6上の工程B−6のフォトレジスト17を有機アミン系
の剥離液9で除去する。工程B−8において、ベーク炉
11で、300℃、1時間熱処理する。ここでは第2の
熱処理温度を300℃としたが280℃程度以上であれ
ばよい。
【0029】前記したように、工程B−4の200℃、
1時間の熱処理で、膨潤作用は抑えられ、第2配線金属
膜7と第1ポリイミド層15の密着性は向上する。ま
た、第2ポリイミド層16と第2配線金属膜7の密着性
も工程B−8の熱処理で向上しする。この第2ポリイミ
ド層16で第2配線金属膜7の円内20の周辺部を押さ
え込むことで、第2配線金属膜7は、強固に第1ポリイ
ミド層15および第2ポリイミド層16と固着する。こ
のことにより、第2配線金属膜7と第1および第2ポリ
イミド層15、16との密着性は第1実施例より向上す
る。
【0030】
【発明の効果】この発明によれば、フォトレジストを除
去した後に、熱処理工程を追加することで、配線金属膜
とポリイミド層との密着性を向上できる。密着性を向上
させることで、配線金属膜やポリイミド層の剥がれが防
止され、多層配線構造を有する半導体装置の信頼性を向
上できる。
【図面の簡単な説明】
【図1】この発明の第1実施例の多層配線構造の製造工
程で、工程A−1ないし工程A−4は工程順に示した製
造工程断面図
【図2】この発明の第2実施例の多層配線構造の製造工
程で、工程B−1ないし工程B−4は工程順に示した製
造工程断面図
【図3】この発明の第2実施例の多層配線構造の製造工
程で、図2のづづきで、工程B−5ないし工程B−8は
工程順に示した製造工程断面図
【図4】従来のポリイミドを用いた多層配線構造の製造
方法で、工程C−1ないし工程C−3は工程順に示した
製造工程断面図
【図5】従来の2層のポリイミドを用いた多層配線構造
の製造方法で、工程D−1ないし工程D−3は工程順に
示した製造工程断面図
【図6】従来の2層のポリイミドを用いた多層配線構造
の製造方法で、工程D−4ないし工程D−6は工程順に
示した製造工程断面図
【図7】ポリイミド膜の昇温脱離ガスによる水の蒸発を
示す図
【符号の説明】
1 シリコン基板 2 ゲート酸化膜 3 ゲートポリシリコン 4 酸化膜 5a 第1配線金属膜 6b 第1配線金属膜 7 第2配線金属膜 7a 第2配線金属膜 8 フォトレジスト 9 有機アミノ系の剥離液 10 円内 11 ベーク炉 15 第1ポリイミド層 16 第2ポリイミド層 16a 第2ポリイミド層 17 フォトレジスト 20 円内 51 シリコン基板 52 ゲート酸化膜 53 ゲートポリシリコン 54 酸化膜 55a 第1配線金属膜 56b 第1配線金属膜 57 第2配線金属膜 57a 第2配線金属膜 58 フォトレジスト 59 有機アミノ系の剥離液 60 円内 65 第1ポリイミド層 66 第2ポリイミド層 66b 第2ポリイミド層 67 フォトレジスト 67a フォトレジスト 100 多層配線されたシリコン基板
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H01L 21/90 A Fターム(参考) 4K057 WB01 WB20 WE02 WE04 WE12 WK10 WN01 4M104 BB01 BB02 BB03 DD06 DD37 DD64 DD79 EE15 EE18 FF07 FF21 HH08 5F033 HH04 HH08 JJ01 KK09 PP15 QQ08 QQ19 QQ37 QQ74 QQ81 RR04 RR22 SS11 SS22 TT04 VV07 WW03 XX14 5F058 AA08 AB05 AB06 AC02 AG01 AG03 AH02 AH05

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】ポリイミドを層間絶縁膜として用いた、多
    層配線構造を有する半導体装置の製造方法において、第
    1配線金属膜上にポリイミド層を選択的に形成する工程
    と、該ポリイミド層上に金属膜を形成する工程と、該金
    属膜上にフォトレジスト膜を被覆する工程と、該フォト
    レジスト膜を選択的に除去し、パターニングする工程
    と、該パターニングされたフォトレジスト膜をマスクと
    して、前記金属膜を除去し、第2配線金属膜を形成する
    工程と、前記フォトレジスト膜を有機剥離液で除去した
    後、熱処理する工程とを含むことを特徴する半導体装置
    の製造方法。
  2. 【請求項2】前記熱処理の温度が150℃ないし300
    ℃であることを特徴とする請求項1に記載の半導体装置
    の製造方法。
  3. 【請求項3】ポリイミドを層間絶縁膜として用いた、多
    層配線構造を有する半導体装置の製造方法において、第
    1配線金属膜上に第1ポリイミド層を選択的に形成する
    工程と、該第1ポリイミド層上に金属膜を形成する工程
    と、該金属膜上に第1フォトレジスト膜を被覆する工程
    と、該第1フォトレジスト膜を選択的に除去し、パター
    ニングする工程と、該パターニングされた前記第1フォ
    トレジスト膜をマスクとして、前記金属膜を除去し、第
    2配線金属膜を形成する工程と、前記フォトレジスト膜
    を有機剥離液で除去した後、第1熱処理をする工程と、
    前記第1ポリイミド層上と第2配線金属膜上に第2ポリ
    イミド層を被覆する工程と、該第2ポリイミド層上に第
    2フォトレジスト膜を被覆する工程と、前記第2配線金
    属膜上の該第2フォトレジスト膜を選択的に除去し、パ
    ターニングする工程と、該パターニングされた第2フォ
    トレジスト膜をマスクとして、前記第2配線金属膜上の
    前記第2ポリイミド層を除去する工程と、前記第2フォ
    トレジスト膜を有機剥離液で除去した後、第2熱処理を
    する工程とを含むことを特徴とする半導体装置の製造方
    法。
  4. 【請求項4】前記第1熱処理温度が150℃ないし30
    0℃であることを特徴とする請求項3に記載の半導体装
    置の製造方法。
JP10350853A 1998-12-10 1998-12-10 半導体装置の製造方法 Pending JP2000174127A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10350853A JP2000174127A (ja) 1998-12-10 1998-12-10 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10350853A JP2000174127A (ja) 1998-12-10 1998-12-10 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2000174127A true JP2000174127A (ja) 2000-06-23

Family

ID=18413341

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10350853A Pending JP2000174127A (ja) 1998-12-10 1998-12-10 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2000174127A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003092348A (ja) * 2001-09-18 2003-03-28 Sony Corp 配線形成方法及び表示素子の形成方法、画像表示装置の製造方法
US7001710B2 (en) 2002-07-19 2006-02-21 Sang-Tae Choi Method for forming ultra fine contact holes in semiconductor devices
JP2015115358A (ja) * 2013-12-09 2015-06-22 昭和電工株式会社 半導体素子の製造方法。

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003092348A (ja) * 2001-09-18 2003-03-28 Sony Corp 配線形成方法及び表示素子の形成方法、画像表示装置の製造方法
US7001710B2 (en) 2002-07-19 2006-02-21 Sang-Tae Choi Method for forming ultra fine contact holes in semiconductor devices
JP2015115358A (ja) * 2013-12-09 2015-06-22 昭和電工株式会社 半導体素子の製造方法。

Similar Documents

Publication Publication Date Title
US4428796A (en) Adhesion bond-breaking of lift-off regions on semiconductor structures
JPS5944824A (ja) 自己整合型コンタクトを形成するリフトオフ方法
JP2003504693A (ja) フォーミングガスプラズマを用いたフォトレジスト除去プロセス
JPH0770534B2 (ja) 半導体装置の製造方法
JP2000174127A (ja) 半導体装置の製造方法
JPH10326830A (ja) 半導体装置の製造方法
JP3009032B2 (ja) 半導体装置の製造方法
JPH07230988A (ja) 高温金属層上に絶縁体層を形成する方法
JPH0590417A (ja) 半導体素子の多層配線の形成方法
JP2991388B2 (ja) 半導体装置の製造方法
JPH05243217A (ja) 半導体装置の製造方法
JP3630222B2 (ja) 半導体装置およびその製造方法
JPH1092926A (ja) 半導体装置の製造方法
JP2778885B2 (ja) 多層回路基板及びその製造方法
JP2991176B2 (ja) 半導体装置の製造方法
JP3036086B2 (ja) 半導体装置の製造方法
JPS63293861A (ja) 半導体装置の製造方法
JP3674612B2 (ja) 半導体装置の製造方法
JPH05304129A (ja) シリコン酸化膜ドライエッチングの後処理方法
JPH053255A (ja) 半導体装置における多層金属配線層の形成方法
JPH02152258A (ja) Lsi用中間酸化膜の製造方法
JPH0367351B2 (ja)
JPH07326672A (ja) ビアホール内の配線形成方法
JPS60154623A (ja) 半導体装置の製造方法
JPH0562982A (ja) バンプ電極の製造方法