JP5622356B2 - 回路基板及びその製造方法 - Google Patents

回路基板及びその製造方法 Download PDF

Info

Publication number
JP5622356B2
JP5622356B2 JP2008270844A JP2008270844A JP5622356B2 JP 5622356 B2 JP5622356 B2 JP 5622356B2 JP 2008270844 A JP2008270844 A JP 2008270844A JP 2008270844 A JP2008270844 A JP 2008270844A JP 5622356 B2 JP5622356 B2 JP 5622356B2
Authority
JP
Japan
Prior art keywords
insulating layer
copper foil
conductor pattern
surface roughness
profile
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008270844A
Other languages
English (en)
Other versions
JP2010103153A (ja
Inventor
典弘 西田
典弘 西田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Resonac Corp
Original Assignee
Hitachi Chemical Co Ltd
Showa Denko Materials Co Ltd
Resonac Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Chemical Co Ltd, Showa Denko Materials Co Ltd, Resonac Corp filed Critical Hitachi Chemical Co Ltd
Priority to JP2008270844A priority Critical patent/JP5622356B2/ja
Publication of JP2010103153A publication Critical patent/JP2010103153A/ja
Application granted granted Critical
Publication of JP5622356B2 publication Critical patent/JP5622356B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/38Improvement of the adhesion between the insulating substrate and the metal

Landscapes

  • Manufacturing Of Printed Wiring (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)

Description

本発明は、回路基板及びその製造方法に関し、特には微細配線を有し、高周波用途に用いられる回路基板及びその製造方法に関する。
回路基板の製造に用いられる金属箔付き積層板の金属箔としては、一般に銅箔が用いられ、その樹脂と接する面には、樹脂との接着性を向上させる目的で、十点平均粗さ(以下,Rzと表記する)で7〜8μm程度の凸凹形状に粗化された形状(粗面形状)が付与されている。
近年、パーソナルコンピュータや携帯電話等の情報端末機器に搭載される回路基板は、大容量の情報を高速に処理することが求められており、信号処理の高速化や低伝送損失化が必要になっている。また、高密度化の要求から、より微細な配線パターンが求められている。これに伴い、回路基板に使用する金属箔付き積層板の銅箔も、層間距離(絶縁層厚み)の確保やインピーダンスコントロールの重要性、及びエッチングによる微細配線の形成性の観点から、粗面形状が小さくなっている。このため、いわゆるロープロファイルと呼ばれるRzで2.7〜3.3μmの銅箔や、プロファイルフリーと呼ばれるRzで1.1〜1.5μmの銅箔を導体パターンとして用いた回路基板が提案されている(特許文献1、2、非特許文献1)。
また、回路基板を形成する場合は、不要な箇所の銅箔を除去して導体パターンを絶縁層上に形成した後に、導体パターン上及び絶縁層上にソルダーレジストが形成される。導体パターン上のソルダーレジストの密着性を改善する方法としては、回路形成後に回路表面を粗化する方法が提案されている(特許文献3)。
特開2005−072493号公報 特開2008−111188号公報 小川信之、他4名、「微細配線形成用プロファイルフリー銅箔技術」、日立化成テクニカルレポート、日本国、2006年1月、No.46(2006−1)、P.15−18 特開H11−191482号公報
しかしながら、情報端末機器等に搭載される回路基板に対しては、耐久性促進テストであるPCT(プレッシャークッカーテスト)での耐久性が要求されることがある。このPCTにおいては、回路基板上に形成されたソルダーレジストの密着が不足し、剥がれが生じるケースがあった。
一方で、微細配線の形成性や高周波での伝送損失を考慮すると、導体パターン形成に使用される銅箔の表面粗さは小さい方が望ましいため、回路基板の絶縁層と密着するマット面の表面粗さが小さいロープロファイル銅箔やプロファイルフリー銅箔が使用される傾向がある。このような表面粗さの小さい銅箔をエッチング除去した後の絶縁層表面の表面粗さは小さいため、PCTでのソルダーレジストの密着性を確保するのが難しい問題があった。
特許文献4では、導体パターン上のソルダーレジストの密着は改善するものの、絶縁層上に対しては、粗面化しないので、絶縁層上のソルダーレジストの密着を確保するのは難しいという問題があった。
本発明は、上記問題点に鑑みなされたものであり、絶縁層と密着する面の表面粗さの小さい金属箔を使用した場合でも、金属箔除去後の絶縁層上のソルダーレジストの密着を確保することができ、PCTに対する信頼性に優れ、かつ微細配線を有し、高周波信号の伝送損失の少ない回路基板を提供することを目的とする。
本発明は、以下のものに関する。
(1) プリプレグを用いて形成した絶縁層上に表面粗さがRzで1.1〜1.5μmのプロファイルフリー銅箔を張り合わせた銅箔付き積層板の前記銅箔を除去して形成した導体パターンと、前記プロファイルフリー銅箔を除去した後の露出した前記絶縁層表面に形成されたソルダーレジストとを有する回路基板において、前記プロファイルフリー銅箔を除去した後の露出した前記絶縁層表面の表面粗さが、前記プロファイルフリー銅箔の表面形状が転写した初期の表面粗さであるRzで1.1〜1.5μmに対して、さらにRzで1.0〜2.0μmの凹凸を前記初期の表面粗さに吸収されないように形成することにより、前記導体パターンと接する絶縁層表面の表面粗さよりも、Rzで1.0μm〜2.0μm増加するように粗面形状を形成した回路基板。
(2) 上記(1)において、導体パターンと接する絶縁層表面の表面粗さよりも、露出した絶縁層表面の表面粗さの方が大きい回路基板。
(3) 上記(1)または(2)において、導体パターンと接する絶縁層表面の表面粗さが、Rzで1.1μm〜1.5μmである回路基板。
(4) 上記(1)から(3)の何れかにおいて、粗面形状の形成が、プラズマ処理により形成される回路基板。
(5) プリプレグを用いて形成した絶縁層上に表面粗さがRzで1.1〜1.5μmのプロファイルフリー銅箔を張り合わせた銅箔付き積層板の前記銅箔を除去して形成した導体パターンと、前記プロファイルフリー銅箔を除去した後の露出した前記絶縁層表面に形成されたソルダーレジストとを有する回路基板の製造方法において、前記プロファイルフリー銅箔を除去して導体パターンを形成する工程と、露出した前記絶縁層表面の表面粗さが、前記プロファイルフリー銅箔の表面形状が転写した初期の表面粗さであるRzで1.1〜1.5μmに対して、さらにRzで1.0〜2.0μmの凹凸を前記初期の表面粗さに吸収されないように形成することにより、前記導体パターンと接する絶縁層表面の表面粗さよりも、Rzで1.0μm〜2.0μm増加するように粗面形状を形成する工程とを有する回路基板の製造方法。
(6) 上記(5)において、絶縁層上にプロファイルフリー銅箔を張り合わせた銅箔付き積層板の導体パターンと接する絶縁層表面の表面粗さが、Rzで1.1μm〜1.5μmである回路基板の製造方法。
(7) 上記(5)又は(6)において、粗面形状を形成する工程が、プラズマ処理を有する回路基板の製造方法。
本発明によれば、プロファイルフリー銅箔を使用した場合でも、銅箔除去後の絶縁層上のソルダーレジストの密着を確保することができ、PCTに対しても信頼性に優れ、かつ微細配線を有し、高周波信号の伝送損失の少ない回路基板を提供することができる。
本発明でいう、回路基板とは、配線板や半導体搭載用基板として用いられるものであり、例えば図1に示すように、絶縁層3上に金属箔4を張り合わせた金属箔付き積層板1の前記金属箔4の不要部分を除去して形成した導体パターン6を有するものが挙げられる。
本発明でいう、絶縁層3とは、有機絶縁材料を用いて形成された絶縁基板、コア基板、フィルム、層間絶縁層、ビルドアップ層などをいう。本発明で用いる絶縁層3は、金属箔4と密着している表面、または密着していた金属箔4を除去した後の露出した表面を有する。即ち、本発明で用いる絶縁層3は、その表面に金属箔4の表面形状が転写した状態となっている。ここで、金属箔4の表面形状とは、金属箔4の表裏面のうち、絶縁層3と密着する側の面(通常はいわゆるマット面に相当する。)の表面形状をいう。通常は、金属箔4と絶縁層3が積層一体化されて、金属箔付き積層板1が形成されるため、絶縁層3の金属箔4と密着した面には、金属箔4の表面形状が転写し、いわゆるレプリカが形成される。絶縁層3としては、一般的な配線板や半導体搭載用基板等の回路基板11に用いられるものを使用することができる。例えば、ガラスクロスにエポキシ樹脂やポリイミド樹脂を含浸させたプリプレグを用いたガラスエポキシ基板やガラスポリイミド基板等、あるいは高分子量エポキシ樹脂を主成分とする接着シート等を使用することができる。プリプレグとしては、GEA679FG(日立化成工業株式会社製 商品名)等が、接着シートとしては、AS−3000、AS−2600W(何れも日立化成工業株式会社製 商品名)等が例示できる。
本発明で用いる金属箔4としては、回路基板11の導体パターン6の形成用に用いられるものであればよく、特に限定されることなく用いられる。良導性の観点から銅箔やアルミニウム箔であるのが好ましい。特には、汎用性の点から銅箔が望ましく、銅箔としては、電解銅箔や圧延銅箔等を用いることができる。
また、銅箔としては、絶縁層3との接着性を向上させる目的で、銅箔が絶縁層3と接する面に、絶縁層3と密着する面の表面粗さがRzで7〜8μm程度の凸凹形状に粗化された形状を有する一般銅箔や、いわゆるロープロファイル銅箔と言われるRzで2.7〜3.3μmの銅箔、プロファイルフリー銅箔と言われるRzで1.1〜1.5μmの銅箔を用いることもできる。これらの中でも、層間距離(絶縁層3厚み)の確保やインピーダンスコントロールの重要性、高周波信号の伝送損失の抑制、及びエッチングによる微細配線の形成性の観点から、特に粗面形状10が小さい、プロファイルフリー銅箔が望ましい。このようなプロファイルフリー銅箔としては、例えばPF−E−3(日立化成工業製、商品名)、MultiFoil−G シリーズ(三井金属鉱業株式会社製、商品名)等が挙げられる。ここで、表面粗さとは、JIS B0601:2001「製品の幾何特性仕様 (GPS) −表面性状:輪郭曲線方式−用語,定義及び表面性状パラメータ」の付属書1において規定されている「十点平均粗さ:Rz」をいう。
また、金属箔4として使用する銅箔は、必要に応じて適当な厚みを有するものを用いることができる。市販の銅箔は約10〜150μmの範囲の厚みを有し、回路基板用途としては18μm及び35μmの厚みを有する銅箔が一般に用いられる。より微細な回路パターンを形成する観点から、12μm、9μm、または5μmの厚みを有するものなど、比較的薄膜の銅箔を用いることがより好ましい。
本発明でいう、金属箔付き積層板1は、絶縁層3と金属箔4とを積層一体化した構造のものであり、例えば絶縁基板、コア基板、フィルム、層間絶縁層、ビルドアップ層等の絶縁層3に、銅箔やアルミニウム箔等の金属箔4を張り合わせた状態のものをいう。また、片面板、両面板、多層板を含む。接着シートやプリプレグ等の絶縁層3を形成する材料と、金属箔4とを重ね合わせて、プレス装置やラミネート装置を用いて、加圧・加熱することにより作製することができる。
本発明でいう、導体パターン6とは、金属箔付き積層板1の絶縁層3と密着した金属箔4の不要部分を除去して残った部分から形成されるものである。金属箔4上にパターン(部分めっき)で導体パターン6となる部分を厚付けした後、それ以外の部分の金属箔4を除去する、いわゆるセミアディティブ法、または、金属箔4上にパネルめっき(全面めっき)で全面を厚付けした後、導体パターン6なる部分以外の不要部分を除去する、いわゆるサブトラクト法、等によって形成することができる。このように、導体パターン6は、絶縁層3と密着した金属箔4の不要部分を除去して残った部分から形成されるので、導体パターン6を形成した後に露出した絶縁層3表面は、金属箔4の表面形状が転写された状態となる。
導体パターン6の形成のための、絶縁層3上の金属箔4の除去は、配線板や半導体実装用基板の製造において使用される一般的なエッチング法によって行うことができる。エッチング液としては、塩化第二鉄液、塩化第二銅液、アルカリエッチャント等を用い、スプレー処理等によって行うことができる。
本発明でいう、導体パターン6と接する絶縁層3表面とは、導体パターン6と接している絶縁層3の表面をいう。つまり、導体パターン6が形成された部分の絶縁層3は、金属箔4との密着部分を有しており、金属箔4の表面形状が転写している。
本発明でいう、露出した絶縁層3表面とは、導体パターン6を形成する部分以外の金属箔4を除去した後の時点で、露出した絶縁層3の表面をいう。この導体パターン6が形成されなかった部分(除去された部分)の露出した絶縁層3表面は、導体パターン6が形成されるまでは金属箔4と密着していたために、金属箔4の表面形状が転写している。この露出した絶縁層3表面には、ソルダーレジスト7が形成される。
本発明でいう、粗面形状10とは、露出した絶縁層3表面が有する表面形状に対して形成されるものである。即ち、露出した絶縁層3表面には、密着していた金属箔4の表面形状が転写されているが、本発明の粗面形状10は、この表面形状に対して形成されるものである。
金属箔4を除去した後の露出した絶縁層3表面には、粗面形状10が形成される。絶縁層3表面への粗面形状10の形成は、プラズマ処理を用いるのが、絶縁層3とソルダーレジスト7との密着性を確保する点で望ましい。プラズマ処理には真空プラズマ処理、大気圧プラズマ処理があり、両者とも密着力向上の効果を得ることができる。また、使用するガスは、アルゴン又は酸素を含んでいれば特に制限されないが、アルゴン、酸素、酸素/アルゴン、酸素/窒素などを用いることができる。また、酸素混合ガスは流量比で酸素の比率が1%以上になることが好ましい。酸素の比率が1%未満の場合は酸化処理の効果が小さくなる傾向がある。
露出した絶縁層3表面に対する粗面形状10の形成は、初期のRzに対して、Rzが1.0μm〜2.0μm増加するように行うのが望ましい。つまり、金属箔4の表面形状が転写した状態の絶縁層3の表面粗さRzに対して、粗面形状10を形成した後のRzが1.0μm〜2.0μm増加するように形成するのが望ましい。絶縁層3と積層一体化する金属箔4として、Rzで7.0μm〜8.0μmの一般銅箔や、Rzで2.7μm〜3.3μmのロープロファイル銅箔、Rzで1.1μm〜1.5μmのプロファイルフリー銅箔を用いた場合、絶縁層3表面は、これらの銅箔の表面形状が転写されるため、これらの銅箔と同等の表面粗さを有している。つまり、この場合、露出した絶縁層3表面の初期のRzは、1.0μm〜8.0μmの表面粗さを有している。このため、粗面形状10の形成を、初期のRzに対して、Rzが1.0μm〜2.0μm増加するように行う場合、露出した絶縁層3表面に粗面形状10を形成した後の表面粗さは、Rzで2.0μm〜10.0μmとなる。このように、絶縁層3の表面形状がもともと有していた表面粗さに加えて、Rzで1.0μm〜2.0μmの微細凹凸が形成され、表面粗さRzが増加するため、いわゆるアンカー効果が強化され、絶縁層3表面に形成されるソルダーレジスト7の密着が改善する。形成する粗面形状10のRzが1.0μm未満では、絶縁層3の表面形状に対して形成される粗面形状10の凹凸が小さ過ぎるため、いわゆるアンカー効果が得にくく、絶縁層3表面に形成されるソルダーレジスト7のPCTにおける密着を確保するのが難しい。また、Rzが2.0μmを超えると、粗面形状10を付与するための処理に時間を要しコスト面での問題が生じるうえに、絶縁層3の表面形状がもともと有していた表面粗さに近づくため、その上に形成する粗面形状10の凹凸がもともと有していた表面粗さに吸収され、アンカー効果が薄れることが考えられる。
また、露出した絶縁層3表面に対して粗面形状10を形成することにより、導体パターン6と接する絶縁層3表面の表面粗さよりも、露出した絶縁層3表面の表面粗さを大きくすることが可能となる。これにより、導体パターン6の絶縁層3と密着する面の表面粗さは小さくても、露出した絶縁層3表面がソルダーレジスト7の密着に十分な凹凸を備えるようにすることができるため、導体パターン6を形成する金属箔4として、その表面粗さがより小さいものを選択することができる。表面粗さが小さい金属箔4としては、例えば、ロープロファイル銅箔やプロファイルフリー銅箔を選択することができる。したがって、微細配線を有し、高周波での伝送損失を抑制した回路基板11の提供が可能となる。
導体パターン6の形成に用いる金属箔4は、プロファイルフリー銅箔であるのが望ましい。プロファイルフリー銅箔としては、例えば、Rzが1.1μm〜1.5μmのPF−E−3(日立化成工業製、商品名)、MultiFoil−G シリーズ(三井金属鉱業株式会社製、商品名)等が挙げられる。これにより、より微細な配線を有し、高周波での伝送損失を抑制した回路基板11の提供が可能となる。一方で、プロファイルフリー銅箔のRzは1.1μm〜1.5μmと一般銅箔やロープロファイル銅箔と比べて小さいため、この表面形状が転写された絶縁層3の表面粗さも同等となる。このため、導体パターン6を形成した後の露出した絶縁層3表面にソルダーレジスト7を形成した場合、ソルダーレジスト7と絶縁層3との密着が不十分となる傾向がある。しかしながら、本発明では、導体パターン6を形成した後の露出した絶縁層3表面に、粗面形状10を形成するので、微細配線の形成や高周波での伝送損失の抑制を確保しつつ、ソルダーレジスト7と絶縁層3との密着を確保することができる。
ソルダーレジスト7は、配線板や半導体実装用基板の製造において使用される液状タイプやドライフィルムタイプのものを使用することができる。液状タイプの場合は、ロールコーターもしくはスクリーン印刷機を用いて塗布を行うことができる。ドライフィルムタイプの場合は、絶縁層3表面の粗面形状10への追従性の点から、真空加圧ラミネータを用いるのが望ましい。液状タイプのソルダーレジスト7として、例えば、PSR−4000AUS308(太陽インキ製造株式会社製、商品名)が挙げられ、ドラフィルムタイプのソルダーレジスト7として、例えば、PFR−800AUS402(太陽インキ製造株式会社製、商品名)が挙げられる。
以下に、本発明の回路基板11の製造方法の一例について説明する。
まず、絶縁層3と金属箔4を積層一体化して金属箔付き積層板1を作成する。絶縁層3としては、例えば、GEA679FG(日立化成工業株式会社製、商品名)を、金属箔4としては、例えば、プロファイルフリー銅箔であるPF−E−3(日立化成工業株式会社製、商品名)を使用し、絶縁層3の上下両側に金属箔4を重ね、プレス装置等を用いて加熱・加圧することで、積層一体化する(図1(a))。なお、金属箔付き積層板1は、図1のような両面板に限られず、片面板や多層板であってもよい。
次に、金属箔付き積層板1の金属箔4上に、めっき9を施し、導体パターン6に必要な厚みにする。めっき9は、配線板や半導体実装用基板の製造において使用される、無電解銅めっきや電解銅めっき等を用いて形成することができる。
次に、回路形成用の感光性ドライフィルムとして、例えば、NIT−225(ニチゴーモートン株式会社製、商品名)で、上記めっき9を施した金属箔付き積層板1上に所定のパターンのエッチングレジストを形成する。そのあと、エッチングを行って、導体パターン6を形成する部分以外の不要な金属箔4の除去を行い、導体パターン6を形成した後、エッチングレジストを剥離する(図1(b))。なお、ここでは、サブトラクティブ工法を使用した例を説明したが、特に導体パターン6の形成に使用する工法は、絶縁層3と密着した金属箔4を除去する工程を含む工法であればよく、セミアディティブ工法を用いても可能である。
次に、導体パターン6形成後に露出した絶縁層3表面に、粗面形状10を形成する。粗面形状10を形成する方法としては、例えば、プラズマ処理を用い、上記導体パターン6まで形成した金属箔付き積層板1を、プラズマチャンバ−内に設置して処理を行う。プラズマガスには、上述したように酸素やアルゴン等を用いる(図1(c))。
次に、導体パターン6表面とソルダーレジスト7の密着性を向上させるため、導体パターン6表面に粗化処理を行う。粗化処理としては、例えば、CZ−8100(メック株式会社製、商品名)等の粗化液によるエッチングや、機械研磨等を用いることができる。
次に、絶縁層3表面及び導体パターン6上に、ソルダーレジスト7を形成する。ソルダーレジスト7の材料には、液状タイプであれば、例えば、PSR−4000 AUS308(太陽インキ製造株式会社製、商品名)を使用することができ、ドライフィルムタイプであれば、例えば、PFR−800 AUS402(太陽インキ製造株式会社製、商品名)を用いることができる。ソルダーレジスト7として、液状タイプを使用する場合は、ロールコーターもしくはスクリーン印刷機を用いて塗布を行い、さらに塗布面のタックを低減し取り扱い性をよくするためのセミキュアを行う。ドライフィルムタイプを使用する場合は、真空加圧ラミネータを用いてラミネートする。次に、所定のパターンのフォトマスクを用いて露光、現像、熱硬化、その後必要な場合はさらに紫外線露光を行って、ソルダーレジスト7が形成される(図1(d))。
次に、ソルダーレジスト7が形成されておらず露出した導体パターン6上に、導体パターン6表面の酸化を抑制し、はんだ付け性やワイヤーボンディング性を付与するために、例えば、ニッケル−金めっき8等の表面処理を施して接続端子14を形成するのが望ましい。最後に、所定のサイズに切断を行い、回路基板11を形成する。
以上に述べた本発明の回路基板11の製造方法によれば、導体パターン6形成後に、粗面形状10を形成する処理を行うので、導体パターン6の形成に用いる金属箔4の表面粗さが小さくても、導体パターン6形成後に露出した絶縁層3表面と、その上に形成したソルダーレジスト7との密着性を確保することができ、信頼性の向上を図ることができる。
以下に、本発明の回路基板11及びその製造方法を、実施例に基づいて説明するが、本発明は本実施例に限定されない。
(実施例1)
内層銅箔12と絶縁層3を備えたガラスエポキシ基板であるMCL−E−679FG(日立化成工業株式会社製 商品名)、銅箔厚み5μm、基板サイズ333mm×500mm、基板厚み0.8mmを準備した。次に、所定の位置にドリルを用いてφ0.2mmのスルーホール2を形成した。この基板に、所定の導体厚みになるように無電解銅めっき及び電解銅めっき処理を施し、めっき9を形成した。次に、サブトラクティブ工法を用いて導体パターン6を形成した(図2(a))。
次に、いわゆる黒化処理を用いて導体パターン6表面の粗化処理を行った。次に、絶縁層3であるGEA−679FG(日立化成工業株式会社製 商品名)と、金属箔4であるプロファイルフリー銅箔13のPF−E−3(日立化成工業株式会社製 商品名)を重ねて、プレス装置で加熱・加圧して積層一体化し、金属箔付き積層板1を形成した(図2(b))。
次に、金属箔付き積層板1のプロファイルフリー銅箔13上に、いわゆるコンフォーマル工法を用いて所定の位置にバイアホール5を形成するための、窓孔形成用のエッチングレジストを作製し、エッチングによりバイアホール5を形成する位置のプロファイルフリー銅箔13の除去を行った後、エッチングレジストを剥離除去する。次に、炭酸ガスレーザーを用いて、プロファイルフリー銅箔13が除去された箇所の絶縁層3樹脂の除去を行う。次に、デスミア処理を行ってVia底部のスミアの除去を行った後、無電解銅めっき処理を行う。次に、めっきレジスト用のドライフィルムをラミネートし、所定のめっきレジストパターンをフォトリソグラフ法により形成し、現像によりめっきレジストが除去された部分に、電解銅めっきを用いてめっき9を形成した後、めっきレジストを剥離除去する。即ち、導体パターン6となる部分は、プロファイルフリー銅箔13の上にめっき9が形成されており、導体パターン6以外の部分は、プロファイルフリー銅箔13だけが残る状態となる。次に、上記電解銅めっきを用いてめっき9を形成した部分だけが残り、めっき9を形成した部分以外のプロファイルフリー銅箔13だけが完全に除去されるように、全面に対してエッチングを行うことにより、導体パターン6を形成する(図2(c))。
次に、導体パターン6を形成した金属箔付き積層板1に、酸素プラズマ処理を実施した。酸素プラズマは、プラズマガスとして酸素を用い、出力1000W、雰囲気圧力100Pa、処理時間は5分で行った(図3(d))。
次に、化学エッチング処理(メック製、CZ−8100)で導体パターン6表面の粗化処理を行い、次に、ドライフィルムタイプのソルダーレジスト7であるPFR−800AUS402(太陽インキ製造株式会社製 商品名)を真空ラミネートし、所定の開口部分を形成するため、フォトリソグラフ法を用いてソルダーレジスト7を形成した(図3(e))。
次に、露出した導体パターン6上に、導体パターン6表面の酸化を抑制し、はんだ付け性やワイヤーボンディング性を付与するために、ニッケル−金めっき8等の表面処理を施して、接続端子14を形成し、回路基板11を作製した(図3(f))。
(実施例2)
導体パターン6を形成した金属箔付き積層板1(図2(c))に、酸素プラズマ処理を実施した。酸素プラズマは、プラズマガスとして酸素を用い、出力1000W、雰囲気圧力100Pa、処理時間は10分で行った。それ以外は、実施例1と同様にして、回路基板11を作製した。
(実施例3)
導体パターン6を形成した金属箔付き積層板1(図2(c))に、プラズマガスとしてアルゴンガスを用いたプラズマ処理を実施した。アルゴンガスは出力1000W、雰囲気圧力100Pa、処理時間は15分で行った。それ以外は、実施例1と同様にして、回路基板11を作製した。
(比較例1)
導体パターン6を形成した金属箔付き積層板1(図2(c))に対して、プラズマ等の粗面形状10を形成するための処理を施さなかった。それ以外は、実施例1と同様にして、回路基板11を作製した。
(比較例2)
導体パターン6を形成した金属箔付き積層板1(図2(c))に、デスミア処理を施した。デスミア処理は、配線板や半導体実装用基板の製造に用いられる、過マンガン酸ナトリウム水溶液を用い、温度85℃で6分間の条件で行った。それ以外は、実施例1と同様にして、回路基板11を作製した。
(PCT)
以上により得られた実施例1〜3及び比較例1、2について、プレッシャークッカーテスト(PCT)を用いて、絶縁層3とソルダーレジスト7との密着性の評価を行った。PCTの条件は、121℃、100%RH、2atmで、96時間連続して保持した。その後、実体顕微鏡で観察を行い、絶縁層3とソルダーレジスト7との間の剥離の有無を確認した。
(表面粗さの測定)
JIS B0601:2001「製品の幾何特性仕様(GPS)−表面性状:輪郭曲線方式−用語,定義及び表面性状パラメータ」の付属書1において規定されている「十点平均粗さ:Rz」に基づいて測定した。測定には、JIS B0651の触針式表面粗さ計や、JIS B0652の光波干渉式表面粗さ計を用いることができるが、本実施例では、光波干渉式表面粗さ計ZYGO社製NewView5030システムを用いて、絶縁層3表面のRzを測定した。
実施例1〜3及び比較例1、2について、絶縁層3の表面粗さRz、及びPCTによる絶縁層3表面とソルダーレジスト7との間の密着性を評価した。その結果を表1に示す。
Figure 0005622356

○:全く界面剥離が認められないもの ×:界面剥離が認められるもの
実施例1では、酸素プラズマ処理により、絶縁層3表面に粗面形状10が形成され、Rzも未処理品よりは凹凸が大きく2.1μmとなり、ソルダーレジスト7との密着性が向上したため、PCTにより剥離が発生しなかった。
実施例2でも同様に、酸素プラズマ処理により、絶縁層3表面に粗面形状10が形成され、Rzも2.4μmとなり、ソルダーレジスト7の密着性が向上したため、PCTにより剥離が発生しなかった。
実施例3では、アルゴンプラズマを用いた処理であるが、この場合も絶縁層3表面に粗面形状10が形成され、Rzが2.1μmとなり、ソルダーレジスト7との密着性が向上したため、PCTにより剥離が発生しなかった。
比較例1では、基材表面の粗化処理を施さなかったためRzも1.0μmと小さく、ソルダーレジスト7との密着性が低く、PCTにより剥離が発生した。
比較例2ではデスミア処理により、基材表面を粗化処理しようと試みたが、デスミア処理により基材表面全体が均一に粗化され、凹凸の形成が十分にできなかったためRzが1.3μmと小さく、PCTにより剥離が発生した。
本発明に係る回路基板の一例とその製造方法の一例である。 本発明の実施例1〜3の回路基板の前半の製造方法である。 本発明の実施例1〜3の回路基板とその後半の製造方法である。
符号の説明
1…金属箔付き積層板、2…スルーホール、3…絶縁層、4…金属箔、5…バイアホール、6…導体パターン、7…ソルダーレジスト、8…ニッケル−金めっき、9…めっき、10…粗面形状、11…回路基板、12…内層銅箔、13…プロファイルフリー銅箔、14…接続端子

Claims (7)

  1. プリプレグを用いて形成した絶縁層上に表面粗さがRzで1.1〜1.5μmのプロファイルフリー銅箔を張り合わせた銅箔付き積層板の前記銅箔を除去して形成した導体パターンと、前記プロファイルフリー銅箔を除去した後の露出した前記絶縁層表面に形成されたソルダーレジストとを有する回路基板において、前記プロファイルフリー銅箔を除去した後の露出した前記絶縁層表面の表面粗さが、前記プロファイルフリー銅箔の表面形状が転写した初期の表面粗さであるRzで1.1〜1.5μmに対して、さらにRzで1.0〜2.0μmの凹凸を前記初期の表面粗さに吸収されないように形成することにより、前記導体パターンと接する絶縁層表面の表面粗さよりも、Rzで1.0μm〜2.0μm増加するように粗面形状を形成した回路基板。
  2. 請求項1において、導体パターンと接する絶縁層表面の表面粗さよりも、露出した絶縁層表面の表面粗さの方が大きい回路基板。
  3. 請求項1又は2において、導体パターンと接する絶縁層表面の表面粗さが、Rzで1.1μm〜1.5μmである回路基板。
  4. 請求項1から3の何れかにおいて、粗面形状の形成が、プラズマ処理により形成される回路基板。
  5. プリプレグを用いて形成した絶縁層上に表面粗さがRzで1.1〜1.5μmのプロファイルフリー銅箔を張り合わせた銅箔付き積層板の前記銅箔を除去して形成した導体パターンと、前記プロファイルフリー銅箔を除去した後の露出した前記絶縁層表面に形成されたソルダーレジストとを有する回路基板の製造方法において、前記プロファイルフリー銅箔を除去して導体パターンを形成する工程と、露出した前記絶縁層表面の表面粗さが、前記プロファイルフリー銅箔の表面形状が転写した初期の表面粗さであるRzで1.1〜1.5μmに対して、さらにRzで1.0〜2.0μmの凹凸を前記初期の表面粗さに吸収されないように形成することにより、前記導体パターンと接する絶縁層表面の表面粗さよりも、Rzで1.0μm〜2.0μm増加するように粗面形状を形成する工程とを有する回路基板の製造方法。
  6. 請求項5において、絶縁層上にプロファイルフリー銅箔を張り合わせた銅箔付き積層板の導体パターンと接する絶縁層表面の表面粗さが、Rzで1.1μm〜1.5μmである回路基板の製造方法。
  7. 請求項5又は6において、粗面形状を形成する工程が、プラズマ処理を有する回路基板の製造方法。
JP2008270844A 2008-10-21 2008-10-21 回路基板及びその製造方法 Expired - Fee Related JP5622356B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008270844A JP5622356B2 (ja) 2008-10-21 2008-10-21 回路基板及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008270844A JP5622356B2 (ja) 2008-10-21 2008-10-21 回路基板及びその製造方法

Publications (2)

Publication Number Publication Date
JP2010103153A JP2010103153A (ja) 2010-05-06
JP5622356B2 true JP5622356B2 (ja) 2014-11-12

Family

ID=42293575

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008270844A Expired - Fee Related JP5622356B2 (ja) 2008-10-21 2008-10-21 回路基板及びその製造方法

Country Status (1)

Country Link
JP (1) JP5622356B2 (ja)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4346541B2 (ja) * 2004-11-26 2009-10-21 日東電工株式会社 配線回路基板およびその製造方法

Also Published As

Publication number Publication date
JP2010103153A (ja) 2010-05-06

Similar Documents

Publication Publication Date Title
KR101078234B1 (ko) 동박 적층판
US20050162835A1 (en) Production of via hole in flexible circuit printable board
JP5580135B2 (ja) プリント配線板の製造方法及びプリント配線板
JP5046350B2 (ja) ウェットエッチングを採用した電子部品の製造方法、電子部品及びハードディスク用サスペンション
JP5256747B2 (ja) セミアディティブ法による銅配線絶縁フィルムの製造法、及びこれらから製造された銅配線絶縁フィルム
JP2004140268A (ja) 高周波用多層プリント配線板の製造方法
JP5049803B2 (ja) 多層プリント配線板の製造方法、多層プリント配線板
JP5223325B2 (ja) 金属被覆ポリエチレンナフタレート基板とその製造方法
JP5622356B2 (ja) 回路基板及びその製造方法
JP5246521B2 (ja) ウェットエッチングを採用した電子部品の製造方法、電子部品及びハードディスク用サスペンション
JP2015195364A (ja) 積層構造体の製造方法
JP2000340948A (ja) 銅と樹脂との接着性を向上させる方法およびそれを用いて製造される多層配線板
JP2005251895A (ja) 多層配線板及び多層配線板の製造方法
JP2010028107A (ja) プリント配線基板、及びその製造方法
JP4508141B2 (ja) ステンレス転写基材、メッキ回路層付きステンレス転写基材
JP2004273744A (ja) 熱可塑性樹脂材料およびプリント配線板の製造方法
JP2007043201A (ja) 多層配線基板の製造方法
JP2008251970A (ja) 多層プリント配線板の製造法
JPH098458A (ja) プリント配線板及びその製造方法
JP2005064110A (ja) 電子部品用部材並びにこれを用いた電子部品
JP4734875B2 (ja) アディティブメッキ用絶縁体、アディティブメッキ金属皮膜付き基板
JP6098118B2 (ja) 多層プリント配線板およびその製造方法
JP2007299875A (ja) 多層プリント配線板の製造方法
JP2005327972A (ja) 薄膜多層配線板
JP5046349B2 (ja) ウェットエッチングを採用した電子部品の製造方法、電子部品及びハードディスク用サスペンション

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110915

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120829

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120920

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121114

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130530

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130829

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20130905

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20131004

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140821

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140922

R151 Written notification of patent or utility model registration

Ref document number: 5622356

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees