JP5622356B2 - 回路基板及びその製造方法 - Google Patents
回路基板及びその製造方法 Download PDFInfo
- Publication number
- JP5622356B2 JP5622356B2 JP2008270844A JP2008270844A JP5622356B2 JP 5622356 B2 JP5622356 B2 JP 5622356B2 JP 2008270844 A JP2008270844 A JP 2008270844A JP 2008270844 A JP2008270844 A JP 2008270844A JP 5622356 B2 JP5622356 B2 JP 5622356B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating layer
- copper foil
- conductor pattern
- surface roughness
- profile
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
Landscapes
- Manufacturing Of Printed Wiring (AREA)
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
Description
(1) プリプレグを用いて形成した絶縁層上に表面粗さがRzで1.1〜1.5μmのプロファイルフリー銅箔を張り合わせた銅箔付き積層板の前記銅箔を除去して形成した導体パターンと、前記プロファイルフリー銅箔を除去した後の露出した前記絶縁層表面に形成されたソルダーレジストとを有する回路基板において、前記プロファイルフリー銅箔を除去した後の露出した前記絶縁層表面の表面粗さが、前記プロファイルフリー銅箔の表面形状が転写した初期の表面粗さであるRzで1.1〜1.5μmに対して、さらにRzで1.0〜2.0μmの凹凸を前記初期の表面粗さに吸収されないように形成することにより、前記導体パターンと接する絶縁層表面の表面粗さよりも、Rzで1.0μm〜2.0μm増加するように粗面形状を形成した回路基板。
(2) 上記(1)において、導体パターンと接する絶縁層表面の表面粗さよりも、露出した絶縁層表面の表面粗さの方が大きい回路基板。
(3) 上記(1)または(2)において、導体パターンと接する絶縁層表面の表面粗さが、Rzで1.1μm〜1.5μmである回路基板。
(4) 上記(1)から(3)の何れかにおいて、粗面形状の形成が、プラズマ処理により形成される回路基板。
(5) プリプレグを用いて形成した絶縁層上に表面粗さがRzで1.1〜1.5μmのプロファイルフリー銅箔を張り合わせた銅箔付き積層板の前記銅箔を除去して形成した導体パターンと、前記プロファイルフリー銅箔を除去した後の露出した前記絶縁層表面に形成されたソルダーレジストとを有する回路基板の製造方法において、前記プロファイルフリー銅箔を除去して導体パターンを形成する工程と、露出した前記絶縁層表面の表面粗さが、前記プロファイルフリー銅箔の表面形状が転写した初期の表面粗さであるRzで1.1〜1.5μmに対して、さらにRzで1.0〜2.0μmの凹凸を前記初期の表面粗さに吸収されないように形成することにより、前記導体パターンと接する絶縁層表面の表面粗さよりも、Rzで1.0μm〜2.0μm増加するように粗面形状を形成する工程とを有する回路基板の製造方法。
(6) 上記(5)において、絶縁層上にプロファイルフリー銅箔を張り合わせた銅箔付き積層板の導体パターンと接する絶縁層表面の表面粗さが、Rzで1.1μm〜1.5μmである回路基板の製造方法。
(7) 上記(5)又は(6)において、粗面形状を形成する工程が、プラズマ処理を有する回路基板の製造方法。
内層銅箔12と絶縁層3を備えたガラスエポキシ基板であるMCL−E−679FG(日立化成工業株式会社製 商品名)、銅箔厚み5μm、基板サイズ333mm×500mm、基板厚み0.8mmを準備した。次に、所定の位置にドリルを用いてφ0.2mmのスルーホール2を形成した。この基板に、所定の導体厚みになるように無電解銅めっき及び電解銅めっき処理を施し、めっき9を形成した。次に、サブトラクティブ工法を用いて導体パターン6を形成した(図2(a))。
導体パターン6を形成した金属箔付き積層板1(図2(c))に、酸素プラズマ処理を実施した。酸素プラズマは、プラズマガスとして酸素を用い、出力1000W、雰囲気圧力100Pa、処理時間は10分で行った。それ以外は、実施例1と同様にして、回路基板11を作製した。
導体パターン6を形成した金属箔付き積層板1(図2(c))に、プラズマガスとしてアルゴンガスを用いたプラズマ処理を実施した。アルゴンガスは出力1000W、雰囲気圧力100Pa、処理時間は15分で行った。それ以外は、実施例1と同様にして、回路基板11を作製した。
導体パターン6を形成した金属箔付き積層板1(図2(c))に対して、プラズマ等の粗面形状10を形成するための処理を施さなかった。それ以外は、実施例1と同様にして、回路基板11を作製した。
導体パターン6を形成した金属箔付き積層板1(図2(c))に、デスミア処理を施した。デスミア処理は、配線板や半導体実装用基板の製造に用いられる、過マンガン酸ナトリウム水溶液を用い、温度85℃で6分間の条件で行った。それ以外は、実施例1と同様にして、回路基板11を作製した。
以上により得られた実施例1〜3及び比較例1、2について、プレッシャークッカーテスト(PCT)を用いて、絶縁層3とソルダーレジスト7との密着性の評価を行った。PCTの条件は、121℃、100%RH、2atmで、96時間連続して保持した。その後、実体顕微鏡で観察を行い、絶縁層3とソルダーレジスト7との間の剥離の有無を確認した。
JIS B0601:2001「製品の幾何特性仕様(GPS)−表面性状:輪郭曲線方式−用語,定義及び表面性状パラメータ」の付属書1において規定されている「十点平均粗さ:Rz」に基づいて測定した。測定には、JIS B0651の触針式表面粗さ計や、JIS B0652の光波干渉式表面粗さ計を用いることができるが、本実施例では、光波干渉式表面粗さ計ZYGO社製NewView5030システムを用いて、絶縁層3表面のRzを測定した。
実施例2でも同様に、酸素プラズマ処理により、絶縁層3表面に粗面形状10が形成され、Rzも2.4μmとなり、ソルダーレジスト7の密着性が向上したため、PCTにより剥離が発生しなかった。
実施例3では、アルゴンプラズマを用いた処理であるが、この場合も絶縁層3表面に粗面形状10が形成され、Rzが2.1μmとなり、ソルダーレジスト7との密着性が向上したため、PCTにより剥離が発生しなかった。
比較例1では、基材表面の粗化処理を施さなかったためRzも1.0μmと小さく、ソルダーレジスト7との密着性が低く、PCTにより剥離が発生した。
比較例2ではデスミア処理により、基材表面を粗化処理しようと試みたが、デスミア処理により基材表面全体が均一に粗化され、凹凸の形成が十分にできなかったためRzが1.3μmと小さく、PCTにより剥離が発生した。
Claims (7)
- プリプレグを用いて形成した絶縁層上に表面粗さがRzで1.1〜1.5μmのプロファイルフリー銅箔を張り合わせた銅箔付き積層板の前記銅箔を除去して形成した導体パターンと、前記プロファイルフリー銅箔を除去した後の露出した前記絶縁層表面に形成されたソルダーレジストとを有する回路基板において、前記プロファイルフリー銅箔を除去した後の露出した前記絶縁層表面の表面粗さが、前記プロファイルフリー銅箔の表面形状が転写した初期の表面粗さであるRzで1.1〜1.5μmに対して、さらにRzで1.0〜2.0μmの凹凸を前記初期の表面粗さに吸収されないように形成することにより、前記導体パターンと接する絶縁層表面の表面粗さよりも、Rzで1.0μm〜2.0μm増加するように粗面形状を形成した回路基板。
- 請求項1において、導体パターンと接する絶縁層表面の表面粗さよりも、露出した絶縁層表面の表面粗さの方が大きい回路基板。
- 請求項1又は2において、導体パターンと接する絶縁層表面の表面粗さが、Rzで1.1μm〜1.5μmである回路基板。
- 請求項1から3の何れかにおいて、粗面形状の形成が、プラズマ処理により形成される回路基板。
- プリプレグを用いて形成した絶縁層上に表面粗さがRzで1.1〜1.5μmのプロファイルフリー銅箔を張り合わせた銅箔付き積層板の前記銅箔を除去して形成した導体パターンと、前記プロファイルフリー銅箔を除去した後の露出した前記絶縁層表面に形成されたソルダーレジストとを有する回路基板の製造方法において、前記プロファイルフリー銅箔を除去して導体パターンを形成する工程と、露出した前記絶縁層表面の表面粗さが、前記プロファイルフリー銅箔の表面形状が転写した初期の表面粗さであるRzで1.1〜1.5μmに対して、さらにRzで1.0〜2.0μmの凹凸を前記初期の表面粗さに吸収されないように形成することにより、前記導体パターンと接する絶縁層表面の表面粗さよりも、Rzで1.0μm〜2.0μm増加するように粗面形状を形成する工程とを有する回路基板の製造方法。
- 請求項5において、絶縁層上にプロファイルフリー銅箔を張り合わせた銅箔付き積層板の導体パターンと接する絶縁層表面の表面粗さが、Rzで1.1μm〜1.5μmである回路基板の製造方法。
- 請求項5又は6において、粗面形状を形成する工程が、プラズマ処理を有する回路基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008270844A JP5622356B2 (ja) | 2008-10-21 | 2008-10-21 | 回路基板及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008270844A JP5622356B2 (ja) | 2008-10-21 | 2008-10-21 | 回路基板及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010103153A JP2010103153A (ja) | 2010-05-06 |
JP5622356B2 true JP5622356B2 (ja) | 2014-11-12 |
Family
ID=42293575
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008270844A Expired - Fee Related JP5622356B2 (ja) | 2008-10-21 | 2008-10-21 | 回路基板及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5622356B2 (ja) |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4346541B2 (ja) * | 2004-11-26 | 2009-10-21 | 日東電工株式会社 | 配線回路基板およびその製造方法 |
-
2008
- 2008-10-21 JP JP2008270844A patent/JP5622356B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2010103153A (ja) | 2010-05-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101078234B1 (ko) | 동박 적층판 | |
US20050162835A1 (en) | Production of via hole in flexible circuit printable board | |
JP5580135B2 (ja) | プリント配線板の製造方法及びプリント配線板 | |
JP5046350B2 (ja) | ウェットエッチングを採用した電子部品の製造方法、電子部品及びハードディスク用サスペンション | |
JP5256747B2 (ja) | セミアディティブ法による銅配線絶縁フィルムの製造法、及びこれらから製造された銅配線絶縁フィルム | |
JP2004140268A (ja) | 高周波用多層プリント配線板の製造方法 | |
JP5049803B2 (ja) | 多層プリント配線板の製造方法、多層プリント配線板 | |
JP5223325B2 (ja) | 金属被覆ポリエチレンナフタレート基板とその製造方法 | |
JP5622356B2 (ja) | 回路基板及びその製造方法 | |
JP5246521B2 (ja) | ウェットエッチングを採用した電子部品の製造方法、電子部品及びハードディスク用サスペンション | |
JP2015195364A (ja) | 積層構造体の製造方法 | |
JP2000340948A (ja) | 銅と樹脂との接着性を向上させる方法およびそれを用いて製造される多層配線板 | |
JP2005251895A (ja) | 多層配線板及び多層配線板の製造方法 | |
JP2010028107A (ja) | プリント配線基板、及びその製造方法 | |
JP4508141B2 (ja) | ステンレス転写基材、メッキ回路層付きステンレス転写基材 | |
JP2004273744A (ja) | 熱可塑性樹脂材料およびプリント配線板の製造方法 | |
JP2007043201A (ja) | 多層配線基板の製造方法 | |
JP2008251970A (ja) | 多層プリント配線板の製造法 | |
JPH098458A (ja) | プリント配線板及びその製造方法 | |
JP2005064110A (ja) | 電子部品用部材並びにこれを用いた電子部品 | |
JP4734875B2 (ja) | アディティブメッキ用絶縁体、アディティブメッキ金属皮膜付き基板 | |
JP6098118B2 (ja) | 多層プリント配線板およびその製造方法 | |
JP2007299875A (ja) | 多層プリント配線板の製造方法 | |
JP2005327972A (ja) | 薄膜多層配線板 | |
JP5046349B2 (ja) | ウェットエッチングを採用した電子部品の製造方法、電子部品及びハードディスク用サスペンション |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110915 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120829 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120920 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121114 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130530 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130829 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20130905 |
|
A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20131004 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140821 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140922 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5622356 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |