JP2020175568A - 多層構造体並びにその製造方法及びその製造装置 - Google Patents

多層構造体並びにその製造方法及びその製造装置 Download PDF

Info

Publication number
JP2020175568A
JP2020175568A JP2019078776A JP2019078776A JP2020175568A JP 2020175568 A JP2020175568 A JP 2020175568A JP 2019078776 A JP2019078776 A JP 2019078776A JP 2019078776 A JP2019078776 A JP 2019078776A JP 2020175568 A JP2020175568 A JP 2020175568A
Authority
JP
Japan
Prior art keywords
film
substrate
pzt
dielectric film
target
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019078776A
Other languages
English (en)
Other versions
JP7329354B2 (ja
Inventor
宏樹 小林
Hiroki Kobayashi
宏樹 小林
達朗 露木
Tatsuro Tsuyuki
達朗 露木
木村 勲
Isao Kimura
勲 木村
神保 武人
Taketo Jinbo
武人 神保
弘綱 鄒
Hirotsuna Su
弘綱 鄒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ulvac Inc
Original Assignee
Ulvac Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ulvac Inc filed Critical Ulvac Inc
Priority to JP2019078776A priority Critical patent/JP7329354B2/ja
Publication of JP2020175568A publication Critical patent/JP2020175568A/ja
Application granted granted Critical
Publication of JP7329354B2 publication Critical patent/JP7329354B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

【課題】本来の成膜温度よりも低い成膜温度で成膜しても膜質の低下を抑制することができる多層構造体を提供する。【解決手段】基板の一主面側に絶縁層と導電層が順に重ねて配された基体と、前記基体上に誘電体膜を備えた多層構造体であって、前記誘電体膜は、鉛(Pb)、ジルコニウム(Zr)、チタン(Ti)、及び酸素(O)を含み、かつ、該誘電体膜に含まれる前記Zrに対する前記Pbの比率(Pb/Zr)が、1.72以上1.90より小さい。【選択図】図10

Description

本発明は、多層構造体並びにその製造方法及びその製造装置に関する。
チタン酸ジルコン酸鉛(Pb(Zr,Ti)O:PZT)等の強誘電体を用いた圧電素子は、インクジェットヘッドや加速度センサ等のMEMS(Micro Electro Mechanical Systems)技術に応用されている。中でも、PZT膜は注目されており、各機関において盛んに研究されている。
チタン酸ジルコン酸鉛等からなる強誘電体膜を形成する成膜方法として、基板に導電層を形成し、導電層を覆うように、ペロブスカイト構造を有する酸化物を含むシード層をスパッタ法により形成し、シード層を覆うように誘電体層を形成する多層膜の製造方法が知られている(特許文献1)。
このような多層膜の製造方法では、成膜時の温度マージンが狭く、安定した量産が難しいという問題があった。この課題に対して、本発明者らは、本来の成膜温度よりも低い成膜温度で成膜しても高い結晶性を有する誘電体層を備えた多層構造体の成膜方法及び成膜装置を開発し、特許出願を行った(特許文献2)。
しかしながら、特許文献2に開示した成膜方法において見出した成膜条件では、チタン酸ジルコン酸鉛等からなる強誘電体膜の高温安定性が不安定であり、経時破壊(TDDB:Time Dependent Dielectric Breakdown)特性の更なる改善が求められていた。
国際公開第2015/194452号 特願2018−044404号
本発明は、上記の事情に鑑みてなされたもので、経時破壊(TDDB)特性の改善を図ることが可能な、誘電体層を備えた多層構造体、その製造方法、及び、その製造装置を提供することを目的とする。
上記課題を解決するために、請求項1に記載の発明は、基板の一主面側に絶縁層と導電層が順に重ねて配された基体と、前記基体上に誘電体膜を備えた多層構造体であって、前記誘電体膜は、鉛(Pb)、ジルコニウム(Zr)、チタン(Ti)、及び酸素(O)を含み、かつ、該誘電体膜に含まれる前記Zrに対する前記Pbの比率(Pb/Zr)が、1.72以上1.90より小さい、ことを特徴とする。
請求項2に記載の発明は、請求項1に記載の多層構造体において、前記誘電体膜は、XRD測定において、2θが34°付近に観測される、Pyrochloreの存在を示すピークが存在しない、ことを特徴とする。
請求項3に記載の発明は、請求項1または2に記載の多層構造体において、前記誘電体膜は、測定温度200[deg.C]における平均故障時間(MTTF)が、1時間以上である経時破壊(TDDB)特性を有する、ことを特徴とする。
請求項4に記載の発明は、基板の一主面側に絶縁層と導電層が順に重ねて配された基体を用い、前記基体上に誘電体膜を形成する多層構造体の製造方法であって、前記導電層を覆うように誘電体膜を形成する際に、鉛(Pb)、ジルコニウム(Zr)、チタン(Ti)、及び酸素(O)から構成され、かつ、該誘電体膜に含まれるPbとZrの比率(Pb/Zr)が、1.72以上1.90より小さい、ターゲットを用いてスパッタ法により形成する、ことを特徴とする。
請求項5に記載の発明は、基板の一主面側に絶縁層と導電層が順に重ねて配された基体を用い、前記基体上に誘電体膜を形成する多層構造体の製造装置であって、鉛(Pb)、ジルコニウム(Zr)、チタン(Ti)、及び酸素(O)から構成され、かつ、該誘電体膜に含まれるPbとZrの比率(Pb/Zr)が、1.72以上1.90より小さい、誘電体膜形成用のターゲットを備えた、ことを特徴とする。
請求項1に記載の発明(多層構造体)は、多層構造体を構成する誘電体膜が、鉛(Pb)、ジルコニウム(Zr)、チタン(Ti)、及び酸素(O)を含み、かつ、該誘電体膜に含まれる前記Zrに対する前記Pbの比率(Pb/Zr)が、1.72以上1.90より小さいものとする。これにより、経時破壊(TDDB)特性の改善を図ることが可能な、誘電体層を備えた多層構造体が得られる。
請求項4に記載の発明(多層構造体の製造方法)は、誘電体膜を形成する際に、鉛(Pb)、ジルコニウム(Zr)、チタン(Ti)、及び酸素(O)から構成され、かつ、該誘電体膜に含まれるPbとZrの比率(Pb/Zr)が、1.72以上1.90より小さい、ターゲットを用いてスパッタ法により形成する。これにより、経時破壊(TDDB)特性の改善を図ることが可能な、誘電体層を備えた多層構造体を形成可能な製造方法がもたらされる。
請求項5に記載の発明(多層構造体の製造装置)は、誘電体膜を形成するターゲットとして、鉛(Pb)、ジルコニウム(Zr)、チタン(Ti)、及び酸素(O)から構成され、かつ、該誘電体膜に含まれるPbとZrの比率(Pb/Zr)が、1.72以上1.90より小さい、誘電体膜形成用のターゲットを備える。これにより、本発明は、経時破壊(TDDB)特性の改善を図ることが可能な、誘電体層を備えた多層構造体の形成に貢献する。
本実施形態に係る成膜装置の内部構成の全体を概略的に示す断面模式図。 図1における付近Aを示す要部断面模式図。 図1に示す成膜装置のインピーダンス調整機構の概略回路図。 本実施形態に係る多層膜の成膜方法の工程の一例を示すフローチャート。 第一の支持部のインピーダンス値とPZT膜中のPb組成比の一例を示す図。 成膜温度とPb量の正規化値との関係を示す図。 (a)は各実験例における基板温度及び第一の支持部のインピーダンス調整値と得られたサンプルとの対応を示す図、(b)は各実験例におけるPZT膜の膜質及び内部応力の評価結果を示す図。 (a)はサンプル1,7,8のX線チャート、(b)はサンプル1,7,8の内部応力、配向面、疲労特性を示す一覧表。 Pbの含有量が異なるターゲットを用いて形成されたPZT膜のX線チャート。 ターゲットTG1〜TG3を用いて形成されたPZT膜中のPb/Zr比を示すグラフ。 ターゲットTG1〜TG3を用いて形成されたPZT膜のX線チャート。 ターゲットTG2とTG3を用いて形成されたPZT膜のMTTFとMTTFを評価する際の温度との関係を示すグラフ。 MTTFのスパッタ圧力依存性を示すグラフ。 MTTFとXRD2θ[PZT(004)/(400)]のスパッタ圧力依存性を示すグラフ。 MTTFのインピーダンス依存性を示すグラフ。 本実施形態に係る多層膜の一構成例を示す断面模式図。 成膜から冷却過程におけるPZT膜の結晶構造の変化を模式的に示す図。
次に図面を参照しながら、以下に実施形態及び実施例を挙げ、本発明を更に詳細に説明するが、本発明はこれらの実施形態及び実施例に限定されるものではない。
また、以下の図面を使用した説明において、図面は模式的なものであり、各寸法の比率等は現実のものとは異なることに留意すべきであり、理解の容易のために説明に必要な部材以外の図示は適宜省略されている。
(1)多層膜
図16は本実施形態に係る多層膜の成膜方法によって成膜される多層膜の一構成例を示す断面模式図、図17は成膜から冷却過程におけるPZTの結晶構造の変化を模式的に示す図である。
本実施形態に係る多層膜の成膜方法によって成膜される多層膜は、基板1の一主面側に、導電層3と、誘電体層4とが順に重ねて配されている。
具体的には、図16に模式的に示すように、最表面に熱酸化膜としてのSiO層2が形成されたシリコン(Si)からなる基板1の一主面側に、白金(Pt)からなる導電層3、誘電体層4が順に配されている。
誘電体層4は、特に限定されるものではないが、例えばチタン酸ジルコン酸鉛[Pb(ZrTi1−x)O:PZT]、PbTiO、BaTiO、PMM−PZT、PNN−PZT、PMN−PZT、PNN−PT、PLZT、PZTN、NBT、KNN等の強誘電体からなる。
その中でも特に、誘電体層4としては、例えば鉛(Pb)、ジルコニア(Zr)、チタン(Ti)、酸素(O)を含む、チタン酸ジルコン酸鉛[Pb(ZrTi1−x)O:PZT]であることが好ましい。
PZTは、図17に示すように、その結晶構造が立方晶(Cubic)であるが[図2(a) 参照]、高温(たとえばキュリー点以上の温度)で成膜した後、冷却過程において、正方晶(Tetra)へと変化する。このとき、通常の場合、PZT膜はa軸に配向するが[図2(b)参照]、冷却過程においてPZTに圧縮応力がかかっていると、PZTがc軸に配向する[図2(c)参照]。
本発明者らは、先の特許出願(特許文献2)において、「基板1を載置する支持体の接地電位に対するインピーダンスを100〜300[Ω]に調整しながら、基板温度(Td)を465≦Td≦520[℃]を満たすように温度制御して、導電層3を覆うように誘電体層4を形成する」という、多層膜の成膜方法を開示した。これによれば、c軸に優先配向したPZT膜を成膜することが可能である。これは、「PZT膜のドメインがc軸に結晶化しているものが多くなるため」と、本発明者らは推察した。
その後、本発明者らは、特許文献2に開示した成膜方法で見出した成膜条件をさらに詳細に検討した。この成膜条件によれば、c軸に優先配向したPZT膜を形成できるが、得られたPZT膜は高温安定性が不安定であり、経時破壊(TDDB:Time Dependent Dielectric Breakdown)特性が不十分であることが分かった。
本発明者らは、後述するように、さらに成膜条件を検討した。その結果、多層構造体を構成する誘電体膜が、鉛(Pb)、ジルコニウム(Zr)、チタン(Ti)、及び酸素(O)を含み、かつ、該誘電体膜に含まれる前記Zrに対する前記Pbの比率(Pb/Zr)が、1.72以上1.90より小さいものとすることにより、高温安定性に優れたPZT膜が安定して得られること、ひいては、経時破壊(TDDB)特性の改善が図れることを見出した。
(2)成膜装置
(2.1)成膜装置の全体構成
図1は成膜装置10の内部構成の全体を概略的に示す断面模式図、図2は図1における付近A1を示す要部断面模式図、図3は図1に示す成膜装置10のインピーダンス調整機構120の概略回路図である。
成膜装置10は、真空槽11と、ターゲット21と、第一の支持部101と、温度制御部105、106と、スパッタ電源13と、スパッタガス導入部14と、排気手段15と、第一の防着板34と、第二の防着板35と、インピーダンス調整機構120と、を備えている。
真空槽11の内部には、基体の一例としての処理基板100の表面に成膜しようする膜の組成に応じて所定形状に作製されたターゲット21が配置されている。
第一の支持部101は、ターゲット21と対面する位置に配置され、処理基板100が載置される。
また、第一の支持部101には処理基板100を静電吸着する手段が内在されている(不図示)。第一の支持部101の表面101a(図2においては上面)に処理基板100を載置し静電吸着させることにより、処理基板100の裏面は第一の支持部101の表面に密着し、処理基板100は第一の支持部101と熱的に接続される。
処理基板100が載置される第一の支持部101は、その外周域の底面が第二の支持部102によって保持され、第二の支持部102は支柱103を介して真空槽11の底面に固定されている。
第一の支持部101の外周は処理基板100の外周とほぼ同じ大きさで、第一の支持部101の表面101aはターゲット21の表面と対向するように配されている。これにより、第一の支持部101に載置された処理基板100の被成膜面100aも、ターゲット21の表面21aと対向配置される。
第一の支持部101は、外周域の底面101bが第二の支持部102によって保持され、第一の支持部101の裏面101c(図2においては下面)は、離間して配置された温度制御部105、106と対向している。
第一の支持部101には、インピーダンス調整機構120が接続され、第一の支持部101の基板側インピーダンスを調整する。
温度制御部105、106は、第一の支持部101に載置された処理基板100を加熱/冷却して基体温度を調整する。スパッタ電源13は、ターゲット21に電圧を印加する。スパッタガス導入部14は、真空槽11内にスパッタガスを導入する。
第一の防着板34および第二の防着板35は、真空槽11内で、ターゲット21から放出された粒子が付着する位置に配置されている。
真空槽11の上部壁面には、カソード電極22が絶縁部材28を介して配置されており、カソード電極22と真空槽11とは電気的に絶縁され、真空槽11は接地電位とされている。カソード電極22の一面側は局部的に真空槽11内に露出されている。ターゲット21はカソード電極22の一面側のうち露出された領域の中央部に密着して固定され、ターゲット21とカソード電極22とは電気的に接続されている。
スパッタ電源13は真空槽11の外側に配置されている。スパッタ電源13は、カソード電極22と電気的に接続され、カソード電極22を介してターゲット21に交流電圧を印加可能となっている。
カソード電極22のターゲット21とは反対側、すなわちカソード電極22の他面側には磁石装置29が配置されている。磁石装置29はターゲット21の表面に磁力線を形成するように構成されている。
温度制御部105、106は、内蔵された発熱部材(不図示)と加熱用電源17とを有している。
発熱部材としては例えばSiCが用いられる。発熱部材は、第一の支持部101を挟んで処理基板100とは反対側の位置に配されている。
加熱用電源17は発熱部材と電気的に接続されている。加熱用電源17から発熱部材に直流電流が供給されると、発熱部材が発する熱が、第一の支持部101を通して、第一の支持部101に載置された処理基板100と第二の防着板35とへ伝わる。これにより、処理基板100と第二の防着板35が同時に温度制御される。
本実施形態においては、特に465〜520[℃]の範囲で温度制御することで、Pb抜けが安定的に抑制されたPZT膜を得ることができる。
また、温度制御部105、106に内蔵された発熱部材(不図示)を挟んで第一の支持部101とは反対側に、すなわち温度制御部105、106の下方に、冷却部(不図示)を配置してもよい。たとえば、冷却部の内部に温度管理された冷却媒体を循環させるように構成することにより、発熱部材が発熱しても真空槽11の壁面の加熱を防止することができる。
スパッタガス導入部14は真空槽11内に接続され、真空槽11内にスパッタガスを導入できるように構成されている。
(2.2)インピーダンス調整機構
図2に示すように、第一の支持部101は、第二の支持部102及び支柱103を介して電気的に接続されたインピーダンス調整機構120を備えている。
インピーダンス調整機構120は、真空槽11の外部に設けられ、一方が直接接地電位に設定され、他方が第一の支持部101に接続されている。
インピーダンス調整機構120は、図3に示すように、静電容量が可変の可変コンデンサVC1、VC2を含む回路であり、可変コンデンサ回路の静電容量が調整されることにより、第一の支持部101のインピーダンスが調整され、第一の支持部101に載置された処理基板100の電位が調整される。
インピーダンス調整機構120は、図3に示すように、互いに並列に接続される第1可変コンデンサVC1および第2可変コンデンサVC2と、第2可変コンデンサVC2と直列に接続されるコイルLとを有する。
第1可変コンデンサVC1及び第2可変コンデンサVC2には、調整つまみ(不図示)がそれぞれ取り付けられ、調整つまみによって第1可変コンデンサVC1及び第2可変コンデンサVC2のそれぞれの静電容量が変えられ、その結果、インピーダンス調整機構120のインピーダンスが変えられるようになっている。
このようなインピーダンス調整機構120によって、所定組成の誘電体膜を成膜する場合の好適なインピーダンス値、またはその範囲を、誘電体膜組成や膜種に応じて予め求めておき、インピーダンス値(又は処理基板100の基板電位)をモニタしながら、第1可変コンデンサVC1及び第2可変コンデンサVC2の少なくとも一方の静電容量を変化させて調整し、インピーダンス調整機構120のインピーダンスを調整し、第一の支持部101の及びこれに載置される処理基板100のインピーダンスを変化させて調整して、処理基板100の基板電位を所定範囲内に入れることが行われる。
(3)多層膜の成膜方法
図4は本実施形態に係る多層膜の成膜方法の工程の一例を示すフローチャートである。
まず、ステップS101で、図1〜図3に示す成膜装置10において、真空槽11内に設けられたカソード電極22にスパッタリング用のターゲット21を装着して保持させるとともに、真空槽11内において、カソード電極22と対向する位置に離間して配置された第一の支持部101に多層膜を成膜する処理基板100を載置して保持させる。
次いで、ステップS102において、第一の支持部101にインピーダンス調整機構120を接続し、第一の支持部101のインピーダンスが調整でき、第一の支持部101に保持された処理基板100の電位を測定できる状態にする。
この後、ステップS103において、真空槽11の内部空間を、真空排気装置15により減圧し、以後、真空排気を継続して真空槽11内の真空雰囲気を維持する。
そして、スパッタガス導入部14から真空槽11内にスパッタガスとしてArガスを導入すると同時に、ステップS104において、スパッタ電源13からカソード電極22に高周波(負の高周波電力)を印加して、カソード電極22を放電させて、真空槽11内に導入されたArガスをプラズマ化し、Arイオン等のプラスイオンを生成させ、プラズマ空間が形成される。
次いで、ステップS105においては、ステップS104で形成されたプラズマ空間内のプラスイオンは、カソード電極22に保持されたターゲット21をスパッタし、スパッタされたターゲット21の構成元素は、ターゲット21から放出され、中性あるいはイオン化された状態で、第一の支持部101に保持された処理基板100の一主面側にPt導電層3が形成される。
次に、Pt導電層3を覆うように誘電体層4を形成する。誘電体層4として、PZT膜をスパッタ法により形成する。ターゲット21として、PZTターゲットが設置された真空槽11の内部空間を、真空排気装置15により減圧して、成膜時の圧力雰囲気よりも高真空排気された真空雰囲気の状態を維持しながら、Pt導電層3が予め設けてある基板のPt導電層3が、PZTターゲット21のスパッタ面と対向するように、第一の支持部101に基板を保持させる(ステップS106)。
続いて、加熱用電源17に接続された温度制御部105、106を温度制御しながら、第一の支持部101に保持された基板の基板温度を465〜520[℃]の範囲に保持しながら、スパッタガス導入部14から真空槽11内に、スパッタガスとしてArガスと酸素ガスとを導入し、スパッタ電源13からカソード電極22に交流電圧を印加することにより、PZTターゲットのスパッタを開始する(ステップS107)。
続いて、ステップS108では、成膜中において、インピーダンス調整機構120を介して第一の支持部101のインピーダンス値(又は基板の基板電位)を測定しながら、インピーダンス調整機構120の第1可変コンデンサVC1及び第2可変コンデンサVC2の少なくとも一方の静電容量を可変しながら、真空槽11内の第一の支持部101のインピーダンス値を予め定められている所定範囲内(一例として100〜300[Ω])に調整する。こうして、成膜中の基板の基板電位を適切な基板電位とし、その結果、成膜中のプラズマ空間のプラズマの電位を多層膜の成膜に適したものとすることができ、基板の一主面側にあるPt導電層3の上に、ペロブスカイト構造を有するPZT膜からなる誘電体層4が形成される(ステップS109)。
そして、基板上に所定の膜厚のPZT膜を成膜した後、スパッタ電源13からカソード電極22への電圧印加を停止し、スパッタガス導入部14から真空槽11内へのスパッタガスの導入を停止する。
また、加熱用電源17から温度制御部105、106への電流の供給を停止して、温度制御部105、106を冷却し、基板を成膜温度よりも低い温度に降温させ、その温度を保持させる。
以上の成膜プロセスを実行することにより、本来の成膜温度である600〜700[℃]よりも低い成膜温度である465〜520[℃]で成膜しても、成膜中において第一の支持部101のインピーダンス値を所定範囲内(100〜300[Ω])に調整することで膜質の低下を抑制することができる。また、誘電体層4は、c軸に優先配向され、例えば高い疲労特性と高い圧電特性との両方を兼ね備えた、優れた特性を有する多層膜を成膜することができる。
また、本発明者らは、後述するように、上記の好ましい条件「成膜温度(465〜520[℃])と第一の支持部101のインピーダンス値(100〜300[Ω])」において、さらに成膜条件を検討した。その結果、「多層構造体を構成する誘電体膜が、鉛(Pb)、ジルコニウム(Zr)、チタン(Ti)、及び酸素(O)を含み、かつ、該誘電体膜に含まれる前記Zrに対する前記Pbの比率(Pb/Zr)が、1.72以上1.90より小さいものとする」ことにより、「高温安定性に優れたPZT膜が安定して得られること、ひいては、経時破壊(TDDB)特性の改善が図れること」を見出した。
[実験例]
図5は第一の支持部101のインピーダンス値と成膜したPZT膜中のPbの組成比の一例を示す図、図6は成膜温度とPb量の正規化値との関係を示す図、図7(a)は各実験例における基板温度及び第一の支持部101のインピーダンス調整値と得られたサンプルとの対応を示す図、図7(b)は各実験例におけるPZT膜の膜質及び内部応力の評価結果を示す図、図8(a)はサンプル1とサンプル7とサンプル8のPZT膜の結晶構造を示す回折ピークを示す図、(b)はサンプル1とサンプル7とサンプル8のPZT膜の内部応力と疲労特性を示す図である。
以上説明した成膜装置10を用いて多層膜の成膜実験を行った結果を説明する。
[多層膜]
実験例において製膜実験を行った多層膜は、図16に示すように、基板1の一主面側に、導電層3と、誘電体層4とが順に重ねて配された多層膜である。
具体的には、最表面に熱酸化膜としてのSiO層2が形成されたシリコン(Si)からなる基板1の一主面側に、白金(Pt)からなる導電層3、チタン酸ジルコン酸鉛[Pb(ZrTi1−x)O:PZT]からなる誘電体層4が順に配されている。
このような多層膜の製膜において、従来は、図5に示すように、第一の支持部101のインピーダンス値を一定値以上の高いインピーダンス値にしてPb抜けを抑制するようにしていた。一方、図6に示すように、PZT膜中のPb量は成膜温度に依存し、膜中にPbをより多く取り込むには、より低い処理温度で成膜する必要があった。
本実験例においては、基板1として直径が200mm(8インチ)のSiウェハに、Pt膜からなる導電層3を予め積層した基板を用いて、Pt導電層3を覆うように、PZT膜からなる誘電体層4を、それぞれ基板温度を465−520[℃]、520−600[℃]、600−800[℃]の3水準、それぞれ第一の支持部101側のインピーダンス値を80−100[Ω]、100−300[Ω]、300[Ω]より高抵抗の3水準で成膜して、得られた各サンプルについて、PZT膜の膜質及び内部応力(引張り応力か圧縮応力か)の評価を行った。
[実験例1]
本例では、基板温度の条件を600−800[℃]、第一の支持部101側のインピーダンス値を300[Ω]より高くして形成し、その試料をサンプル1と呼ぶ。
[実験例2]
本例では、基板温度の条件を600−800[℃]、第一の支持部101側のインピーダンス値を100−300[Ω]に調整して形成し、その試料をサンプル2と呼ぶ。
[実験例3]
本例では、基板温度の条件を600−800[℃]、第一の支持部101側のインピーダンス値を80−100[Ω]に調整して形成し、その試料をサンプル3と呼ぶ。
[実験例4]
本例では、基板温度の条件を520−600[℃]、第一の支持部101側のインピーダンス値を300[Ω]より高くして形成し、その試料をサンプル4と呼ぶ。
[実験例5]
本例では、基板温度の条件を520−600[℃]、第一の支持部101側のインピーダンス値を100−300[Ω]に調整して形成し、その試料をサンプル5と呼ぶ。
[実験例6]
本例では、基板温度の条件を520−600[℃]、第一の支持部101側のインピーダンス値を80−100[Ω]に調整して形成し、その試料をサンプル6と呼ぶ。
[実験例7]
本例では、基板温度の条件を465−520[℃]、第一の支持部101側のインピーダンス値を300[Ω]より高くして形成し、その試料をサンプル7と呼ぶ。
[実験例8]
本例では、基板温度の条件を465−520[℃]、第一の支持部101側のインピーダンス値を100−300[Ω]に調整して形成し、その試料をサンプル8と呼ぶ。
[実験例9]
本例では、基板温度の条件を465−520[℃]、第一の支持部101側のインピーダンス値を80−100[Ω]に調整して形成し、その試料をサンプル9と呼ぶ。
これらの各実験例のサンプル1〜9について、膜質と内部応力について評価した結果を図7に示す。これらの実験例においては、インピーダンス調整値が300[Ω]より高い条件においては、基板温度の条件600−800[℃]、520−600[℃]、465−520[℃]のいずれにおいても、良好な膜質(G)は得られたが、内部応力が引張り応力であった(サンプル1、4、7)。
インピーダンス調整値が80−100[Ω]に調整された条件においては、基板温度の条件600−800[℃]、520−600[℃]、465−520[℃]のいずれにおいても、良好な膜質(G)が得られず、内部応力も引張り応力であった(サンプル3、6、9)。
インピーダンス調整値が100−300[Ω]に調整された条件において、基板温度の条件600−800[℃]では、良好な膜質(G)が得られず、内部応力も引張り応力であった(サンプル2)。
インピーダンス調整値が100−300[Ω]に調整された条件において、基板温度の条件600−800[℃]では、膜質は一部不良(Y)であったが、内部応力は圧縮応力であった(サンプル5)。
インピーダンス調整値が100−300[Ω]に調整された条件において、基板温度の条件465−520[℃]では、良好な膜質(G)が得られ、内部応力は圧縮応力であった(サンプル8)。
これら各サンプルのなかで、サンプル1、サンプル7、サンプル8については、図8(a)に示すように、サンプル8(インピーダンス調整値100−300[Ω]、基板温度の条件465−520[℃])では、サンプル7(インピーダンス調整値300[Ω]より高い条件、基板温度の条件465−520[℃])、サンプル1(インピーダンス調整値が300[Ω]より高い条件、基板温度の条件600−800[℃])に比べて、よりc軸(004)方向に優先配向しているのがわかる。
また、図8(b)に示すように、サンプル8では、PZT膜の内部応力は−80〜−150Mpaで圧縮応力となり、疲労特性も1E10サイクル以上となり、サンプル7、サンプル1に比べて、長寿命の疲労特性を有することがわかった。
このように、本来の成膜温度である600〜700[℃]よりも低い成膜温度である465〜520[℃]で成膜しても、成膜中において第一の支持部101のインピーダンス値を所定範囲内(100〜300[Ω])に調整することで膜質の低下を抑制し、内部応力が圧縮応力のPZT膜を成膜することができる。
上述した実験例1〜9の内容は、先の特許出願(特許文献2)において開示したものである。
以下では、上述した実験例1〜9により見出した実験結果、すなわち、好ましい条件「成膜温度(465〜520[℃])と第一の支持部101のインピーダンス値(100〜300[Ω])」において、さらに成膜条件を検討した内容について述べる。
前述した成膜装置10を用い、上記好ましい条件において、Pbの含有量を変えた2種類のPZTターゲットを用い、多層膜の成膜実験を行った。他の成膜条件は、「実験例8」と同一とした。
[実験例10]
本例では、PZT膜を形成する際に、Pb含有量を減らしたターゲット(Pb20%過剰PZTターゲット:Pb1.20Zr0.52Ti0.48)を用いた。形成した試料をサンプル10と呼ぶ。
[実験例11]
本例では、PZT膜を形成する際に、標準組成のターゲット(Pb30%過剰PZTターゲット:Pb1.30Zr0.52Ti0.48)を用いた。形成した試料をサンプル11と呼ぶ。
図9は、Pbの含有量が異なるターゲットを用いて形成されたPZT膜のX線チャートである。図9において、実線で示すプロファイルが実験例10の結果であり、点線で示すプロファイルが実験例11の結果である。
図9より、以下の点が明らかとなった。
実験例10:PZT膜に含有されるPbを減らすため、ターゲット中のPbを減らしたが、PZTが結晶化できなかった(Pyrochlore相が確認された)。
実験例11:標準組成のターゲットを用いて成膜されたPZT膜では、PZTが結晶化されて、Pyrochlore相が確認されなかった。
以上の結果から、単にターゲット中のPbを減らした成膜では、PZTの結晶化が困難であることが分かった。
図9の実験結果を受けて、PZT膜を形成する際のスパッタ圧力を変更し、多層膜の成膜実験を行った。他の成膜条件は、「実験例8」と同一とした。具体的には、標準スパッタ圧力(1Pa)より、低圧力を検討した。
[実験例12]
本例では、PZT膜を形成する際のスパッタ圧力を0.03Paとした。PZT膜を形成する際には、標準組成のターゲット(Pb30%過剰PZTターゲット:Pb1.30Zr0.52Ti0.48)を用いた。形成した試料をサンプル12と呼ぶ。
ここで、前述の実験例10と実験例11においてPZT膜を形成する際のスパッタ圧力は、標準スパッタ圧力(1Pa)である。
図10は、ターゲットTG1〜TG3を用いて形成されたPZT膜中のPb/Zr比を示すグラフ。図11は、ターゲットTG1〜TG3を用いて形成されたPZT膜のX線チャートである。図10および図11において、ターゲットTG1という表記は実験例10を、ターゲットTG2という表記は実験例11を、ターゲットTG3という表記は実験例12を、それぞれ表している。
図10より、以下の点が明らかとなった。
実験例10(TG1):PZT膜中のPb/Zr比は1.90であった。
実験例11(TG2):PZT膜中のPb/Zr比は2.03であった。
実験例12(TG3):PZT膜中のPb/Zr比は1.72であった。
以上の結果から、標準組成のターゲット(Pb30%過剰PZTターゲット:Pb1.30Zr0.52Ti0.48)を用いて形成したPZT膜でも、スパッタ圧力を低圧力とすることによって、PZT膜中のPb/Zr比を大幅に減少させることができることが分かった(TG1とTG3との比較)。
図11より、以下の点が明らかとなった。図11において、実線がTG1の結果、点線がTG2の結果、一点鎖線がTG3の結果、をそれぞれ表している。
実験例10(TG1):PZT膜に含有されるPbを減らすため、ターゲット中のPbを減らしたが、PZTが結晶化できなかった(Pyrochlore相が確認された)。
実験例11(TG2):標準組成のターゲットを用いて成膜されたPZT膜では、PZTが結晶化されて、Pyrochlore相が確認されなかった。
実験例12(TG3):スパッタ圧力を低圧力としたにも関わらず、標準組成のターゲットを用いて成膜されたPZT膜では、PZTが結晶化されて、Pyrochlore相が確認されなかった。
以上の結果から、スパッタ圧力を低圧力としても、PZTの結晶化が図れることが分かった。
図12は、ターゲットTG2とTG3を用いて形成されたPZT膜のMTTFとMTTFを評価する際の温度との関係を示すグラフである。図12において、○印はTG2の結果、△印はTG3の結果、をそれぞれ表している。
図12より、TG2のPZT膜に比べて、TG3のPZT膜(本発明に係る低圧力を用いて形成されたPZT膜)は、温度200℃の時点で、MTTFが10倍程度大きいことが分かった(TG2のMTTF:0.2程度、TG3のMTTF:3程度)。
以上の結果から、スパッタ圧力を低圧力として形成されたPZT膜は、高温安定性が著しく向上したことが分かった。
図13は、MTTFのスパッタ圧力依存性を示すグラフである。
図13のグラフから、スパッタ圧力を低圧力にするに連れて、MTTFが増加傾向を示すことが分かった。スパッタ圧力が1Paの場合に比べて、スパッタ圧力が0.03Paの場合は、MTTFが300倍程度大きくなることが確認された(1PaのMTTF:1.0E+0.4程度、0.03PaのMTTF:3.0E+0.6程度)。
以上の結果から、スパッタ圧力を低圧力して形成することにより、高温安定性に優れたPZT膜が得られることが明らかとなった。具体的には、スパッタ圧力を0.25Pa以下とすればよく、0.11Pa以下がより好ましい。またスパッタ圧力は低いほどよいが、放電安定性を鑑みて0.03Pa以上としてよい。
図14は、MTTFとXRD2θ[PZT(004)/(400)]のスパッタ圧力依存性を示すグラフである。図14において、△印はMTTFを表している。□印はXRD2θ[PZT(004)/(400)]を表している。ここで、後者は単に「2θ」とも呼ぶことにする。
図14より、MTTFとXRD2θ[PZT(004)/(400)]は、スパッタ圧力に対して逆の相関を示すことが分かった。すなわち、MTTFは、前述した通り、スパッタ圧力が低圧力になるに連れて、大幅に増加する傾向を示す。ところが、XRD2θ[PZT(004)/(400)]は、スパッタ圧力が低圧力になるに連れて、大幅に減少する傾向を示す。
図15は、MTTFのインピーダンス依存性を示すグラフである。
図15より、MTTFが極大値をとるインピーダンスは170[Ω]付近である。170[Ω]付近より低いインピーダンス領域では、MTTFが急激に減少する傾向がある。これに対して、170[Ω]付近より高いインピーダンス領域では、緩やかに減少する傾向が確認された。
以上、図9〜図15に示した実験結果より、本発明によれば、「多層構造体を構成する誘電体膜が、鉛(Pb)、ジルコニウム(Zr)、チタン(Ti)、及び酸素(O)を含み、かつ、該誘電体膜に含まれる前記Zrに対する前記Pbの比率(Pb/Zr)が、1.72以上1.90より小さいものとする」ことにより、「高温安定性に優れたPZT膜が安定して得られること、ひいては、経時破壊(TDDB)特性の改善が図れること」を見出した。
本発明は、経時破壊(TDDB)特性の優れた誘電体層を備えた、多層構造体並びにその製造方法及びその製造装置として、広く適用することができる。
10 成膜装置、11 真空槽、13 スパッタ電源、14 スパッタガス導入部、
15 排気手段、17 加熱用電源、21 ターゲット、21a 表面、22 カソード電極、28 絶縁部材、29 磁石装置、34 第一の防着板、35 第二の防着板、100 処理基板、100a 被成膜面、101 第一の支持部、101a 表面、101b 外周域の底面、101c 裏面、102 第二の支持部、103 支柱、105、106 温度制御部、120 インピーダンス調整機構。

Claims (5)

  1. 基板の一主面側に絶縁層と導電層が順に重ねて配された基体と、前記基体上に誘電体膜を備えた多層構造体であって、
    前記誘電体膜は、鉛(Pb)、ジルコニウム(Zr)、チタン(Ti)、及び酸素(O)を含み、かつ、該誘電体膜に含まれる前記Zrに対する前記Pbの比率(Pb/Zr)が、1.72以上1.90より小さい、
    ことを特徴とする多層構造体。
  2. 前記誘電体膜は、XRD測定において、2θが34°付近に観測される、Pyrochloreの存在を示すピークが存在しない、
    ことを特徴とする請求項1に記載の多層構造体。
  3. 前記誘電体膜は、測定温度200[deg.C]における平均故障時間(MTTF)が、1時間以上である経時破壊(TDDB)特性を有する、
    ことを特徴とする請求項1または2に記載の多層構造体。
  4. 基板の一主面側に絶縁層と導電層が順に重ねて配された基体を用い、前記基体上に誘電体膜を形成する多層構造体の製造方法であって、
    前記導電層を覆うように誘電体膜を形成する際に、鉛(Pb)、ジルコニウム(Zr)、チタン(Ti)、及び酸素(O)から構成され、かつ、該誘電体膜に含まれるPbとZrの比率(Pb/Zr)が、1.72以上1.90より小さい、ターゲットを用いてスパッタ法により形成する、
    ことを特徴とする多層構造体の製造方法。
  5. 基板の一主面側に絶縁層と導電層が順に重ねて配された基体を用い、前記基体上に誘電体膜を形成する多層構造体の製造装置であって、
    鉛(Pb)、ジルコニウム(Zr)、チタン(Ti)、及び酸素(O)から構成され、かつ、該誘電体膜に含まれるPbとZrの比率(Pb/Zr)が、1.72以上1.90より小さい、誘電体膜形成用のターゲットを備えた、
    ことを特徴とする多層構造体の製造装置。
JP2019078776A 2019-04-17 2019-04-17 多層構造体の製造方法及びその製造装置 Active JP7329354B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2019078776A JP7329354B2 (ja) 2019-04-17 2019-04-17 多層構造体の製造方法及びその製造装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019078776A JP7329354B2 (ja) 2019-04-17 2019-04-17 多層構造体の製造方法及びその製造装置

Publications (2)

Publication Number Publication Date
JP2020175568A true JP2020175568A (ja) 2020-10-29
JP7329354B2 JP7329354B2 (ja) 2023-08-18

Family

ID=72935706

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019078776A Active JP7329354B2 (ja) 2019-04-17 2019-04-17 多層構造体の製造方法及びその製造装置

Country Status (1)

Country Link
JP (1) JP7329354B2 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015154013A (ja) * 2014-02-18 2015-08-24 株式会社ユーテック 電極、強誘電体セラミックス及びその製造方法
WO2015194458A1 (ja) * 2014-06-20 2015-12-23 株式会社アルバック 多層膜の製造方法および多層膜
WO2016031134A1 (ja) * 2014-08-29 2016-03-03 富士フイルム株式会社 圧電体膜とその製造方法、圧電素子、及び液体吐出装置
WO2016190110A1 (ja) * 2015-05-25 2016-12-01 コニカミノルタ株式会社 圧電薄膜、圧電アクチュエータ、インクジェットヘッド、インクジェットプリンタおよび圧電アクチュエータの製造方法
JP2019016793A (ja) * 2017-07-07 2019-01-31 アドバンストマテリアルテクノロジーズ株式会社 膜構造体及びその製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015154013A (ja) * 2014-02-18 2015-08-24 株式会社ユーテック 電極、強誘電体セラミックス及びその製造方法
WO2015194458A1 (ja) * 2014-06-20 2015-12-23 株式会社アルバック 多層膜の製造方法および多層膜
WO2016031134A1 (ja) * 2014-08-29 2016-03-03 富士フイルム株式会社 圧電体膜とその製造方法、圧電素子、及び液体吐出装置
WO2016190110A1 (ja) * 2015-05-25 2016-12-01 コニカミノルタ株式会社 圧電薄膜、圧電アクチュエータ、インクジェットヘッド、インクジェットプリンタおよび圧電アクチュエータの製造方法
JP2019016793A (ja) * 2017-07-07 2019-01-31 アドバンストマテリアルテクノロジーズ株式会社 膜構造体及びその製造方法

Also Published As

Publication number Publication date
JP7329354B2 (ja) 2023-08-18

Similar Documents

Publication Publication Date Title
US7772747B2 (en) Process for producing a piezoelectric film, film forming apparatus, and piezoelectric film
WO2015194458A1 (ja) 多層膜の製造方法および多層膜
US8536463B2 (en) Printed-circuit board and manufacturing method thereof
JP7387102B2 (ja) 膜構造体及びその製造方法
JP6367331B2 (ja) 多層膜及びその製造方法
WO2015137198A1 (ja) 多層膜の製造方法および多層膜
US10026551B2 (en) Magnetic capacitor structures
JP2020175568A (ja) 多層構造体並びにその製造方法及びその製造装置
Le Rhun et al. Transparent PZT MIM capacitors on glass for piezoelectric transducer applications
US8075105B2 (en) Perovskite-type oxide film, piezoelectric thin-film device and liquid ejecting device using perovskite-type oxide film, as well as production process and evaluation method for perovskite-type oxide film
JP6410370B2 (ja) 多層膜並びにその製造方法及びその製造装置
JP2019160964A (ja) 多層膜の成膜方法及び成膜装置
JP7143127B2 (ja) 多層構造体並びにその製造方法及びその製造装置
TWI760346B (zh) 成膜裝置
TWI541847B (zh) 磁性電容結構
JP6282735B2 (ja) Pzt薄膜積層体の製造方法
JP6804615B2 (ja) 圧電膜を有する積層基板、圧電膜を有する素子および圧電膜を有する積層基板の製造方法
JP2000346716A (ja) 圧電体膜
WO2011062050A1 (ja) 圧電体薄膜の製造方法、圧電体薄膜及び圧電体素子
JP2004356543A (ja) 薄膜コンデンサの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220214

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20221205

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20221223

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230220

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20230322

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230619

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20230627

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230725

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230807

R150 Certificate of patent or registration of utility model

Ref document number: 7329354

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150