JP2019160964A - 多層膜の成膜方法及び成膜装置 - Google Patents

Abstract

【課題】本来の成膜温度よりも低い成膜温度で成膜しても膜質の低下を抑制することができる多層膜の成膜方法を提供する。【解決手段】本発明に係る多層膜の成膜方法は、基板の一主面側に、絶縁層と導電層が順に重ねて配された基体を用い、基体上に誘電体膜を形成する多層膜の成膜方法であって、基板の一主面側に導電層を形成し、基体を載置する支持体の接地電位に対するインピーダンスを１００〜３００［Ω］に調整しながら導電層を覆うように誘電体膜を形成し、誘電体膜を形成する際の基板温度をＴｄ（ｄｉｅｌｅｃｔｒｉｃ）と定義したとき、４６５≦Ｔｄ≦５２０［℃］を満たす。【選択図】図４

Description

本発明は、多層膜の成膜方法及び成膜装置に関する。

チタン酸ジルコン酸鉛（Ｐｂ（Ｚｒ，Ｔｉ）Ｏ_３：ＰＺＴ）等の強誘電体を用いた圧電素子は、インクジェットヘッドや加速度センサ等のＭＥＭＳ（Ｍｉｃｒｏ Ｅｌｅｃｔｒｏ Ｍｅｃｈａｎｉｃａｌ Ｓｙｓｔｅｍｓ）技術に応用されている。中でも、ＰＺＴ膜は注目されており、各機関において盛んに研究されている。

チタン酸ジルコン酸鉛等からなる強誘電体膜を形成する成膜方法として、基板に導電層を形成し、導電層を覆うようにシード層を形成し、シード層を覆うように誘電体層を形成し、誘電体層を成膜した後の冷却過程において、誘電体層に圧縮応力が加わるように温度制御する多層膜の製造方法が知られている（特許文献１）。

このような多層膜の製造方法では、基板の一主面側に絶縁層と導電層が順に重ねて配された基体上に誘電体膜を形成する際に、本来の処理温度よりも低い成膜温度で成膜した場合、多層膜の膜質の低下が発生することがあった。

国際公開第２０１５／１９４４５２号

本発明は、上記の事情に鑑みてなされたもので、本来の成膜温度よりも低い成膜温度で成膜しても膜質の低下を抑制することができる多層膜の成膜方法及び成膜装置を提供することを目的とする。

上記課題を解決するために、請求項１に記載の多層膜の成膜方法は、基板の一主面側に、絶縁層と導電層が順に重ねて配された基体を用い、前記基体上に誘電体膜を形成する多層膜の製造方法であって、前記基板の一主面側に導電層を形成し、前記基体を載置する支持体の接地電位に対するインピーダンスを１００〜３００［Ω］に調整しながら前記導電層を覆うように誘電体膜を形成し、前記誘電体膜を形成する際の基板温度をＴｄ（ｄｉｅｌｅｃｔｒｉｃ）と定義したとき、４６５≦Ｔｄ≦５２０［℃］を満たす、ことを特徴とする。

請求項２記載の発明は、請求項１記載の多層膜の成膜方法において、前記インピーダンスは、コンデンサの静電容量を可変にすることにより調整する、ことを特徴とする。

前記課題を解決するために、請求項３に記載の成膜装置は、基板の一主面側に絶縁層と導電層が順に重ねて配された基体を用い、前記基体上に誘電体膜を形成する成膜装置であって、真空槽内に配置された、前記基体を載置する支持体に対して、電気的に接続されたインピーダンス調整機構を備えた、ことを特徴とする。

請求項４記載の発明は、請求項３記載の成膜装置において、前記インピーダンス調整機構は、静電容量が可変の可変コンデンサを含む回路である、ことを特徴とする。

請求項５記載の発明は、請求項３又は４に記載の成膜装置において、前記インピーダンス調整機構は、一方が直接接地電位に設定され、他方が前記支持体に接続されている、ことを特徴とする。

本発明によれば、本来の成膜温度よりも低い成膜温度で成膜しても膜質の低下を抑制することができる。

本実施形態に係る成膜装置の内部構成の全体を概略的に示す断面模式図。 図１における付近Ａを示す要部断面模式図。 図１に示す成膜装置のインピーダンス調整機構の概略回路図。 本実施形態に係る多層膜の成膜方法の工程の一例を示すフローチャート。 第一の支持部のインピーダンス値とＰＺＴ膜中のＰｂの組成比の一例を示す図。 成膜温度とＰｂ量の正規化値との関係を示す図である。 （ａ）は各実験例における基板温度及び第一の支持部のインピーダンス調整値と得られたサンプルとの対応を示す図、（ｂ）は各実験例におけるＰＺＴ膜の膜質及び内部応力の評価結果を示す図。 （ａ）はサンプル１，７，８のＸ線チャート、（ｂ）サンプル１，７，８の内部応力、配向面、疲労特性を示す一覧表。 本実施形態に係る多層膜の一構成例を示す断面模式図。 成膜から冷却過程におけるＰＺＴの結晶構造の変化を模式的に示す図。

次に図面を参照しながら、以下に実施形態及び実施例を挙げ、本発明を更に詳細に説明するが、本発明はこれらの実施形態及び実施例に限定されるものではない。
また、以下の図面を使用した説明において、図面は模式的なものであり、各寸法の比率等は現実のものとは異なることに留意すべきであり、理解の容易のために説明に必要な部材以外の図示は適宜省略されている。

（１）多層膜
図９は本実施形態に係る多層膜の成膜方法によって成膜される多層膜の一構成例を示す断面模式図、図１０は成膜から冷却過程におけるＰＺＴの結晶構造の変化を模式的に示す図である。

本実施形態に係る多層膜の成膜方法によって成膜される多層膜は、基板１の一主面側に、導電層３と、誘電体層４とが順に重ねて配されている。
具体的には、図９に模式的に示すように、最表面に熱酸化膜としてのＳｉＯ_２層２が形成されたシリコン（Ｓｉ）からなる基板１の一主面側に、白金（Ｐｔ）からなる導電層３、誘電体層４が順に配されている。
誘電体層４は、特に限定されるものではないが、例えばチタン酸ジルコン酸鉛［Ｐｂ（Ｚｒ_ｘＴｉ_１−ｘ）Ｏ_３：ＰＺＴ］、ＰｂＴｉＯ_３、ＢａＴｉＯ_３、ＰＭＭ−ＰＺＴ、ＰＮＮ−ＰＺＴ、ＰＭＮ−ＰＺＴ、ＰＮＮ−ＰＴ、ＰＬＺＴ、ＰＺＴＮ、ＮＢＴ、ＫＮＮ等の強誘電体からなる。
その中でも特に、誘電体層４としては、例えば鉛（Ｐｂ）、ジルコニア（Ｚｒ）、チタン（Ｔｉ）、酸素（Ｏ）を含む、チタン酸ジルコン酸鉛［Ｐｂ（Ｚｒ_ｘＴｉ_１−ｘ）Ｏ_３：ＰＺＴ］であることが好ましい。

ＰＺＴは、図１０に示すように、その結晶構造が立方晶（Ｃｕｂｉｃ）であるが（図２（ａ） 参照）、高温（たとえばキュリー点以上の温度）で成膜した後、冷却過程において、正方晶（Ｔｅｔｒａ）へと変化する。このとき、通常の場合、ＰＺＴ膜はａ軸に配向するが（図２（ｂ）参照）、冷却過程においてＰＺＴに圧縮応力がかかっていると、ＰＺＴがｃ軸に配向する（図２（ｃ）参照）。

本実施形態に係る多層膜の成膜方法によれば、基板１を載置する支持体の接地電位に対するインピーダンスを１００〜３００［Ω］に調整しながら、基板温度（Ｔｄ）を４６５≦Ｔｄ≦５２０［℃］を満たすように温度制御して、導電層３を覆うように誘電体層４を形成することで、ｃ軸に優先配向したＰＺＴ膜を成膜することが可能である。これは、ＰＺＴ膜のドメインがｃ軸に結晶化しているものが多くなるためと推察される。

（２）成膜装置
（２．１）成膜装置の全体構成
図１は成膜装置１０の内部構成の全体を概略的に示す断面模式図、図２は図１における付近Ａ１を示す要部断面模式図、図３は図１に示す成膜装置１０のインピーダンス調整機構１２０の概略回路図である。

成膜装置１０は、真空槽１１と、ターゲット２１と、第一の支持部１０１と、温度制御部１０５、１０６と、スパッタ電源１３と、スパッタガス導入部１４と、第一の防着板３４と、第二の防着板３５と、インピーダンス調整機構１２０とを備えている。

真空槽１１の内部には、基体の一例としての処理基板１００の表面に成膜しようする膜の組成に応じて所定形状に作製されたターゲット２１が配置されている。
第一の支持部１０１は、ターゲット２１と対面する位置に配置され、処理基板１００が載置される。
また、第一の支持部１０１には処理基板１００を静電吸着する手段が内在されている（不図示）。第一の支持部１０１の表面１０１ａ（図２においては上面）に処理基板１００を載置し静電吸着させることにより、処理基板１００の裏面は第一の支持部１０１の表面に密着し、処理基板１００は第一の支持部１０１と熱的に接続される。

処理基板１００が載置される第一の支持部１０１は、その外周域の底面が第二の支持部１０２によって保持され、第二の支持部１０２は支柱１０３を介して真空槽１１の底面に固定されている。
第一の支持部１０１の外周は処理基板１００の外周とほぼ同じ大きさで、第一の支持部１０１の表面１０１ａはターゲット２１の表面と対向するように配されている。これにより、第一の支持部１０１に載置された処理基板１００の被成膜面１００ａも、ターゲット２１の表面２１ａと対向配置される。

第一の支持部１０１は、外周域の底面１０１ｂが第二の支持部１０２によって保持され、第一の支持部１０１の裏面１０１ｃ（図２においては下面）は、離間して配置された温度制御部１０５、１０６と対向している。
第一の支持部１０１には、インピーダンス調整機構１２０が接続され、第一の支持部１０１の基板側インピーダンスを調整する。

温度制御部１０５、１０６は、第一の支持部１０１に載置された処理基板１００を加熱／冷却して基体温度を調整する。スパッタ電源１３は、ターゲット２１に電圧を印加する。スパッタガス導入部１４は、真空槽１１内にスパッタガスを導入する。
第一の防着板３４および第二の防着板３５は、真空槽１１内で、ターゲット２１から放出された粒子が付着する位置に配置されている。

真空槽１１の上部壁面には、カソード電極２２が絶縁部材２８を介して配置されており、カソード電極２２と真空槽１１とは電気的に絶縁され、真空槽１１は接地電位とされている。カソード電極２２の一面側は局部的に真空槽１１内に露出されている。ターゲット２１はカソード電極２２の一面側のうち露出された領域の中央部に密着して固定され、ターゲット２１とカソード電極２２とは電気的に接続されている。

スパッタ電源１３は真空槽１１の外側に配置されている。スパッタ電源１３は、カソード電極２２と電気的に接続され、カソード電極２２を介してターゲット２１に交流電圧を印加可能となっている。
カソード電極２２のターゲット２１とは反対側、すなわちカソード電極２２の他面側には磁石装置２９が配置されている。磁石装置２９はターゲット２１の表面に磁力線を形成するように構成されている。

温度制御部１０５、１０６は、内蔵された発熱部材（不図示）と加熱用電源１７とを有している。
発熱部材としては例えばＳｉＣが用いられる。発熱部材は、第一の支持部１０１を挟んで処理基板１００とは反対側の位置に配されている。

加熱用電源１７は発熱部材と電気的に接続されている。加熱用電源１７から発熱部材に直流電流が供給されると、発熱部材が発する熱が、第一の支持部１０１を通して、第一の支持部１０１に載置された処理基板１００と第二の防着板３５とへ伝わる。これにより、処理基板１００と第二の防着板３５が同時に温度制御される。
本実施形態においては、特に４６５〜５２０［℃］の範囲で温度制御することで、Ｐｂ抜けが安定的に抑制されたＰＺＴ膜を得ることができる。

また、温度制御部１０５、１０６に内蔵された発熱部材（不図示）を挟んで第一の支持部１０１とは反対側に、すなわち温度制御部１０５、１０６の下方に、冷却部（不図示）を配置してもよい。たとえば、冷却部の内部に温度管理された冷却媒体を循環させるように構成することにより、発熱部材が発熱しても真空槽１１の壁面の加熱を防止することができる。

スパッタガス導入部１４は真空槽１１内に接続され、真空槽１１内にスパッタガスを導入できるように構成されている。

（２．２）インピーダンス調整機構
図２に示すように、第一の支持部１０１は、第二の支持部１０２及び支柱１０３を介して電気的に接続されたインピーダンス調整機構１２０を備えている。
インピーダンス調整機構１２０は、真空槽１１の外部に設けられ、一方が直接接地電位に設定され、他方が第一の支持部１０１に接続されている。

インピーダンス調整機構１２０は、図３に示すように、静電容量が可変の可変コンデンサＶＣ１、ＶＣ２を含む回路であり、可変コンデンサ回路の静電容量が調整されることにより、第一の支持部１０１のインピーダンスが調整され、第一の支持部１０１に載置された処理基板１００の電位が調整される。

インピーダンス調整機構１２０は、図３に示すように、互いに並列に接続される第１可変コンデンサＶＣ１および第２可変コンデンサＶＣ２と、第２可変コンデンサＶＣ２と直列に接続されるコイルＬとを有する。
第１可変コンデンサＶＣ１及び第２可変コンデンサＶＣ２には、調整つまみ（不図示）がそれぞれ取り付けられ、調整つまみによって第１可変コンデンサＶＣ１及び第２可変コンデンサＶＣ２のそれぞれの静電容量が変えられ、その結果、インピーダンス調整機構１２０のインピーダンスが変えられるようになっている。

このようなインピーダンス調整機構１２０によって、所定組成の誘電体膜を成膜する場合の好適なインピーダンス値、またはその範囲を、誘電体膜組成や膜種に応じて予め求めておき、インピーダンス値（又は処理基板１００の基板電位）をモニタしながら、第１可変コンデンサＶＣ１及び第２可変コンデンサＶＣ２の少なくとも一方の静電容量を変化させて調整し、インピーダンス調整機構１２０のインピーダンスを調整し、第一の支持部１０１の及びこれに載置される処理基板１００のインピーダンスを変化させて調整して、処理基板１００の基板電位を所定範囲内に入れることが行われる。

（３）多層膜の成膜方法
図４は本実施形態に係る多層膜の成膜方法の工程の一例を示すフローチャートである。
まず、ステップＳ１０１で、図１〜図３に示す成膜装置１０において、真空槽１１内に設けられたカソード電極２２にスパッタリング用のターゲット２１を装着して保持させるとともに、真空槽１１内において、カソード電極２２と対向する位置に離間して配置された第一の支持部１０１に多層膜を成膜する処理基板１００を載置して保持させる。

次いで、ステップＳ１０２において、第一の支持部１０１にインピーダンス調整機構１２０を接続し、第一の支持部１０１のインピーダンスが調整でき、第一の支持部１０１に保持された処理基板１００の電位を測定できる状態にする。

この後、ステップＳ１０３において、真空槽１１の内部空間を、真空排気装置１５により減圧し、以後、真空排気を継続して真空槽１１内の真空雰囲気を維持する。
そして、スパッタガス導入部１４から真空槽１１内にスパッタガスとしてＡｒガスを導入すると同時に、ステップＳ１０４において、スパッタ電源１３からカソード電極２２に高周波（負の高周波電力）を印加して、カソード電極２２を放電させて、真空槽１１内に導入されたＡｒガスをプラズマ化し、Ａｒイオン等のプラスイオンを生成させ、プラズマ空間が形成される。

次いで、ステップＳ１０５においては、ステップＳ１０４で形成されたプラズマ空間内のプラスイオンは、カソード電極２２に保持されたターゲット２１をスパッタし、スパッタされたターゲット２１の構成元素は、ターゲット２１から放出され、中性あるいはイオン化された状態で、第一の支持部１０１に保持された処理基板１００の一主面側にＰｔ導電層３が形成される。

次に、Ｐｔ導電層３を覆うように誘電体層４を形成する。誘電体層４として、ＰＺＴ膜をスパッタ法により形成する。ターゲット２１として、ＰＺＴターゲットが設置された真空槽１１の内部空間を、真空排気装置１５により減圧して、成膜時の圧力雰囲気よりも高真空排気された真空雰囲気の状態を維持しながら、Ｐｔ導電層３が予め設けてある基板のＰｔ導電層３が、ＰＺＴターゲット２１のスパッタ面と対向するように、第一の支持部１０１に基板を保持させる（ステップＳ１０６）。

続いて、加熱用電源１７に接続された温度制御部１０５、１０６を温度制御しながら、第一の支持部１０１に保持された基板の基板温度を４６５〜５２０［℃］の範囲に保持しながら、スパッタガス導入部１４から真空槽１１内に、スパッタガスとしてＡｒガスと酸素ガスとを導入し、スパッタ電源１３からカソード電極２２に交流電圧を印加することにより、ＰＺＴターゲットのスパッタを開始する（ステップＳ１０７）。

続いて、ステップＳ１０８では、成膜中において、インピーダンス調整機構１２０を介して第一の支持部１０１のインピーダンス値（又は基板の基板電位）を測定しながら、インピーダンス調整機構１２０の第１可変コンデンサＶＣ１及び第２可変コンデンサＶＣ２の少なくとも一方の静電容量を可変しながら、真空槽１１内の第一の支持部１０１のインピーダンス値を予め定められている所定範囲内（一例として１００〜３００［Ω］）に調整する。こうして、成膜中の基板の基板電位を適切な基板電位とし、その結果、成膜中のプラズマ空間のプラズマの電位を多層膜の成膜に適したものとすることができ、基板の一主面側にあるＰｔ導電層３の上に、ペロブスカイト構造を有するＰＺＴ膜からなる誘電体層４が形成される（ステップＳ１０９）。

そして、基板上に所定の膜厚のＰＺＴ膜を成膜した後、スパッタ電源１３からカソード電極２２への電圧印加を停止し、スパッタガス導入部１４から真空槽１１内へのスパッタガスの導入を停止する。
また、加熱用電源１７から温度制御部１０５、１０６への電流の供給を停止して、温度制御部１０５、１０６を冷却し、基板を成膜温度よりも低い温度に降温させ、その温度を保持させる。

以上の成膜プロセスを実行することにより、本来の成膜温度である６００〜７００［℃］よりも低い成膜温度である４６５〜５２０［℃］で成膜しても、成膜中において第一の支持部１０１のインピーダンス値を所定範囲内（１００〜３００［Ω］）に調整することで膜質の低下を抑制することができる。また、誘電体層４は、ｃ軸に優先配向され、例えば高い疲労特性と高い圧電特性との両方を兼ね備えた、優れた特性を有する多層膜を成膜することができる。
［実験例］

図５は第一の支持部１０１のインピーダンス値と成膜したＰＺＴ膜中のＰｂの組成比の一例を示す図、図６は成膜温度とＰｂ量の正規化値との関係を示す図、図７（ａ）は各実験例における基板温度及び第一の支持部１０１のインピーダンス調整値と得られたサンプルとの対応を示す図、図７（ｂ）は各実験例におけるＰＺＴ膜の膜質及び内部応力の評価結果を示す図、図８（ａ）はサンプル１とサンプル７とサンプル８のＰＺＴ膜の結晶構造を示す回折ピークを示す図、（ｂ）はサンプル１とサンプル７とサンプル８のＰＺＴ膜の内部応力と疲労特性を示す図である。
以上説明した成膜装置１０を用いて多層膜の成膜実験を行った結果を説明する。
［多層膜］
実験例において製膜実験を行った多層膜は、図９に示すように、基板１の一主面側に、導電層３と、誘電体層４とが順に重ねて配された多層膜である。
具体的には、最表面に熱酸化膜としてのＳｉＯ_２層２が形成されたシリコン（Ｓｉ）からなる基板１の一主面側に、白金（Ｐｔ）からなる導電層３、チタン酸ジルコン酸鉛［Ｐｂ（Ｚｒ_ｘＴｉ_１−ｘ）Ｏ_３：ＰＺＴ］からなる誘電体層４が順に配されている。

このような多層膜の製膜において、従来は、図５に示すように、第一の支持部１０１のインピーダンス値を一定値以上の高いインピーダンス値にしてＰｂ抜けを抑制するようにしていた。一方、図６に示すように、ＰＺＴ膜中のＰｂ量は成膜温度に依存し、膜中にＰｂをより多く取り込むには、より低い処理温度で成膜する必要があった。

本実験例においては、基板１として直径が２００ｍｍ（８インチ）のＳｉウェハに、Ｐｔ膜からなる導電層３を予め積層した基板を用いて、Ｐｔ導電層３を覆うように、ＰＺＴ膜からなる誘電体層４を、それぞれ基板温度を４６５−５２０［℃］、５２０−６００［℃］、６００−８００［℃］の３水準、それぞれ第一の支持部１０１側のインピーダンス値を８０−１００［Ω］、１００−３００［Ω］、３００［Ω］より高抵抗の３水準で成膜して、得られた各サンプルについて、ＰＺＴ膜の膜質及び内部応力（引張り応力か圧縮応力か）の評価を行った。

［実験例１］
本例では、基板温度の条件を６００−８００［℃］、第一の支持部１０１側のインピーダンス値を３００［Ω］より高くして形成し、その試料をサンプル１と呼ぶ。

［実験例２］
本例では、基板温度の条件を６００−８００［℃］、第一の支持部１０１側のインピーダンス値を１００−３００［Ω］に調整して形成し、その試料をサンプル２と呼ぶ。

［実験例３］
本例では、基板温度の条件を６００−８００［℃］、第一の支持部１０１側のインピーダンス値を８０−１００［Ω］に調整して形成し、その試料をサンプル３と呼ぶ。

［実験例４］
本例では、基板温度の条件を５２０−６００［℃］、第一の支持部１０１側のインピーダンス値を３００［Ω］より高くして形成し、その試料をサンプル４と呼ぶ。

［実験例５］
本例では、基板温度の条件を５２０−６００［℃］、第一の支持部１０１側のインピーダンス値を１００−３００［Ω］に調整して形成し、その試料をサンプル５と呼ぶ。

［実験例６］
本例では、基板温度の条件を５２０−６００［℃］、第一の支持部１０１側のインピーダンス値を８０−１００［Ω］に調整して形成し、その試料をサンプル６と呼ぶ。

［実験例７］
本例では、基板温度の条件を４６５−５２０［℃］、第一の支持部１０１側のインピーダンス値を３００［Ω］より高くして形成し、その試料をサンプル７と呼ぶ。

［実験例８］
本例では、基板温度の条件を４６５−５２０［℃］、第一の支持部１０１側のインピーダンス値を１００−３００［Ω］に調整して形成し、その試料をサンプル８と呼ぶ。

［実験例９］
本例では、基板温度の条件を４６５−５２０［℃］、第一の支持部１０１側のインピーダンス値を８０−１００［Ω］に調整して形成し、その試料をサンプル９と呼ぶ。

これらの各実験例のサンプル１〜９について、膜質と内部応力について評価した結果を図７に示す。これらの実験例においては、インピーダンス調整値が３００［Ω］より高い条件においては、基板温度の条件６００−８００［℃］、５２０−６００［℃］、４６５−５２０［℃］のいずれにおいても、良好な膜質（Ｇ）は得られたが、内部応力が引張り応力であった（サンプル１、４、７）。

インピーダンス調整値が８０−１００［Ω］に調整された条件においては、基板温度の条件６００−８００［℃］、５２０−６００［℃］、４６５−５２０［℃］のいずれにおいても、良好な膜質（Ｇ）が得られず、内部応力も引張り応力であった（サンプル３、６、９）。

インピーダンス調整値が１００−３００［Ω］に調整された条件において、基板温度の条件６００−８００［℃］では、良好な膜質（Ｇ）が得られず、内部応力も引張り応力であった（サンプル２）。
インピーダンス調整値が１００−３００［Ω］に調整された条件において、基板温度の条件６００−８００［℃］では、膜質は一部不良（Ｙ）であったが、内部応力は圧縮応力であった（サンプル５）。
インピーダンス調整値が１００−３００［Ω］に調整された条件において、基板温度の条件４６５−５２０［℃］では、良好な膜質（Ｇ）が得られ、内部応力は圧縮応力であった（サンプル８）。

これら各サンプルのなかで、サンプル１、サンプル７、サンプル８については、図８（ａ）に示すように、サンプル８（インピーダンス調整値１００−３００［Ω］、基板温度の条件４６５−５２０［℃］）では、サンプル７（インピーダンス調整値３００［Ω］より高い条件、基板温度の条件４６５−５２０［℃］）、サンプル１（インピーダンス調整値が３００［Ω］より高い条件、基板温度の条件６００−８００［℃］）に比べて、よりｃ軸（００４）方向に優先配向しているのがわかる。
また、図８（ｂ）に示すように、サンプル８では、ＰＺＴ膜の内部応力は−８０〜−１５０Ｍｐａで圧縮応力となり、疲労特性も１Ｅ１０サイクル以上となり、サンプル７、サンプル１に比べて、長寿命の疲労特性を有することがわかった。

このように、本来の成膜温度である６００〜７００［℃］よりも低い成膜温度である４６５〜５２０［℃］で成膜しても、成膜中において第一の支持部１０１のインピーダンス値を所定範囲内（１００〜３００［Ω］）に調整することで膜質の低下を抑制し、内部応力が圧縮応力のＰＺＴ膜を成膜することができる。

以上、本来の成膜温度よりも低い成膜温度で成膜しても膜質の低下を抑制することができる成膜装置１０と、成膜装置１０を用いた成膜方法について説明したが、成膜装置１０及び成膜装置１０を用いた成膜方法は、基板の一主面側に、導電層と、誘電体層とが順に重ねて配された多層膜に限らず、最表面に絶縁層を有する基板に絶縁膜が配された多層膜の製膜にも好適に用いることができる。

１ 基板、２ ＳｉＯ_２層（絶縁層）、３ 第一導電層（導電層）、４ 誘電体層（誘電体膜）、５ 第二導電層、１０ 成膜装置、１１ 真空槽、１３ スパッタ電源、１４ スパッタガス導入部、２１ ターゲット、１００ 基体（Ｗ：処理基板）、１０１ 第一の支持部（Ｓ１：支持体）、１０２ 第二の支持部（Ｓ２）、３４ 第一の防着板、３５ 第二の防着板、１２０ インピーダンス調整機構、ＶＣ１、ＶＣ２ 可変コンデンサ。

Claims (5)

1. 基板の一主面側に、絶縁層と導電層が順に重ねて配された基体を用い、前記基体上に誘電体膜を形成する多層膜の成膜方法であって、
   前記基板の一主面側に導電層を形成し、
   前記基体を載置する支持体の接地電位に対するインピーダンスを１００〜３００［Ω］に調整しながら前記導電層を覆うように誘電体膜を形成し、前記誘電体膜を形成する際の基板温度をＴｄ（ｄｉｅｌｅｃｔｒｉｃ）と定義したとき、４６５≦Ｔｄ≦５２０［℃］を満たす、
   ことを特徴とする多層膜の成膜方法。
2. 前記インピーダンスは、コンデンサの静電容量を可変にすることにより調整する、
   ことを特徴とする請求項１記載の多層膜の成膜方法。
3. 基板の一主面側に絶縁層と導電層が順に重ねて配された基体を用い、前記基体上に誘電体膜を形成する成膜装置であって、
   真空槽内に配置された、前記基体を載置する支持体に対して、電気的に接続されたインピーダンス調整機構を備えた、
   ことを特徴とする成膜装置。
4. 前記インピーダンス調整機構は、静電容量が可変の可変コンデンサを含む回路である、
   ことを特徴とする請求項３記載の成膜装置。
5. 前記インピーダンス調整機構は、一方が直接接地電位に設定され、他方が前記支持体に接続されている、
   ことを特徴とする請求項３又は４に記載の成膜装置。

Images