JP2019151879A - 成膜装置 - Google Patents

成膜装置 Download PDF

Info

Publication number
JP2019151879A
JP2019151879A JP2018036945A JP2018036945A JP2019151879A JP 2019151879 A JP2019151879 A JP 2019151879A JP 2018036945 A JP2018036945 A JP 2018036945A JP 2018036945 A JP2018036945 A JP 2018036945A JP 2019151879 A JP2019151879 A JP 2019151879A
Authority
JP
Japan
Prior art keywords
substrate
film
forming apparatus
support portion
conductive layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2018036945A
Other languages
English (en)
Inventor
宏樹 小林
Hiroki Kobayashi
宏樹 小林
達朗 露木
Tatsuro Tsuyuki
達朗 露木
木村 勲
Isao Kimura
勲 木村
神保 武人
Taketo Jinbo
武人 神保
新之介 間嶋
Shinnosuke Majima
新之介 間嶋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ulvac Inc
Original Assignee
Ulvac Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ulvac Inc filed Critical Ulvac Inc
Priority to JP2018036945A priority Critical patent/JP2019151879A/ja
Publication of JP2019151879A publication Critical patent/JP2019151879A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Physical Vapour Deposition (AREA)

Abstract

【課題】スパッタ粒子の回り込みによるスプラッシュ欠陥の発生を抑制するともに被処理体の面内温度分布の偏りを抑制する構成を含む成膜装置を提供する。【解決手段】本発明は、基板100の一主面側に絶縁層と導電層が順に重ねて配された基体100を用い、前記基体上に誘電体膜を形成する成膜装置である。真空槽内において、支持体101に載置された前記基体に対して、前記基体の外周端から所定距離までの領域を覆うように配置された防着板(第二の防着板)104を備える。前記基体を載置する前記支持体と前記基体との間にキャパシタ調整機構105を備えた。【選択図】図3

Description

本発明は、成膜装置に関する。
チタン酸ジルコン酸鉛(Pb(Zr,Ti)O:PZT)等の強誘電体を用いた圧電素子は、インクジェットヘッドや加速度センサ等のMEMS(Micro Electro Mechanical Systems)技術に応用されている。中でも、PZT膜は注目されており、各機関において盛んに研究されている。
従来、チタン酸ジルコン酸鉛等からなる強誘電体膜を形成する製造装置として、基板の一主面側に、第一導電層と、誘電体層と、第二導電層とが順に重ねて配された多層膜の製造装置であって、第一導電層を形成する成膜室αは、成膜室αの内部空間に、第一導電層の膜面形状を規制する第一開口部を有する第一部材を備え、誘電体層を形成する成膜室βは、成膜室βの内部空間に、誘電体層の膜面形状を規制する第二開口部を有する第二部材を備え、第二導電層を形成する成膜室γは、成膜室γの内部空間に、第二導電層の膜面形状を規制する第三開口部を有する第三部材を備えており、基板に第一導電層を形成した際に、基板の側端部より第一導電層の側端部が基板の内側に位置するように、第一開口部が配置されており、第一導電層の上に誘電体層を形成した際に、第一導電層の表面のうち外周端部領域に露呈部が生じるとともに、誘電体層の上に第二導電層を形成した際に、第二導電層が誘電体層とともに第一導電層の外周端部領域の露呈部も覆うように、第二開口部が、第一開口部および第三開口部に比べて小さい多層膜の製造装置が知られている(特許文献1)。
このような多層膜の製造装置を用いた多層膜の成膜において、ターゲットが絶縁体である場合には、スパッタ粒子の回り込みによる絶縁体の化合物薄膜が堆積進行して膜表面がチャージアップし、スプラッシュ欠陥となることがあった。
国際公開第2015/194453号
本発明は、上記の事情に鑑みてなされたもので、スパッタ粒子の回り込みによるスプラッシュ欠陥の発生を抑制するともに被処理体の面内温度分布の偏りを抑制する構成を含む成膜装置を提供することを目的とする。
上記課題を解決するために、請求項1に記載の成膜装置は、基板の一主面側に絶縁層と導電層が順に重ねて配された基体を用い、前記基体上に誘電体膜を形成する成膜装置であって、真空槽内において、支持体に載置された前記基体に対して、前記基体の外周端から所定距離までの領域を覆うように配置された防着板を備えると共に、前記基体を載置する前記支持体と前記基体との間にキャパシタ調整機構を備えたことを特徴とする。
請求項2記載の発明は、請求項1記載の成膜装置において、前記キャパシタ調整機構が絶縁体であることを特徴とする。
請求項3記載の発明は、請求項2記載の成膜装置において、前記絶縁体は酸化イットリウムから構成されていることを特徴とする。
本発明によれば、スパッタ粒子の回り込みによるスプラッシュ欠陥の発生を抑制すると共に不均一な加熱を抑制することができる。
本実施形態に係る成膜装置の内部構成の全体を概略的に示す断面模式図。 図1における付近Aを示す要部断面模式図。 成膜装置の第二の防着板の構成を示す部分断面模式図。 キャパシタ調整機構の作用を説明する説明図。 多層膜の一構成例を示す断面模式図。 比較例1に係る成膜装置の第一の支持部と第二の防着板を示す部分断面模式図。 比較例2に係る成膜装置の第一の支持部と第二の防着板を示す部分断面模式図。
次に図面を参照しながら、以下に実施形態及び実施例を挙げ、本発明を更に詳細に説明するが、本発明はこれらの実施形態及び実施例に限定されるものではない。
また、以下の図面を使用した説明において、図面は模式的なものであり、各寸法の比率等は現実のものとは異なることに留意すべきであり、理解の容易のために説明に必要な部材以外の図示は適宜省略されている。
(1)成膜装置の全体構成及び動作
図1は成膜装置10の内部構成の全体を概略的に示す断面模式図、図2は図1における付近Aを示す要部断面模式図である。
成膜装置10は、真空槽11と、ターゲット21と、第一の支持部101(S1)と、温度制御部106、107(H1、H2)と、スパッタ電源13と、スパッタガス導入部14と、第1の防着板35と、第2の防着板104と、キャパシタ調整機構105とを備えている。
真空槽11の内部には、基体の一例としての処理基板100(W)の表面に成膜しようする膜の組成に応じて所定形状に作製されたターゲット21が配置されている。
第一の支持部101(S1)は、ターゲット21と対面する位置に配置され、キャパシタ調整機構105を介して処理基板100(W)が載置される。
また、第一の支持部101(S1)には処理基板100(W)を静電吸着する手段が内在されている(不図示)。第一の支持部101(S1)の表面101a(図2においては上面)に処理基板100(W)を載置し静電吸着させることにより、処理基板100(W)の裏面はキャパシタ調整機構105を介して第一の支持部101(S1)の表面に密着し、処理基板100(W)は第一の支持部101(S1)と熱的に接続される。
処理基板100(W)が載置される第一の支持部101(S1)は、その外周域の底面が第二の支持部102(S2)によって保持され、第二の支持部101(S2)は支柱103を介して真空槽11の底面に固定されている。
第一の支持部101(S1)の外周は処理基板(W)の外周とほぼ同じ大きさで、第一の支持部101(S1)の表面101aはターゲット21の表面と対向するように配されている。これにより、第一の支持部101(S1)に載置された処理基板100(W)の被成膜面100aも、ターゲット21の表面21aと対向配置される。
第一の支持部101(S1)は、外周域の底面101bが第2の支持部102(S2)によって保持され、第一の支持部101(S1)の裏面101c(図2においては下面)は、離間して配置された温度制御部106、107(H1、H2)と対向している。
温度制御部106、107(H1、H2)は、第一の支持部101(S1)に載置された処理基板100(W)を加熱/冷却して基体温度を調整する。スパッタ電源13は、ターゲット21に電圧を印加する。スパッタガス導入部14は、真空槽11内にスパッタガスを導入する。
第一の防着板35および第二の防着板104は、真空槽11内で、ターゲット21から放出された粒子が付着する位置に配置されている。
真空槽11の上部壁面には、カソード電極22が絶縁部材28を介して配置されており、カソード電極22と真空槽11とは電気的に絶縁され、真空槽11は接地電位とされている。カソード電極22の一面側は局部的に真空槽11内に露出されている。ターゲット21はカソード電極22の一面側のうち露出された領域の中央部に密着して固定され、ターゲット21とカソード電極22とは電気的に接続されている。
スパッタ電源13は真空槽11の外側に配置されている。スパッタ電源13は、カソード電極22と電気的に接続され、カソード電極22を介してターゲット21に交流電圧を印加可能となっている。
カソード電極22のターゲット21とは反対側、すなわちカソード電極22の他面側には磁石装置29が配置されている。磁石装置29はターゲット21の表面に磁力線を形成するように構成されている。
温度制御部106、107(H1、H2)は、内蔵された発熱部材(不図示)と加熱用電源17とを有している。
発熱部材としては例えばSiCが用いられる。発熱部材は、第一の支持部101(S1)を挟んで処理基板100(W)とは反対側の位置に配されている。
加熱用電源17は発熱部材と電気的に接続されている。加熱用電源17から発熱部材に直流電流が供給されると、発熱部材が発する熱が、第一の支持部101(S1)を通して、キャパシタ調整機構105を介して第一の支持部101(S1)に載置された処理基板100(W)と第二の防着板104とへ伝わる。これにより、処理基板100(W)と第二の防着板104が同時に温度制御される。
また、温度制御部106、107に内蔵された発熱部材(不図示)を挟んで第一の支持部101(S1)とは反対側に、すなわち温度制御部106、107(H1、H2)の下方に、冷却部(不図示)を配置してもよい。たとえば、冷却部の内部に温度管理された冷却媒体を循環させるように構成することにより、発熱部材が発熱しても真空槽11の壁面の加熱を防止することができる。
スパッタガス導入部14は真空槽11内に接続され、真空槽11内にスパッタガスを導入できるように構成されている。
(2)防着板とキャパシタ調整機構
図3は第二の防着板104とキャパシタ調整機構105の構成を示す部分断面模式図、図4はキャパシタ調整機構105の作用を説明する説明図である。
(2.1)防着板
真空槽11内には、第一の防着板35と、第二の防着板104が配置されている。
第一の防着板35は、石英、アルミナ等のセラミックスからなり、図1に示すように、内周がターゲット21の外周や処理基板(W)の外周よりも大きい筒状に形成されている。
第一の防着板35は、第一の支持部101(S1)及び第二の支持部102(S2)とカソード電極22との間に配置されており、処理基板100(W)とターゲット21との間の空間の側方を取り囲むように構成されている。これにより、ターゲット21から放出された粒子の真空槽11の壁面に対する付着が防止される。
第二の防着板104は、図3に示すように、処理基板100(W)の外周端から所定距離(E1:図3参照)までの領域(エッジカット領域と呼ぶ)を覆う鍔部104aを有し、鍔部104aがエッジカット部材として機能する。
第二の防着板104は、絶縁性材料又は導電性材料のいずれで形成されてもよく、鍔部104aの下方となる位置にあたる基板1の被成膜面1aは、スパッタ粒子から遮蔽されるので、スパッタ粒子の付着が防止される。
絶縁性材料としては、10[Ω/cm]以上の比抵抗を有するものが望ましく、具体的には、コージライト、石英、窒化ケイ素、炭化ケイ素、窒化アルミニウム、ムライト(酸化アルミニウムと二酸化ケイ素の化合物)、アルミナ(酸化アルミニウム)、イットリア、サファイア、ステアタイト(MgO−SiOの結晶が主体のセラミックス)、ジルコニアなどが挙げられる。
特に、第二の防着板104が、石英からなる絶縁性材料で構成されることで、その外周域の底面が第二の支持部(S2)102によって保持される第一の支持部101(S1)の表面101aにキャパシタ調整機構105を介して熱的に接続される処理基板100(W)の面内温度分布の偏りが抑制される。
(2.2)キャパシタ調整機構
キャパシタ調整機構105は、絶縁体で構成され、処理基板100(W)を載置する第一の支持部101(S1)と処理基板100(W)との間に配置されている。具体的には、絶縁性材料として化学的に安定しているため耐プラズマ性が高く、異物が発生し難い酸化イットリウム(イットリア:Y)膜で構成されている。
酸化イットリウム膜は、第一の支持部101(S1)の表面101aをブラスト処理した後イットリウムを溶射することにより形成し、その膜厚は1ないし5μmである。これにより、載置される処理基板100(W)の密着性の低下が抑制されている。
図4には、炭化珪素(SiC)からなる第一の支持部101(S1)上に、酸化イットリウム膜からなるキャパシタ調整機構105が形成され、最表面にSiO層2が形成されたシリコン(Si)基板1の一主面側に、白金(Pt)からなる第一導電層3が形成された処理基板100(W)が載置された状態で、第二導電層4を成膜する場合の処理基板100(W)及びキャパシタ調整機構105に蓄積される電荷を模式的に示している。
誘電体としての静電容量C、電位Vとしたときに、処理基板100(W)に蓄積される電荷量はCnVn、キャパシタ調整機構105のイットリウム膜に蓄積される電荷量はCn2Vn2と表され、直列接続とみなすことができるため、CnVnとCn2Vn2は等しくなる。ここに、キャパシタ調整機構105としてのイットリウム膜の静電容量は、処理基板100(W)の静電容量に比べて十分に小さい(Cn>>Cn2)ために、イットリウム膜の電位は、処理基板100(W)の電位に比べて十分に高くなる(Vn<<Vn2)。
これにより、処理基板100(W)がチャージアップした場合にも、処理基板100(W)には電圧が殆どかからない状態となる(Vn<<Vn2)。
[実験例]
図5は多層膜の一構成例を示す断面模式図である。
以上説明した成膜装置10を用いて多層膜の成膜実験を行った結果を説明する。
[多層膜]
実験例において成膜実験を行った多層膜は、基板1の一主面側に、第一導電層3と、誘電体層4と、第二導電層5とが順に重ねて配された多層膜である。
具体的には、図5に模式的に示すように、最表面に熱酸化膜としてのSiO層2が形成されたシリコン(Si)からなる基板1の一主面側に、白金(Pt)からなる第一導電層3、誘電体層4、白金(Pt)からなる第二導電層5が順に配されている。
誘電体層4は、特に限定されるものではないが、例えば、チタン酸ジルコン酸鉛[Pb(ZrTi1−x)O :PZT]、PbTiO 、BaTiO 、PMM−PZT、PNN−PZT、PMN−PZT、PNN−PT、PLZT、PZTN、NBT、KNN等の強誘電体からなる。
このような多層膜の成膜において、ターゲット21が絶縁体である場合に、スパッタ粒子の回り込みによる絶縁体の化合物薄膜が堆積進行すると、その膜表面においてチャージアップが起こり、ある一定の電位差が生じた時に膜の絶縁破壊が起こる。その結果、膜の絶縁破壊部分に過電流が流れ込むと、その熱で溶融された物質の一部が飛散してスプラッシュ欠陥となることがある。
本実験例においては、基板1として直径が200mm(8インチ)のSiウェハを用い、エッジカット量(E1)を20[mm]に設定して、Pt膜からなる第一導電層3を形成した。その後、第エッジカット量(E1)を20[mm]に固定し、PZT膜からなる誘電体層4を成膜した。
[比較例1]
図6は、比較例1に係る成膜装置200の第一の支持部201と第二の防着板210とを示す部分断面模式図である。
成膜装置200の第二の防着板210は、絶縁性材料である石英から構成され、第二の防着板210の下方となる位置にあたる基板1の被成膜面1aは、スパッタ粒子から遮蔽されるので、スパッタ粒子の付着が防止される。一方、基板1のSiO層2にスプラッシュ欠陥が発生した。
第二の防着板210は、絶縁性であるためにチャージアップし、ある一定の電位差が生じた時にSiO層2に絶縁破壊が起こったものと推察される。
[比較例2]
図7は、比較例2に係る成膜装置300の第一の支持部301と第二の防着板310とを示す部分断面模式図である。
成膜装置300は、第一の支持部301と基板1との間には、間隙Gが形成され、第一の支持部301と処理基板100との間は真空ギャップとなっている。
第二の防着板310は、絶縁性材料である石英から構成され、第二の防着板210の下方となる位置にあたる基板1の被成膜面1aは、スパッタ粒子から遮蔽されるので、スパッタ粒子の付着が防止される。また、基板1のSiO層2にはスプラッシュ欠陥の発生は確認されなかった。
第一の支持部301と基板1との間に間隙Gが形成され、真空ギャップの静電容量は、処理基板100の静電容量に比べて十分に小さいために、間隙Gの電位は、処理基板100の電位に比べて十分に高くなる。その結果、基板1がチャージアップした場合にも、基板1には電圧が殆どかからない状態となり、スプラッシュ欠陥の発生が抑制されたものと推察される。
一方、成膜された多層膜は、比較例1において成膜された多層膜に比べて、電気的特性や機械的特性、光学的特性などの均一な膜質が得られなかった。第一の支持部301と基板1との間に間隙Gが形成され基板1が第一の支持部301と熱的に密着接続せず、基板1の面内温度分布に偏りが発生したためと推察される。
[実験例]
実験例においては、図3に示すように、処理基板100を載置する第一の支持部101と処理基板100との間にキャパシタ調整機構105として酸化イットリウム膜が配置されている。処理基板100は外周端から20mmまでの領域(エッジカット領域)を石英からなる第二の防着板104の鍔部104aで覆われている。
鍔部104aの下方となる位置にあたる基板1の被成膜面1aは、スパッタ粒子から遮蔽されるので、スパッタ粒子の付着が防止される。また、基板1のSiO層2にはスプラッシュ欠陥の発生は確認されなかった。処理基板100の静電容量に比べて十分に小さい静電容量を有するキャパシタ調整機構105としての酸化イットリウム膜上に処理基板100が載置されているために、処理基板100には電圧が殆どかからない状態となり、スプラッシュ欠陥の発生が抑制されたものと推察される。
成膜された多層膜は、比較例2において成膜された多層膜に比べて、電気的特性や機械的特性、光学的特性などの均一な膜質が得られた。第一の支持部101と処理基板100との間にキャパシタ調整機構105として酸化イットリウム膜が形成され、処理基板100がイットリウム膜と密着することで第一の支持部101(S1)と熱的に接続され、処理基板100の面内温度分布の偏りが抑制されたものと推察される。
以上、成膜装置10は、スパッタ粒子の回り込みによるスプラッシュ欠陥の発生を抑制するともに不均一加熱を抑制しながら多層膜を成膜するのに好適な成膜装置として説明したが、成膜装置10は、基板1の一主面側に、第一導電層3と、誘電体層4と、第二導電層5とが順に重ねて配された多層膜に限らず、最表面に絶縁層を有する基板に絶縁膜が配された多層膜の成膜にも好適に用いることができる。
1 基板、2 SiO層(絶縁層)、3 第一導電層(導電層)、4 誘電体層(誘電体膜)、5 第二導電層、10 成膜装置、11 真空槽、13 スパッタ電源、14 スパッタガス導入部、21 ターゲット、100 基体(W:処理基板)、101 第一の支持部(S1:支持体)、102 第二の支持部(S2)、35 第一の防着板、104 第二の防着板、105 キャパシタ調整機構、106、107 温度制御部(H1、H2)。

Claims (3)

  1. 基板の一主面側に絶縁層と導電層が順に重ねて配された基体を用い、前記基体上に誘電体膜を形成する成膜装置であって、
    真空槽内において、支持体に載置された前記基体に対して、前記基体の外周端から所定距離までの領域を覆うように配置された防着板を備えると共に、
    前記基体を載置する前記支持体と前記基体との間にキャパシタ調整機構を備えた、
    ことを特徴とする成膜装置。
  2. 前記キャパシタ調整機構が、絶縁体である、
    ことを特徴とする請求項1に記載の成膜装置。
  3. 前記絶縁体は、酸化イットリウムから構成されている、
    ことを特徴とする請求項1に記載の成膜装置。
JP2018036945A 2018-03-01 2018-03-01 成膜装置 Pending JP2019151879A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2018036945A JP2019151879A (ja) 2018-03-01 2018-03-01 成膜装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018036945A JP2019151879A (ja) 2018-03-01 2018-03-01 成膜装置

Publications (1)

Publication Number Publication Date
JP2019151879A true JP2019151879A (ja) 2019-09-12

Family

ID=67948372

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018036945A Pending JP2019151879A (ja) 2018-03-01 2018-03-01 成膜装置

Country Status (1)

Country Link
JP (1) JP2019151879A (ja)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001516967A (ja) * 1997-09-16 2001-10-02 アプライド マテリアルズ インコーポレイテッド 電気的に結合されているカラーリングを有するプラズマチャンバ支持体
JP2001308077A (ja) * 2000-04-27 2001-11-02 Toshiba Corp 半導体製造装置
JP2008117982A (ja) * 2006-11-06 2008-05-22 Tokyo Electron Ltd 載置装置、プラズマ処理装置及びプラズマ処理方法
JP2012508467A (ja) * 2008-11-10 2012-04-05 アプライド マテリアルズ インコーポレイテッド プラズマチャンバ部品用耐プラズマコーティング
JP2015162490A (ja) * 2014-02-26 2015-09-07 東京エレクトロン株式会社 静電チャック、載置台、プラズマ処理装置、及び、静電チャックの製造方法
WO2015194453A1 (ja) * 2014-06-20 2015-12-23 株式会社アルバック 多層膜並びにその製造方法及びその製造装置
WO2016052291A1 (ja) * 2014-09-30 2016-04-07 住友大阪セメント株式会社 静電チャック装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001516967A (ja) * 1997-09-16 2001-10-02 アプライド マテリアルズ インコーポレイテッド 電気的に結合されているカラーリングを有するプラズマチャンバ支持体
JP2001308077A (ja) * 2000-04-27 2001-11-02 Toshiba Corp 半導体製造装置
JP2008117982A (ja) * 2006-11-06 2008-05-22 Tokyo Electron Ltd 載置装置、プラズマ処理装置及びプラズマ処理方法
JP2012508467A (ja) * 2008-11-10 2012-04-05 アプライド マテリアルズ インコーポレイテッド プラズマチャンバ部品用耐プラズマコーティング
JP2015162490A (ja) * 2014-02-26 2015-09-07 東京エレクトロン株式会社 静電チャック、載置台、プラズマ処理装置、及び、静電チャックの製造方法
WO2015194453A1 (ja) * 2014-06-20 2015-12-23 株式会社アルバック 多層膜並びにその製造方法及びその製造装置
WO2016052291A1 (ja) * 2014-09-30 2016-04-07 住友大阪セメント株式会社 静電チャック装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
小風 豊、外 5名: "強誘電体MEMS用圧電素子成膜・エッチング技術の開発", ULVAC TECHNICAL JOURNAL, JPN6021033857, 2007, pages 13 - 19, ISSN: 0004720927 *

Similar Documents

Publication Publication Date Title
EP2626442B1 (en) Dielectric film formation method
US20120216955A1 (en) Plasma processing apparatus
JP2008081803A (ja) 成膜装置、成膜方法、絶縁膜、誘電体膜、圧電膜、強誘電体膜、圧電素子および液体吐出装置
JP2012221979A (ja) プラズマ処理装置
WO2015194458A1 (ja) 多層膜の製造方法および多層膜
JP6367331B2 (ja) 多層膜及びその製造方法
WO2015137198A1 (ja) 多層膜の製造方法および多層膜
US9347128B2 (en) Method for forming dielectric thin film
JP2019151879A (ja) 成膜装置
JP6998239B2 (ja) 成膜装置
JP6410370B2 (ja) 多層膜並びにその製造方法及びその製造装置
JP2009242927A (ja) スパッタリング方法および装置
JP7143127B2 (ja) 多層構造体並びにその製造方法及びその製造装置
US11951583B2 (en) Electrostatic chuck with high insulation performance and electrostatic attraction force
JP7329354B2 (ja) 多層構造体の製造方法及びその製造装置
JP4715736B2 (ja) スパッタリング装置
JP2019160964A (ja) 多層膜の成膜方法及び成膜装置
WO2015177948A1 (ja) 金属膜および金属膜の成膜方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180402

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20201225

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210831

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210831

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20220308