WO2015137198A1 - 多層膜の製造方法および多層膜 - Google Patents

多層膜の製造方法および多層膜 Download PDF

Info

Publication number
WO2015137198A1
WO2015137198A1 PCT/JP2015/056238 JP2015056238W WO2015137198A1 WO 2015137198 A1 WO2015137198 A1 WO 2015137198A1 JP 2015056238 W JP2015056238 W JP 2015056238W WO 2015137198 A1 WO2015137198 A1 WO 2015137198A1
Authority
WO
WIPO (PCT)
Prior art keywords
film
pzt
substrate
seed layer
multilayer film
Prior art date
Application number
PCT/JP2015/056238
Other languages
English (en)
French (fr)
Inventor
宏樹 小林
充則 逸見
光隆 廣瀬
和也 塚越
木村　勲
弘綱 鄒
Original Assignee
株式会社アルバック
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社アルバック filed Critical 株式会社アルバック
Priority to EP15761219.3A priority Critical patent/EP3118347A4/en
Priority to JP2016507470A priority patent/JPWO2015137198A1/ja
Priority to KR1020167022805A priority patent/KR20160130999A/ko
Priority to CN201580011289.XA priority patent/CN106062239A/zh
Priority to US15/123,858 priority patent/US20170018702A1/en
Publication of WO2015137198A1 publication Critical patent/WO2015137198A1/ja

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08—Oxides
    • C23C14/083—Oxides of refractory metals or yttrium
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08—Oxides
    • C23C14/088—Oxides of the type ABO3 with A representing alkali, alkaline earth metal or Pb and B representing a refractory or rare earth metal
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/14—Metallic material, boron or silicon
    • C23C14/18—Metallic material, boron or silicon on other inorganic substrates
    • C23C14/185—Metallic material, boron or silicon on other inorganic substrates by cathodic sputtering
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02197—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides the material having a perovskite structure, e.g. BaTiO3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02266—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by physical ablation of a target, e.g. sputtering, reactive sputtering, physical vapour deposition or pulsed laser deposition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/07—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base
    • H10N30/074—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by depositing piezoelectric or electrostrictive layers, e.g. aerosol or screen printing
    • H10N30/076—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by depositing piezoelectric or electrostrictive layers, e.g. aerosol or screen printing by vapour phase deposition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/07—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base
    • H10N30/074—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by depositing piezoelectric or electrostrictive layers, e.g. aerosol or screen printing
    • H10N30/079—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by depositing piezoelectric or electrostrictive layers, e.g. aerosol or screen printing using intermediate layers, e.g. for growth control
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/80—Constructional details
    • H10N30/85—Piezoelectric or electrostrictive active materials
    • H10N30/853—Ceramic compositions
    • H10N30/8548—Lead-based oxides
    • H10N30/8554—Lead-zirconium titanate [PZT] based
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/35—Sputtering by application of a magnetic field, e.g. magnetron sputtering

Definitions

  • the present invention relates to a method for producing a multilayer film and a multilayer film.
  • This application claims priority based on Japanese Patent Application No. 2014-046814 for which it applied to Japan on March 10, 2014, and uses the content here.
  • the present invention has been made in view of such conventional circumstances, and a first object thereof is to provide a method for manufacturing a multilayer film in which a temperature margin during film formation is expanded.
  • a second object of the present invention is to provide a multilayer film having a wide temperature margin during film formation and having excellent withstand voltage characteristics.
  • the present inventors are engaged in various studies in order to improve the withstand voltage characteristics of the PZT film. In the following, the situation at the previous stage leading to the present invention will be described.
  • FIG. 13 is a graph showing the withstand voltage and the Pb content in a PZT film produced by changing the film formation temperature.
  • the horizontal axis indicates the film forming temperature
  • the left vertical axis indicates the withstand voltage
  • the right vertical axis indicates the Pb content.
  • the “ ⁇ ” mark represents the withstand voltage
  • the “ ⁇ ” mark represents the Pb content. From FIG. 13, it was found that the withstand voltage tends to increase as the film formation temperature increases, whereas the Pb content tends to decrease. Based on the experimental results, the present inventors have inferred that a higher withstand voltage can be realized if the Pb content is decreased at a film forming temperature of 620 ° C.
  • FIG. 14 is a graph showing the results of examining the dependency of the withstand voltage on the Pb content based on FIG. 13 described above.
  • a PZT film was formed under the same film formation conditions (film formation temperature: 620 ° C.) except that two types of targets having different Pb contents (left side: 30% PbO excess target, right side: 13% PbO excess target) were used.
  • the Pb content contained in the film and the withstand voltage were evaluated.
  • the withstand voltage does not increase but decreases significantly (55 ⁇ 37 [V]). From the above results, it has been clarified that there is no correlation between the Pb content contained in the PZT film and the withstand voltage.
  • FIGS. 15 to 17 are SEM photographs showing examples in which a PZT film is produced by changing the film formation conditions and the surface morphology is changed.
  • the photographs located above each of FIGS. 15 to 17 represent the cross section of the PZT film, and the photographs located below each of FIGS. 15 to 17 represent the surface of the PZT film.
  • Table 1 shows the surface roughness (RMS), density, and withstand voltage in the PZT films shown in FIGS.
  • the surface roughness (RMS) was measured using an AFM (atomic force microscope).
  • the density was obtained by dissolving the PZT film completely with acid and changing the weight before and after dissolution.
  • the withstand voltage was obtained by IV measurement.
  • the inventors initially thought that if the surface morphology of the PZT film was improved, that is, if the surface roughness RMS could be reduced, a large withstand voltage could be realized, and the three types shown in Table 1 were realized. PZT films with different surface roughness were formed. However, as is clear from Table 1, it was found that the withstand voltage of PZT is not necessarily improved even if the surface roughness of the PZT film is suppressed, that is, the surface morphology is improved. On the other hand, it was confirmed that the withstand voltage was higher as the density of the PZT film was higher.
  • the temperature margin at the time of film formation is only about 80 ° C., so that stable mass production was difficult.
  • the manufacturing method of the multilayer film which concerns on the 1st aspect of this invention has the following process A, the process B, and the process C at least. That is, in the method for manufacturing a multilayer film according to the first aspect of the present invention, a conductive layer is formed on a substrate (step A), and a seed layer containing an oxide having a perovskite structure is sputtered so as to cover the conductive layer. (Step B), and a dielectric layer is formed so as to cover the seed layer (step C).
  • the oxide contains lanthanum (La), nickel (Ni), and oxygen (O).
  • the seed layer may be formed as described above.
  • the substrate temperature at the time of forming the dielectric layer is defined as Td (dielectric).
  • Td dielectric
  • the relational expression Td ⁇ 500 ° C. may be satisfied.
  • the seed layer is formed (step B)
  • the substrate temperature is defined as Ts (seed)
  • the relational expression Ts ⁇ Td is satisfied. Good.
  • the multilayer film according to the second aspect of the present invention is a multilayer film formed by using the multilayer film manufacturing method according to the first aspect described above, and platinum (Pt) is formed on one main surface side of a substrate made of silicon. ), A seed layer containing lanthanum (La), nickel (Ni) and oxygen (O), and a dielectric layer are multilayer films arranged at least in order.
  • an oxide having a perovskite structure is formed as a seed layer by a sputtering method. Therefore, when a dielectric film is formed on the seed layer, it is possible to form a dielectric film having a perovskite structure at a lower temperature while suppressing the occurrence of heterogeneous phases. Therefore, the present invention can provide a method for producing a multilayer film with an expanded temperature margin.
  • the conductive layer made of platinum (Pt), the seed layer containing lanthanum (La), nickel (Ni), and oxygen (O), and the dielectric layer are arranged at least in order, A multilayer film having excellent pressure resistance characteristics can be provided.
  • FIG. 3 is a diagram showing a diffraction peak showing a crystal structure of a PZT film formed with Sample 1.
  • FIG. 4 is a diagram showing a diffraction peak showing a crystal structure of a PZT film formed with Sample 2.
  • FIG. 4 is a diagram showing crystallinity of a PZT film of Sample 1. It is a figure which shows the surface photograph of the PZT film
  • FIG. 4 is a diagram showing the piezoelectricity of PZT films of Sample 4 to Sample 6.
  • FIG. 6 is a diagram showing the pressure resistance of the PZT films of Sample 4 to Sample 6.
  • FIG. 1 is a cross-sectional view illustrating a configuration example of a multilayer film according to the present embodiment.
  • the multilayer film 1 includes a conductive layer 3 made of platinum (Pt), lanthanum (La), nickel (Ni), and oxygen (O) on one main surface side (on the first surface) of a substrate 2 made of silicon.
  • the seed layer 4 and the dielectric layer 5 are arranged at least in order.
  • the dielectric layer 5 is not particularly limited.
  • lead zirconate titanate [Pb (Zr x Ti 1-x ) O 3 : PZT], PbTiO 3 , BaTiO 3 , PMM-PZT, PNN-PZT, PMN— It is made of a ferroelectric material such as PZT, PNN-PT, PLZT, PZTN, NBT, KNN.
  • a dielectric layer 5 is disposed on the seed layer 4 containing lanthanum (La), nickel (Ni), and oxygen (O).
  • the dielectric layer 5 disposed on the seed layer 4 is formed to have a perovskite structure that does not include a different phase.
  • this multilayer film 1 has excellent characteristics such as high piezoelectricity and pressure resistance.
  • Such a multilayer film 1 is suitably used for a piezoelectric element, for example.
  • the multilayer film 1 is formed by a manufacturing method as described below.
  • 2A to 2C are cross-sectional views showing the manufacturing process of the multilayer film according to this embodiment.
  • the process A [FIG. 2A] for forming the conductive layer 3 on the substrate 2 and the process B [FIG. 2B] for forming the seed layer 4 so as to cover the conductive layer 3 are performed.
  • a step C [FIG. 2C] of forming the dielectric layer 5 so as to cover the seed layer 4.
  • an oxide having a perovskite structure is formed as the seed layer 4 by a sputtering method.
  • the oxide having a perovskite structure is formed as the seed layer 4 by the sputtering method, when the dielectric layer 5 is formed on the seed layer 4, the film is formed at a lower temperature. Is possible. Further, by forming the dielectric layer 5 on the seed layer 4 having a perovskite structure, the dielectric layer 5 is formed to have a perovskite structure that does not have a different phase such as a pyrochlore phase.
  • the multilayer film 1 thus obtained has excellent characteristics such as high piezoelectricity and pressure resistance. Therefore, according to the embodiment of the present invention, it is possible to provide a method for manufacturing a multilayer film with an expanded temperature margin.
  • FIG. 3 is a schematic cross-sectional view showing an example of the internal configuration of the film forming apparatus 10.
  • the film forming apparatus 10 includes a vacuum chamber 11, a target 21 disposed in the vacuum chamber 11, a substrate holding table 32 that is disposed at a position facing the target 21, and holds a substrate 31 (substrate 2), and a substrate holding A temperature controller 18 for adjusting the substrate temperature by heating / cooling the substrate 31 held on the table 32, a sputtering power source 13 for applying a voltage to the target 21, and a sputtering gas introduction for introducing a sputtering gas into the vacuum chamber 11 Part 14, a vacuum exhaust device 15 that depressurizes the inside of the vacuum chamber 11 by discharging the gas in the vacuum chamber 11 to the outside, and a position in the vacuum chamber 11 where the particles discharged from the target 21 adhere.
  • a first deposition plate 34 and a second deposition plate 35 are provided.
  • a cathode electrode 22 is disposed on the upper wall surface of the vacuum chamber 11 via an insulating member 28, and the cathode electrode 22 and the vacuum chamber 11 are electrically insulated.
  • the vacuum chamber 11 is at ground potential.
  • One surface side (first electrode surface) of the cathode electrode 22 is locally exposed in the vacuum chamber 11.
  • the target 21 is fixed in close contact with the central portion of the exposed region of the one surface side of the cathode electrode 22.
  • the target 21 and the cathode electrode 22 are electrically connected.
  • the sputtering power source 13 is disposed outside the vacuum chamber 11, is electrically connected to the cathode electrode 22, and can apply an AC voltage to the target 21 via the cathode electrode 22.
  • a magnet device 29 is disposed on the opposite side of the cathode electrode 22 from the surface on which the target 21 is disposed, that is, on the other surface side (second electrode surface) of the cathode electrode 22.
  • the magnet device 29 is configured to form magnetic lines of force on the surface of the target 21.
  • the support portion 32 (substrate holding table) on which the substrate 31 is placed is made of, for example, silicon carbide (SiC).
  • the outer periphery of the support portion 32 is formed larger than the outer periphery of the substrate 31, and the surface of the support portion 32 is the target 21. It is arrange
  • the support unit 32 includes a device (electrostatic adsorption unit) that electrostatically adsorbs the substrate 31.
  • the back surface of the substrate 31 is brought into close contact with the center portion of the surface of the support portion 32, and the substrate 31 is thermally connected to the support portion 32.
  • the first deposition preventing plate 34 is formed of ceramics such as quartz and alumina.
  • the inner periphery of the first deposition preventing plate 34 is larger than the outer periphery of the substrate 31, and the first deposition preventing plate 34 is formed in an annular shape. It arrange
  • the back surface of the first deposition preventing plate 34 is in close contact with the outer edge portion of the surface of the support portion 32, and the first deposition preventing plate 34 is thermally connected to the support portion 32.
  • the first deposition preventing plate 34 is disposed so as to surround the outer periphery of the substrate 31.
  • the second protective plate 35 is made of ceramics such as quartz and alumina.
  • the inner periphery of the second deposition preventing plate 35 is larger than the outer periphery of the target 21 and the outer periphery of the substrate 31, and the second deposition preventing plate 35 is formed in a cylindrical shape.
  • the second deposition preventing plate 35 is disposed between the support portion 32 and the cathode electrode 22 and is configured to surround the side of the space between the substrate 31 and the target 21. Thereby, the particles emitted from the target 21 are prevented from adhering to the wall surface of the vacuum chamber 11.
  • the temperature control unit 18 includes a heat generating member 33 and a heating power source 17. SiC was used as the material of the heat generating member 33.
  • the heat generating member 33 is disposed at a position opposite to the surface of the support portion 32 on which the substrate 31 is disposed.
  • the heating power source 17 is electrically connected to the heat generating member 33. When a direct current is supplied from the heating power supply 17 to the heat generating member 33, the heat generated by the heat generating member 33 passes through the support portion 32 to the substrate 31 and the first deposition plate 34 placed on the support portion 32. By being transmitted, the substrate 31 and the first deposition preventing plate 34 are heated together.
  • the back surface of the substrate 31 is in close contact with the central portion of the surface of the support portion 32, and heat is evenly transferred from the central portion of the substrate 31 to the outer edge portion.
  • a cooling unit 38 is arranged on the side opposite to the surface of the heat generating member 33 on which the support unit 32 is arranged.
  • the cooling unit 38 is configured to circulate a temperature-controlled cooling medium therein, and prevents heating of the wall surface of the vacuum chamber 11 even when the heat generating member 33 generates heat.
  • the sputter gas introducing unit 14 is connected to the inside of the vacuum chamber 11 and is configured so that the sputter gas can be introduced into the vacuum chamber 11.
  • FIG. 3 is a diagram schematically showing the internal configuration of the film forming apparatus used for manufacturing the multilayer film.
  • 2A to 2C are cross-sectional views showing the manufacturing process of the multilayer film according to this embodiment.
  • FIG. 3 illustrates the case where the film forming apparatus 10 has one vacuum chamber 11 for the sake of simplicity. However, in the manufacturing method of the following steps A to C, at least three vacuum chambers 11a, 11b, A multilayer film is manufactured using 11c (11).
  • the film forming apparatus 10 having three vacuum chambers will be described with reference to FIG. 3.
  • Three vacuum chambers are arranged along the depth direction in FIG.
  • a partition valve (not shown) is disposed between the vacuum chambers 11a and 11b, and a partition valve (not illustrated) is also disposed between the vacuum chambers 11b and 11c. Yes.
  • each of the vacuum chambers 11a, 11b, and 11c can generate an independent vacuum atmosphere.
  • two adjacent vacuum chambers communicate with each other, and the substrate can be transported from one of the two vacuum chambers toward the other vacuum chamber.
  • the process A is performed in the vacuum chamber 11a
  • the process B is performed in the vacuum chamber 11b
  • the process C is performed in the vacuum chamber 11c.
  • the vacuum chamber 11a (11) is used for forming a conductive layer
  • the vacuum chamber 11b (11) is used for forming a seed layer
  • the vacuum chamber 11c (11) is used for forming a dielectric layer.
  • a multilayer film forming method will be described using reference numerals 11a, 11b, and 11c (11) of the vacuum chamber.
  • the member (refer FIG. 3) which comprises a vacuum chamber, the same code
  • Step A Formation of Conductive Layer
  • the conductive layer 3 made of platinum (Pt) is formed on one main surface side of the substrate 2 made of silicon (Si).
  • the conductive layer is formed directly on one main surface of the substrate.
  • another film is formed on the main surface of the substrate 2 before forming the conductive layer. It may be provided above.
  • a target made of Pt is installed in the vacuum chamber 11a (11) as the target 21a (21).
  • the vacuum exhaust device 15 By depressurizing the internal space of the vacuum chamber 11a (11) by the vacuum exhaust device 15, the internal space of the vacuum chamber 11a (11) becomes a vacuum atmosphere having a high degree of vacuum.
  • the degree of vacuum in this vacuum atmosphere is higher than the degree of vacuum in the pressure atmosphere during film formation.
  • the vacuum exhaust device 15 is driven, so that the atmosphere in the vacuum chamber 11a (11) is continuously maintained in a vacuum.
  • the substrate 31 to be deposited in the internal space of the vacuum chamber 11 a (11) is carried into the vacuum chamber 11 through an unillustrated inlet. Then, the substrate 31 is held at the center of the support portion 32 so that one main surface of the substrate 31 faces the sputtering surface of the target 21.
  • a cooling medium whose temperature is controlled is circulated in the cooling unit 38.
  • Ar gas is introduced as a sputtering gas from the sputtering gas introduction unit 14 into the vacuum chamber 11 while the substrate 31 is kept at the deposition temperature, and an AC voltage is applied from the power source 13 to the cathode electrode 22.
  • the Pt target is sputtered.
  • the Pt conductive layer 3 is formed on one main surface side of the substrate 31.
  • Step B Formation of Seed Layer
  • a seed layer 4 is formed so as to cover the conductive layer 3.
  • an oxide having a perovskite structure is formed as the seed layer 4 by sputtering.
  • the seed layer 4 is not particularly limited, and examples thereof include a Pb (Zr x Ti 1-x ) O 3 film, a SrRuO 3 film, a PbTiO 3 film, a PbLaTiO 3 film, and a LaNiO 3 film.
  • LaNiO 3 is particularly preferable.
  • LNO has a high self-mixing property on the (002) plane and can be formed at a low temperature of 300 ° C., for example.
  • LNO also has a low resistivity.
  • LNO As the seed layer 4, the formation of the pyrochlore phase, which is a different phase, can be suppressed when the dielectric layer 5 is formed, and the PZT having a perovskite structure can be formed with a wide temperature margin including a lower temperature region. It is possible to form a film. That is, in this step B, an oxide containing lanthanum (La), nickel (Ni), and oxygen (O) is formed as the seed layer 4.
  • an LNO target made of an oxide containing La, Ni, and O is installed in the vacuum chamber 11b (11).
  • the internal space of the vacuum chamber 11b (11) becomes a vacuum atmosphere having a high degree of vacuum.
  • the degree of vacuum in this vacuum atmosphere is higher than the degree of vacuum in the pressure atmosphere during film formation.
  • the vacuum evacuation device 15 is driven, so that the atmosphere in the vacuum chamber 11b (11) is continuously maintained in vacuum.
  • the substrate 31 provided with the Pt conductive layer 3 in advance is carried from the vacuum chamber 11a (11) to the internal space of the vacuum chamber 11b (11). Then, the substrate 31 is held at the central portion of the surface of the support portion 32 so that one main surface side of the substrate 31, that is, the Pt conductive layer 3 faces the sputtering surface of the LNO target 21.
  • Ar gas and oxygen gas are introduced into the vacuum chamber 11 b (11) from the sputtering gas introduction unit 14 as sputtering gas, and an AC voltage is applied from the power supply 13 to the cathode electrode 22.
  • the LNO target is sputtered.
  • the seed layer 4 made of LNO is formed on the Pt conductive layer 3 on the one main surface side of the substrate 31.
  • the substrate temperature within the film formation time is controlled by a predetermined temperature profile as necessary.
  • the temperature may be set so as to maintain a constant temperature from the start of film formation to the end of film formation.
  • the temperature may be set so that the start of film formation is higher than the end of film formation.
  • Step C Formation of Dielectric Layer
  • a dielectric layer 5 is formed so as to cover the seed layer 4.
  • a PZT film is formed as the dielectric layer 5 by sputtering.
  • a PZT target is installed in the vacuum chamber 11c (11) as the target 21.
  • the internal space of the vacuum chamber 11c (11) becomes a vacuum atmosphere having a high degree of vacuum.
  • the degree of vacuum in this vacuum atmosphere is higher than the degree of vacuum in the pressure atmosphere during film formation.
  • the substrate 31 on which the Pt conductive layer 3 and the seed layer 4 are provided in advance is carried from the vacuum chamber 11b (11) into the internal space of the vacuum chamber 11c (11). . Then, the substrate 31 is held at the center of the surface of the support portion 32 so that one main surface side of the substrate 31, that is, the seed layer 4 faces the sputtering surface of the PZT target 21.
  • the dielectric layer 5 made of a PZT film having a perovskite structure is formed on the seed layer 4 on the one main surface side of the substrate 31.
  • the substrate temperature within the film formation time is controlled by a predetermined temperature profile as necessary.
  • the temperature may be set so as to maintain a constant temperature from the start of film formation to the end of film formation.
  • the temperature may be set so that the start of film formation is higher than the end of film formation.
  • the formation of a pyrochlore phase is suppressed as compared with a conventional layer structure without a seed layer (conductive layer / dielectric layer). It is possible to widen the range (band) of film formation temperatures that can be applied. That is, according to the embodiment of the present invention, the temperature margin can be expanded. In particular, if the seed layer 4 made of an LNO film is employed, the film formation temperature range (band) capable of suppressing the formation of the pyrochlore phase can be extended to a lower temperature side, so that the mass production process Low temperature can be achieved.
  • the voltage application from the power source 13 to the cathode electrode 22 is stopped, and the sputtering gas is introduced into the vacuum chamber 11c (11) from the sputtering gas introduction unit 14. To stop.
  • the current supply from the heating power supply 17 to the heat generating member 33 is stopped, the heat generating member 33 is cooled, and the substrate 31 is set to a temperature lower than the film forming temperature.
  • the temperature of the heat generating member 33 is lowered to 400 ° C. or lower and the temperature is maintained.
  • the film-formed substrate 31 on which a multilayer film formed by sequentially stacking three layers (conductive layer, seed layer, dielectric layer) is formed is placed outside the vacuum chamber 11. Then, it is carried out from a carrying outlet (not shown).
  • a transfer robot (not shown) is suitable for the above-described substrate transfer, that is, transfer from outside to the vacuum chamber 11a (11), movement between the vacuum chambers, and transfer from the vacuum chamber 11c (11) to the outside. Used for.
  • the multilayer film 1 having the structure shown in FIG. 1 is manufactured.
  • the seed layer 4 has a perovskite structure, for example, the dielectric layer 5 has a perovskite structure without a different phase.
  • this multilayer film 1 can implement
  • Such a multilayer film 1 is suitably used for a piezoelectric element, for example.
  • a multilayer film is formed by sequentially laminating a conductive layer made of a Pt film, a seed layer made of a LaNiO 3 film, and a dielectric layer made of a PZT film.
  • a silicon (Si) wafer having a diameter of 8 inches was used as the substrate.
  • a thermal oxide film (SiO 2 film), a Ti film (thickness 20 nm) functioning as an adhesion layer, and a Pt film (thickness 100 nm) functioning as a lower electrode layer are sequentially formed on one main surface of the Si wafer.
  • a pre-laminated substrate was used.
  • a flat plate type magnetron type sputtering apparatus (SME-200) having a configuration as shown in FIG. 3 was used.
  • a high frequency power source (frequency: 13.56 MHz) was used as the sputtering power source.
  • the deposition conditions for the seed layer made of the LaNiO 3 film were set as follows.
  • a LaNiO 3 target having a diameter of 300 mm and a thickness of 5 mm was used.
  • the sputtering power was 1.0 [kW]
  • the pressure in the vacuum chamber during sputtering was 0.4 [Pa]
  • the substrate temperature was 250 to 400 [° C.].
  • the film thickness of the seed layer was 40 to 300 [nm].
  • the conditions for forming the dielectric layer made of the PZT film were set as follows.
  • a PZT target having a diameter of 300 mm and a thickness of 5 mm was used as the target.
  • the sputtering power was 2.5 [kW]
  • the pressure in the vacuum chamber during sputtering was 0.5 [Pa]
  • the substrate temperature was 445 to 700 [° C.].
  • the film thickness of the dielectric layer was 2.0 [ ⁇ m].
  • Sample 1 The sample of Experimental Example 1 manufactured under the above-described conditions is referred to as Sample 1.
  • Example 2 a multilayer film was formed in the same manner as in Experimental Example 1 except that the seed layer was changed from the LaNiO 3 film to the SrRuO 3 film.
  • the deposition conditions for the seed layer made of the SrRuO 3 film were set as follows. A SrRuO 3 target having a diameter of 300 mm and a thickness of 5 mm was used as the target.
  • the sputtering power was 0.7 [kW]
  • the pressure in the vacuum chamber during sputtering was 0.4 [Pa]
  • the substrate temperature was 500 to 800 [° C.].
  • the film thickness of the seed layer was 40 to 300 [nm].
  • Sample 2 The sample of Experimental Example 2 manufactured under the conditions described above is referred to as Sample 2.
  • Example 3 a multilayer film was formed by forming a PZT film on the Pt thin film of the substrate without providing a seed layer.
  • the conditions for forming the dielectric layer made of the PZT film are the same as in Experimental Example 1.
  • the sample of Experimental Example 3 manufactured under the conditions described above is referred to as Sample 3.
  • FIG. 4 is an X-ray chart of Sample 1 (seed layer: LaNiO 3 film).
  • PZT films were formed by changing the substrate temperature during film formation in the range of 445 to 700 [° C.], and the crystal structure was analyzed for each PZT film formed at each substrate temperature.
  • FIG. 5 is an X-ray chart of Sample 2 (seed layer: SrRuO 3 film).
  • PZT films were formed by changing the substrate temperature during film formation in the range of 560 to 700 [° C.], and the crystal structure was analyzed for each PZT film formed at each substrate temperature.
  • FIG. 6 is a graph showing the relationship between the substrate temperature and the peak intensity of the pyrochlore phase for a PZT film produced by changing the substrate temperature during film formation.
  • the mark “ ⁇ ” represents the case of Sample 1 (seed layer: LaNiO 3 film).
  • the “ ⁇ ” mark represents the case of Sample 2 (seed layer: SrRuO 3 film).
  • “ ⁇ ” indicates the case of sample 3 (seed layer: none).
  • the temperature range in which no peak of the pyrochlore phase is observed (the temperature range in which the formation of the pyrochlore phase can be suppressed) is lower than the low temperature region side (545 [° C.]) together with the high temperature region side (temperature range higher than 625 [° C.]). Temperature range). (A3) In sample 2 in which a PZT film is formed on a seed layer made of SrRuO 3 film, similarly to sample 1, a temperature range in which no peak of the pyrochlore phase is observed (temperature range in which formation of the pyrochlore phase can be suppressed) However, it expands to the high temperature region side (temperature range higher than 625 [° C.]). However, no expansion to the low temperature range (temperature range lower than 545 [° C.]) was observed.
  • the temperature range in which the formation of the pyrochlore phase can be suppressed by forming the PZT film on the seed layer made of the LaNiO 3 film or the SrRuO 3 film. Can be planned.
  • the seed layer made of a LaNiO 3 film expands the temperature range in which the formation of the pyrochlore phase can be suppressed to a low temperature range (expands the temperature margin), and thus contributes to the lowering of the manufacturing process.
  • a PZT film having a perovskite structure that does not have a different pyrochlore phase can be formed in a wide temperature range including, for example, a low temperature region of 465 ° C. (substrate temperature). It was confirmed that there was.
  • FIG. 7 is an X-ray chart showing the crystallinity of the PZT films of Sample 1 (solid line) and Sample 3 (dotted line). Although sample 1 is poly PZT, it has been confirmed that the (100) rocking curve has a half-value width of 0.55 degrees and has extremely high crystallinity compared to sample 3 (half-value width 4.05 degrees). It was.
  • Example 4 A seed layer made of a LaNiO 3 film was formed on the substrate, and a PZT film (dielectric layer) was formed on the seed layer at 585 [° C.].
  • the film formation conditions for the seed layer and the other film formation conditions for the PZT film are the same as in Sample 1 described above.
  • the sample of Experimental Example 4 manufactured under the conditions described above is referred to as Sample 4.
  • Example 6 A seed layer was not formed, and a PZT film was formed on a Pt thin film of a Si substrate at a substrate temperature of 585 [° C.], and then annealed under the conditions of “700 ° C., 15 minutes”. Other deposition conditions for the PZT film are the same as those of the sample 1 described above.
  • the PZT film of sample 5 appears to have a larger surface roughness than the sample 4 because individual crystal grains remain on the surface. In the cross-sectional photograph, it is clear that a sharp columnar structure is formed. (B3) From FIG. 10, although the PZT film of sample 6 is not as large as the PZT film of sample 5, the shape of individual crystal grains remains on the surface and the surface roughness appears to be large. However, no conspicuous columnar structure is seen in the cross section.
  • the SEM used for the evaluation described above has a length measurement function, and the surface roughness RMS [nm] of the PZT film in each sample was obtained. Further, the density of the PZT film in each sample was obtained by completely dissolving the PZT film using an acid and changing the weight before and after the dissolution. Table 2 shows the surface roughness (RMS) and density in the PZT films shown in FIGS.
  • the density of the PZT film of sample 4 obtained by using LaNiO 3 film as a seed layer and forming at low temperature is higher than that of samples 5 and 6 formed at high temperature. It was confirmed.
  • FIG. 11 is a graph showing the result of evaluating the piezoelectricity (piezoelectric coefficient) of the PZT films of Sample 4 to Sample 6 produced in Experimental Example 4 to Experimental Example 6.
  • FIG. 12 is a graph showing the results of evaluating the pressure resistance (leakage current density) of the PZT films of Samples 4 to 6 produced in Experimental Examples 4 to 6.
  • the present invention is widely applicable to a multilayer film manufacturing method and a multilayer film.

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Optics & Photonics (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

　本発明の多層膜の製造方法は、基板（２、３１）に導電層（３）を形成し、前記導電層（３）を覆うように、ペロブスカイト構造を有する酸化物を含むシード層（４）をスパッタ法により形成し、前記シード層（４）を覆うように誘電体層（５）を形成する。

Description

多層膜の製造方法および多層膜
　本発明は、多層膜の製造方法および多層膜に関する。
　本願は、２０１４年３月１０日に日本に出願された特願２０１４－０４６８１４号に基づき優先権を主張し、その内容をここに援用する。
　現在、チタン酸ジルコン酸鉛（Ｐｂ（Ｚｒ，Ｔｉ）Ｏ３：ＰＺＴ）等の強誘電体を用いた圧電素子は、インクジェットヘッドや加速度センサ等のＭＥＭＳ（Ｍｉｃｒｏ　Ｅｌｅｃｔｒｏ　Ｍｅｃｈａｎｉｃａｌ　Ｓｙｓｔｅｍｓ）技術に応用されている。中でも、ＰＺＴ膜は注目されており、各機関において盛んに研究されている（特許文献１～３）。
日本国特開２００７－３２７１０６号公報 日本国特開２０１０－０８４１８０号公報 日本国特開２００３－０８１６９４号公報
　しかしながら、密度の高いＰＺＴ薄膜を形成する場合、成膜時の温度マージンが狭く、安定した量産が難しいという問題があった。
　本発明は、このような従来の実情に鑑みてなされたものであり、成膜時の温度マージンを拡大した、多層膜の製造方法を提供することを第一の目的とする。
　また、本発明は、成膜時の温度マージンが広く、優れた耐圧特性を有する多層膜を提供することを第二の目的とする。
　本発明者らは、ＰＺＴ膜の耐電圧特性を改善すべく、種々の研究に取り組んでいる。以下では、本発明に至る前段階の状況について述べる。
　まず、ＰＺＴ膜を成膜する際の条件１つである、成膜温度に着目して、作製したＰＺＴ膜の耐電圧とＰｂ含有量を調査した。
　図１３は、成膜温度を変えて作製したＰＺＴ膜における耐電圧とＰｂ含有量を示すグラフである。横軸は成膜温度を示しており、左側の縦軸は耐電圧を示しており、右側の縦軸はＰｂ含有量を示している。プロットに関し、「□」印が耐電圧を、「○」印がＰｂ含有量を表している。
　図１３から、成膜温度が上がるにつれて、耐電圧は増加傾向をとるのに対して、Ｐｂ含有量は減少傾向を示すことが分かった。この実験結果を踏まえて本発明者らは、成膜温度６２０℃において、Ｐｂ含有量を減少させれば、さらに高い耐電圧が実現できるのではないかと推察した。
　図１４は、上述した図１３を踏まえて、耐電圧のＰｂ含有量依存性を検討した結果を示すグラフである。Ｐｂ含有量が異なる２種類のターゲット（左側：３０％ＰｂＯ過剰ターゲット、右側：１３％ＰｂＯ過剰ターゲット）を用いたこと以外は同じ成膜条件（成膜温度：６２０［℃］）でＰＺＴ膜を作製し、その膜に含まれるＰｂ含有量と、耐電圧とを評価した。図１４に示したように、２種類のターゲットを用いることにより、ＰＺＴ膜に含まれるＰｂ含有量を低減する（１．０９７→１．０４３［ａ．ｕ．］）ことはできた。しかしながら、耐電圧は上昇すること無く、逆に大幅に減少する（５５→３７［Ｖ］）ことが確認された。
　以上の結果より、ＰＺＴ膜に含まれるＰｂ含有量と耐電圧には、相関関係が無いことが明らかとなった。
　次に、作製したＰＺＴ膜の膜構造に着目して、ＰＺＴ膜の耐電圧との関係を調査した。
　図１５～図１７は、成膜条件を変更してＰＺＴ膜を作製し、その表面モフォロジーを変化させた事例を示すＳＥＭ写真である。図１５～図１７の各々の上方に位置する写真がＰＺＴ膜の断面を表しており、図１５～図１７の各々の下方に位置する写真がＰＺＴ膜の表面を表している。
　表１は、図１５～図１７に示したＰＺＴ膜における、表面粗度（ＲＭＳ）、密度、耐電圧である。表面粗度（ＲＭＳ）は、ＡＦＭ（原子間力顕微鏡）を用いて測定した。密度は、酸を用いてＰＺＴ膜を完全に溶解させ、溶解前後における重量変化により求めた。耐電圧は、Ｉ－Ｖ測定により求めた。
Figure JPOXMLDOC01-appb-T000001
　本発明者らは当初、ＰＺＴ膜の表面モフォロジーを改善すれば、すなわち、表面粗度ＲＭＳを小さくすることができれば、大きな耐電圧が実現できるのはないかと考え、表１に示した３種類の表面粗度の異なるＰＺＴ膜を形成した。しかしながら、表１から明らかなように、ＰＺＴ膜の表面粗度を抑制しても、すなわち、表面モフォロジーを良くしても、ＰＺＴの耐電圧は必ずしも向上しないことが分かった。一方、ＰＺＴ膜の密度が大きいほど、耐電圧が高いことが確認された。
　しかしながら、図１６に示す密度の高いＰＺＴ薄膜を形成する場合、成膜時の温度マージンが８０℃程度しか無いことから、安定した量産が難しい状況にあった。
　発明者らは、上述した知見に鑑み、本発明を想到した。
　本発明の第１態様に係る多層膜の製造方法は、少なくとも、以下の工程Ａ、工程Ｂ、及び工程Ｃを有する。即ち、本発明の第１態様に係る多層膜の製造方法は、基板に導電層を形成し（工程Ａ）、前記導電層を覆うように、ペロブスカイト構造を有する酸化物を含むシード層をスパッタ法により形成し（工程Ｂ）、前記シード層を覆うように誘電体層を形成する（工程Ｃ）。
　本発明の第１態様に係る多層膜の製造方法においては、前記シード層を形成する際に（工程Ｂ）、前記酸化物は、ランタン（Ｌａ）とニッケル（Ｎｉ）と酸素（Ｏ）を含むように前記シード層を形成してもよい。
　本発明の第１態様に係る多層膜の製造方法においては、前記誘電体層を形成する際に（工程Ｃ）、前記誘電体層を形成する際の基板温度をＴｄ（ｄｉｅｌｅｃｔｒｉｃ）と定義したとき、関係式Ｔｄ≦５００℃を満たしてもよい。
　本発明の第１態様に係る多層膜の製造方法においては、前記シード層を形成する際に（工程Ｂ）、基板温度をＴｓ（ｓｅｅｄ）と定義したとき、関係式Ｔｓ＜Ｔｄを満たしてもよい。
　本発明の第２態様に係る多層膜は、上述した第１態様に係る多層膜の製造方法を用いて形成された多層膜であって、シリコンからなる基板の一主面側に、白金（Ｐｔ）からなる導電層、ランタン（Ｌａ）とニッケル（Ｎｉ）と酸素（Ｏ）を含むシード層、及び誘電体層が、少なくとも順に配置された多層膜である。
　本発明の態様によれば、前記工程Ｂにおいて、シード層としてペロブスカイト構造を有する酸化物を、スパッタ法により形成している。このため、該シード層上に誘電体膜を成膜する際に、異相の発生を抑制して、ペロブスカイト構造を有する誘電体膜を、より低温で成膜することが可能である。したがって本発明では、温度マージンを拡大した、多層膜の製造方法を提供することができる。
　また、本発明の態様では、白金（Ｐｔ）からなる導電層、ランタン（Ｌａ）とニッケル（Ｎｉ）と酸素（Ｏ）を含むシード層、及び誘電体層が、少なくとも順に配置されているので、優れた耐圧特性を有する多層膜を提供することができる。
本発明の実施形態に係る多層膜の一構成例を示す断面図である。 本発明の実施形態に係る多層膜の製造工程を示す断面図である。 本発明の実施形態に係る多層膜の製造工程を示す断面図である。 本発明の実施形態に係る多層膜の製造工程を示す断面図である。 本発明の実施形態で用いる成膜装置の内部構成を模式的に示す図である。 サンプル１で成膜されたＰＺＴ膜の結晶構造を示す回折ピークを示す図である。 サンプル２で成膜されたＰＺＴ膜の結晶構造を示す回折ピークを示す図である。 ＰＺＴ膜の成膜温度（基板温度）と、得られたＰＺＴ膜についてパイロクロア相のピーク強度との関係を示す図である。 サンプル１のＰＺＴ膜についての結晶性を示す図である。 サンプル４のＰＺＴ膜の表面写真を示す図である。 サンプル５のＰＺＴ膜の表面写真を示す図である。 サンプル６のＰＺＴ薄膜表面写真を示す図である。 サンプル４～サンプル６のＰＺＴ膜の圧電性を示す図である。 サンプル４～サンプル６のＰＺＴ膜の耐圧性を示す図である。 ＰＺＴ膜中のＰｂ量と耐電圧特性との関係を示す図である。 ＰＺＴ膜中のＰｂ量と耐電圧特性との関係を示す図である。 ＰＺＴ膜の表面写真を示す図である。 ＰＺＴ膜の表面写真を示す図である。 ＰＺＴ薄膜表面写真を示す図である。
　以下では、本発明に係る多層膜の製造方法および多層膜の一実施形態について、図面に基づいて説明する。
　図１は、本実施形態に係る多層膜の一構成例を示す断面図である。
　この多層膜１は、シリコンからなる基板２の一主面側（第１面上）に、白金（Ｐｔ）からなる導電層３、ランタン（Ｌａ）とニッケル（Ｎｉ）と酸素（Ｏ）を含むシード層４、及び誘電体層５が、少なくとも順に配置されている。
　誘電体層５は、特に限定されないが、例えば、チタン酸ジルコン酸鉛［Ｐｂ（ＺｒｘＴｉ１－ｘ）Ｏ３：ＰＺＴ］、ＰｂＴｉＯ３、ＢａＴｉＯ３、ＰＭＭ－ＰＺＴ、ＰＮＮ－ＰＺＴ、ＰＭＮ－ＰＺＴ、ＰＮＮ－ＰＴ、ＰＬＺＴ、ＰＺＴＮ、ＮＢＴ、ＫＮＮ等の強誘電体からなる。
　誘電体層５が、ランタン（Ｌａ）とニッケル（Ｎｉ）と酸素（Ｏ）を含むシード層４上に配置されている。このシード層４は、例えば、ペロブスカイト構造を有するので、シード層４上に配置される誘電体層５は、異相を含まないペロブスカイト構造を有するように形成される。これにより、この多層膜１は、例えば、高い圧電性と耐圧性といった優れた特性を有する。このような多層膜１は、例えば、圧電素子等に好適に用いられる。
　この多層膜１は、以下に述べるような製造方法により形成される。
　図２Ａ～図２Ｃは、本実施形態に係る多層膜の製造工程を示す断面図である。
　本発明の実施形態に係る多層膜の製造方法は、基板２に導電層３を形成する工程Ａ［図２Ａ］と、前記導電層３を覆うようにシード層４を形成する工程Ｂ［図２Ｂ］と、前記シード層４を覆うように誘電体層５を形成する工程Ｃ［図２Ｃ］と、を少なくとも備える。このような多層膜１の製造方法の前記工程Ｂにおいては、前記シード層４としてペロブスカイト構造を有する酸化物を、スパッタ法により形成する。
　前記工程Ｂにおいて、シード層４として、ペロブスカイト構造を有する酸化物を、スパッタ法により形成しているので、該シード層４上に誘電体層５を成膜する際に、より低温での成膜が可能となる。また、ペロブスカイト構造を有するシード層４上に誘電体層５を成膜することにより、誘電体層５は、例えば、パイロクロア相のような異相のない、ペロブスカイト構造を有するように形成される。これにより得られる多層膜１は、例えば、高い圧電性および耐圧性といった優れた特性を有する。したがって、本発明の実施形態によれば、温度マージンを拡大した、多層膜の製造方法を提供することができる。
　なお、以下の説明では、誘電体層５としてチタン酸ジルコン酸鉛チタン酸ジルコン酸鉛［Ｐｂ（Ｚｒ，Ｔｉ）Ｏ３：ＰＺＴ］を用いた場合を例に挙げて説明するが、本発明はこれに限定されない。
＜成膜装置＞
　以下では、本発明の実施形態に係る多層膜の製造方法を実施するために好適な成膜装置の構造について説明する。
　図３は、成膜装置１０の内部構成の一例を示す模式的な断面図である。
　成膜装置１０は、真空槽１１と、真空槽１１内に配置されたターゲット２１と、ターゲット２１と対面する位置に配置され、基板３１（基板２）を保持する基板保持台３２と、基板保持台３２に保持された基板３１を加熱／冷却して基板温度を調整する温度制御部１８と、ターゲット２１に電圧を印加するスパッタ電源１３と、真空槽１１内にスパッタガスを導入するスパッタガス導入部１４と、真空槽１１内のガスを外部に排出することによって真空槽１１内を減圧する真空排気装置１５と、真空槽１１内で、ターゲット２１から放出された粒子が付着する位置に配置された第一の防着板３４及び第二の防着板３５を備えている。
　真空槽１１の上部壁面には、カソード電極２２が絶縁部材２８を介して配置されており、カソード電極２２と真空槽１１とは電気的に絶縁されている。真空槽１１は接地電位とされている。
　カソード電極２２の一面側（第１電極面）は局部的に真空槽１１内に露出されている。ターゲット２１は、カソード電極２２の一面側のうち露出された領域の中央部に密着して固定されている。ターゲット２１とカソード電極２２とは電気的に接続されている。
　スパッタ電源１３は、真空槽１１の外側に配置され、カソード電極２２と電気的に接続され、カソード電極２２を介してターゲット２１に交流電圧を印加可能である。
　カソード電極２２のターゲット２１が配置される面とは反対側、すなわち、カソード電極２２の他面側（第２電極面）には磁石装置２９が配置されている。磁石装置２９は、ターゲット２１の表面に磁力線を形成するように構成されている。
　基板３１を載置する支持部３２（基板保持台）は、例えば、炭化ケイ素（ＳｉＣ）から成り、支持部３２の外周は基板３１の外周よりも大きく形成され、支持部３２の表面はターゲット２１の表面と対向するように配置されている。支持部３２には基板３１を静電吸着する装置（静電吸着部）が内在されている。
　支持部３２の表面の中央部に基板３１を静電吸着させると、基板３１の裏面は支持部３２の表面の中央部に密着され、基板３１は支持部３２と熱的に接続される。
　第一の防着板３４は、石英、アルミナ等のセラミックスで形成されている。第一の防着板３４の内周は、基板３１の外周よりも大きく、第一の防着板３４は環状に形成されている。第一の防着板３４、支持部３２の表面の中央部の外側である外縁部を覆うように配置されている。これにより、ターゲット２１から放出された粒子は支持部３２の表面の外縁部に対する付着が防止される。
　第一の防着板３４の裏面は支持部３２の表面の外縁部に密着され、第一の防着板３４は支持部３２と熱的に接続されている。
　支持部３２の表面の中央部に基板３１を載置した際に、第一の防着板３４は基板３１の外周より外側を取り囲むように配置されている。
　第二の防着板３５は、石英、アルミナ等のセラミックスで形成されている。第二の防着板３５の内周は、ターゲット２１の外周や基板３１の外周よりも大きく、第二の防着板３５は筒状に形成されている。第二の防着板３５は、支持部３２とカソード電極２２との間に配置され、基板３１とターゲット２１との間の空間の側方を取り囲むように構成されている。これにより、ターゲット２１から放出された粒子は真空槽１１の壁面に対する付着が防止される。
　温度制御部１８は、発熱部材３３と加熱用電源１７とを有している。
　発熱部材３３の材料としてはＳｉＣを用いた。発熱部材３３は、基板３１が配置される支持部３２の面とは反対側の位置に配置されている。加熱用電源１７は、発熱部材３３と電気的に接続されている。加熱用電源１７から発熱部材３３に直流電流が供給されると、発熱部材３３が発する熱が、支持部３２を通して、支持部３２上に載置される基板３１と第一の防着板３４へ伝わることにより、基板３１と第一の防着板３４が一緒に加熱される。
　基板３１の裏面は支持部３２の表面の中央部に密着されており、基板３１の中央部から外縁部まで均等に伝熱される。
　支持部３２が配置される発熱部材３３の面とは反対側には冷却部３８が配置されている。冷却部３８は、内部に温度管理された冷却媒体を循環できるように構成され、発熱部材３３が発熱しても真空槽１１の壁面の加熱を防止する。
　スパッタガス導入部１４は真空槽１１内に接続され、真空槽１１内にスパッタガスを導入できるように構成されている。
＜多層膜の成膜方法＞
　以下では、多層膜の成膜方法について説明する。
　図３は、多層膜の作製に用いた成膜装置の内部構成を模式的に示す図である。図２Ａ～図２Ｃは、本実施形態に係る多層膜の製造工程を示す断面図である。
　図３には、説明を簡略とするため、成膜装置１０が１つの真空槽１１を有する場合を例示したが、以下の工程Ａ～Ｃの製造方法では、少なくとも３つの真空槽１１ａ、１１ｂ、１１ｃ（１１）を用いて、多層膜が製造される。
　具体的に、図３を用いて３つの真空槽を備える成膜装置１０を説明すると、図３の紙面奥行き方向に沿って３つの真空槽が配列されている。３つの真空槽１１ａ、１１ｂ、１１ｃのうち、真空槽１１ａ、１１ｂの間には不図示の仕切りバルブが配置されており、真空槽１１ｂ、１１ｃの間にも不図示の仕切りバルブが配置されている。仕切りバルブを閉じることによって、真空槽１１ａ、１１ｂ、１１ｃの各々は、独立した真空雰囲気を生成することが可能である。また、仕切りバルブを開くことによって、互いに隣接する２つの真空槽が連通し、２つの真空槽のうち一方の真空槽から他方の真空槽に向けて、基板を搬送することが可能である。このような３つの真空槽を備える成膜装置１０においては、例えば、真空槽１１ａにおいて工程Ａが行われ、真空槽１１ｂにおいて工程Ｂが行われ、真空槽１１ｃにおいて工程Ｃが行われる。特に、真空槽１１ａ（１１）は、導電層の形成に用いられ、真空槽１１ｂ（１１）は、シード層の形成に用いられ、真空槽１１ｃ（１１）は、誘電体層の形成に用いられる。以下の説明では、真空槽の符号１１ａ、１１ｂ、１１ｃ（１１）を用いて多層膜の成膜方法について述べる。真空槽を構成する部材（図３参照）については、３つの真空槽において同一の符号を付している。
（工程Ａ）：導電層の形成
　図２Ａに示すように、シリコン（Ｓｉ）からなる基板２の一主面側に、白金（Ｐｔ）からなる導電層３を形成する。以下では、基板の一主面に直接、導電層を形成する場合を説明するが、必要に応じて、基板２の一主面に対して、導電層を形成する前に、他の被膜を基板上に設けてもよい。
　ターゲット２１ａ（２１）としてＰｔからなるターゲットを真空槽１１ａ（１１）に設置する。真空槽１１ａ（１１）の内部空間を、真空排気装置１５により減圧することにより、真空槽１１ａ（１１）の内部空間が、高い真空度を有する真空雰囲気となる。この真空雰囲気における真空度は、成膜時の圧力雰囲気の真空度よりも高い。以後、真空排気装置１５が駆動することにより、真空槽１１ａ（１１）内の雰囲気が継続的に真空に維持される。
　真空槽１１内の真空雰囲気を維持しながら、真空槽１１ａ（１１）の内部空間に成膜すべき基板３１を、不図示の搬入口を通して真空槽１１内に搬入する。そして、基板３１の一主面がターゲット２１のスパッタ面と対向するように、支持部３２の中央部に基板３１を保持する。冷却部３８に温度管理された冷却媒体を循環させておく。
　次いで、導電層成膜工程として、基板３１を成膜温度に保持しながら、スパッタガス導入部１４から真空槽１１内にスパッタガスとしてＡｒガスを導入し、電源１３からカソード電極２２に交流電圧を印加することにより、Ｐｔターゲットをスパッタする。これにより、基板３１の一主面側にＰｔ導電層３が形成される。
（工程Ｂ）：シード層の形成
　図２Ｂに示すように、前記導電層３を覆うようにシード層４を形成する。
　本工程Ｂでは、シード層４として、ペロブスカイト構造をとる酸化物を、スパッタ法により形成する。
　シード層４としては、特に限定されないが、例えば、Ｐｂ（ＺｒｘＴｉ１－ｘ）Ｏ３膜、ＳｒＲｕＯ３膜、ＰｂＴｉＯ３膜、ＰｂＬａＴｉＯ３膜、ＬａＮｉＯ３膜、等が挙げられる。
　シード層４として、ペロブスカイト構造を有する酸化物を用いることにより、このシード層４上に誘電体層５を形成する際に、ペロブスカイト構造のＰＺＴを成膜することが可能である。
　その中でも、特に、ＬａＮｉＯ３（ＬＮＯ）が好ましい。ＬＮＯは（００２）面に自己配合性が高く、例えば、３００℃という低温で成膜可能である。また、ＬＮＯは、低抵抗率を有する。シード層４としてＬＮＯを用いることにより、誘電体層５を形成する際に、異相であるパイロクロア相の発生を抑制することができ、ペロブスカイト構造のＰＺＴを、より低温領域を含む、広い温度マージンで成膜することが可能である。
　すなわち、本工程Ｂにおいて、シード層４として、ランタン（Ｌａ）とニッケル（Ｎｉ）と酸素（Ｏ）を含む酸化物を形成する。
　ターゲット２１としてＬａとＮｉとＯとを含む酸化物からなるＬＮＯターゲットを真空槽１１ｂ（１１）に設置する。真空槽１１ｂ（１１）の内部空間を、予め真空排気装置１５により減圧することにより、真空槽１１ｂ（１１）の内部空間が、高い真空度を有する真空雰囲気となる。この真空雰囲気における真空度は、成膜時の圧力雰囲気の真空度よりも高い。以後、真空排気装置１５が駆動することにより、真空槽１１ｂ（１１）内の雰囲気が継続的に真空に維持される。
　真空槽１１ｂ（１１）の真空雰囲気を維持しながら、Ｐｔ導電層３が予め設けてある基板３１を、真空槽１１ａ（１１）から真空槽１１ｂ（１１）の内部空間へ搬入する。そして、基板３１の一主面側、すなわち、Ｐｔ導電層３が、ＬＮＯターゲット２１のスパッタ面と対向するように、支持部３２の表面の中央部に基板３１を保持させる。
　次いで、基板３１を成膜温度に保持しながら、スパッタガス導入部１４から真空槽１１ｂ（１１）内に、スパッタガスとしてＡｒガスと酸素ガスを導入し、電源１３からカソード電極２２に交流電圧を印加することにより、ＬＮＯターゲットをスパッタする。これにより、基板３１の一主面側にあるＰｔ導電層３の上に、ＬＮＯからなるシード層４が形成される。
　なお、シード層４を形成する場合、成膜時間内における基板温度は、必要に応じて所定の温度プロファイルにより制御される。成膜開始から成膜終了まで一定温度を維持するように温度設定しても良いし、例えば、成膜開始が成膜終了より高温となるように温度設定しても構わない。
（工程Ｃ）：誘電体層の形成
　図２Ｃに示すように、前記シード層４を覆うように誘電体層５を形成する。
　本工程Ｃでは、誘電体層５として、ＰＺＴ膜を、スパッタ法により形成する。
　ターゲット２１としてＰＺＴターゲットを真空槽１１ｃ（１１）に設置する。真空槽１１ｃ（１１）の内部空間を、真空排気装置１５により減圧することにより、真空槽１１ｃ（１１）の内部空間が、高い真空度を有する真空雰囲気となる。この真空雰囲気における真空度は、成膜時の圧力雰囲気の真空度よりも高い。以後、真空排気装置１５が駆動することにより、真空槽１１ｃ（１１）内の雰囲気が継続的に真空に維持される。
　真空槽１１ｃ（１１）の真空雰囲気を維持しながら、Ｐｔ導電層３とシード層４が予め設けてある基板３１を、真空槽１１ｂ（１１）から真空槽１１ｃ（１１）の内部空間へ搬入する。そして、基板３１の一主面側、すなわち、シード層４が、ＰＺＴターゲット２１のスパッタ面と対向するように、支持部３２の表面の中央部に基板３１を保持させる。
　次いで、基板３１を成膜温度に保持しながら、スパッタガス導入部１４から真空槽１１ｂ（１１）内に、スパッタガスとしてＡｒガスと酸素ガスを導入し、電源１３からカソード電極２２に交流電圧を印加することにより、ＰＺＴターゲットをスパッタする。これにより、基板３１の一主面側にあるシード層４の上に、ペロブスカイト構造を有するＰＺＴ膜からなる誘電体層５が形成される。
　なお、誘電体層５を形成する場合、成膜時間内における基板温度は、必要に応じて所定の温度プロファイルにより制御される。成膜開始から成膜終了まで一定温度を維持するように温度設定しても良いし、例えば、成膜開始が成膜終了より高温となるように温度設定しても構わない。
　後述する通り、シード層４としてＳＲＯ膜（ＳｒＲｕＯ）あるいはＬＮＯ膜を導入することにより、従来のシード層を設けない層構成（導電層／誘電体層）に比べて、パイロクロア相の形成を抑制することが可能な成膜温度の範囲（帯域）を、広げることが可能となる。すなわち、本発明の実施形態によれば、温度マージンを拡大することができる。
　特に、ＬＮＯ膜からなるシード層４を採用すれば、パイロクロア相の形成を抑制することが可能な成膜温度の範囲（帯域）を、より低温側に延ばすことが可能となるので、量産プロセスの低温化が図れる。
　基板３１上に所定の膜厚のＰＺＴ薄膜を成膜した後、電源１３からカソード電極２２への電圧印加を停止し、スパッタガス導入部１４から真空槽１１ｃ（１１）内へのスパッタガスの導入を停止する。
　加熱用電源１７から発熱部材３３への電流の供給を停止して、発熱部材３３を冷却し、基板３１を成膜温度よりも低い温度にする。例えば、真空槽１１ｃ（１１）内において、発熱部材３３を４００℃以下まで降温させ、その温度を保持させる。
　真空槽１１内の真空雰囲気を維持しながら、３層（導電層、シード層、誘電体層）を順に積層して成る多層膜が形成された、成膜済みの基板３１を真空槽１１の外側に、不図示の搬出口から外部へ搬出する。
　なお、上述した基板の搬送、すなわち、外部から真空槽１１ａ（１１）への搬入、各真空槽間の移動、真空槽１１ｃ（１１）から外部への搬出には、不図示の搬送ロボットが好適に用いられる。
　以上のようにして、図１に示した構成の多層膜１が製造される。この多層膜１では、シード層４が、例えば、ペロブスカイト構造を有するので、誘電体層５は、異相のないペロブスカイト構造を有する。これにより、この多層膜１は、例えば、高い圧電性と耐圧性とを両立した優れた特性を実現することができる。このような多層膜１は、例えば、圧電素子等に好適に用いられる。
［実験例］
　以下では、上述した本発明の実施形態によって得られる効果を確認するために行った実験例について説明する。
　シード層の条件を変えてＰＺＴ膜（誘電体層）を成膜し、その特性について評価した。
（実験例１）
　本例では、Ｐｔ膜からなる導電層、ＬａＮｉＯ３膜からなるシード層、ＰＺＴ膜からなる誘電体層を順に積層して成る多層膜を形成した。
　基板としては、直径８インチのシリコン（Ｓｉ）ウェハを用いた。ここでは、Ｓｉウェハの一主面に、熱酸化膜（ＳｉＯ２膜）、密着層として機能するＴｉ膜（厚さ２０ｎｍ）、及び、下部電極層として機能するＰｔ膜（厚さ１００ｎｍ）が順に、予め積層された基板を使用した。
　スパッタ装置としては、図３に示したような構成の、平板型マグネトロン方式のスパッタ装置（ＳＭＥ－２００）を用いた。スパッタ電源としては、高周波電源（周波数：１３．５６ＭＨｚ）を用いた。
　ＬａＮｉＯ３膜からなるシード層の成膜条件は、次のように設定した。
　ターゲットには、３００ｍｍ径、厚さ５ｍｍのＬａＮｉＯ３ターゲットを用いた。
　スパッタパワーは１．０［ｋＷ］、スパッタリング時の真空槽内の圧力は０．４［Ｐａ］、基板温度は２５０～４００［℃］とした。
　シード層の膜厚は、４０～３００［ｎｍ］とした。
　ＰＺＴ膜からなる誘電体層の成膜条件は、次のように設定した。
　ターゲットには、３００ｍｍ径、厚さ５ｍｍのＰＺＴターゲットを用いた。
　スパッタパワーは２．５［ｋＷ］、スパッタリング時の真空槽内の圧力は０．５［Ｐａ］、基板温度は４４５～７００［℃］とした。
　誘電体層の膜厚は、２．０［μｍ］とした。
　上述した条件により作製した実験例１の試料を、サンプル１と呼ぶ。
（実験例２）
　本例では、シード層をＬａＮｉＯ３膜からＳｒＲｕＯ３膜に変更した以外は、実験例１と同様にして多層膜を形成した。
　ＳｒＲｕＯ３膜からなるシード層の成膜条件は、次のように設定した。
　ターゲットには、３００ｍｍ径、厚さ５ｍｍのＳｒＲｕＯ３ターゲットを用いた。
　スパッタパワーは０．７［ｋＷ］、スパッタリング時の真空槽内の圧力は０．４［Ｐａ］、基板温度は５００～８００［℃］とした。
　シード層の膜厚は、４０～３００［ｎｍ］とした。
　上述した条件により作製した実験例２の試料を、サンプル２と呼ぶ。
（実験例３）
　本例では、シード層を設けることなく、基板のＰｔ薄膜上にＰＺＴ膜を成膜することにより多層膜を形成した。
　ＰＺＴ膜からなる誘電体層の成膜条件は、実験例１と同様である。
　上述した条件により作製した実験例３の試料を、サンプル３と呼ぶ。
　実験例１～実験例３において作製した、サンプル１～サンプル３のＰＺＴ膜について、ＰＺＴ膜の結晶構造を、Ｘ線回折法を用いて解析した。
　図４はサンプル１（シード層：ＬａＮｉＯ３膜）のＸ線チャートである。サンプル１については、成膜時の基板温度を４４５～７００［℃］の範囲で変えてＰＺＴ膜の成膜を行い、各基板温度で形成されたＰＺＴ膜ごとに結晶構造を解析した。
　図５はサンプル２（シード層：ＳｒＲｕＯ３膜）のＸ線チャートである。サンプル１については、成膜時の基板温度を５６０～７００［℃］の範囲で変えてＰＺＴ膜の成膜を行い、各基板温度で形成されたＰＺＴ膜ごとに結晶構造を解析した。
　図４より、ＬａＮｉＯ３膜からなるシード層が形成されたサンプル１では、基板温度を４４５［℃］とした場合のみ、ＰＺＴ膜に、異相であるパイロクロア相が確認された。それ以外の基板温度（４６５～７００［℃］）とした場合は、パイロクロア相が確認されなかった。すなわち、シード層としてＬａＮｉＯ３膜を用いる構成を採用すれば、広い基板温度の範囲（２３５℃）において、パイロクロア相が含まれないＰＺＴ膜が得られることが明らかとなった。
　同様に、図５より、ＳｒＲｕＯ３膜からなるシード層が形成されたサンプル２では、成膜温度を５６０～７００［℃］とした場合は、ＰＺＴ膜に、異相であるパイロクロア相は確認されなかった。
　図６は、成膜時の基板温度を変えて作製したＰＺＴ膜について、基板温度とパイロクロア相のピーク強度との関係を示したグラフである。図６において、「○」印はサンプル１（シード層：ＬａＮｉＯ３膜）の場合を表している。「△」印はサンプル２（シード層：ＳｒＲｕＯ３膜）の場合を表している。「◇」印はサンプル３（シード層：なし）の場合を表している。
　図６から、以下の点が明らかとなった。
（Ａ１）シード層を形成せずにＰＺＴ膜を成膜したサンプル３では、パイロクロア相のピークが見られない（すなわち、異相であるパイロクロア相の形成を抑制可能な）範囲は、５４５～６２５［℃］の約８０［℃］の温度範囲である。
（Ａ２）ＬａＮｉＯ３膜からなるシード層上にＰＺＴ膜を成膜したサンプル１では、４６５～７００［℃］の約２３５［℃］の温度範囲であり、サンプル３に比べて、極めて広い温度範囲でパイロクロア相のピークが見られない。すなわち、パイロクロア相のピークが見られない温度範囲（パイロクロア相の形成を抑制できる温度範囲）が、高温域側（６２５［℃］より高い温度範囲）とともに、低温域側（５４５［℃］より低い温度範囲）に、拡大している。
（Ａ３）ＳｒＲｕＯ３膜からなるシード層上にＰＺＴ膜を成膜したサンプル２においても、サンプル１と同様に、パイロクロア相のピークが見られない温度範囲（パイロクロア相の形成を抑制できる温度範囲）が、高温域側（６２５［℃］より高い温度範囲）に拡大している。ただし、低温域側（５４５［℃］より低い温度範囲）への拡大は見られなかった。
　以上の結果より、ＬａＮｉＯ３膜あるいはＳｒＲｕＯ３膜からなるシード層の上に、ＰＺＴ膜を成膜することにより、パイロクロア相の形成を抑制可能な温度範囲が拡大することから、成膜マージンの拡大が図れる。特に、ＬａＮｉＯ３膜からなるシード層は、パイロクロア相の形成を抑制可能な温度範囲が低温域へ拡大する（温度マージンの拡大が図れる）ことから、製造プロセスの低温化にも寄与する。
　ＬａＮｉＯ３膜からなるシード層の上に形成されたＰＺＴ膜は、初期界面形成時において、異相であるパイロクロア相が確認されない。これは、ＬａＮｉＯ３はＰＺＴよりも大きな熱膨張係数を有するため、冷却過程においてＰＺＴ膜が圧縮応力を受けるため、ＢＺＴ膜がｃ軸に配向すると考えられる。
　これにより、ＬａＮｉＯ３膜をシード層として用いることによって、異相であるパイロクロア相がない、ペロブスカイト構造のＰＺＴ膜が、例えば、４６５℃（基板温度）という低温領域を含む、広い温度範囲で形成可能であることが確認された。
　図７は、サンプル１（実線）とサンプル３（点線）のＰＺＴ膜について、結晶性を示すＸ線チャートである。サンプル１は、ポリＰＺＴでありながら、（１００）ロッキングカーブの半値幅が０．５５度であり、サンプル３（半値幅４．０５度）に比べて、極めて高い結晶性を有することが確認された。
　以下では、ＰＺＴ膜の圧電性および耐圧性について評価した結果について述べる。これらの評価を行うために、後述する３つのサンプル４～６を作製した。
実験を行った。
（実験例４）
　基板上にＬａＮｉＯ３膜からなるシード層を形成し、シード層上に、５８５［℃］でＰＺＴ膜（誘電体層）を形成した。
　シード層の成膜条件とＰＺＴ膜の他の成膜条件は、上述したサンプル１と同様である。
　上述した条件により作製した実験例４の試料を、サンプル４と呼ぶ。
（実験例５）
　シード層を形成せず、Ｓｉ基板のＰｔ薄膜上に、基板温度を５８５［℃］としてＰＺＴ膜を形成した。ＰＺＴ膜の他の成膜条件は、上述したサンプル１と同様である。
　上述した条件により作製した実験例５の試料を、サンプル５と呼ぶ。
（実験例６）
　シード層を形成せず、Ｓｉ基板のＰｔ薄膜上に、基板温度を５８５［℃］としてＰＺＴ膜を形成した後、「７００℃、１５分間」の条件でアニール処理を施した。ＰＺＴ膜の他の成膜条件は、上述したサンプル１と同様である。
　実験例４～実験例６において作製した、サンプル４～サンプル６のＰＺＴ膜について、表面プロファイルと断面プロファイルとを、二次電子顕微鏡（ＳＥＭ）を用いて調べた。
　図８、図９、図１０は順に、サンプル４、サンプル５、サンプル６のＳＥＭ写真であり、図８、図９、図１０の各々の上方に位置する写真がＰＺＴ膜の断面を表しており、図８、図９、図１０の各々の下方に位置する写真がＰＺＴ膜の表面を表している。
　ＳＥＭ写真より、以下の点が明らかとなった。
（Ｂ１）図８より、サンプル４のＰＺＴ膜は、表面が極めて滑らかであり、断面はそれほど目立った柱状構造が見られない。
（Ｂ２）図９より、サンプル５のＰＺＴ膜は、サンプル４に比較して、表面に個々の結晶粒の形状が残存し表面粗度が大きく見える。断面写真においては、シャープな柱状構造が形成されていることが明らかとなっている。
（Ｂ３）図１０より、サンプル６のＰＺＴ膜は、サンプル５のＰＺＴ膜ほどではないが、表面に個々の結晶粒の形状が残存し表面粗度が大きく見える。しかし、断面には目立った柱状構造が見られない。
　上述した評価に使用したＳＥＭは測長機能を備えており、各サンプルにおけるＰＺＴ膜の表面粗度ＲＭＳ［ｎｍ］を求めた。
　また、各サンプルにおけるＰＺＴ膜の密度は、酸を用いてＰＺＴ膜を完全に溶解させ、溶解前後における重量変化により求めた。
　表２は、図８～図１０に示したＰＺＴ膜における、表面粗度（ＲＭＳ）と密度とを示している。
Figure JPOXMLDOC01-appb-T000002
　表２より、ＬａＮｉＯ３膜をシード層として用い、低温で成膜することにより得られた、サンプル４のＰＺＴ膜は、高温で成膜したサンプル５および６のＰＺＴ膜に比べて、密度が大きいことが確認された。
　図１１は、実験例４～実験例６において作製した、サンプル４～サンプル６のＰＺＴ膜について、圧電性（圧電係数）を評価した結果を示すグラフである。
　図１２は、実験例４～実験例６において作製した、サンプル４～サンプル６のＰＺＴ膜について、耐圧性（漏洩電流密度）を評価した結果を示すグラフである。
　図１１および図１２より、以下の点が明らかとなった。
（Ｃ１）図１１より、圧電係数は、サンプル４（１７．１）とサンプル６（１７．２）が同等に高く、これらに比べてサンプル５（１４．７）は劣っている。
（Ｃ２）図１２より、漏洩電流密度が急増することなく安定した状態が保つことができる印加電圧の範囲は、サンプル５（－３０Ｖ，＋３１Ｖ）が最も狭い。サンプル６におけるその範囲（－６０Ｖ，＋６１Ｖ）は、サンプル５の２倍まで広がる。さらにサンプル４におけるその範囲（－１００Ｖ，＋８３Ｖ）はさらに拡大し、サンプル５の３倍以上まで広がる。
　以上の結果より、本発明の実施形態に係る多層膜の製造方法を用いることにより、圧電性に優れるとともに、極めて高い耐圧性も兼ね備えた多層膜が得られることが確認された。
　特に、ＬａＮｉＯ３膜をシード層として用いることによって、異相のないペロブスカイト構造を有し、高密度のＰＺＴ膜を、低温領域を含む広い温度領域で成膜できることが確認された。そして、低温領域で作製したＰＺＴ膜が、優れた圧電性と耐圧性を兼ね備えることが明らかとなった。
　以上、本発明の実施形態に係る多層膜の製造方法および多層膜について説明してきたが、本発明はこれに限定されるものではなく、発明の趣旨を逸脱しない範囲で、適宜変更が可能である。
　本発明は、多層膜の製造方法および多層膜に広く適用可能である。
　１　多層膜、２　基板、３　導電層、４　シード層、５　誘電体層、１０　成膜装置、１１　真空槽、１３　スパッタ電源、１４　スパッタガス導入部、１８　温度制御部、１９　防着板用の加熱部、２１　ターゲット、３１　基板、３２　支持部、３４　防着板（第一の防着板）。

Claims (5)

  1. 　基板に導電層を形成し、
    　前記導電層を覆うように、ペロブスカイト構造を有する酸化物を含むシード層をスパッタ法により形成し、
    　前記シード層を覆うように誘電体層を形成する多層膜の製造方法。
  2. 　前記シード層を形成する際に、前記酸化物は、ランタン（Ｌａ）とニッケル（Ｎｉ）と酸素（Ｏ）を含むように前記シード層を形成する請求項１に記載の多層膜の製造方法。
  3. 　前記誘電体層を形成する際に、前記誘電体層を形成する際の基板温度をＴｄ（ｄｉｅｌｅｃｔｒｉｃ）と定義したとき、関係式Ｔｄ≦５００℃を満たす請求項２に記載の多層膜の製造方法。
  4. 　前記シード層を形成する際に、基板温度をＴｓ（ｓｅｅｄ）と定義したとき、関係式Ｔｓ＜Ｔｄを満たす請求項３に記載の多層膜の製造方法。
  5. 　請求項１から請求項４のいずれか一項に記載の多層膜の製造方法を用いて形成された多層膜であって、
    　シリコンからなる基板の一主面側に、白金（Ｐｔ）からなる導電層、ランタン（Ｌａ）とニッケル（Ｎｉ）と酸素（Ｏ）を含むシード層、及び誘電体層が、少なくとも順に配置された多層膜。
PCT/JP2015/056238 2014-03-10 2015-03-03 多層膜の製造方法および多層膜 WO2015137198A1 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
EP15761219.3A EP3118347A4 (en) 2014-03-10 2015-03-03 Method for manufacturing multilayer film, and multilayer film
JP2016507470A JPWO2015137198A1 (ja) 2014-03-10 2015-03-03 多層膜の製造方法および多層膜
KR1020167022805A KR20160130999A (ko) 2014-03-10 2015-03-03 다층막의 제조 방법 및 다층막
CN201580011289.XA CN106062239A (zh) 2014-03-10 2015-03-03 多层膜的制造方法以及多层膜
US15/123,858 US20170018702A1 (en) 2014-03-10 2015-03-03 Method of manufacturing multi-layered film, and multi-layered film

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014046814 2014-03-10
JP2014-046814 2014-03-10

Publications (1)

Publication Number Publication Date
WO2015137198A1 true WO2015137198A1 (ja) 2015-09-17

Family

ID=54071646

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2015/056238 WO2015137198A1 (ja) 2014-03-10 2015-03-03 多層膜の製造方法および多層膜

Country Status (7)

Country Link
US (1) US20170018702A1 (ja)
EP (1) EP3118347A4 (ja)
JP (1) JPWO2015137198A1 (ja)
KR (1) KR20160130999A (ja)
CN (1) CN106062239A (ja)
TW (1) TW201540524A (ja)
WO (1) WO2015137198A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019052326A (ja) * 2017-09-12 2019-04-04 株式会社アルバック Ｐｚｔ薄膜積層体の製造方法
JP2020012159A (ja) * 2018-07-18 2020-01-23 株式会社アルバック Ｐｚｔ素子、ｐｚｔ素子製造方法
JP6996019B1 (ja) 2021-04-20 2022-01-17 住友化学株式会社 スパッタリングターゲット材、及びスパッタリングターゲット材の製造方法
WO2022224594A1 (ja) * 2021-04-20 2022-10-27 住友化学株式会社 圧電積層体、圧電積層体の製造方法、スパッタリングターゲット材、及びスパッタリングターゲット材の製造方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7167338B2 (ja) 2019-06-12 2022-11-08 富士フイルム株式会社 圧電素子及び圧電素子の作製方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW512463B (en) * 2001-09-28 2002-12-01 Macronix Int Co Ltd Method for epitaxial growth of lead zirconate titanate film
JP4548597B2 (ja) * 2005-03-25 2010-09-22 セイコーエプソン株式会社 圧電素子の製造方法、インクジェット式記録ヘッドの製造方法およびインクジェットプリンタの製造方法
JP2011057475A (ja) * 2009-09-07 2011-03-24 Tokyo Institute Of Technology ぺロブスカイト構造酸化物薄膜の作製方法
JP5029711B2 (ja) * 2010-02-16 2012-09-19 日立電線株式会社 圧電薄膜素子及び圧電薄膜デバイス
KR101573665B1 (ko) * 2010-10-06 2015-12-01 가부시키가이샤 알박 유전체 성막 장치 및 유전체 성막 방법
JP5853753B2 (ja) * 2012-02-16 2016-02-09 Tdk株式会社 ペロブスカイト機能積層膜

Non-Patent Citations (7)

* Cited by examiner, † Cited by third party
Title
CHENG-LUNG HUNG ET AL.: "Characteristics of constrained ferroelectricity in PbZrO3/BaZrO3 superlattice films", JOURNAL OF APPLIED PHYSICS, vol. 97, 5 January 2005 (2005-01-05), pages 034105 - 1-034105-6, XP012070605 *
CHII-MING WU ET AL.: "Low temperature deposition of Ba0.4Sr0.6TiO3 thin films on LaNiO3-buffered electrode by rf magnetron sputtering", MATERIALS LETTERS, vol. 33, no. Issuesl-2, November 1997 (1997-11-01), pages 97 - 100, XP004336652 *
GWO-CHIN CHAO ET AL.: "Effect of LaNiO3 Electrode on Electrical Properties of RF-Magnetron-Sputtered Pb(Zr,Ti)O3 Ferroelectric Thin Films", JPN. J. APPL. PHYS., vol. 40, March 2001 (2001-03-01), pages 1306 - 1309, XP001078002 *
GWO-CHIN CHAO ET AL.: "Leakage Current and Fatigue Properties of Pb(Zr,Ti)03 Ferroelectric Films Prepared by RF-Magnetron Sputtering on Textured LaNiO3 Electrode", JPN. J. APPL. PHYS., vol. 40, April 2001 (2001-04-01), pages 2417 - 2422, XP001081059 *
S.L.LUNG ET AL.: "Low temperature epitaxial growth of PZT on conductive perovskite LaNiO3 electrode for embedded capacitor-over- interconnect (COI) FeRAM application", ELECTRON DEVICES MEETING, pages 12.4.1 - 12.4.4, XP055224681 *
See also references of EP3118347A4 *
YUAN-CHANG LIANG ET AL.: "Effect of conductive oxide buffering on structural and nanoscale electrical properties of ultrathin SrTiO3 films on Pt electrodes", JOURNAL OF CRYSTAL GROWTH, vol. 312, no. Issue9, 21 January 2010 (2010-01-21), pages 1610 - 1616, XP026987533 *

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019052326A (ja) * 2017-09-12 2019-04-04 株式会社アルバック Ｐｚｔ薄膜積層体の製造方法
JP2020012159A (ja) * 2018-07-18 2020-01-23 株式会社アルバック Ｐｚｔ素子、ｐｚｔ素子製造方法
JP7194528B2 (ja) 2018-07-18 2022-12-22 株式会社アルバック Ｐｚｔ素子、ｐｚｔ素子製造方法
JP6996019B1 (ja) 2021-04-20 2022-01-17 住友化学株式会社 スパッタリングターゲット材、及びスパッタリングターゲット材の製造方法
WO2022224594A1 (ja) * 2021-04-20 2022-10-27 住友化学株式会社 圧電積層体、圧電積層体の製造方法、スパッタリングターゲット材、及びスパッタリングターゲット材の製造方法
JP2022165884A (ja) * 2021-04-20 2022-11-01 住友化学株式会社 スパッタリングターゲット材、及びスパッタリングターゲット材の製造方法

Also Published As

Publication number Publication date
EP3118347A1 (en) 2017-01-18
EP3118347A4 (en) 2017-09-13
KR20160130999A (ko) 2016-11-15
JPWO2015137198A1 (ja) 2017-04-06
US20170018702A1 (en) 2017-01-19
CN106062239A (zh) 2016-10-26
TW201540524A (zh) 2015-11-01

Similar Documents

Publication Publication Date Title
WO2015194458A1 (ja) 多層膜の製造方法および多層膜
JP5410686B2 (ja) 圧電体膜の製造方法、成膜装置および圧電体膜
WO2015137198A1 (ja) 多層膜の製造方法および多層膜
JP5747041B2 (ja) 誘電体成膜装置及び誘電体成膜方法
JP6367331B2 (ja) 多層膜及びその製造方法
US9347128B2 (en) Method for forming dielectric thin film
JP6410370B2 (ja) 多層膜並びにその製造方法及びその製造装置
JP7143127B2 (ja) 多層構造体並びにその製造方法及びその製造装置
JP7329354B2 (ja) 多層構造体の製造方法及びその製造装置
JP2019160964A (ja) 多層膜の成膜方法及び成膜装置
WO2015177948A1 (ja) 金属膜および金属膜の成膜方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 15761219

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2016507470

Country of ref document: JP

Kind code of ref document: A

ENP Entry into the national phase

Ref document number: 20167022805

Country of ref document: KR

Kind code of ref document: A

REEP Request for entry into the european phase

Ref document number: 2015761219

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 2015761219

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 15123858

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE