TW201540524A - 多層膜之製造方法及多層膜 - Google Patents

多層膜之製造方法及多層膜 Download PDF

Info

Publication number
TW201540524A
TW201540524A TW104107440A TW104107440A TW201540524A TW 201540524 A TW201540524 A TW 201540524A TW 104107440 A TW104107440 A TW 104107440A TW 104107440 A TW104107440 A TW 104107440A TW 201540524 A TW201540524 A TW 201540524A
Authority
TW
Taiwan
Prior art keywords
film
seed layer
substrate
pzt
sample
Prior art date
Application number
TW104107440A
Other languages
English (en)
Inventor
Hiroki Kobayashi
Mitsunori HENMI
Mitsutaka Hirose
Kazuya Tsukagoshi
Isao Kimura
Kou-Kou Suu
Original Assignee
Ulvac Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ulvac Inc filed Critical Ulvac Inc
Publication of TW201540524A publication Critical patent/TW201540524A/zh

Links

Classifications

    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08Oxides
    • C23C14/083Oxides of refractory metals or yttrium
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08Oxides
    • C23C14/088Oxides of the type ABO3 with A representing alkali, alkaline earth metal or Pb and B representing a refractory or rare earth metal
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/14Metallic material, boron or silicon
    • C23C14/18Metallic material, boron or silicon on other inorganic substrates
    • C23C14/185Metallic material, boron or silicon on other inorganic substrates by cathodic sputtering
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34Sputtering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02197Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides the material having a perovskite structure, e.g. BaTiO3
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02225Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02266Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by physical ablation of a target, e.g. sputtering, reactive sputtering, physical vapour deposition or pulsed laser deposition
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/01Manufacture or treatment
    • H10N30/07Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base
    • H10N30/074Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by depositing piezoelectric or electrostrictive layers, e.g. aerosol or screen printing
    • H10N30/076Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by depositing piezoelectric or electrostrictive layers, e.g. aerosol or screen printing by vapour phase deposition
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/01Manufacture or treatment
    • H10N30/07Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base
    • H10N30/074Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by depositing piezoelectric or electrostrictive layers, e.g. aerosol or screen printing
    • H10N30/079Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by depositing piezoelectric or electrostrictive layers, e.g. aerosol or screen printing using intermediate layers, e.g. for growth control
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/80Constructional details
    • H10N30/85Piezoelectric or electrostrictive active materials
    • H10N30/853Ceramic compositions
    • H10N30/8548Lead-based oxides
    • H10N30/8554Lead-zirconium titanate [PZT] based
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34Sputtering
    • C23C14/35Sputtering by application of a magnetic field, e.g. magnetron sputtering

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Ceramic Engineering (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

本發明之多層膜之製造方法係於基板(2、31)形成導電層(3),且以覆蓋上述導電層(3)之方式利用濺鍍法形成包含具有鈣鈦礦構造之氧化物的籽晶層(4),且以覆蓋上述籽晶層(4)之方式形成介電體層(5)。

Description

多層膜之製造方法及多層膜
本發明係關於一種多層膜之製造方法及多層膜。
當前,使用鋯鈦酸鉛(Pb(Zr,Ti)O3:PZT)等強介電體之壓電元件已應用於噴墨頭或加速度感測器等MEMS(Micro Electro Mechanical Systems,微機電系統)技術中。其中,PZT膜受到關注,而受到各機構的積極研究(日本專利特開2007-327106號公報、日本專利特開2010-084180號公報、及日本專利特開2003-081694號公報)。
然而,於形成密度較高之PZT薄膜之情形時,存在如下問題:成膜時之溫度範圍較窄,難以穩定地量產。
本發明係鑒於此種先前之實際情況而完成者,其第一目的在於提供一種擴大了成膜時之溫度範圍的多層膜之製造方法。
又,本發明之第二目的在於提供一種成膜時之溫度範圍較大且具有優異之耐壓特性之多層膜。
本發明者們為了改善PZT膜之耐受電壓特性,致力於各種研究。以下,對至本發明之前階段之情況進行敍述。
首先,著眼於成膜為PZT膜時之一條件即成膜溫度對所製作之PZT膜之耐受電壓及Pb含量進行調查。
圖13係表示改變成膜溫度而製作之PZT膜中之耐受電壓及Pb含量 之曲線圖。橫軸表示成膜溫度,左側之縱軸表示耐受電壓,右側之縱軸表示Pb含量。關於曲線,「□」記號表示耐受電壓,「○」記號表示Pb含量。
由圖13可知,隨著成膜溫度上升,耐受電壓有增加傾向,相對於此,Pb含量示出減少傾向。根據該實驗結果,本發明者們推測,若於成膜溫度620℃下使Pb含量減少,則可實現更高之耐受電壓。
圖14係表示根據上述圖13,研究耐受電壓之Pb含量依存性之結果之曲線圖。除使用Pb含量不同之2種靶(左側:30%PbO過量靶、右側:13%PbO過量靶)以外,係以相同之成膜條件(成膜溫度:620[℃])製作PZT膜,並對該膜所包含之Pb含量、及耐受電壓進行評估。如圖14所示,藉由使用2種靶,可減少PZT膜所包含之Pb含量(1.097→1.043[a.u.])。然而,可確認耐受電壓不會上升,相反地會大幅降低(55→37[V])。
根據以上之結果可知,PZT膜所包含之Pb含量與耐受電壓無相關關係。
其次,著眼於所製作之PZT膜之膜構造,調查與PZT膜之耐受電壓之關係。
圖15~圖17係表示變更成膜條件而製作PZT膜,且使其表面形態變化之事例之SEM(scanning electron microscope,掃描式電子顯微鏡)照片。圖15~圖17之各自之位於上方之照片表示PZT膜之剖面,圖15~圖17之各自之位於下方之照片表示PZT膜之表面。
表1係圖15~圖17所示之PZT膜中之表面粗糙度(RMS)、密度、耐受電壓。表面粗糙度(RMS)係使用AFM(原子力顯微鏡)而測定。密度係使用酸使PZT膜完全地溶解,並根據溶解前後之重量變化而求出。耐受電壓係藉由I-V測定而求出。
本發明者們最初考慮到若改善PZT膜之表面形態、即若可減小表面粗糙度RMS是否即可實現較大之耐受電壓,形成表1所示之3種表面粗糙度不同之PZT膜。然而,由表1可知,即便抑制PZT膜之表面粗糙度,即,即便使表面形態較佳,PZT之耐受電壓亦未必提高。另一方面,可確認PZT膜之密度越大,則耐受電壓越高。
然而,於形成圖16所示之密度較高之PZT薄膜之情形時,成膜時之溫度範圍僅為80℃左右,因此,處於難以進行穩定之量產之狀況。
發明者們鑒於上述見解而想到了本發明。
本發明之第1態樣之多層膜之製造方法至少具有以下之步驟A、步驟B、及步驟C。即,本發明之第1態樣之多層膜之製造方法中,於基板上形成導電層(步驟A),以覆蓋上述導電層之方式,利用濺鍍法形成包含具有鈣鈦礦構造之氧化物的籽晶層(步驟B),以覆蓋上述籽晶層之方式形成介電體層(步驟C)。
於本發明之第1態樣之多層膜之製造方法中,當形成上述籽晶層時(步驟B),上述氧化物亦能以包含鑭(La)、鎳(Ni)、及氧(O)之方式形成上述籽晶層。
於本發明之第1態樣之多層膜之製造方法中,亦可於形成上述介電體層時(步驟C),當將形成上述介電體層時之基板溫度定義為Td(dielectric)時,滿足關係式Td≦500℃。
於本發明之第1態樣之多層膜之製造方法中,亦可於形成上述籽晶層時(步驟B),當將基板溫度定義為Ts(seed)時,滿足關係式Ts< Td。
本發明之第2態樣之多層膜係使用上述第1態樣之多層膜之製造方法而形成者,且為於包含矽之基板之一主面側至少依序配置有包含鉑(Pt)之導電層、包含鑭(La)、鎳(Ni)、及氧(O)之籽晶層、及介電體層者。
根據本發明之態樣,於上述步驟B中,利用濺鍍法形成具有鈣鈦礦構造之氧化物作為籽晶層。因此,當於該籽晶層上成膜為介電體膜時,能抑制異相之產生,以更低溫度成膜為具有鈣鈦礦構造之介電體膜。因此,於本發明中,可提供一種擴大了溫度範圍之多層膜之製造方法。
又,於本發明之態樣中,由於至少依序配置有包含鉑(Pt)之導電層、包含鑭(La)、鎳(Ni)及氧(O)之籽晶層、及介電體層,故而可提供一種具有優異之耐壓特性之多層膜。
1‧‧‧多層膜
2‧‧‧基板
3‧‧‧導電層
4‧‧‧籽晶層
5‧‧‧介電體層
10‧‧‧成膜裝置
11‧‧‧真空槽
13‧‧‧濺鍍電源
14‧‧‧濺鍍氣體導入部
15‧‧‧真空排氣裝置
17‧‧‧加熱用電源
18‧‧‧溫度控制部
19‧‧‧防附著板用加熱部
21‧‧‧靶
22‧‧‧陰極電極
28‧‧‧絕緣構件
29‧‧‧磁鐵裝置
31‧‧‧基板
32‧‧‧支持部
33‧‧‧發熱構件
34‧‧‧防附著板(第一防附著板)
35‧‧‧第二防附著板
38‧‧‧冷卻部
圖1係表示本發明之實施形態之多層膜之一構成例之剖視圖。
圖2A係表示本發明之實施形態之多層膜之製造步驟之剖視圖。
圖2B係表示本發明之實施形態之多層膜之製造步驟之剖視圖。
圖2C係表示本發明之實施形態之多層膜之製造步驟之剖視圖。
圖3係模式地表示於本發明之實施形態中使用之成膜裝置之內部構成之圖。
圖4係表示表示於樣品1中成膜之PZT膜之結晶構造之繞射峰之圖。
圖5係表示表示於樣品2中成膜之PZT膜之結晶構造之繞射峰之圖。
圖6係表示PZT膜之成膜溫度(基板溫度)與關於所獲得之PZT膜燒 綠石相之波峰強度之關係之圖。
圖7係表示關於樣品1之PZT膜之結晶性之圖。
圖8係表示樣品4之PZT膜之表面照片之圖。
圖9係表示樣品5之PZT膜之表面照片之圖。
圖10係表示樣品6之PZT薄膜表面照片之圖。
圖11係表示樣品4~樣品6之PZT膜之壓電性之圖。
圖12係表示樣品4~樣品6之PZT膜之耐壓性之圖。
圖13係表示PZT膜中之Pb量與耐受電壓特性之關係之圖。
圖14係表示PZT膜中之Pb量與耐受電壓特性之關係之圖。
圖15係表示PZT膜之表面照片之圖。
圖16係表示PZT膜之表面照片之圖。
圖17係表示PZT薄膜表面照片之圖。
以下,基於圖式,對本發明之多層膜之製造方法及多層膜之一實施形態進行說明。
圖1係表示本實施形態之多層膜之一構成例之剖視圖。
該多層膜1係於包含矽之基板2之一主面側(第1面上)至少依序配置有包含鉑(Pt)之導電層3、包含鑭(La)、鎳(Ni)及氧(O)之籽晶層4、及介電體層5。
介電體層5並無特別限定,例如包含鋯鈦酸鉛[Pb(ZrxTi1-x)O3:PZT]、PbTiO3、BaTiO3、PMM-PZT、PNN-PZT、PMN-PZT、PNN-PT、PLZT、PZTN、NBT、KNN等強介電體。
介電體層5配置於包含鑭(La)、鎳(Ni)及氧(O)之籽晶層4上。由於該籽晶層4例如具有鈣鈦礦構造,故而配置於籽晶層4上之介電體層5形成為具有不包含異相之鈣鈦礦構造。藉此,該多層膜1例如具有較高之壓電性及耐壓性等優異之特性。此種多層膜1例如較佳地用於壓 電元件等。
該多層膜1係利用如以下所述之製造方法形成。
圖2A~圖2C係表示本實施形態之多層膜之製造步驟之剖視圖。
本發明之實施形態之多層膜之製造方法至少包括:於基板2形成導電層3之步驟A[圖2A]、以覆蓋上述導電層3之方式形成籽晶層4之步驟B[圖2B]、及以覆蓋上述籽晶層4之方式形成介電體層5之步驟C[圖2C]。於此種多層膜1之製造方法之上述步驟B中,利用濺鍍法形成具有鈣鈦礦構造之氧化物作為上述籽晶層4。
於上述步驟B中,利用濺鍍法形成具有鈣鈦礦構造之氧化物作為籽晶層4,因此,當於該籽晶層4上形成介電體層5時,能以更低溫度成膜。又,藉由於具有鈣鈦礦構造之籽晶層4上形成介電體層5,介電體層5例如形成為具有無如燒綠石相之異相的鈣鈦礦構造。藉此獲得之多層膜1例如具有較高之壓電性及耐壓性等優異之特性。因此,根據本發明之實施形態,可提供一種擴大了溫度範圍之多層膜之製造方法。
再者,於以下之說明中,列舉使用鋯鈦酸鉛[Pb(Zr,Ti)O3:PZT]作為介電體層5之情形為例進行說明,但本發明並不限定於此。
<成膜裝置>
以下,對為了實施本發明之實施形態之多層膜之製造方法較佳之成膜裝置之構造進行說明。
圖3係表示成膜裝置10之內部構成之一例之模式剖視圖。
成膜裝置10包括:真空槽11;靶21,其配置於真空槽11內;基板保持台32,其配置於與靶21對面之位置,且保持基板31(基板2);溫度控制部18,其對保持於基板保持台32之基板31進行加熱/冷卻而調整基板溫度;濺鍍電源13,其對靶21施加電壓;濺鍍氣體導入部14,其將濺鍍氣體導入至真空槽11內;真空排氣裝置15,其藉由將真空槽 11內之氣體排出至外部而對真空槽11內進行減壓;及第一防附著板34及第二防附著板35,其等於真空槽11內配置於使自靶21釋出之粒子附著之位置。
於真空槽11之上部壁面介隔絕緣構件28配置有陰極電極22,陰極電極22與真空槽11電性絕緣。真空槽11被設為接地電位。
陰極電極22之一面側(第1電極面)局部地於真空槽11內露出。靶21密接並固定於陰極電極22之一面側中之露出之區域之中央部。靶21與陰極電極22電性地連接。
濺鍍電源13配置於真空槽11之外側,與陰極電極22電性連接,可經由陰極電極22而對靶21施加交流電壓。
於陰極電極22之與配置靶21之面相反側、即陰極電極22之另一面側(第2電極面)配置有磁鐵裝置29。磁鐵裝置29構成為於靶21之表面形成磁力線。
載置基板31之支持部32(基板保持台)例如包含碳化矽(SiC),支持部32之外周形成為大於基板31之外周,支持部32之表面以與靶21之表面對向之方式配置。於支持部32內部存在靜電吸附基板31之裝置(靜電吸附部)。
當使支持部32之表面之中央部靜電吸附基板31時,基板31之背面密接於支持部32之表面之中央部,基板31與支持部32熱連接。
第一防附著板34由石英、氧化鋁等之陶瓷形成。第一防附著板34之內周大於基板31之外周,第一防附著板34形成為環狀。第一防附著板34以覆蓋支持部32之表面之中央部之外側即外緣部之方式配置。 藉此,防止自靶21釋出之粒子相對於支持部32之表面之外緣部之附著。
第一防附著板34之背面密接於支持部32之表面之外緣部,第一防附著板34與支持部32熱連接。
當於支持部32之表面之中央部載置基板31時,第一防附著板34以包圍較基板31之外周更外側之方式配置。
第二防附著板35由石英、氧化鋁等之陶瓷形成。第二防附著板35之內周大於靶21之外周或基板31之外周,且第二防附著板35形成為筒狀。第二防附著板35配置於支持部32與陰極電極22之間,以包圍基板31與靶21之間之空間之側方之方式構成。藉此,防止自靶21釋出之粒子相對於真空槽11之壁面之附著。
溫度控制部18具有發熱構件33及加熱用電源17。
作為發熱構件33之材料,使用SiC。發熱構件33配置於與配置基板31之支持部32之面相反側之位置。加熱用電源17與發熱構件33電性連接。當自加熱用電源17對發熱構件33供給直流電流時,發熱構件33發出之熱通過支持部32而向載置於支持部32上之基板31及第一防附著板34傳遞,藉此,對基板31與第一防附著板34一起進行加熱。
基板31之背面密接於支持部32之表面之中央部,自基板31之中央部至外緣部均等地傳熱。
於與配置支持部32之發熱構件33之面相反側配置有冷卻部38。 冷卻部38以受溫度管理之冷卻媒體可於內部循環之方式構成,即便發熱構件33發熱亦防止真空槽11之壁面之加熱。
濺鍍氣體導入部14連接於真空槽11內,以可將濺鍍氣體導入至真空槽11內之方式構成。
<多層膜之成膜方法>
以下,對多層膜之成膜方法進行說明。
圖3係模式地表示於多層膜之製作中使用之成膜裝置之內部構成之圖。圖2A~圖2C係表示本實施形態之多層膜之製造步驟之剖視圖。
於圖3中,為了簡化說明,例示了成膜裝置10具有1個真空槽11之 情況,但於以下之步驟A~C之製造方法中,使用至少3個真空槽11a、11b、11c(11)製造多層膜。
具體而言,當使用圖3說明具備3個真空槽之成膜裝置10時,沿著圖3之紙面深度方向排列有3個真空槽。3個真空槽11a、11b、11c中之真空槽11a、11b之間配置有未圖示之閘閥,於真空槽11b、11c之間亦配置有未圖示之閘閥。藉由關閉閘閥,真空槽11a、11b、11c分別可產生獨立之真空環境。又,藉由打開閘閥,使相互鄰接之2個真空槽連通,從而可自2個真空槽中之其中一個真空槽朝向另一個真空槽搬送基板。於此種具備3個真空槽之成膜裝置10中,例如,於真空槽11a中進行步驟A,於真空槽11b中進行步驟B,於真空槽11c中進行步驟C。尤其是,真空槽11a(11)用於導電層之形成,真空槽11b(11)用於籽晶層之形成,真空槽11c(11)用於介電體層之形成。於以下之說明中,使用真空槽之符號11a、11b、11c(11)對多層膜之成膜方法進行敍述。對於構成真空槽之構件(參照圖3),於3個真空槽中附註相同之符號。
(步驟A):導電層之形成
如圖2A所示,於包含矽(Si)之基板2之一主面側形成包含鉑(Pt)之導電層3。以下,說明於基板之一主面直接形成導電層之情形,但亦可視需要於相對於基板2之一主面形成導電層之前,將其他覆膜設置於基板上。
將包含Pt之靶作為靶21a(21)設置於真空槽11a(11)。藉由利用真空排氣裝置15對真空槽11a(11)之內部空間進行減壓而使真空槽11a(11)之內部空間成為具有較高之真空度之真空環境。該真空環境中之真空度高於成膜時之壓力環境之真空度。以下,藉由驅動真空排氣裝置15而將真空槽11a(11)內之環境持續維持為真空。
一面維持真空槽11內之真空環境,一面將應於真空槽11a(11)之 內部空間成膜之基板31通過未圖示之搬入口搬入至真空槽11內。然後,以基板31之一主面與靶21之濺鍍面對向之方式,於支持部32之中央部保持基板31。使受溫度管理之冷卻媒體於冷卻部38循環。
繼而,作為導電層成膜步驟,一面將基板31保持為成膜溫度,一面將氬氣作為濺鍍氣體自濺鍍氣體導入部14導入至真空槽11內,且自電源13對陰極電極22施加交流電壓,藉此,對Pt靶進行濺鍍。藉此,於基板31之一主面側形成Pt導電層3。
(步驟B):籽晶層之形成
如圖2B所示,以覆蓋上述導電層3之方式形成籽晶層4。
於本步驟B中,利用濺鍍法形成採取鈣鈦礦構造之氧化物作為籽晶層4。
作為籽晶層4並無特別限定,例如可列舉Pb(ZrxTi1-x)O3膜、SrRuO3膜、PbTiO3膜、PbLaTiO3膜、LaNiO3膜等。
作為籽晶層4,藉由使用具有鈣鈦礦構造之氧化物,可當於該籽晶層4上形成介電體層5時,成膜為鈣鈦礦構造之PZT。
其中,特佳為LaNiO3(LNO)。LNO於(002)面自我調配性較高,例如,可於300℃之低溫下成膜。又,LNO具有低電阻率。藉由使用LNO作為籽晶層4,可於形成介電體層5時,抑制作為異相之燒綠石相之產生,而可於包含更低溫區域之較大之溫度範圍內成膜為鈣鈦礦構造之PZT。
即,於本步驟B中,形成包含鑭(La)、鎳(Ni)、及氧(O)之氧化物作為籽晶層4。
將包含含有La、Ni、及O之氧化物之LNO靶作為靶21設置於真空槽11b(11)。藉由預先利用真空排氣裝置15對真空槽11b(11)之內部空間進行減壓,而使真空槽11b(11)之內部空間成為具有較高之真空度之真空環境。該真空環境中之真空度高於成膜時之壓力環境之真空 度。以下,藉由驅動真空排氣裝置15而將真空槽11b(11)內之環境持續維持為真空。
一面維持真空槽11b(11)之真空環境,一面將預先設置有Pt導電層3之基板31自真空槽11a(11)向真空槽11b(11)之內部空間搬入。然後,以基板31之一主面側、即Pt導電層3與LNO靶21之濺鍍面對向之方式,使支持部32之表面之中央部保持基板31。
繼而,一面將基板31保持為成膜溫度,一面將氬氣及氧氣作為濺鍍氣體自濺鍍氣體導入部14導入至真空槽11b(11)內,且自電源13對陰極電極22施加交流電壓,藉此,對LNO靶進行濺鍍。藉此,於處於基板31之一主面側之Pt導電層3上形成包含LNO之籽晶層4。
再者,於形成籽晶層4之情形時,成膜時間內之基板溫度可視需要而以特定之溫度分佈進行控制。亦能以自成膜開始至成膜結束維持一定溫度之方式設定溫度,例如,亦能以成膜開始較成膜結束更高溫之方式設定溫度。
(步驟C):介電體層之形成
如圖2C所示,以覆蓋上述籽晶層4之方式形成介電體層5。
於本步驟C中,利用濺鍍法形成PZT膜作為介電體層5。
將PZT靶作為靶21設置於真空槽11c(11)。藉由利用真空排氣裝置15對真空槽11c(11)之內部空間進行減壓而使真空槽11c(11)之內部空間成為具有較高之真空度之真空環境。該真空環境中之真空度高於成膜時之壓力環境之真空度。以下,藉由驅動真空排氣裝置15而將真空槽11c(11)內之環境持續維持為真空。
一面維持真空槽11c(11)之真空環境,一面將預先設置有Pt導電層3及籽晶層4之基板31自真空槽11b(11)向真空槽11c(11)之內部空間搬入。然後,以基板31之一主面側即籽晶層4與PZT靶21之濺鍍面對向之方式,使支持部32之表面之中央部保持基板31。
繼而,一面將基板31保持於成膜溫度,一面將氬氣及氧氣作為濺鍍氣體自濺鍍氣體導入部14導入至真空槽11b(11)內,且自電源13對陰極電極22施加交流電壓,藉此,對PZT靶進行濺鍍。藉此,於處於基板31之一主面側之籽晶層4上形成包含具有鈣鈦礦構造之PZT膜之介電體層5。
再者,於形成介電體層5之情形時,成膜時間內之基板溫度可視需要而以特定之溫度分佈進行控制。能以自成膜開始至成膜結束維持一定溫度之方式設定溫度,例如,亦能以成膜開始較成膜結束更高溫之方式設定溫度。
如下文中所述,藉由導入SRO膜(SrRuO)或LNO膜作為籽晶層4,與先前之未設置籽晶層之層構成(導電層/介電體層)相比,可擴大能抑制燒綠石相之形成之成膜溫度之範圍(頻帶)。即,根據本發明之實施形態,可擴大溫度範圍。
尤其是,若採用包含LNO膜之籽晶層4,則可將能抑制燒綠石相之形成的成膜溫度之範圍(頻帶)向更低溫側延伸,因此,可實現量產製程之低溫化。
當於基板31上成膜為特定之膜厚之PZT薄膜之後,停止自電源13向陰極電極22之電壓施加,且停止自濺鍍氣體導入部14向真空槽11c(11)內之濺鍍氣體之導入。
停止自加熱用電源17向發熱構件33之電流之供給,冷卻發熱構件33,將基板31設為低於成膜溫度之溫度。例如,於真空槽11c(11)內,使發熱構件33降溫至400℃以下,並使之保持該溫度。
一面維持真空槽11內之真空環境,一面將形成有依序積層3層(導電層、籽晶層、介電體層)而成之多層膜的、經成膜的基板31自未圖示之搬出口向外部搬出至真空槽11之外側。
再者,於上述基板之搬送、即自外部向真空槽11a(11)之搬入、 各真空槽間之移動、及自真空槽11c(11)向外部之搬出中,適宜使用未圖示之搬送機器人。
以如上方式,製造圖1所示之構成之多層膜1。於該多層膜1中,籽晶層4例如具有鈣鈦礦構造,因此,介電體層5具有無異相之鈣鈦礦構造。藉此,該多層膜1例如可實現兼具較高之壓電性及耐壓性之優異之特性。此種多層膜1例如較佳地用於壓電元件等。
[實驗例]
以下,對為了確認藉由上述本發明之實施形態而獲得之效果而進行的實驗例進行說明。
改變籽晶層之條件而成膜為PZT膜(介電體層),並對其特性進行評估。
(實驗例1)
於本例中,形成依序積層包含Pt膜之導電層、包含LaNiO3膜之籽晶層、及包含PZT膜之介電體層而成之多層膜。
作為基板,使用直徑8英吋之矽(Si)晶圓。此處,使用如下基板,即,於Si晶圓之一主面依序預先積層有熱氧化膜(SiO2膜)、作為密接層而發揮功能之Ti膜(厚度20nm)、及作為下部電極層而發揮功能之Pt膜(厚度100nm)。
作為濺鍍裝置使用如圖3所示之構成之平板型磁控方式之濺鍍裝置(SME-200)。作為濺鍍電源使用高頻電源(頻率:13.56MHz)。
包含LaNiO3膜之籽晶層之成膜條件係以如下方式設定。
作為靶,使用直徑300mm、厚度為5mm之LaNiO3靶。
濺鍍功率設為1.0[kW]、濺鍍時之真空槽內之壓力設為0.4[Pa]、基板溫度設為250~400[℃]。
籽晶層之膜厚設為40~300[nm]。
包含PZT膜之介電體層之成膜條件係以如下方式設定。
作為靶,使用直徑300mm、厚度為5mm之PZT靶。
濺鍍功率設為2.5[kW]、濺鍍時之真空槽內之壓力設為0.5[Pa]、基板溫度設為445~700[℃]。
介電體層之膜厚設為2.0[μm]。
將利用上述條件製作之實驗例1之試樣稱為樣品1。
(實驗例2)
於本例中,除將籽晶層自LaNiO3膜變更為SrRuO3膜以外,係與實驗例1同樣地形成多層膜。
包含SrRuO3膜之籽晶層之成膜條件係以如下方式設定。
作為靶,使用直徑300mm、厚度5mm之SrRuO3靶。
濺鍍功率設為0.7[kW]、濺鍍時之真空槽內之壓力設為0.4[Pa]、基板溫度設為500~800[℃]。
籽晶層之膜厚設為40~300[nm]。
將利用上述條件製作之實驗例2之試樣稱為樣品2。
(實驗例3)
本例中,不設置籽晶層而於基板之Pt薄膜上成膜為PZT膜,藉此,形成多層膜。
包含PZT膜之介電體層之成膜條件係與實驗例1同樣。
將利用上述條件製作之實驗例3之試樣稱為樣品3。
對於實驗例1~實驗例3中製作之樣品1~樣品3之PZT膜,使用X射線繞射法對PZT膜之結晶構造進行解析。
圖4係樣品1(籽晶層:LaNiO3膜)之X射線圖。對於樣品1,使成膜時之基板溫度於445~700[℃]之範圍內改變而進行PZT膜之成膜,且針對於各基板溫度下所形成之PZT膜,對結晶構造進行解析。
圖5係樣品2(籽晶層:SrRuO3膜)之X射線圖。對於樣品1,使成膜時之基板溫度於560~700[℃]之範圍內改變而進行PZT膜之成膜,且 針對於各基板溫度下所形成之PZT膜,對結晶構造進行解析。
根據圖4,於形成有包含LaNiO3膜之籽晶層之樣品1中,僅於將基板溫度設為445[℃]之情形時,於PZT膜中可確認有異相之燒綠石相。於設為除此以外之基板溫度(465~700[℃])之情形時,可確認無燒綠石相。即,可知,若採用使用LaNiO3膜之構成作為籽晶層,則可於較大之基板溫度之範圍(235℃)內獲得不包含燒綠石相之PZT膜。
同樣地,根據圖5,於形成有包含SrRuO3膜之籽晶層之樣品2中,於將成膜溫度設為560~700[℃]之情形時,於PZT膜中可確認無異相之燒綠石相。
圖6係對於改變成膜時之基板溫度而製作之PZT膜,表示基板溫度與燒綠石相之波峰強度之關係之曲線圖。圖6中,「○」記號表示樣品1(籽晶層:LaNiO3膜)之情形。「△」記號表示樣品2(籽晶層:SrRuO3膜)之情形。「◇」記號表示樣品3(籽晶層:無)之情形。
根據圖6,明確了以下方面。
(A1)於未形成籽晶層而成膜有PZT膜之樣品3中,未觀察到燒綠石相之波峰之(即,能抑制作為異相之燒綠石相之形成之)範圍為545~625[℃]之約80[℃]之溫度範圍。
(A2)於在包含LaNiO3膜之籽晶層上成膜有PZT膜之樣品1中,為465~700[℃]之約235[℃]之溫度範圍,與樣品3相比,於極大之溫度範圍內未觀察到燒綠石相之波峰。即,未觀察到燒綠石相之波峰之溫度範圍(能抑制燒綠石相之形成之溫度範圍)向高溫區域側(高於625[℃]之溫度範圍)及低溫區域側(低於545[℃]之溫度範圍)擴大。
(A3)於在包含SrRuO3膜之籽晶層上成膜有PZT膜之樣品2中,亦與樣品1同樣地,未觀察到燒綠石相之波峰之溫度範圍(能抑制燒綠石相之形成之溫度範圍)向高溫區域側(高於625[℃]之溫度範圍)擴大。 但是,並未觀察到向低溫區域側(低於545[℃]之溫度範圍)擴大。
根據以上之結果,藉由於包含LaNiO3膜或SrRuO3膜之籽晶層上成膜為PZT膜,能抑制燒綠石相之形成之溫度範圍擴大,因此,可實現成膜範圍之擴大。尤其是,包含LaNiO3膜之籽晶層之能抑制燒綠石相之形成之溫度範圍向低溫區域擴大(可實現溫度範圍之擴大),因此,亦有助於製造製程之低溫化。
就形成於包含LaNiO3膜之籽晶層上之PZT膜而言,於形成初始界面時,可確認無作為異相之燒綠石相。認為,由於LaNiO3具有大於PZT之熱膨脹係數,且由於在冷卻過程中PZT膜會受到壓縮應力,因此BZT膜配向於c軸。
藉此,可確認,藉由將LaNiO3膜用作籽晶層,可使無作為異相之燒綠石相之鈣鈦礦構造的PZT膜形成於例如包含465℃(基板溫度)之低溫區域之較大的溫度範圍內。
圖7係對樣品1(實線)及樣品3(虛線)之PZT膜表示結晶性之X射線圖。樣品1為聚PZT,並且(100)搖擺曲線之半值寬為0.55度,可確認,與樣品3(半值寬4.05度)相比具有極高之結晶性。
以下,對於對PZT膜之壓電性及耐壓性進行評估之結果進行敍述。為了進行該等評估,製作了下述3個樣品4~6。
進行實驗。
(實驗例4)
於基板上形成包含LaNiO3膜之籽晶層,於籽晶層上於585[℃]下形成PZT膜(介電體層)。
籽晶層之成膜條件及PZT膜之其他成膜條件與上述樣品1同樣。
將利用上述條件製作之實驗例4之試樣稱為樣品4。
(實驗例5)
不形成籽晶層,而於Si基板之Pt薄膜上將基板溫度設為585[℃]而形成PZT膜。PZT膜之其他成膜條件與上述樣品1同樣。
將利用上述條件製作之實驗例5之試樣稱為樣品5。
(實驗例6)
不形成籽晶層而於Si基板之Pt薄膜上將基板溫度設為585[℃]而形成PZT膜之後,以「700℃、15分鐘」之條件實施退火處理。PZT膜之其他成膜條件係與上述樣品1同樣。
針對於實驗例4~實驗例6中製作之樣品4~樣品6之PZT膜,使用二次電子顯微鏡(SEM)調查表面分佈及剖面分佈。
圖8、圖9、圖10依序為樣品4、樣品5、樣品6之SEM照片,圖8、圖9、圖10之各自之位於上方之照片表示PZT膜之剖面,圖8、圖9、圖10之各自之位於下方之照片表示PZT膜之表面。
由SEM照片可知以下方面。
(B1)根據圖8,樣品4之PZT膜之表面極其光滑,剖面並未觀察到那般顯著之柱狀構造。
(B2)根據圖9,樣品5之PZT膜與樣品4相比,表面殘存一個個結晶粒之形狀,且表面粗糙度看起來較大。可知,於剖面照片中,形成有銳利之柱狀構造。
(B3)根據圖10,樣品6之PZT膜雖未達到樣品5之PZT膜之程度,但表面亦殘存一個個結晶粒之形狀且表面粗糙度看起來較大。然而,剖面中並未觀察到顯著之柱狀構造。
上述評估中使用之SEM具備測長功能,求出了各樣品中之PZT膜之表面粗糙度RMS[nm]。
又,各樣品中之PZT膜之密度係使用酸使PZT膜完全地溶解,根據溶解前後之重量変化而求出。
表2表示圖8~圖10所示之PZT膜中之表面粗糙度(RMS)及密度。
根據表2,可確認,就藉由將LaNiO3膜用作籽晶層且於低溫下成膜而獲得之樣品4之PZT膜而言,與於高溫下成膜之樣品5及6之PZT膜相比密度較大。
圖11係表示對於實驗例4~實驗例6中製作之樣品4~樣品6之PZT膜評估壓電性(壓電係數)之結果之曲線圖。
圖12係對於實驗例4~實驗例6中製作之樣品4~樣品6之PZT膜評估耐壓性(洩漏電流密度)之結果之曲線圖。
由圖11及圖12可知以下方面。
(C1)根據圖11,關於壓電係數,樣品4(17.1)與樣品6(17.2)同等較高,與其等相比樣品5(14.7)較低。
(C2)根據圖12,關於洩漏電流密度不會驟增而可保持穩定之狀態之施加電壓之範圍,樣品5(-30V,+31V)最窄。樣品6中之該範圍(-60V,+61V)擴展至樣品5之2倍。進而,樣品4中之該範圍(-100V,+83V)進而擴大,擴展至樣品5之3倍以上。
根據以上之結果,可確認,藉由使用本發明之實施形態之多層膜之製造方法,可獲得壓電性優異並且亦兼具極高之耐壓性的多層膜。
尤其是,可確認,藉由將LaNiO3膜用作籽晶層,可於包含低溫區域之較大之溫度區域成膜為具有無異相之鈣鈦礦構造且高密度的PZT膜。而且,可知於低溫區域製作之PZT膜兼具優異之壓電性及耐壓性。
以上,對本發明之實施形態之多層膜之製造方法及多層膜進行了說明,但本發明並不限定於此,可於不脫離發明之主旨之範圍內進行適當變更。
[產業上之可利用性]
本發明可廣泛地應用於多層膜之製造方法及多層膜。
2‧‧‧基板
3‧‧‧導電層
4‧‧‧籽晶層
5‧‧‧介電體層

Claims (5)

  1. 一種多層膜之製造方法,其係於基板上形成導電層,且以覆蓋上述導電層之方式利用濺鍍法形成包含具有鈣鈦礦構造之氧化物的籽晶層,且以覆蓋上述籽晶層之方式形成介電體層。
  2. 如請求項1之多層膜之製造方法,其中,於形成上述籽晶層時,上述氧化物係以包含鑭(La)、鎳(Ni)、及氧(O)之方式形成上述籽晶層。
  3. 如請求項2之多層膜之製造方法,其中,於形成上述介電體層時,當將形成上述介電體層時之基板溫度定義為Td(dielectric)時,滿足關係式Td≦500℃。
  4. 如請求項3之多層膜之製造方法,其中,於形成上述籽晶層時,當將基板溫度定義為Ts(seed)時,滿足關係式Ts<Td。
  5. 一種多層膜,其係使用如請求項1至4中任一項之多層膜之製造方法而形成者,且於包含矽之基板之一主面側至少依序配置有包含鉑(Pt)之導電層、包含鑭(La)、鎳(Ni)及氧(O)之籽晶層、及介電體層。
TW104107440A 2014-03-10 2015-03-09 多層膜之製造方法及多層膜 TW201540524A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014046814 2014-03-10

Publications (1)

Publication Number Publication Date
TW201540524A true TW201540524A (zh) 2015-11-01

Family

ID=54071646

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104107440A TW201540524A (zh) 2014-03-10 2015-03-09 多層膜之製造方法及多層膜

Country Status (7)

Country Link
US (1) US20170018702A1 (zh)
EP (1) EP3118347A4 (zh)
JP (1) JPWO2015137198A1 (zh)
KR (1) KR20160130999A (zh)
CN (1) CN106062239A (zh)
TW (1) TW201540524A (zh)
WO (1) WO2015137198A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6973745B2 (ja) * 2017-09-12 2021-12-01 株式会社アルバック Pzt薄膜積層体の製造方法
JP7194528B2 (ja) * 2018-07-18 2022-12-22 株式会社アルバック Pzt素子、pzt素子製造方法
CN113966552A (zh) 2019-06-12 2022-01-21 富士胶片株式会社 压电元件
JP6996019B1 (ja) 2021-04-20 2022-01-17 住友化学株式会社 スパッタリングターゲット材、及びスパッタリングターゲット材の製造方法
JP2022165643A (ja) * 2021-04-20 2022-11-01 住友化学株式会社 圧電積層体、圧電積層体の製造方法、スパッタリングターゲット材、及びスパッタリングターゲット材の製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW512463B (en) * 2001-09-28 2002-12-01 Macronix Int Co Ltd Method for epitaxial growth of lead zirconate titanate film
JP4548597B2 (ja) * 2005-03-25 2010-09-22 セイコーエプソン株式会社 圧電素子の製造方法、インクジェット式記録ヘッドの製造方法およびインクジェットプリンタの製造方法
JP2011057475A (ja) * 2009-09-07 2011-03-24 Tokyo Institute Of Technology ぺロブスカイト構造酸化物薄膜の作製方法
JP5029711B2 (ja) * 2010-02-16 2012-09-19 日立電線株式会社 圧電薄膜素子及び圧電薄膜デバイス
EP2626442B1 (en) * 2010-10-06 2020-04-15 Ulvac, Inc. Dielectric film formation method
JP5853753B2 (ja) * 2012-02-16 2016-02-09 Tdk株式会社 ペロブスカイト機能積層膜

Also Published As

Publication number Publication date
EP3118347A1 (en) 2017-01-18
WO2015137198A1 (ja) 2015-09-17
EP3118347A4 (en) 2017-09-13
CN106062239A (zh) 2016-10-26
US20170018702A1 (en) 2017-01-19
JPWO2015137198A1 (ja) 2017-04-06
KR20160130999A (ko) 2016-11-15

Similar Documents

Publication Publication Date Title
WO2015194458A1 (ja) 多層膜の製造方法および多層膜
JP6367331B2 (ja) 多層膜及びその製造方法
TWI538029B (zh) 介電質成膜裝置及介電質成膜方法
TW201540524A (zh) 多層膜之製造方法及多層膜
US11527706B2 (en) Film structure body and method for manufacturing the same
JP2009231417A (ja) 圧電体膜の製造方法、成膜装置および圧電体膜
JP2009094482A (ja) 強誘電体薄膜素子及びその製造方法
US9347128B2 (en) Method for forming dielectric thin film
JP6410370B2 (ja) 多層膜並びにその製造方法及びその製造装置
JP7143127B2 (ja) 多層構造体並びにその製造方法及びその製造装置
Li et al. 0.67 Pb (Mg1/3Nb2/3) O3–0.33 PbTiO3 thin films derived from RF magnetron sputtering
TWI760346B (zh) 成膜裝置
JP7329354B2 (ja) 多層構造体の製造方法及びその製造装置
JP2019160964A (ja) 多層膜の成膜方法及び成膜装置
WO2011062050A1 (ja) 圧電体薄膜の製造方法、圧電体薄膜及び圧電体素子