JPWO2015137198A1 - 多層膜の製造方法および多層膜 - Google Patents

Abstract

本発明の多層膜の製造方法は、基板（２、３１）に導電層（３）を形成し、前記導電層（３）を覆うように、ペロブスカイト構造を有する酸化物を含むシード層（４）をスパッタ法により形成し、前記シード層（４）を覆うように誘電体層（５）を形成する。

Description

本発明は、多層膜の製造方法および多層膜に関する。
本願は、２０１４年３月１０日に日本に出願された特願２０１４−０４６８１４号に基づき優先権を主張し、その内容をここに援用する。

現在、チタン酸ジルコン酸鉛（Ｐｂ（Ｚｒ，Ｔｉ）Ｏ_３：ＰＺＴ）等の強誘電体を用いた圧電素子は、インクジェットヘッドや加速度センサ等のＭＥＭＳ（Ｍｉｃｒｏ Ｅｌｅｃｔｒｏ Ｍｅｃｈａｎｉｃａｌ Ｓｙｓｔｅｍｓ）技術に応用されている。中でも、ＰＺＴ膜は注目されており、各機関において盛んに研究されている（特許文献１〜３）。

日本国特開２００７−３２７１０６号公報 日本国特開２０１０−０８４１８０号公報 日本国特開２００３−０８１６９４号公報

しかしながら、密度の高いＰＺＴ薄膜を形成する場合、成膜時の温度マージンが狭く、安定した量産が難しいという問題があった。

本発明は、このような従来の実情に鑑みてなされたものであり、成膜時の温度マージンを拡大した、多層膜の製造方法を提供することを第一の目的とする。
また、本発明は、成膜時の温度マージンが広く、優れた耐圧特性を有する多層膜を提供することを第二の目的とする。

本発明者らは、ＰＺＴ膜の耐電圧特性を改善すべく、種々の研究に取り組んでいる。以下では、本発明に至る前段階の状況について述べる。

まず、ＰＺＴ膜を成膜する際の条件１つである、成膜温度に着目して、作製したＰＺＴ膜の耐電圧とＰｂ含有量を調査した。
図１３は、成膜温度を変えて作製したＰＺＴ膜における耐電圧とＰｂ含有量を示すグラフである。横軸は成膜温度を示しており、左側の縦軸は耐電圧を示しており、右側の縦軸はＰｂ含有量を示している。プロットに関し、「□」印が耐電圧を、「○」印がＰｂ含有量を表している。
図１３から、成膜温度が上がるにつれて、耐電圧は増加傾向をとるのに対して、Ｐｂ含有量は減少傾向を示すことが分かった。この実験結果を踏まえて本発明者らは、成膜温度６２０℃において、Ｐｂ含有量を減少させれば、さらに高い耐電圧が実現できるのではないかと推察した。

図１４は、上述した図１３を踏まえて、耐電圧のＰｂ含有量依存性を検討した結果を示すグラフである。Ｐｂ含有量が異なる２種類のターゲット（左側：３０％ＰｂＯ過剰ターゲット、右側：１３％ＰｂＯ過剰ターゲット）を用いたこと以外は同じ成膜条件（成膜温度：６２０［℃］）でＰＺＴ膜を作製し、その膜に含まれるＰｂ含有量と、耐電圧とを評価した。図１４に示したように、２種類のターゲットを用いることにより、ＰＺＴ膜に含まれるＰｂ含有量を低減する（１．０９７→１．０４３［ａ．ｕ．］）ことはできた。しかしながら、耐電圧は上昇すること無く、逆に大幅に減少する（５５→３７［Ｖ］）ことが確認された。
以上の結果より、ＰＺＴ膜に含まれるＰｂ含有量と耐電圧には、相関関係が無いことが明らかとなった。

次に、作製したＰＺＴ膜の膜構造に着目して、ＰＺＴ膜の耐電圧との関係を調査した。
図１５〜図１７は、成膜条件を変更してＰＺＴ膜を作製し、その表面モフォロジーを変化させた事例を示すＳＥＭ写真である。図１５〜図１７の各々の上方に位置する写真がＰＺＴ膜の断面を表しており、図１５〜図１７の各々の下方に位置する写真がＰＺＴ膜の表面を表している。
表１は、図１５〜図１７に示したＰＺＴ膜における、表面粗度（ＲＭＳ）、密度、耐電圧である。表面粗度（ＲＭＳ）は、ＡＦＭ（原子間力顕微鏡）を用いて測定した。密度は、酸を用いてＰＺＴ膜を完全に溶解させ、溶解前後における重量変化により求めた。耐電圧は、Ｉ−Ｖ測定により求めた。

本発明者らは当初、ＰＺＴ膜の表面モフォロジーを改善すれば、すなわち、表面粗度ＲＭＳを小さくすることができれば、大きな耐電圧が実現できるのはないかと考え、表１に示した３種類の表面粗度の異なるＰＺＴ膜を形成した。しかしながら、表１から明らかなように、ＰＺＴ膜の表面粗度を抑制しても、すなわち、表面モフォロジーを良くしても、ＰＺＴの耐電圧は必ずしも向上しないことが分かった。一方、ＰＺＴ膜の密度が大きいほど、耐電圧が高いことが確認された。

しかしながら、図１６に示す密度の高いＰＺＴ薄膜を形成する場合、成膜時の温度マージンが８０℃程度しか無いことから、安定した量産が難しい状況にあった。

発明者らは、上述した知見に鑑み、本発明を想到した。
本発明の第１態様に係る多層膜の製造方法は、少なくとも、以下の工程Ａ、工程Ｂ、及び工程Ｃを有する。即ち、本発明の第１態様に係る多層膜の製造方法は、基板に導電層を形成し（工程Ａ）、前記導電層を覆うように、ペロブスカイト構造を有する酸化物を含むシード層をスパッタ法により形成し（工程Ｂ）、前記シード層を覆うように誘電体層を形成する（工程Ｃ）。
本発明の第１態様に係る多層膜の製造方法においては、前記シード層を形成する際に（工程Ｂ）、前記酸化物は、ランタン（Ｌａ）とニッケル（Ｎｉ）と酸素（Ｏ）を含むように前記シード層を形成してもよい。
本発明の第１態様に係る多層膜の製造方法においては、前記誘電体層を形成する際に（工程Ｃ）、前記誘電体層を形成する際の基板温度をＴｄ（ｄｉｅｌｅｃｔｒｉｃ）と定義したとき、関係式Ｔｄ≦５００℃を満たしてもよい。
本発明の第１態様に係る多層膜の製造方法においては、前記シード層を形成する際に（工程Ｂ）、基板温度をＴｓ（ｓｅｅｄ）と定義したとき、関係式Ｔｓ＜Ｔｄを満たしてもよい。
本発明の第２態様に係る多層膜は、上述した第１態様に係る多層膜の製造方法を用いて形成された多層膜であって、シリコンからなる基板の一主面側に、白金（Ｐｔ）からなる導電層、ランタン（Ｌａ）とニッケル（Ｎｉ）と酸素（Ｏ）を含むシード層、及び誘電体層が、少なくとも順に配置された多層膜である。

本発明の態様によれば、前記工程Ｂにおいて、シード層としてペロブスカイト構造を有する酸化物を、スパッタ法により形成している。このため、該シード層上に誘電体膜を成膜する際に、異相の発生を抑制して、ペロブスカイト構造を有する誘電体膜を、より低温で成膜することが可能である。したがって本発明では、温度マージンを拡大した、多層膜の製造方法を提供することができる。
また、本発明の態様では、白金（Ｐｔ）からなる導電層、ランタン（Ｌａ）とニッケル（Ｎｉ）と酸素（Ｏ）を含むシード層、及び誘電体層が、少なくとも順に配置されているので、優れた耐圧特性を有する多層膜を提供することができる。

本発明の実施形態に係る多層膜の一構成例を示す断面図である。 本発明の実施形態に係る多層膜の製造工程を示す断面図である。 本発明の実施形態に係る多層膜の製造工程を示す断面図である。 本発明の実施形態に係る多層膜の製造工程を示す断面図である。 本発明の実施形態で用いる成膜装置の内部構成を模式的に示す図である。 サンプル１で成膜されたＰＺＴ膜の結晶構造を示す回折ピークを示す図である。 サンプル２で成膜されたＰＺＴ膜の結晶構造を示す回折ピークを示す図である。 ＰＺＴ膜の成膜温度（基板温度）と、得られたＰＺＴ膜についてパイロクロア相のピーク強度との関係を示す図である。 サンプル１のＰＺＴ膜についての結晶性を示す図である。 サンプル４のＰＺＴ膜の表面写真を示す図である。 サンプル５のＰＺＴ膜の表面写真を示す図である。 サンプル６のＰＺＴ薄膜表面写真を示す図である。 サンプル４〜サンプル６のＰＺＴ膜の圧電性を示す図である。 サンプル４〜サンプル６のＰＺＴ膜の耐圧性を示す図である。 ＰＺＴ膜中のＰｂ量と耐電圧特性との関係を示す図である。 ＰＺＴ膜中のＰｂ量と耐電圧特性との関係を示す図である。 ＰＺＴ膜の表面写真を示す図である。 ＰＺＴ膜の表面写真を示す図である。 ＰＺＴ薄膜表面写真を示す図である。

以下では、本発明に係る多層膜の製造方法および多層膜の一実施形態について、図面に基づいて説明する。

図１は、本実施形態に係る多層膜の一構成例を示す断面図である。
この多層膜１は、シリコンからなる基板２の一主面側（第１面上）に、白金（Ｐｔ）からなる導電層３、ランタン（Ｌａ）とニッケル（Ｎｉ）と酸素（Ｏ）を含むシード層４、及び誘電体層５が、少なくとも順に配置されている。

誘電体層５は、特に限定されないが、例えば、チタン酸ジルコン酸鉛［Ｐｂ（Ｚｒ_ｘＴｉ_１−ｘ）Ｏ_３：ＰＺＴ］、ＰｂＴｉＯ_３、ＢａＴｉＯ_３、ＰＭＭ−ＰＺＴ、ＰＮＮ−ＰＺＴ、ＰＭＮ−ＰＺＴ、ＰＮＮ−ＰＴ、ＰＬＺＴ、ＰＺＴＮ、ＮＢＴ、ＫＮＮ等の強誘電体からなる。
誘電体層５が、ランタン（Ｌａ）とニッケル（Ｎｉ）と酸素（Ｏ）を含むシード層４上に配置されている。このシード層４は、例えば、ペロブスカイト構造を有するので、シード層４上に配置される誘電体層５は、異相を含まないペロブスカイト構造を有するように形成される。これにより、この多層膜１は、例えば、高い圧電性と耐圧性といった優れた特性を有する。このような多層膜１は、例えば、圧電素子等に好適に用いられる。

この多層膜１は、以下に述べるような製造方法により形成される。
図２Ａ〜図２Ｃは、本実施形態に係る多層膜の製造工程を示す断面図である。
本発明の実施形態に係る多層膜の製造方法は、基板２に導電層３を形成する工程Ａ［図２Ａ］と、前記導電層３を覆うようにシード層４を形成する工程Ｂ［図２Ｂ］と、前記シード層４を覆うように誘電体層５を形成する工程Ｃ［図２Ｃ］と、を少なくとも備える。このような多層膜１の製造方法の前記工程Ｂにおいては、前記シード層４としてペロブスカイト構造を有する酸化物を、スパッタ法により形成する。

前記工程Ｂにおいて、シード層４として、ペロブスカイト構造を有する酸化物を、スパッタ法により形成しているので、該シード層４上に誘電体層５を成膜する際に、より低温での成膜が可能となる。また、ペロブスカイト構造を有するシード層４上に誘電体層５を成膜することにより、誘電体層５は、例えば、パイロクロア相のような異相のない、ペロブスカイト構造を有するように形成される。これにより得られる多層膜１は、例えば、高い圧電性および耐圧性といった優れた特性を有する。したがって、本発明の実施形態によれば、温度マージンを拡大した、多層膜の製造方法を提供することができる。

なお、以下の説明では、誘電体層５としてチタン酸ジルコン酸鉛チタン酸ジルコン酸鉛［Ｐｂ（Ｚｒ，Ｔｉ）Ｏ_３：ＰＺＴ］を用いた場合を例に挙げて説明するが、本発明はこれに限定されない。

＜成膜装置＞
以下では、本発明の実施形態に係る多層膜の製造方法を実施するために好適な成膜装置の構造について説明する。
図３は、成膜装置１０の内部構成の一例を示す模式的な断面図である。

成膜装置１０は、真空槽１１と、真空槽１１内に配置されたターゲット２１と、ターゲット２１と対面する位置に配置され、基板３１（基板２）を保持する基板保持台３２と、基板保持台３２に保持された基板３１を加熱／冷却して基板温度を調整する温度制御部１８と、ターゲット２１に電圧を印加するスパッタ電源１３と、真空槽１１内にスパッタガスを導入するスパッタガス導入部１４と、真空槽１１内のガスを外部に排出することによって真空槽１１内を減圧する真空排気装置１５と、真空槽１１内で、ターゲット２１から放出された粒子が付着する位置に配置された第一の防着板３４及び第二の防着板３５を備えている。

真空槽１１の上部壁面には、カソード電極２２が絶縁部材２８を介して配置されており、カソード電極２２と真空槽１１とは電気的に絶縁されている。真空槽１１は接地電位とされている。
カソード電極２２の一面側（第１電極面）は局部的に真空槽１１内に露出されている。ターゲット２１は、カソード電極２２の一面側のうち露出された領域の中央部に密着して固定されている。ターゲット２１とカソード電極２２とは電気的に接続されている。

スパッタ電源１３は、真空槽１１の外側に配置され、カソード電極２２と電気的に接続され、カソード電極２２を介してターゲット２１に交流電圧を印加可能である。
カソード電極２２のターゲット２１が配置される面とは反対側、すなわち、カソード電極２２の他面側（第２電極面）には磁石装置２９が配置されている。磁石装置２９は、ターゲット２１の表面に磁力線を形成するように構成されている。

基板３１を載置する支持部３２（基板保持台）は、例えば、炭化ケイ素（ＳｉＣ）から成り、支持部３２の外周は基板３１の外周よりも大きく形成され、支持部３２の表面はターゲット２１の表面と対向するように配置されている。支持部３２には基板３１を静電吸着する装置（静電吸着部）が内在されている。

支持部３２の表面の中央部に基板３１を静電吸着させると、基板３１の裏面は支持部３２の表面の中央部に密着され、基板３１は支持部３２と熱的に接続される。

第一の防着板３４は、石英、アルミナ等のセラミックスで形成されている。第一の防着板３４の内周は、基板３１の外周よりも大きく、第一の防着板３４は環状に形成されている。第一の防着板３４、支持部３２の表面の中央部の外側である外縁部を覆うように配置されている。これにより、ターゲット２１から放出された粒子は支持部３２の表面の外縁部に対する付着が防止される。

第一の防着板３４の裏面は支持部３２の表面の外縁部に密着され、第一の防着板３４は支持部３２と熱的に接続されている。
支持部３２の表面の中央部に基板３１を載置した際に、第一の防着板３４は基板３１の外周より外側を取り囲むように配置されている。

第二の防着板３５は、石英、アルミナ等のセラミックスで形成されている。第二の防着板３５の内周は、ターゲット２１の外周や基板３１の外周よりも大きく、第二の防着板３５は筒状に形成されている。第二の防着板３５は、支持部３２とカソード電極２２との間に配置され、基板３１とターゲット２１との間の空間の側方を取り囲むように構成されている。これにより、ターゲット２１から放出された粒子は真空槽１１の壁面に対する付着が防止される。

温度制御部１８は、発熱部材３３と加熱用電源１７とを有している。
発熱部材３３の材料としてはＳｉＣを用いた。発熱部材３３は、基板３１が配置される支持部３２の面とは反対側の位置に配置されている。加熱用電源１７は、発熱部材３３と電気的に接続されている。加熱用電源１７から発熱部材３３に直流電流が供給されると、発熱部材３３が発する熱が、支持部３２を通して、支持部３２上に載置される基板３１と第一の防着板３４へ伝わることにより、基板３１と第一の防着板３４が一緒に加熱される。

基板３１の裏面は支持部３２の表面の中央部に密着されており、基板３１の中央部から外縁部まで均等に伝熱される。
支持部３２が配置される発熱部材３３の面とは反対側には冷却部３８が配置されている。冷却部３８は、内部に温度管理された冷却媒体を循環できるように構成され、発熱部材３３が発熱しても真空槽１１の壁面の加熱を防止する。

スパッタガス導入部１４は真空槽１１内に接続され、真空槽１１内にスパッタガスを導入できるように構成されている。

＜多層膜の成膜方法＞
以下では、多層膜の成膜方法について説明する。
図３は、多層膜の作製に用いた成膜装置の内部構成を模式的に示す図である。図２Ａ〜図２Ｃは、本実施形態に係る多層膜の製造工程を示す断面図である。
図３には、説明を簡略とするため、成膜装置１０が１つの真空槽１１を有する場合を例示したが、以下の工程Ａ〜Ｃの製造方法では、少なくとも３つの真空槽１１ａ、１１ｂ、１１ｃ（１１）を用いて、多層膜が製造される。

具体的に、図３を用いて３つの真空槽を備える成膜装置１０を説明すると、図３の紙面奥行き方向に沿って３つの真空槽が配列されている。３つの真空槽１１ａ、１１ｂ、１１ｃのうち、真空槽１１ａ、１１ｂの間には不図示の仕切りバルブが配置されており、真空槽１１ｂ、１１ｃの間にも不図示の仕切りバルブが配置されている。仕切りバルブを閉じることによって、真空槽１１ａ、１１ｂ、１１ｃの各々は、独立した真空雰囲気を生成することが可能である。また、仕切りバルブを開くことによって、互いに隣接する２つの真空槽が連通し、２つの真空槽のうち一方の真空槽から他方の真空槽に向けて、基板を搬送することが可能である。このような３つの真空槽を備える成膜装置１０においては、例えば、真空槽１１ａにおいて工程Ａが行われ、真空槽１１ｂにおいて工程Ｂが行われ、真空槽１１ｃにおいて工程Ｃが行われる。特に、真空槽１１ａ（１１）は、導電層の形成に用いられ、真空槽１１ｂ（１１）は、シード層の形成に用いられ、真空槽１１ｃ（１１）は、誘電体層の形成に用いられる。以下の説明では、真空槽の符号１１ａ、１１ｂ、１１ｃ（１１）を用いて多層膜の成膜方法について述べる。真空槽を構成する部材（図３参照）については、３つの真空槽において同一の符号を付している。

（工程Ａ）：導電層の形成
図２Ａに示すように、シリコン（Ｓｉ）からなる基板２の一主面側に、白金（Ｐｔ）からなる導電層３を形成する。以下では、基板の一主面に直接、導電層を形成する場合を説明するが、必要に応じて、基板２の一主面に対して、導電層を形成する前に、他の被膜を基板上に設けてもよい。

ターゲット２１ａ（２１）としてＰｔからなるターゲットを真空槽１１ａ（１１）に設置する。真空槽１１ａ（１１）の内部空間を、真空排気装置１５により減圧することにより、真空槽１１ａ（１１）の内部空間が、高い真空度を有する真空雰囲気となる。この真空雰囲気における真空度は、成膜時の圧力雰囲気の真空度よりも高い。以後、真空排気装置１５が駆動することにより、真空槽１１ａ（１１）内の雰囲気が継続的に真空に維持される。

真空槽１１内の真空雰囲気を維持しながら、真空槽１１ａ（１１）の内部空間に成膜すべき基板３１を、不図示の搬入口を通して真空槽１１内に搬入する。そして、基板３１の一主面がターゲット２１のスパッタ面と対向するように、支持部３２の中央部に基板３１を保持する。冷却部３８に温度管理された冷却媒体を循環させておく。

次いで、導電層成膜工程として、基板３１を成膜温度に保持しながら、スパッタガス導入部１４から真空槽１１内にスパッタガスとしてＡｒガスを導入し、電源１３からカソード電極２２に交流電圧を印加することにより、Ｐｔターゲットをスパッタする。これにより、基板３１の一主面側にＰｔ導電層３が形成される。

（工程Ｂ）：シード層の形成
図２Ｂに示すように、前記導電層３を覆うようにシード層４を形成する。
本工程Ｂでは、シード層４として、ペロブスカイト構造をとる酸化物を、スパッタ法により形成する。
シード層４としては、特に限定されないが、例えば、Ｐｂ（Ｚｒ_ｘＴｉ_１−ｘ）Ｏ_３膜、ＳｒＲｕＯ_３膜、ＰｂＴｉＯ_３膜、ＰｂＬａＴｉＯ_３膜、ＬａＮｉＯ_３膜、等が挙げられる。

シード層４として、ペロブスカイト構造を有する酸化物を用いることにより、このシード層４上に誘電体層５を形成する際に、ペロブスカイト構造のＰＺＴを成膜することが可能である。

その中でも、特に、ＬａＮｉＯ_３（ＬＮＯ）が好ましい。ＬＮＯは（００２）面に自己配合性が高く、例えば、３００℃という低温で成膜可能である。また、ＬＮＯは、低抵抗率を有する。シード層４としてＬＮＯを用いることにより、誘電体層５を形成する際に、異相であるパイロクロア相の発生を抑制することができ、ペロブスカイト構造のＰＺＴを、より低温領域を含む、広い温度マージンで成膜することが可能である。
すなわち、本工程Ｂにおいて、シード層４として、ランタン（Ｌａ）とニッケル（Ｎｉ）と酸素（Ｏ）を含む酸化物を形成する。

ターゲット２１としてＬａとＮｉとＯとを含む酸化物からなるＬＮＯターゲットを真空槽１１ｂ（１１）に設置する。真空槽１１ｂ（１１）の内部空間を、予め真空排気装置１５により減圧することにより、真空槽１１ｂ（１１）の内部空間が、高い真空度を有する真空雰囲気となる。この真空雰囲気における真空度は、成膜時の圧力雰囲気の真空度よりも高い。以後、真空排気装置１５が駆動することにより、真空槽１１ｂ（１１）内の雰囲気が継続的に真空に維持される。

真空槽１１ｂ（１１）の真空雰囲気を維持しながら、Ｐｔ導電層３が予め設けてある基板３１を、真空槽１１ａ（１１）から真空槽１１ｂ（１１）の内部空間へ搬入する。そして、基板３１の一主面側、すなわち、Ｐｔ導電層３が、ＬＮＯターゲット２１のスパッタ面と対向するように、支持部３２の表面の中央部に基板３１を保持させる。

次いで、基板３１を成膜温度に保持しながら、スパッタガス導入部１４から真空槽１１ｂ（１１）内に、スパッタガスとしてＡｒガスと酸素ガスを導入し、電源１３からカソード電極２２に交流電圧を印加することにより、ＬＮＯターゲットをスパッタする。これにより、基板３１の一主面側にあるＰｔ導電層３の上に、ＬＮＯからなるシード層４が形成される。

なお、シード層４を形成する場合、成膜時間内における基板温度は、必要に応じて所定の温度プロファイルにより制御される。成膜開始から成膜終了まで一定温度を維持するように温度設定しても良いし、例えば、成膜開始が成膜終了より高温となるように温度設定しても構わない。

（工程Ｃ）：誘電体層の形成
図２Ｃに示すように、前記シード層４を覆うように誘電体層５を形成する。
本工程Ｃでは、誘電体層５として、ＰＺＴ膜を、スパッタ法により形成する。

ターゲット２１としてＰＺＴターゲットを真空槽１１ｃ（１１）に設置する。真空槽１１ｃ（１１）の内部空間を、真空排気装置１５により減圧することにより、真空槽１１ｃ（１１）の内部空間が、高い真空度を有する真空雰囲気となる。この真空雰囲気における真空度は、成膜時の圧力雰囲気の真空度よりも高い。以後、真空排気装置１５が駆動することにより、真空槽１１ｃ（１１）内の雰囲気が継続的に真空に維持される。

真空槽１１ｃ（１１）の真空雰囲気を維持しながら、Ｐｔ導電層３とシード層４が予め設けてある基板３１を、真空槽１１ｂ（１１）から真空槽１１ｃ（１１）の内部空間へ搬入する。そして、基板３１の一主面側、すなわち、シード層４が、ＰＺＴターゲット２１のスパッタ面と対向するように、支持部３２の表面の中央部に基板３１を保持させる。

次いで、基板３１を成膜温度に保持しながら、スパッタガス導入部１４から真空槽１１ｂ（１１）内に、スパッタガスとしてＡｒガスと酸素ガスを導入し、電源１３からカソード電極２２に交流電圧を印加することにより、ＰＺＴターゲットをスパッタする。これにより、基板３１の一主面側にあるシード層４の上に、ペロブスカイト構造を有するＰＺＴ膜からなる誘電体層５が形成される。

なお、誘電体層５を形成する場合、成膜時間内における基板温度は、必要に応じて所定の温度プロファイルにより制御される。成膜開始から成膜終了まで一定温度を維持するように温度設定しても良いし、例えば、成膜開始が成膜終了より高温となるように温度設定しても構わない。

後述する通り、シード層４としてＳＲＯ膜（ＳｒＲｕＯ）あるいはＬＮＯ膜を導入することにより、従来のシード層を設けない層構成（導電層／誘電体層）に比べて、パイロクロア相の形成を抑制することが可能な成膜温度の範囲（帯域）を、広げることが可能となる。すなわち、本発明の実施形態によれば、温度マージンを拡大することができる。
特に、ＬＮＯ膜からなるシード層４を採用すれば、パイロクロア相の形成を抑制することが可能な成膜温度の範囲（帯域）を、より低温側に延ばすことが可能となるので、量産プロセスの低温化が図れる。

基板３１上に所定の膜厚のＰＺＴ薄膜を成膜した後、電源１３からカソード電極２２への電圧印加を停止し、スパッタガス導入部１４から真空槽１１ｃ（１１）内へのスパッタガスの導入を停止する。

加熱用電源１７から発熱部材３３への電流の供給を停止して、発熱部材３３を冷却し、基板３１を成膜温度よりも低い温度にする。例えば、真空槽１１ｃ（１１）内において、発熱部材３３を４００℃以下まで降温させ、その温度を保持させる。

真空槽１１内の真空雰囲気を維持しながら、３層（導電層、シード層、誘電体層）を順に積層して成る多層膜が形成された、成膜済みの基板３１を真空槽１１の外側に、不図示の搬出口から外部へ搬出する。
なお、上述した基板の搬送、すなわち、外部から真空槽１１ａ（１１）への搬入、各真空槽間の移動、真空槽１１ｃ（１１）から外部への搬出には、不図示の搬送ロボットが好適に用いられる。

以上のようにして、図１に示した構成の多層膜１が製造される。この多層膜１では、シード層４が、例えば、ペロブスカイト構造を有するので、誘電体層５は、異相のないペロブスカイト構造を有する。これにより、この多層膜１は、例えば、高い圧電性と耐圧性とを両立した優れた特性を実現することができる。このような多層膜１は、例えば、圧電素子等に好適に用いられる。

［実験例］
以下では、上述した本発明の実施形態によって得られる効果を確認するために行った実験例について説明する。
シード層の条件を変えてＰＺＴ膜（誘電体層）を成膜し、その特性について評価した。

（実験例１）
本例では、Ｐｔ膜からなる導電層、ＬａＮｉＯ_３膜からなるシード層、ＰＺＴ膜からなる誘電体層を順に積層して成る多層膜を形成した。
基板としては、直径８インチのシリコン（Ｓｉ）ウェハを用いた。ここでは、Ｓｉウェハの一主面に、熱酸化膜（ＳｉＯ_２膜）、密着層として機能するＴｉ膜（厚さ２０ｎｍ）、及び、下部電極層として機能するＰｔ膜（厚さ１００ｎｍ）が順に、予め積層された基板を使用した。
スパッタ装置としては、図３に示したような構成の、平板型マグネトロン方式のスパッタ装置（ＳＭＥ−２００）を用いた。スパッタ電源としては、高周波電源（周波数：１３．５６ＭＨｚ）を用いた。

ＬａＮｉＯ_３膜からなるシード層の成膜条件は、次のように設定した。
ターゲットには、３００ｍｍ径、厚さ５ｍｍのＬａＮｉＯ_３ターゲットを用いた。
スパッタパワーは１．０［ｋＷ］、スパッタリング時の真空槽内の圧力は０．４［Ｐａ］、基板温度は２５０〜４００［℃］とした。
シード層の膜厚は、４０〜３００［ｎｍ］とした。

ＰＺＴ膜からなる誘電体層の成膜条件は、次のように設定した。
ターゲットには、３００ｍｍ径、厚さ５ｍｍのＰＺＴターゲットを用いた。
スパッタパワーは２．５［ｋＷ］、スパッタリング時の真空槽内の圧力は０．５［Ｐａ］、基板温度は４４５〜７００［℃］とした。
誘電体層の膜厚は、２．０［μｍ］とした。
上述した条件により作製した実験例１の試料を、サンプル１と呼ぶ。

（実験例２）
本例では、シード層をＬａＮｉＯ_３膜からＳｒＲｕＯ_３膜に変更した以外は、実験例１と同様にして多層膜を形成した。
ＳｒＲｕＯ_３膜からなるシード層の成膜条件は、次のように設定した。
ターゲットには、３００ｍｍ径、厚さ５ｍｍのＳｒＲｕＯ_３ターゲットを用いた。
スパッタパワーは０．７［ｋＷ］、スパッタリング時の真空槽内の圧力は０．４［Ｐａ］、基板温度は５００〜８００［℃］とした。
シード層の膜厚は、４０〜３００［ｎｍ］とした。
上述した条件により作製した実験例２の試料を、サンプル２と呼ぶ。

（実験例３）
本例では、シード層を設けることなく、基板のＰｔ薄膜上にＰＺＴ膜を成膜することにより多層膜を形成した。
ＰＺＴ膜からなる誘電体層の成膜条件は、実験例１と同様である。
上述した条件により作製した実験例３の試料を、サンプル３と呼ぶ。

実験例１〜実験例３において作製した、サンプル１〜サンプル３のＰＺＴ膜について、ＰＺＴ膜の結晶構造を、Ｘ線回折法を用いて解析した。
図４はサンプル１（シード層：ＬａＮｉＯ_３膜）のＸ線チャートである。サンプル１については、成膜時の基板温度を４４５〜７００［℃］の範囲で変えてＰＺＴ膜の成膜を行い、各基板温度で形成されたＰＺＴ膜ごとに結晶構造を解析した。
図５はサンプル２（シード層：ＳｒＲｕＯ_３膜）のＸ線チャートである。サンプル１については、成膜時の基板温度を５６０〜７００［℃］の範囲で変えてＰＺＴ膜の成膜を行い、各基板温度で形成されたＰＺＴ膜ごとに結晶構造を解析した。

図４より、ＬａＮｉＯ_３膜からなるシード層が形成されたサンプル１では、基板温度を４４５［℃］とした場合のみ、ＰＺＴ膜に、異相であるパイロクロア相が確認された。それ以外の基板温度（４６５〜７００［℃］）とした場合は、パイロクロア相が確認されなかった。すなわち、シード層としてＬａＮｉＯ_３膜を用いる構成を採用すれば、広い基板温度の範囲（２３５℃）において、パイロクロア相が含まれないＰＺＴ膜が得られることが明らかとなった。
同様に、図５より、ＳｒＲｕＯ_３膜からなるシード層が形成されたサンプル２では、成膜温度を５６０〜７００［℃］とした場合は、ＰＺＴ膜に、異相であるパイロクロア相は確認されなかった。

図６は、成膜時の基板温度を変えて作製したＰＺＴ膜について、基板温度とパイロクロア相のピーク強度との関係を示したグラフである。図６において、「○」印はサンプル１（シード層：ＬａＮｉＯ_３膜）の場合を表している。「△」印はサンプル２（シード層：ＳｒＲｕＯ_３膜）の場合を表している。「◇」印はサンプル３（シード層：なし）の場合を表している。

図６から、以下の点が明らかとなった。
（Ａ１）シード層を形成せずにＰＺＴ膜を成膜したサンプル３では、パイロクロア相のピークが見られない（すなわち、異相であるパイロクロア相の形成を抑制可能な）範囲は、５４５〜６２５［℃］の約８０［℃］の温度範囲である。
（Ａ２）ＬａＮｉＯ_３膜からなるシード層上にＰＺＴ膜を成膜したサンプル１では、４６５〜７００［℃］の約２３５［℃］の温度範囲であり、サンプル３に比べて、極めて広い温度範囲でパイロクロア相のピークが見られない。すなわち、パイロクロア相のピークが見られない温度範囲（パイロクロア相の形成を抑制できる温度範囲）が、高温域側（６２５［℃］より高い温度範囲）とともに、低温域側（５４５［℃］より低い温度範囲）に、拡大している。
（Ａ３）ＳｒＲｕＯ_３膜からなるシード層上にＰＺＴ膜を成膜したサンプル２においても、サンプル１と同様に、パイロクロア相のピークが見られない温度範囲（パイロクロア相の形成を抑制できる温度範囲）が、高温域側（６２５［℃］より高い温度範囲）に拡大している。ただし、低温域側（５４５［℃］より低い温度範囲）への拡大は見られなかった。

以上の結果より、ＬａＮｉＯ_３膜あるいはＳｒＲｕＯ_３膜からなるシード層の上に、ＰＺＴ膜を成膜することにより、パイロクロア相の形成を抑制可能な温度範囲が拡大することから、成膜マージンの拡大が図れる。特に、ＬａＮｉＯ_３膜からなるシード層は、パイロクロア相の形成を抑制可能な温度範囲が低温域へ拡大する（温度マージンの拡大が図れる）ことから、製造プロセスの低温化にも寄与する。

ＬａＮｉＯ_３膜からなるシード層の上に形成されたＰＺＴ膜は、初期界面形成時において、異相であるパイロクロア相が確認されない。これは、ＬａＮｉＯ_３はＰＺＴよりも大きな熱膨張係数を有するため、冷却過程においてＰＺＴ膜が圧縮応力を受けるため、ＢＺＴ膜がｃ軸に配向すると考えられる。

これにより、ＬａＮｉＯ_３膜をシード層として用いることによって、異相であるパイロクロア相がない、ペロブスカイト構造のＰＺＴ膜が、例えば、４６５℃（基板温度）という低温領域を含む、広い温度範囲で形成可能であることが確認された。

図７は、サンプル１（実線）とサンプル３（点線）のＰＺＴ膜について、結晶性を示すＸ線チャートである。サンプル１は、ポリＰＺＴでありながら、（１００）ロッキングカーブの半値幅が０．５５度であり、サンプル３（半値幅４．０５度）に比べて、極めて高い結晶性を有することが確認された。

以下では、ＰＺＴ膜の圧電性および耐圧性について評価した結果について述べる。これらの評価を行うために、後述する３つのサンプル４〜６を作製した。
実験を行った。

（実験例４）
基板上にＬａＮｉＯ_３膜からなるシード層を形成し、シード層上に、５８５［℃］でＰＺＴ膜（誘電体層）を形成した。
シード層の成膜条件とＰＺＴ膜の他の成膜条件は、上述したサンプル１と同様である。
上述した条件により作製した実験例４の試料を、サンプル４と呼ぶ。

（実験例５）
シード層を形成せず、Ｓｉ基板のＰｔ薄膜上に、基板温度を５８５［℃］としてＰＺＴ膜を形成した。ＰＺＴ膜の他の成膜条件は、上述したサンプル１と同様である。
上述した条件により作製した実験例５の試料を、サンプル５と呼ぶ。

（実験例６）
シード層を形成せず、Ｓｉ基板のＰｔ薄膜上に、基板温度を５８５［℃］としてＰＺＴ膜を形成した後、「７００℃、１５分間」の条件でアニール処理を施した。ＰＺＴ膜の他の成膜条件は、上述したサンプル１と同様である。

実験例４〜実験例６において作製した、サンプル４〜サンプル６のＰＺＴ膜について、表面プロファイルと断面プロファイルとを、二次電子顕微鏡（ＳＥＭ）を用いて調べた。
図８、図９、図１０は順に、サンプル４、サンプル５、サンプル６のＳＥＭ写真であり、図８、図９、図１０の各々の上方に位置する写真がＰＺＴ膜の断面を表しており、図８、図９、図１０の各々の下方に位置する写真がＰＺＴ膜の表面を表している。
ＳＥＭ写真より、以下の点が明らかとなった。
（Ｂ１）図８より、サンプル４のＰＺＴ膜は、表面が極めて滑らかであり、断面はそれほど目立った柱状構造が見られない。
（Ｂ２）図９より、サンプル５のＰＺＴ膜は、サンプル４に比較して、表面に個々の結晶粒の形状が残存し表面粗度が大きく見える。断面写真においては、シャープな柱状構造が形成されていることが明らかとなっている。
（Ｂ３）図１０より、サンプル６のＰＺＴ膜は、サンプル５のＰＺＴ膜ほどではないが、表面に個々の結晶粒の形状が残存し表面粗度が大きく見える。しかし、断面には目立った柱状構造が見られない。

上述した評価に使用したＳＥＭは測長機能を備えており、各サンプルにおけるＰＺＴ膜の表面粗度ＲＭＳ［ｎｍ］を求めた。
また、各サンプルにおけるＰＺＴ膜の密度は、酸を用いてＰＺＴ膜を完全に溶解させ、溶解前後における重量変化により求めた。
表２は、図８〜図１０に示したＰＺＴ膜における、表面粗度（ＲＭＳ）と密度とを示している。

表２より、ＬａＮｉＯ_３膜をシード層として用い、低温で成膜することにより得られた、サンプル４のＰＺＴ膜は、高温で成膜したサンプル５および６のＰＺＴ膜に比べて、密度が大きいことが確認された。

図１１は、実験例４〜実験例６において作製した、サンプル４〜サンプル６のＰＺＴ膜について、圧電性（圧電係数）を評価した結果を示すグラフである。
図１２は、実験例４〜実験例６において作製した、サンプル４〜サンプル６のＰＺＴ膜について、耐圧性（漏洩電流密度）を評価した結果を示すグラフである。

図１１および図１２より、以下の点が明らかとなった。
（Ｃ１）図１１より、圧電係数は、サンプル４（１７．１）とサンプル６（１７．２）が同等に高く、これらに比べてサンプル５（１４．７）は劣っている。
（Ｃ２）図１２より、漏洩電流密度が急増することなく安定した状態が保つことができる印加電圧の範囲は、サンプル５（−３０Ｖ，＋３１Ｖ）が最も狭い。サンプル６におけるその範囲（−６０Ｖ，＋６１Ｖ）は、サンプル５の２倍まで広がる。さらにサンプル４におけるその範囲（−１００Ｖ，＋８３Ｖ）はさらに拡大し、サンプル５の３倍以上まで広がる。
以上の結果より、本発明の実施形態に係る多層膜の製造方法を用いることにより、圧電性に優れるとともに、極めて高い耐圧性も兼ね備えた多層膜が得られることが確認された。

特に、ＬａＮｉＯ_３膜をシード層として用いることによって、異相のないペロブスカイト構造を有し、高密度のＰＺＴ膜を、低温領域を含む広い温度領域で成膜できることが確認された。そして、低温領域で作製したＰＺＴ膜が、優れた圧電性と耐圧性を兼ね備えることが明らかとなった。

以上、本発明の実施形態に係る多層膜の製造方法および多層膜について説明してきたが、本発明はこれに限定されるものではなく、発明の趣旨を逸脱しない範囲で、適宜変更が可能である。

本発明は、多層膜の製造方法および多層膜に広く適用可能である。

１ 多層膜、２ 基板、３ 導電層、４ シード層、５ 誘電体層、１０ 成膜装置、１１ 真空槽、１３ スパッタ電源、１４ スパッタガス導入部、１８ 温度制御部、１９ 防着板用の加熱部、２１ ターゲット、３１ 基板、３２ 支持部、３４ 防着板（第一の防着板）。

Claims (5)

1. 基板に導電層を形成し、
   前記導電層を覆うように、ペロブスカイト構造を有する酸化物を含むシード層をスパッタ法により形成し、
   前記シード層を覆うように誘電体層を形成する多層膜の製造方法。
2. 前記シード層を形成する際に、前記酸化物は、ランタン（Ｌａ）とニッケル（Ｎｉ）と酸素（Ｏ）を含むように前記シード層を形成する請求項１に記載の多層膜の製造方法。
3. 前記誘電体層を形成する際に、前記誘電体層を形成する際の基板温度をＴｄ（ｄｉｅｌｅｃｔｒｉｃ）と定義したとき、関係式Ｔｄ≦５００℃を満たす請求項２に記載の多層膜の製造方法。
4. 前記シード層を形成する際に、基板温度をＴｓ（ｓｅｅｄ）と定義したとき、関係式Ｔｓ＜Ｔｄを満たす請求項３に記載の多層膜の製造方法。
5. 請求項１から請求項４のいずれか一項に記載の多層膜の製造方法を用いて形成された多層膜であって、
   シリコンからなる基板の一主面側に、白金（Ｐｔ）からなる導電層、ランタン（Ｌａ）とニッケル（Ｎｉ）と酸素（Ｏ）を含むシード層、及び誘電体層が、少なくとも順に配置された多層膜。