KR20160130999A - 다층막의 제조 방법 및 다층막 - Google Patents

다층막의 제조 방법 및 다층막 Download PDF

Info

Publication number
KR20160130999A
KR20160130999A KR1020167022805A KR20167022805A KR20160130999A KR 20160130999 A KR20160130999 A KR 20160130999A KR 1020167022805 A KR1020167022805 A KR 1020167022805A KR 20167022805 A KR20167022805 A KR 20167022805A KR 20160130999 A KR20160130999 A KR 20160130999A
Authority
KR
South Korea
Prior art keywords
film
substrate
pzt
seed layer
temperature
Prior art date
Application number
KR1020167022805A
Other languages
English (en)
Inventor
히로키 코바야시
미츠노리 헨미
미츠타카 히로세
카즈야 츠카고시
이사오 기무라
코우코우 수
Original Assignee
가부시키가이샤 아루박
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 아루박 filed Critical 가부시키가이샤 아루박
Publication of KR20160130999A publication Critical patent/KR20160130999A/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/14—Metallic material, boron or silicon
    • C23C14/18—Metallic material, boron or silicon on other inorganic substrates
    • C23C14/185—Metallic material, boron or silicon on other inorganic substrates by cathodic sputtering
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08—Oxides
    • C23C14/083—Oxides of refractory metals or yttrium
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08—Oxides
    • C23C14/088—Oxides of the type ABO3 with A representing alkali, alkaline earth metal or Pb and B representing a refractory or rare earth metal
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02197—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides the material having a perovskite structure, e.g. BaTiO3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02266—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by physical ablation of a target, e.g. sputtering, reactive sputtering, physical vapour deposition or pulsed laser deposition
    • H01L41/1876—
    • H01L41/316—
    • H01L41/319—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/07—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base
    • H10N30/074—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by depositing piezoelectric or electrostrictive layers, e.g. aerosol or screen printing
    • H10N30/076—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by depositing piezoelectric or electrostrictive layers, e.g. aerosol or screen printing by vapour phase deposition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/07—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base
    • H10N30/074—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by depositing piezoelectric or electrostrictive layers, e.g. aerosol or screen printing
    • H10N30/079—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by depositing piezoelectric or electrostrictive layers, e.g. aerosol or screen printing using intermediate layers, e.g. for growth control
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/80—Constructional details
    • H10N30/85—Piezoelectric or electrostrictive active materials
    • H10N30/853—Ceramic compositions
    • H10N30/8548—Lead-based oxides
    • H10N30/8554—Lead-zirconium titanate [PZT] based
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/35—Sputtering by application of a magnetic field, e.g. magnetron sputtering

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Optics & Photonics (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

본 발명은 다층막의 제조 방법과 다층막에 관한 발명으로 기판(2, 31)에 도전층(3)을 형성하고, 상기 도전층(3)을 덮도록 페로브 스카이트 구조를 갖는 산화물을 포함하는 시드층(4)을 스퍼터링 법에 의해 형성하고, 상기 시드층(4)을 덮도록 유전체층(5)을 형성하는 다층막의 제조방법과 그 제조 방법으로 생산된 다층막을 제공한다.

Description

다층막의 제조 방법 및 다층막 {Method for Manufacturing Multilayer Film, and Multilayer Film}
본 발명은 다층막의 제조 방법 및 다층막에 관한 것이다.
본 출원은 2014년 3월 10일에 일본에 출원된 특허 출원 2014-046814호에 근거하여 우선권을 주장하고 그 내용을 여기에 원용한다.
현재 티탄산지르콘산납(Pb(Zr,Ti)O3: PZT) 등의 강유전체를 이용한 압전 소자는 잉크젯 헤드와 가속도 센서 등의 MEMS(Micro Electro Mechanical Systems) 기술에 응용되고 있다. 그 중에서도 PZT 막은 주목받고 있으며 각 기관에서 활발히 연구되고 있다. (특허문헌 1~3).
<선행기술문헌>
<특허문헌>
<특허문헌1> 일본 특개 2007-327106호 공보
<특허문헌2> 일본 특개 2010-084180호 공보
<특허문헌3> 일본 특개 2003-081694호 공보
그러나 밀도가 높은 PZT박막을 형성하는 경우, 성막 시의 온도 마진이 좁아 안정적인 양산이 어렵다는 문제가 있었다.
본 발명은 이러한 종래의 실정을 감안하여 이루어진 것으로, 성막 시의 온도 마진을 확대한 다층막의 제조 방법을 제공하는 것을 첫 번째 목적으로 한다.
또한, 본 발명은 성막 시의 온도 마진이 넓고 우수한 내압 특성을 가지는 다층막을 제공하는 것을 두 번째 목적으로 한다.
본 발명자들은 PZT막의 내전압 특성을 개선하기 위해 다양한 연구에 임하고 있다. 이하에서 본 발명에 이르기 전 단계의 상황을 설명한다.
먼저 PZT막을 형성할 때의 조건 중 하나인 성막 온도에 주목하여 제작한 PZT막의 내전압과 Pb 함량을 조사하였다.
도 13은 성막 온도를 바꾸어 제작한 PZT막의 내전압 및 Pb 함량을 나타낸 그래프이다. 가로축은 성막 온도를 나타내며, 왼쪽 세로축은 내전압을 나타내고, 오른쪽 세로축은 Pb 함량을 나타낸다. 플롯에 관하여 "□" 표시는 내전압을 "○" 표시는 Pb 함량을 나타낸다.
도 13에서 온도가 높아짐에 따라 내전압은 증가세를 취하나, Pb 함량은 감소 경향을 나타내는 것으로 나타났다. 이 실험 결과를 바탕으로 성막 온도 620℃에서 Pb 함량을 감소시키면 더 높은 내전압을 실현할 수 있는 것이 아닐까 추측하였다.
도 14는 도 13을 감안하여 내전압의 Pb 함량 의존성을 검토한 결과를 나타낸 그래프이다. Pb 함량이 다른 2종류의 타겟(왼쪽: 30% PbO 과잉 타겟, 오른쪽: 13% PbO 과잉 타겟)을 이용한 것을 제외하고 동일한 성막 조건(성막 온도: 620[℃])에서 PZT막을 제작하고 그 막에 포함된 Pb 함량과 내전압을 평가하였다. 도 14에 나타낸 바와 같이 두가지 타겟을 이용하는 것으로써 PZT막에 포함된 Pb 함량을 저감할 수 있었다 (1.097 → 1.043 [a. u. ]). 그러나, 내전압은 상승하지 않고, 오히려 크게 감소하는 (55 → 37 [V]) 것으로 확인되었다.
이러한 결과로 PZT막에 포함된 Pb 함량 및 내전압에는 상관관계가 없는 것으로 밝혀졌다.
다음으로 제작한 PZT 막의 구조에 착안하여 PZT 막의 내전압과의 관계를 조사하였다.
도 15 내지 도 17은 성막 조건을 변경해 PZT 막을 제작하여 그 모폴로지(morphology)를 변화시킨 사례를 보여주는 SEM 사진이다. 도 15 내지 17의 각각의 위쪽에 위치하는 사진이 PZT막의 단면을 나타내고, 아래쪽에 위치하는 사진이 PZT막의 표면을 나타낸다.
표 1는 도 15 내지 17에 나타낸 PZT 막의 표면 조도(RMS), 밀도, 내전압이다. 표면 조도(RMS)는 AFM(원자 간력 현미경)을 이용하여 측정하였다. 밀도는 산을 이용하여 PZT막을 완전히 용해시켜 용해 전후의 무게 변화로 구하였다. 내전압은 I-V 측정하여 구하였다.
<표１>
Figure pct00001
본 발명자들은 당초 PZT막의 표면 형태를 개선하면, 즉, 표면 조도 RMS를 줄일 수 있다면 큰 내전압을 가질 것으로 생각하여, 표 1에 나타낸 3종류의 표면 조도가 다른 PZT막을 만들었다. 그러나 표 1에서 보는 바와 같이, PZT막의 표면 조도를 억제하여도, 즉 표면 형태를 개선하여도 PZT의 내전압이 반드시 향상되는 것은 아닌 것으로 나타났다. 한편, PZT막의 밀도가 높을수록 내전압은 높은 것으로 확인되었다.
그러나, 도 16와 같이 밀도가 높은 PZT 박막을 형성하는 경우, 성막 시의 온도 마진이 80℃ 정도 밖에 없기 때문에 안정된 양산이 어려웠다.
발명자들은 상술한 연구 결과에 비추어 본 발명을 생각해 내었다.
본 발명의 제 1 실시예에 따른 다층막의 제조 방법은 적어도 다음의 공정 A와 공정 B 및 공정 C을 가진다. 즉, 본 발명의 제 1 실시예에 따른 다층막의 제조 방법은 기판에 도전층을 형성하고(공정 A), 상기 도전 층을 덮도록 페로브스카이트 구조를 가지는 산화물을 포함한 시드층을 스퍼터링 법에 의해 형성해(공정 B), 상기 시드층을 덮도록 유전체층을 형성한다(공정 C).
본 발명의 제 1 실시예에 따른 다층막의 제조 방법에 있어서, 상기 시드층을 형성할 때에 있어(공정 B), 상기 산화물은 란탄(La), 니켈(Ni)과 산소(O)를 포함한 상기 시드층을 형성해도 좋다.
본 발명의 제 1 실시예에 따른 다층막의 제조 방법에 있어서, 상기 유전체층을 형성할 때에 있어(공정 C), 상기 유전체층 형성 시의 기판온도를 Td(dielectric)로 정의할 때, Td ≤ 500℃를 충족해도 좋다.
본 발명의 제 1 실시예에 따른 다층막의 제조 방법에 있어서, 상기 시드층을 형성할 때에 있어(공정 B) 기판 온도를 Ts(seed)로 정의했을 때, 관계식 Ts ＜ Td 를 충족해도 좋다.
본 발명의 제 2 실시예에 따른 다층막은 상술한 제 1 실시예에 따른 다층막의 제조 방법을 이용하여 형성된 다층막으로서, 실리콘으로 이루어진 기판의 한 주면 측에 백금(Pt)으로 된 도전층, 란탄(La)과 니켈(Ni)과 산소(O)를 포함한 시드층 및 유전체층이 최소한으로 배치된 다층막이다.
본 발명의 실시예에 따르면, 상기 공정 B에서 시드층으로서 페로브스카이트 구조를 갖는 산화물을 스퍼터링 법에 의해 형성하고 있다. 따라서, 상기 시드층 상에 유전체 막을 성막할 때 다른 모양의 발생을 억제하여 페로브 스카이트 구조를 갖는 유전체막을 더 낮은 온도에서 성막하는 것이 가능하다. 따라서, 본 발명에서는 온도 마진을 확대한 다층막의 제조 방법을 제공할 수 있다.
또한, 본 발명의 실시예에서 백금(Pt)으로 이루어진 도전층과 란탄(La), 니켈(Ni), 산소(O)를 포함한 시드층 및 유전체층이 최소한으로 배치되어있기 때문에, 우수한 내압 특성을 가지는 다층막을 제공할 수 있다
<도１> 본 발명의 실시예에 따른 다층막의 하나의 구성예를 나타낸 단면도이다.
<도２a> 본 발명의 실시예에 따른 다층막의 제조 공정을 나타낸 단면도이다.
<도２b> 본 발명의 실시예에 따른 다층막의 제조 공정을 나타낸 단면도이다.
<도２c> 본 발명의 실시예에 따른 다층막의 제조 공정을 나타낸 단면도이다.
<도３> 본 발명의 실시예에서 이용한 성막 장치의 내부 구성을 개략적으로 나타낸 도면이다.
<도４> 샘플 1에서 성막된 PZT막의 결정 구조를 나타내는 회절 피크를 나타낸 도면이다.
<도５> 샘플 2에서 성막된 PZT막의 결정 구조를 나타내는 회절 피크를 나타낸 도면이다.
<도６> PZT막의 성막 온도(기판온도)로 얻은 PZT막에 대한 파이로 크로아상의 피크 강도와의 관계를 나타낸 도면이다.
<도７> 샘플 1의 PZT막에 대한 결정성을 나타낸 도면이다.
<도８> 샘플 4의 PZT막의 표면 사진을 나타낸 도면이다.
<도９> 샘플 5의 PZT막의 표면 사진을 나타낸 도면이다.
<도１０> 샘플 6의 PZT막의 표면 사진을 나타낸 도면이다.
<도１１> 샘플 4 ~ 샘플 6 PZT막의 압전성을 나타낸 도면이다.
<도１２> 샘플 4 ~ 샘플 6 PZT막의 내압성을 나타낸 도면이다.
<도１３> PZT막 중의 Pb량 및 내전압 특성과의 관계를 나타낸 도면이다.
<도１４> PZT막 중의 Pb량 및 내전압 특성과의 관계를 나타낸 도면이다.
<도１５> PZT막의 표면 사진을 나타낸 도면이다.
<도１６> PZT막의 표면 사진을 나타낸 도면이다.
<도１７> PZT막의 표면 사진을 나타낸 도면이다.
이하에서는 본 발명에 따른 다층막의 제조 방법 및 다층막의 일 실시예에 대해 도면을 참조하여 설명한다.
도 1은 본 실시예에 따른 다층막의 하나의 구성예를 나타낸 단면도이다.
이 다층막(1)은 실리콘으로 이루어진 기판(2)의 한 주면 측(제 1 면에서)에 백금(Pt)으로 이루어진 도전층(3), 란탄(La), 니켈(Ni), 산소(O)를 포함한 시드층(4) 및 유전체층(5)이 최소 순서로 배치되어 있다.
유전체층(5)은 특별히 한정되지 않지만, 예를 들면, 티탄산지르콘산납 [Pb(ZrxTi1-x)O3: PZT], PbTiO3, BaTiO3, PMM-PZT, PNN-PZT, PMN-PZT, PNN-PT, PLZT, PZTN, NBT, KNN 등의 강유전체로 구성된다.
유전체층(5)이 란탄(La), 니켈(Ni), 산소(O)를 포함한 시드층(4) 위에 배치되어 있다. 이 시드층(4)는, 예를 들어, 페로브스카이트 구조를 가지므로, 시드층(4) 위에 배치되는 유전체층(5)은 다른 모양을 포함하지 않는 페로브 스카이트 구조로 형성된다. 그러면, 이 다층막(1)은, 예를 들어, 높은 압전성과 내압성 등 우수한 특성을 가진다. 이러한 다층막(1)은, 예를 들어, 압전 소자 등에 적합하게 이용된다.
이 다층막(1)은 다음에 기술된 제조 방법에 의해 형성된다.
도 2a 내지 도 2c는 본 실시예에 따른 다층막의 제조 공정을 나타낸 단면도이다.
본 발명의 실시예에 따른 다층막의 제조 방법은 기판(2)에 도전층(3)을 형성하는 공정 A [도 2a] 및 상기 도전층(3)을 덮도록 시드층(4)을 형성하는 공정 B [도 2b] 및 상기 시드층(4)을 덮도록 유전체층(5)을 형성하는 공정 C [도 2b] 를 최소한 갖춘다. 이러한 다층막(1)의 제조 방법의 상기 공정 B에서는 상기 시드층(4)으로 페로브스카이트 구조를 갖는 산화물을 스퍼터링 법에 의해 형성한다.
상기 공정 B에서 시드층(4)으로 페로브스카이트 구조를 갖는 산화물을 스퍼터링 법에 의해 형성하고 있기 때문에, 상기 시드층(4) 위에 유전체층(5)을 형성할 때 보다 저온에서 성막이 가능해 진다. 또한, 페로브스카이트 구조를 갖는 시드층(4) 위에 유전체층(5)을 성막하여 유전체층(5)은 예를 들어, 파이로 크로아상 같은 다른 모양 없는 페로브스카이트 구조를 갖도록 형성된다. 이를 통해 얻어지는 다층막(1)은, 예를 들어, 높은 압전성 및 내압성 등 우수한 특성을 가진다. 따라서, 본 발명의 실시예에 의하면, 온도 마진을 확대한 다층막 제조 방법을 제공할 수 있다.
또한, 이하의 설명에서는 유전체층(5)으로 티탄산지르콘산납 [Pb(Zr,Ti)O3: PZT]을 이용한 경우를 예로 들어 설명하지만, 본 발명은 이것에 한정되지 않는다.
＜성막 장치＞
이하에서는, 본 발명의 실시예에 따른 다층막의 제조 방법을 실시하기 위해 적합한 성막 장치의 구조에 대해 설명한다.
도 3은 성막 장치(10)의 내부 구성의 일례를 나타낸 모식적인 단면도이다.
성막 장치(10)는 진공 조(11)와 진공 조(11) 내에 배치 된 타겟(21), 타겟(21)과 대면하는 위치에 배치되어 기판(31)(기판 2)을 지지하는 기판 보유대(32)와 기판 보유대(32)로 지지된 기판(31)을 가열/냉각하여 기판 온도를 조절하는 온도 제어부(18)와 타겟(21)에 전압을 인가하는 스퍼터 전원(13) 진공 조(11) 내에 스퍼터 가스를 도입하는 스퍼터 가스 도입부(14)와 진공 조(11) 내의 가스를 외부로 배출하여 진공 조(11) 내를 감압 진공 배기 장치(15)와 진공 조(11) 내에서 타겟(21)에서 방출된 입자가 부착되는 위치에 배치되어 제 1 방착판(34) 및 제 2 방착판(35)을 구비하고 있다.
진공 조(11)의 상부 벽면에는 음극 전극(22)이 절연 부재(28)를 사이에 두고 배치되어, 음극 전극(22)과 진공 조(11)는 전기적으로 절연되어 있다. 진공 조(11)는 접지 전위로 되어 있다.
음극 전극(22)의 일면 측(제 1 전극면)은 국부적으로 진공 조(11) 내에 노출되어 있다. 타겟(21)은 음극 전극(22)의 일면 측 중 노출된 영역의 중앙에 밀착되어 고정되어 있다. 타겟(21)과 음극 전극(22)는 전기적으로 연결되어 있다.
스퍼터 전원(13)은 진공 조(11)의 외측에 배치되고, 음극 전극(22)과 전기적으로 연결되어, 음극 전극(22)을 통해 타겟(21)에 교류 전압을 인가할 수 있다.
음극 전극(22)의 타겟(21)이 배치되는 면과는 반대쪽, 즉 음극 전극(22)의 다른 면 측(제 2 전극면)에는 자석 장치(29)가 배치되어 있다. 자석 장치(29)는 타겟(21)의 표면에 자력선을 형성하도록 구성되어 있다.
기판(31)을 적재하는 지지대(32)(기판 보유대)는 예를 들어, 탄화 규소(SiC)로 만들고 기판 보유대(32)의 바깥 둘레는 기판(31)의 바깥 둘레보다 크게 형성되어 기판 보유대(32)의 표면은 타겟(21) 표면과 대향하도록 배치되어 있다. 기판 보유대(32)는 기판(31)을 정전 흡착하는 장치(정전 흡착부)가 내재되어 있다.
기판 보유대(32)의 표면의 중심부에 기판(31)을 정전 흡착시키면 기판(31)의 뒷면은 기판 보유대(32)의 표면의 중심부에 밀착되어 기판(31)은 기판 보유대(32)와 열적으로 연결된다.
제 1 방착판(34)은 석영, 알루미나 등의 세라믹으로 형성되어 있다. 제 1 방착판(34)의 내주(內周)는 기판(31)의 외주(外周)보다 크고 제 1 방착판(34)은 환형으로 형성되어 있다. 제 1 방착판(34), 기판 보유대(32)의 표면의 중앙부의 외측인 바깥 가장자리를 덮도록 배치되어 있다. 그러면 타겟(21)에서 방출된 입자는 기판 보유대(32)의 표면의 외연 부분에 대한 부착이 방지된다.
제 1 방착판(34)의 뒷면은 기판 보유대(32)의 표면 외연 부분에 밀착되어 제 1 방착판(34)은 기판 보유대(32)와 열적으로 연결되어 있다.
기판 보유대(32)의 표면의 중심부에 기판(31)을 적재할 때, 제 1 방착판(34)은 기판(31)의 외주보다 외측을 둘러싸도록 배치되어 있다.
제 2 방착판(35)은 석영, 알루미나 등의 세라믹으로 형성되어 있다. 제 2 방착판(35)의 내주는 타겟(21)의 외주와 기판(31)의 외주보다 크고, 제 2 방착판(35)은 원통형으로 형성되어 있다. 제 2 방착판(35)은 기판 보유대(32)와 음극 전극(22) 사이에 배치되어 기판(31)과 타겟(21)과의 사이 공간의 측방을 둘러싸도록 구성되어 있다. 그러면 타겟(21)에서 방출된 입자가 진공 조(11)의 벽면에 부착이 방지된다.
온도 제어부(18)는 발열 부재(33)와 가열용 전원(17)을 가지고 있다.
발열 부재(33)의 재료로서는 SiC를 사용하였다. 발열 부재(33)는 기판(31)이 배치되는 기판 보유대(32)면과는 반대측의 위치에 배치되어 있다. 가열용 전원(17)는 발열 부재(33)와 전기적으로 연결되어 있다. 가열용 전원(17)에서 발열 부재(33)에 직류 전류가 공급되면 발열 부재(33)가 생성한 열이 기판 보유대(32)을 통해, 기판 보유대(32) 위에 적재된 기판(31)과 제 1 방착판(34)에 전해져 기판(31)과 제 1 방착판(34)이 함께 가열된다.
기판(31)의 뒷면은 기판 보유대(32)의 표면 중심부에 밀착되어 있으며, 기판(31)의 중심부에서 외연 부분까지 균일하게 열이 전달된다.
기판 보유대(32)가 배치되는 발열 부재(33) 면의 반대측에는 냉각부(38)가 배치되어 있다. 냉각부(38)는 내부에 온도 관리된 냉각 매체가 순환할 수 있도록 구성되어 발열 부재(33)가 발열해도 진공 조(11)의 벽면의 가열을 방지한다.
스퍼터 가스 도입부(14)는 진공 조(11) 내에 연결되고, 진공 조(11) 내에 스퍼터 가스를 도입할 수 있도록 구성되어 있다.
＜다층막 성막 방법＞
다음은 다층막 성막 방법에 대해 설명한다.
도 3은 다층막의 제작에 이용된 성막 장치의 내부 구성을 개략적으로 나타낸 도면이다. 도 2a 내지 도 2c는 본 실시 예에 따른 다층막의 제조 공정을 나타낸 단면도이다.
도 3은 설명을 단순화하기 위해, 성막 장치(10)가 1개의 진공 조(11)를 갖는 경우를 예시 한 것으로 다음의 공정 A ~ C의 제조 방법에서는 적어도 3개의 진공 조(11a), (11b), (11c) (11)를 이용하여 다층막이 제조된다
구체적으로, 도 3을 이용하여 3개의 진공 조를 갖춘 성막 장치(10)를 설명하면, 도 3의 지면 깊이 방향을 따라 3개의 진공 조가 배열되어 있다. 3개의 진공 조(11a), (11b), (11c) 중 진공 조(11a), (11b)의 사이에는 도시되지 않은 분할 밸브가 배치되어 있으며, 진공 조(11b), (11c) 사이에는 도시되지 않은 분할 밸브가 배치되어 있다. 분할 밸브를 닫아 진공 조(11a), (11b), (11c) 각각은 독립적인 진공 분위기를 만드는 것이 가능하다. 또한 분할 밸브를 열어 서로 인접한 2개의 진공 조가 연통되면 두 진공 조 중 한쪽 진공 조에서 다른 진공 조를 향해 기판을 반송하는 것이 가능하다. 이러한 3개의 진공 조를 갖춘 성막 장치(10)에서는 예를 들면, 진공 조(11a)에서 공정 A를 하고, 진공 조(11b)에서 공정 B를 하며, 진공 조(11c)에서 공정 C를 한다. 특히 진공 조(11a) (11)은 도전층의 형성에 사용되며, 진공 조(11b) (11)은 시드층의 형성에 사용되며, 진공 조(11c) (11)는 유전체층의 형성에 이용된다. 다음의 설명에서는 진공 조 부호(11a), (11b), (11c) (11)를 이용하여 다층막 성막 방법에 대해 설명한다. 진공 조를 구성하는 부재(도 3 참조)는 3개의 진공 조에서 동일한 부호를 붙이고 있다.
(공정 A): 도전층의 형성
도 2a에 나타낸 바와 같이, 실리콘(Si)으로 이루어진 기판(2)의 한 주면 측에, 백금(Pt)으로 이루어진 도전층(3)을 형성한다. 다음으로는 기판의 한 주면에 직접 도전층을 형성하는 경우를 설명하지만, 필요에 따라 기판(2)의 한 주면에 도전층을 형성하기 전 다른 피막을 기판 위에 설치해도 된다.
타겟(21a) (21)로 Pt로 이루어진 타겟을 진공 조(11a) (11)에 설치한다. 진공 조(11a) (11)의 내부 공간을 진공 배기 장치(15)에 의해 감압하여 진공 조(11a) (11)의 내부 공간은 높은 진공도를 갖는 진공 분위기가 된다. 이 진공분위기의 진공도는 성막 시의 압력 조건의 진공도보다 높다. 이후 진공 배기 장치(15)가 구동하여 진공 조(11a) (11)가 지속적으로 진공으로 유지된다.
진공 조(11) 내의 진공 분위기를 유지하면서 진공 조(11a) (11)의 내부 공간에 성막할 기판(31)을 도시되지 않은 반입구를 통해 진공 조(11) 내에 넣는다. 그리고 기판(31)의 한 주면이 타겟(21)의 스퍼터면과 마주 보도록 기판 보유대(32)의 중앙부에 기판(31)을 유지한다. 냉각부(38)에 온도 관리된 냉각 매체를 순환시켜 둔다.
이어서 도전층 성막 공정으로, 기판(31)을 성막 온도로 유지하면서 스퍼터 가스 도입부(14)로부터 진공 조(11) 내에 스퍼터 가스로 Ar 가스를 도입하고 전원(13)에서 음극 전극(22)에 교류 전압을 인가함으로써, Pt 타겟을 스퍼터링한다. 이로 인해 기판(31)의 한 주면 측에 Pt 도전층(3)이 형성된다.
(공정 B): 시드층의 형성
도 2b에 나타낸 바와 같이, 상기 도전층(3)을 덮도록 시드층(4)을 형성한다.
본 공정 B는 시드층(4)으로서 페로브스카이트 구조의 산화물을 스퍼터링 법에 의해 형성한다.
시드층(4)으로는 특별히 한정되지 않지만, 예를 들면, Pb(ZrxTi1-x)O3 막, SrRuO3 막, PbTiO3 막, PbLaTiO3 막, LaNiO3 막 등을 들 수 있다.
시드층(4)으로서 페로브스카이트 구조를 갖는 산화물을 이용하는 것으로, 이 시드층(4) 위에 유전체층(5)을 형성할 때 페로브스카이트 구조의 PZT를 성막할 수 있다.
그 중에서도 특히 LaNiO3(LNO)이 바람직하다. LNO는 (002)면에 자기 배합 성이 높고, 예를 들어, 300℃의 저온에서 성막 가능하다. 또한 LNO는 낮은 저항을 가진다. 시드층(4)으로서 LNO를 이용함으로써 유전체층(5)을 형성 할 때 다른 모양의 파이로 크로아상의 발생을 억제 할 수 있어 페로브 스카이트 구조의 PZT를 더 저온 영역을 포함하는 넓은 온도 마진 내에서 성막할 수 있다.
즉, 본 공정 B에서 시드층(4)으로 란탄(La), 니켈(Ni), 산소(O)를 포함하는 산화물을 형성한다.
타겟(21)로 La, Ni, O를 포함하는 산화물로서 LNO 타겟을 진공 조(11b) (11)에 설치한다. 진공 조(11b) (11)의 내부 공간을 미리 진공 배기 장치(15)에 의해 감압하여 진공 조(11b) (11)의 내부가 높은 진공도를 갖는 진공분위기가 된다. 이 진공분위기는 성막 시의 압력 분위기의 진공도보다 높다. 이후 진공 배기 장치(15)가 구동하여 진공 조(11b) (11) 내부의 분위기가 지속적으로 진공으로 유지된다.
진공 조(11b) (11)의 진공분위기를 유지하면서 Pt 도전층(3)이 미리 준비된 기판(31)을 진공 조(11a) (11)에서 진공 조(11b) (11)의 내부 공간에 반입한다. 그리고 기판(31)의 한 주면 측, 즉 Pt 도전층(3)이 LNO 타겟(21)의 스퍼터면과 마주 보도록 기판 보유대(32)의 표면 중심부에 기판(31)을 유지시킨다.
이어서 기판(31)을 성막 온도로 유지하면서 스퍼터 가스 도입부(14)로부터 진공 조(11b) (11) 내에 스퍼터 가스로 Ar 가스와 산소 가스를 도입하고 전원(13)에서 음극 전극(22)에 교류 전압을 인가함으로써, LNO 타겟을 스퍼터링 한다. 이로 인해 기판(31)의 한 주면 측의 Pt 도전층(3) 위에 LNO로 이루어진 시드층(4)이 형성된다.
또한, 시드층(4)을 형성하는 경우, 성막 중 기판 온도는 필요에 따라 소정의 온도 프로파일에 의해 제어된다. 성막 시작에서 성막 종료까지 일정한 온도를 유지하도록 설정해도 좋고, 예를 들면, 성막 시작이 성막 종료보다 고온이 되도록 온도 설정해도 상관 없다.
(공정 C): 유전체층의 형성
도 2c와 같이, 상기 시드층(4)을 덮도록 유전체층(5)을 형성한다.
본 공정 C에서는 유전체층(5)으로서 PZT 막을 스퍼터링 법에 의해 형성한다.
타겟(21)로서 PZT 타겟을 진공 조(11c) (11)에 설치한다. 진공 조(11c) (11)의 내부 공간을 진공 배기 장치(15)에 의해 감압하여 진공 조(11c) (11)의 내부 공간이 높은 진공도를 갖는 진공분위기가 된다. 이 진공분위기의 진공도는 성막 시의 압력 분위기의 진공도보다 높다. 이후 진공 배기 장치(15)가 구동하여 진공 조(11c) (11)의 분위기가 지속적으로 진공으로 유지된다.
진공 조(11c) (11)의 진공 분위기를 유지하면서 Pt 도전층(3)과 시드층(4)이 미리 준비된 기판(31)을 진공 조(11b) (11)에서 진공 조(11c) (11)의 내부 공간에 반입한다. 그리고 기판(31)의 한 주면 측, 즉 시드층(4)이 PZT 타겟(21)의 스퍼터면과 마주 보도록 기판 보유대(32)의 표면 중심부에 기판(31)을 유지시킨다.
이어서 기판(31)을 성막 온도로 유지하면서 스퍼터 가스 도입부(14)로 진공 조(11b) (11) 내에 스퍼터 가스로서 Ar 가스와 산소 가스를 도입하고 전원(13)에서 음극 전극(22)에 교류 전압을 인가함으로써, PZT 타겟을 스퍼터링한다. 그러면 기판(31)의 한 주면 측의 시드층(4) 위에 페로브 스카이트 구조를 갖는 PZT막으로 이루어진 유전체층(5)이 형성된다.
또한, 유전체층(5)을 형성하는 경우, 성막 중 기판 온도는 필요에 따라 소정의 온도 프로파일에 의해 제어된다. 성막 시작에서 성막 종료까지 일정한 온도를 유지하도록 온도 설정해도 좋고, 예를 들면, 성막 시작이 성막 종료보다 고온이 되도록 온도 설정해도 상관 없다.
후술하는 바와 같이, 시드층(4)으로 SRO 막(SrRuO) 또는 LNO 막을 도입함으로써 기존의 시드층을 만들지 않는 계층 구성(도전 층 / 유전체 층)에 비해 파이로 크로아상의 형성을 억제할 수 있는 성막 온도 범위(대역)를 넓힐 수 있게 된다. 즉, 본 발명의 실시예에 의하면, 온도 마진을 확대 할 수 있다.
특히 LNO 막으로 이루어진 시드층(4)을 채용하면 파이로 크로아상의 형성을 억제 할 수 있는 성막 온도 범위(대역)를 더 저온 측에 연장이 가능하므로 대량 생산 프로세스의 저온화를 꾀할 수 있다.
기판(31)에 소정의 두께의 PZT 박막을 성막한 후 전원(13)에서 음극 전극(22)에 전압 인가를 중지하고 스퍼터 가스 도입부(14)로부터 진공 조(11c)(11) 내로의 스퍼터 가스 도입을 정지한다.
가열용 전원(17)으로부터의 발열 부재(33)에 전류 공급을 중지하여 발열 부재(33)를 냉각하고, 기판(31)을 성막 온도보다 낮은 온도로 한다. 예를 들어, 진공 조(11c) (11) 내에서 발열 부재(33)를 400℃ 이하까지 온도를 내리고 그 온도를 유지시킨다.
진공 조(11) 내의 진공분위기를 유지하면서 세 층(도전층, 시드층, 유전체층)을 순서대로 적층하여 이루어진 다층막이 형성된 기판(31)을 진공 조(11)의 외측에 도시되지 않은 반출구에서 외부로 반출한다.
또한, 상술한 기판의 반송, 즉 외부에서 진공 조(11a) (11)로 반입, 각 진공 조 간 이동, 진공 조(11c) (11)에서 외부로의 반출은 도시되지 않은 반송 로봇이 적합하게 사용된다.
이와 같이하여 도 1에 나타낸 구성의 다층막(1)이 제조된다. 예를 들어, 이 다층막(1)은 시드층(4)이, 페로브 스카이트 구조를 가지므로, 유전체층(5)은 다른 모양이 없는 페로브 스카이트 구조를 갖는다. 그러면 이 다층막(1)은 예를 들어, 높은 압전성과 내압성을 둘 다 가진 우수한 특성을 얻을 수있다. 이러한 다층막(1)은 예를 들어, 압전 소자 등에 적합하게 사용된다.
[실험예]
이하에서는 상술한 본 발명의 실시예에 따라 얻을 수 있는 효과를 확인하기 위해 실시한 실험예에 대해 설명한다.
시드층의 조건을 바꾸어 PZT 막(유전체층)을 성막하고 그 특성을 평가하였다.
(실험예 1)
본 예에서는 Pt막으로 이루어진 도전층, LaNiO3 막으로 이루어진 시드층, PZT 막으로 이루어진 유전체층을 순서대로 적층하여 이루어진 다층막을 형성하였다.
기판으로는 직경 8 인치의 실리콘(Si) 웨이퍼를 사용하였다. 여기에서는 Si 웨이퍼의 한 주면에 열산화막(SiO2 막), 밀착층으로서 기능하는 Ti 막(두께 20nm) 및 하부 전극층 역할을 하는 Pt 막(두께 100nm)이 순서대로 미리 적층되어 있는 기판을 사용하였다.
스퍼터 장비로는 도 3에 나타낸 바와 같은 구성의 평판형 마그네트론 방식의 스퍼터링 장치(SME-200)를 사용하였다. 스퍼터 전원으로는 고주파 전원(주파수: 13.56MHz)을 사용하였다.
LaNiO3 막으로 이루어진 시드층의 성막 조건은 다음과 같이 설정하였다.
타겟에는 300mm 직경, 두께 5mm의 LaNiO3 타겟을 사용하였다.
스퍼터 파워는 1.0 [kW], 스퍼터링 시의 진공 조 내의 압력은 0.4 [Pa], 기판 온도는 250 ~ 400 [℃]로 하였다.
시드층의 두께는 40 ~ 300 [nm]로 하였다.
PZT 막으로 이루어진 유전체층의 성막 조건은 다음과 같이 설정하였다.
타겟에는 300mm 직경, 두께 5mm의 PZT 타겟을 사용하였다.
스퍼터 파워는 2.5 [kW], 스퍼터링 시의 진공 탱크 내의 압력은 0.5 [Pa], 기판 온도는 445 ~ 700 [℃]로 하였다.
유전체층의 두께는 2.0 [μm]로 하였다.
상술한 조건에 의해 제작한 실험예 1의 시료를 샘플 1로 칭한다.
(실험예 2)
본 예에서는 시드층을 LaNiO3 막에서 SrRuO3 막으로 변경한 이외는 실험예 1과 동일한 방법으로 다층막을 형성하였다.
SrRuO3 막으로 이루어진 시드층의 성막 조건은 다음과 같이 설정하였다.
타겟에는 300mm 직경, 두께 5mm의 SrRuO3 타겟을 사용하였다.
스퍼터 파워는 0.7 [kW], 스퍼터링 시의 진공 탱크 내의 압력은 0.4 [Pa], 기판 온도는 500 ~ 800 [℃]로 하였다.
시드층의 두께는 40 ~ 300 [nm]로 하였다.
상술한 조건에 의해 제작한 실험예 2의 시료를 샘플 2로 칭한다.
(실험예 3)
본 예에서는 시드층없이 기판의 Pt 박막 상에 PZT 막을 성막하여 다층막을 형성하였다.
PZT 막으로 이루어진 유전체층의 성막 조건은 실험예 1과 동일하다.
상술한 조건에 의해 제작한 실험예 3의 시료를 샘플 3으로 칭한다.
실험예 1 내지 실험예 3에서 제작한 샘플 1 내지 샘플 3의 PZT 막에 대해 PZT 막의 결정 구조를 X 선 회절법을 이용하여 분석하였다.
도 4는 샘플 1(시드층: LaNiO3 막)의 X선 차트이다. 샘플 1은 성막 시의 기판 온도를 445 ~ 700 [℃]의 범위로 바꾸어 PZT 막을 성막하고, 각 기판 온도에서 형성된 PZT 막마다 결정 구조를 분석하였다.
도 5는 샘플 2(시드층: SrRuO3 막)의 X선 차트이다. 샘플 1은 성막시의 기판 온도를 560 ~ 700 [℃]의 범위로 바꾸어 PZT 막을 성막하고, 각 기판 온도에서 형성된 PZT 막마다 결정 구조를 분석하였다.
도 4에서 LaNiO3 막으로 이루어진 시드층이 형성된 샘플 1은 기판 온도를 445 [℃]으로 한 경우에만 PZT 막에 다른 모양의 파이로 크로아상이 확인되었다. 그 외의 기판 온도(465 ~ 700 [℃])로 한 경우는 파이로 크로아상이 확인되지 않았다. 즉, 시드층으로 LaNiO3 막을 이용하는 구성을 도입하면, 넓은 기판 온도 범위(235℃)에서 파이로 크로아상이 포함되지 않은 PZT 막이 얻어지는 것으로 밝혀졌다.
마찬가지로 도 5에서 SrRuO3 막으로 이루어진 시드층이 형성된 샘플 2는 성막 온도를 560 ~ 700 [℃]로 한 경우, PZT 막에 다른 모양의 파이로 크로아상이 확인되지 않았다.
도 6은 성막 시의 기판 온도를 바꾸어 제작한 PZT 막에서 기판 온도와 파이로 크로아상의 피크 강도와의 관계를 나타낸 그래프이다. 도 6에서 "○"표시는 샘플 1(시드층: LaNiO3 막)의 경우를 나타낸다. "△" 표시는 샘플 2(시드층: SrRuO3 막)의 경우를 나타낸다. "◇" 표시는 샘플 3(시드층: 없음)의 경우를 나타낸다.
도 6로부터 다음 사항이 밝혀졌다.
(A1) 시드층을 형성하지 않고 PZT 막을 성막한 샘플 3은 파이로 크로아상의 피크가 보이지 않는(즉, 다른 모양의 파이로 크로아상의 형성을 억제 가능한) 범위가 545 ~ 625 [℃]로 약 80 [℃]의 온도 범위이다.
(A2) LaNiO3 막으로 이루어진 시드층 위에 PZT 막을 성막한 샘플 1에서는 465 ~ 700 [℃]의 약 235 [℃]의 온도 범위이며, 샘플 3에 비해 매우 넓은 온도 범위에서 파이로 크로아상의 피크가 보이지 않는다. 즉, 파이로 크로아상의 피크가 보이지 않는 온도 범위(파이로 크로아상의 형성을 억제 할 수 있는 온도 범위)가 고온 영역측(625 [℃] 이상의 온도 범위)과 함께 저온측(545 [℃]보다 낮은 온도 범위)으로 확대되고 있다.
(A3) SrRuO3 막으로 이루어진 시드층 위에 PZT 막을 성막한 샘플 2에서도 샘플 1과 마찬가지로, 파이로 크로아상의 피크가 보이지 않는 온도 범위(파이로 크로아상의 형성을 억제 할 수 있는 온도 범위)가 고온 영역측(625 [℃] 이상의 온도 범위)으로 확대되고 있다. 그러나 저온측(545 [℃]보다 낮은 온도 범위)으로의 확대는 보이지 않았다.
이상의 결과에서, LaNiO3 막 또는 SrRuO3 막으로 이루어진 시드층 위에 PZT 막을 성막하여 파이로 크로아상의 형성을 억제할 수 있는 온도 범위 확대로 성막 마진의 확대를 도모할 수 있다. 특히 LaNiO3 막으로 이루어진 시드층은 파이로 크로아상의 형성을 억제 할 수 있는 온도 범위가 저온 영역에 확대(온도 마진의 확대를 꾀할 수 있다.)됨으로써 제조 공정의 저온화에도 기여한다.
LaNiO3 막으로 이루어진 시드층 위에 형성된 PZT 막은 초기 계면 형성 시에 다른 모양의 파이로 크로아상이 확인되지 않는다. 이것은 LaNiO3는 PZT보다 큰 열팽창 계수를 가져 냉각 과정에서 PZT 막이 압축 응력을 받기 때문에 BZT 막이 c 축 배향하는 것으로 생각된다.
이로부터 LaNiO3 막을 시드층으로 이용함으로써, 다른 모양의 파이로 크로아상이 없는 페로브 스카이트 구조의 PZT 막이, 예를 들어, 465℃(기판 온도)의 저온 영역을 포함하는 넓은 온도 범위에서 형성 가능하다는 것으로 확인되었다.
도 7은 샘플 1(실선)과 샘플 3(점선)의 PZT 막에 대한 결정성을 나타내는 X 선 차트이다. 샘플 1은 폴리 PZT(poly PZT)이며 (100) 로킹 커브(Rocking Curve)의 반치폭이 0.55 도이고, 샘플 3(반치폭 4.05도)에 비해 매우 높은 결정성을 갖는 것으로 확인됐다.
다음은 PZT 막의 압전성 및 내압성에 대한 평가 결과에 대해 설명한다. 이러한 평가를 위해 후술하는 3개의 샘플 4 ~ 6를 제작하여, 실험을 실시하였다.
(실험예 4)
기판 상에 LaNiO3 막으로 이루어진 시드층을 형성하고, 585 [℃]에서 시드층에 PZT 막(유전체층)을 형성하였다.
시드층의 성막 조건과 PZT 막의 다른 성막 조건은 상술한 샘플 1과 동일하다.
상술한 조건에 의해 제작한 실험 예 4의 시료를 샘플 4로 칭한다.
(실험예 5)
시드층을 형성하지 않고, Si 기판의 Pt 박막에 기판 온도를 585 [℃]로 하여 PZT 막을 형성하였다. PZT 막의 다른 성막 조건은 상술한 샘플 1과 동일하다.
상술한 조건에 의해 제작한 실험예 5의 시료를 샘플 5로 칭한다.
(실험예 6)
시드층을 형성하지 않고, Si 기판의 Pt 박막에 기판 온도를 585 [℃]로 하여 PZT 막을 형성한 후, 「700℃, 15 분」의 조건에서 어닐링(Anealing)을 실시하였다. PZT 막 다른 성막 조건은 상술한 샘플 1과 동일하다.
실험예 4 ~ 실험예 6에서 제작한 샘플 4 ~ 샘플 6의 PZT 막의 표면 프로파일 및 단면 프로필을 이차 전자 현미경(SEM)을 이용하여 조사하였다.
도 8, 도 9, 도 10은 차례로 샘플 4, 샘플 5, 샘플 6의 SEM 사진이고, 도 8,도 9,도 10의 각각의 위쪽에 위치하는 사진이 PZT 막의 단면을 나타내며 도 8, 도 9, 도 10의 각각의 아래쪽에 위치하는 사진이 PZT 막의 표면을 나타낸다.
SEM 사진에서 다음의 사항이 밝혀졌다.
(B1) 도 8에서 샘플 4의 PZT 막은 표면이 매우 매끄럽고, 단면은 그다지 눈에 띄는 주상 구조가 보이지 않는다.
(B2) 도 9에서 샘플 5의 PZT 막은 샘플 4에 비해 표면에 개별 결정 입자의 형상이 남아 표면 조도가 크게 보인다. 단면 사진에서는 선명한 주상 구조가 형성되어 있는 것으로 밝혀진다.
(B3) 도 10에서 샘플 6의 PZT 막은 샘플 5의 PZT 막 정도는 아니지만, 표면에 개별 결정 입자의 형상이 잔존하고 표면 조도가 크게 보인다. 그러나 단면에 눈에 띄는 주상 구조는 보이지 않는다.
상술한 평가에 사용된 SEM은 길이 측정 기능을 갖추고 있어, 각 샘플의 PZT 막의 표면 조도 RMS[nm]를 구하였다.
또한 각 샘플의 PZT 막의 밀도는 산을 이용하여 PZT 막을 완전히 용해시키고, 용해 전후의 무게 변화에 따라 구하였다.
표 2는 도 8 내지 도 10에 나타낸 PZT 막의 표면 조도(RMS)와 밀도를 나타낸다.
<표２>
Figure pct00002
표 2에서 LaNiO3 막을 시드층으로 사용하고 저온에서 성막함으로써 얻은 샘플 4의 PZT 막은 고온에서 성막한 샘플 5 및 6의 PZT 막에 비해 밀도가 큰 것으로 확인되었다.
도 11은 실험예 4 ~ 실험예 6에서 제작한 샘플 4 ~ 샘플 6의 PZT 막에 대해 압전성(압전 계수)을 평가한 결과를 나타낸 그래프이다.
도 12은 실험예 4 ~ 실험예 6에서 제작한 샘플 4 ~ 샘플 6의 PZT 막에 대해 내압성(누설 전류 밀도)을 평가한 결과를 나타낸 그래프이다.
도 11 및 도 12에서 다음 사항이 밝혀졌다.
(C1) 도 11에서 압전 계수는 샘플 4(17.1)와 샘플 6(17.2)이 동등하게 높고, 이에 비해 샘플 5(14.7)는 낮다.
(C2) 도 12에서 누설 전류 밀도가 급증하지 않고 안정된 상태를 유지할 수 있는 인가 전압의 범위는 샘플 5(-30V, + 31V)가 가장 좁다. 샘플 6의 범위(-60V, + 61V)는 샘플 5의 2배까지 넓어진다. 또한 샘플 4의 범위(-100V + 83V)는 더욱 확대되어 샘플 5의 3배 이상까지 넓어진다.
이상의 결과에서 본 발명의 실시예에 따른 다층막의 제조 방법을 이용하여 압전성이 우수하고, 매우 높은 내압성을 겸비한 다층막을 얻을 수 있는 것으로 확인되었다.
특히 LaNiO3 막을 시드층으로 이용함으로써 다른 모양 없는 페로브 스카이트 구조를 가지게 되어, 고밀도의 PZT 막을 저온 영역을 포함한 넓은 온도 영역에서 성막할 수 있는 것으로 확인되었다. 그리고 저온 영역에서 제작한 PZT 막이 우수한 압전성과 내압성을 겸비한 것으로 밝혀졌다.
이상, 본 발명의 실시예에 따른 다층막의 제조 방법 및 다층막에 대해 설명하였으나, 본 발명은 이에 한정되는 것이 아니라, 발명의 취지를 벗어나지 않는 범위에서 적절하게 변경이 가능하다.
<산업상 이용가능성>
본 발명은 다층막의 제조 방법 및 다층막에 널리 적용 가능하다.
1: 다층막
2: 기판
3: 도전층
4: 시드층
5: 유전체층
10: 성막 장치
11: 진공 조
13: 스퍼터 전원
14: 스퍼터 가스 도입부
18: 온도 제어부
19: 방착판용 가열부
21: 타겟
31: 기판
32: 지지대(기판 보유대)
34: 방착판(제 1 방착판)

Claims (5)

  1. 기판에 도전층을 형성하고,
    상기 도전층을 덮도록 페로브스카이트(perovskite) 구조를 갖는 산화물이 포함된 시드층을 스퍼터링 법에 의해 형성하고,
    상기 시드층을 덮도록 유전체층을 형성하는 다층막의 제조방법.
  2. 제 1 항에 있어서,
    상기 시드층을 형성할 때, 상기 산화물은 란탄(La), 니켈(Ni), 산소(O)를 포함하여 상기 시드층을 형성하는 다층막의 제조 방법.
  3. 제 2 항에 있어서,
    상기 유전체층을 형성할 때, 상기 유전체층을 형성할 때의 기판의 온도를 Td(dielectric)로 정의했을 때,
    관계식 Td ≤ 500℃를 충족하는 다층막의 제조 방법.
  4. 제 3항에 있어서,
    상기 시드층을 형성할 때, 기판의 온도를 Ts(seed)로 정의했을 때,
    관계식 Ts ＜ Td를 충족하는 다층막의 제조방법.
  5. 제 1 항 내지 제 4 항 중 어느 하나의 제조방법에 의해 형성된 다층막으로서,
    실리콘 기판의 한 주면 측에 백금(Pt)으로 이루어진 도전층,
    란탄(La), 니켈(Ni), 산소(O)를 포함한 시드층,
    유전체층이 최소한으로 배치된 다층막.
KR1020167022805A 2014-03-10 2015-03-03 다층막의 제조 방법 및 다층막 KR20160130999A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014046814 2014-03-10
JPJP-P-2014-046814 2014-03-10
PCT/JP2015/056238 WO2015137198A1 (ja) 2014-03-10 2015-03-03 多層膜の製造方法および多層膜

Publications (1)

Publication Number Publication Date
KR20160130999A true KR20160130999A (ko) 2016-11-15

Family

ID=54071646

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020167022805A KR20160130999A (ko) 2014-03-10 2015-03-03 다층막의 제조 방법 및 다층막

Country Status (7)

Country Link
US (1) US20170018702A1 (ko)
EP (1) EP3118347A4 (ko)
JP (1) JPWO2015137198A1 (ko)
KR (1) KR20160130999A (ko)
CN (1) CN106062239A (ko)
TW (1) TW201540524A (ko)
WO (1) WO2015137198A1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6973745B2 (ja) * 2017-09-12 2021-12-01 株式会社アルバック Ｐｚｔ薄膜積層体の製造方法
JP7194528B2 (ja) * 2018-07-18 2022-12-22 株式会社アルバック Ｐｚｔ素子、ｐｚｔ素子製造方法
CN113966552A (zh) * 2019-06-12 2022-01-21 富士胶片株式会社 压电元件
JP6996019B1 (ja) 2021-04-20 2022-01-17 住友化学株式会社 スパッタリングターゲット材、及びスパッタリングターゲット材の製造方法
JP2022165643A (ja) * 2021-04-20 2022-11-01 住友化学株式会社 圧電積層体、圧電積層体の製造方法、スパッタリングターゲット材、及びスパッタリングターゲット材の製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW512463B (en) * 2001-09-28 2002-12-01 Macronix Int Co Ltd Method for epitaxial growth of lead zirconate titanate film
JP4548597B2 (ja) * 2005-03-25 2010-09-22 セイコーエプソン株式会社 圧電素子の製造方法、インクジェット式記録ヘッドの製造方法およびインクジェットプリンタの製造方法
JP2011057475A (ja) * 2009-09-07 2011-03-24 Tokyo Institute Of Technology ぺロブスカイト構造酸化物薄膜の作製方法
JP5029711B2 (ja) * 2010-02-16 2012-09-19 日立電線株式会社 圧電薄膜素子及び圧電薄膜デバイス
WO2012046705A1 (ja) * 2010-10-06 2012-04-12 株式会社アルバック 誘電体成膜装置及び誘電体成膜方法
JP5853753B2 (ja) * 2012-02-16 2016-02-09 Tdk株式会社 ペロブスカイト機能積層膜

Also Published As

Publication number Publication date
CN106062239A (zh) 2016-10-26
TW201540524A (zh) 2015-11-01
US20170018702A1 (en) 2017-01-19
WO2015137198A1 (ja) 2015-09-17
EP3118347A1 (en) 2017-01-18
JPWO2015137198A1 (ja) 2017-04-06
EP3118347A4 (en) 2017-09-13

Similar Documents

Publication Publication Date Title
JP6367331B2 (ja) 多層膜及びその製造方法
WO2015194458A1 (ja) 多層膜の製造方法および多層膜
KR20160130999A (ko) 다층막의 제조 방법 및 다층막
US11527706B2 (en) Film structure body and method for manufacturing the same
JP2009231417A (ja) 圧電体膜の製造方法、成膜装置および圧電体膜
JP4927799B2 (ja) 強誘電体薄膜素子及びその製造方法
JP2021166302A (ja) 成膜装置及び膜構造体
US9705070B2 (en) Ferroelectric thin film, method of manufacturing same and method of manufacturing piezoelectric element
JP6410370B2 (ja) 多層膜並びにその製造方法及びその製造装置
US8075105B2 (en) Perovskite-type oxide film, piezoelectric thin-film device and liquid ejecting device using perovskite-type oxide film, as well as production process and evaluation method for perovskite-type oxide film
JP7143127B2 (ja) 多層構造体並びにその製造方法及びその製造装置
JP7329354B2 (ja) 多層構造体の製造方法及びその製造装置
TWI760346B (zh) 成膜裝置
JP2019160964A (ja) 多層膜の成膜方法及び成膜装置
Fan et al. Dielectric enhancement of PbZr0. 3Ti0. 7O3/LaNiO3 multilayer thick film
JP2004253535A (ja) 誘電体薄膜形成装置および誘電体薄膜形成方法
Choi Structural and Dielectric Properties of Pb [(Zr, Sn) Ti] NbO3 Thin Films Deposited by Radio Frequency Magnetron Sputtering