JP4927799B2 - 強誘電体薄膜素子及びその製造方法 - Google Patents

強誘電体薄膜素子及びその製造方法 Download PDF

Info

Publication number
JP4927799B2
JP4927799B2 JP2008219756A JP2008219756A JP4927799B2 JP 4927799 B2 JP4927799 B2 JP 4927799B2 JP 2008219756 A JP2008219756 A JP 2008219756A JP 2008219756 A JP2008219756 A JP 2008219756A JP 4927799 B2 JP4927799 B2 JP 4927799B2
Authority
JP
Japan
Prior art keywords
thin film
bfo
ferroelectric
substrate
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008219756A
Other languages
English (en)
Other versions
JP2009094482A (ja
Inventor
サン−チョル シン
サン−ヒョン キム
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Korea Advanced Institute of Science and Technology KAIST
Original Assignee
Korea Advanced Institute of Science and Technology KAIST
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Korea Advanced Institute of Science and Technology KAIST filed Critical Korea Advanced Institute of Science and Technology KAIST
Publication of JP2009094482A publication Critical patent/JP2009094482A/ja
Application granted granted Critical
Publication of JP4927799B2 publication Critical patent/JP4927799B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02197—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides the material having a perovskite structure, e.g. BaTiO3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02266—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by physical ablation of a target, e.g. sputtering, reactive sputtering, physical vapour deposition or pulsed laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31691—Inorganic layers composed of oxides or glassy oxides or oxide based glass with perovskite structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Optics & Photonics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Formation Of Insulating Films (AREA)
  • Physical Vapour Deposition (AREA)
  • Inorganic Insulating Materials (AREA)

Description

本発明は、強誘電体薄膜の製造方法に関し、より詳細には、オンアクシス（ｏｎ−ａｘｉｓ）スパッタリングにより、結晶性及び表面粗さに優れ、かつ蒸着率が顕著に改善された強誘電体薄膜を製造する方法及び同方法により得られた強誘電体薄膜に関する。
強誘電体は、電場がなくても永久双極子によって発生する自発分極が存在し、それを外部電場によって反転させることができる物質をいう。このような性質を使用して同強誘電体物質は、圧電素子、光変調器、貯蔵媒体、メモリー素子など多様な電子部品に使用されている。
このような強誘電体物質としては、ＰｂＴｉＯ３、ＢａＴｉＯ３（ＢＴＯ）、ＰｂＺｒｘＴｉ１−ｘＯ３（ＰＺＴ）、ＳｒＢｉ２Ｔａ２Ｏ９（ＳＢＴ）などがよく知られている。このような強誘電体は非揮発性メモリー素子に適していることが知られている。同強誘電体を利用した非揮発性メモリー素子であるＦＲＡＭは、下部電極上に強誘電体薄膜を蒸着し、その上に上部電極を形成し、各電極に電界を加えて情報を記録する。このように記録された情報は、上下部電極間の電界を除去しても強誘電体の性質である残留分極によって情報が消去されることはない。
強誘電体物質は、このような残留分極の特性を有することが特に重要であり、最近では他の強誘電体物質に比べて残留分極（Ｐｒ）が大きいＢｉＦｅＯ３（ＢＦＯ）に関して多くの研究がなされている（非特許文献１）。
このようなＢＦＯ薄膜は、残留分極の特性を極大化するためにエピタキシャル成長させる必要があり、同ＢＦＯ薄膜のエピタキシャル蒸着には、ＰＬＤ法（パルスレーザ蒸着法）という方法が従来から使用されてきた。しかしながら、ＰＬＤ法はその性質上、広い面積に薄膜を蒸着することが困難であり、よって大量生産が難しいという問題点があった。
ＢＦＯ薄膜の大量生産にふさわしい蒸着方法としてスパッタリング法を使用することができるが、リスパッタリングなどの問題によって結晶性及び表面粗さが不良になるという問題点があった。強誘電体薄膜において結晶性及び表面粗さは非常に重要な要素と考えられており、結晶性及び表面粗さが不良であるほど漏洩電流が大きくなってデータの維持特性が低下する。
また、リスパッタリング等の問題を回避するためにＢＦＯ薄膜をオフアクシス（ｏｆｆ−ａｘｉｓ）スパッタリングによって蒸着することもできるが、蒸着効率が非常に低く、産業応用力に劣るという問題点が存在している。
米国特許出願公開第２００７／００２９５９２号明細書 米国特許出願公開第２００７／００２９５９３号明細書 Ｊ．Ｗａｎｇ．Ｊ，Ｂ．Ｎｅａｔｏｎ，Ｈ．Ｚｈｅｎｇ，Ｖ．Ｎａｇａｒａｊａｎ，Ｓ．Ｂ．Ｏｇａｌｅ，Ｂ．Ｌｉｕ，Ｄ．Ｖｉｅｈｌａｎｄ，Ｖ．Ｖａｉｔｈｙａｎａｔｈａｎ，Ｄ．Ｇ．Ｓｃｈｌｏｍ，Ｕ．Ｖ．Ｗａｇｈｍａｒｅ，Ｎ．Ａ．Ｓｐｌｄｉｎ，Ｋ．Ｍ．Ｒａｂｅ，Ｍ．Ｗｕｔｔｉｇ及びＲ．Ｒａｍｅｓｈ、Ｓｃｉｅｎｃｅ、第２９９巻、第１７１９頁（２００２年） Ｒ．Ｒ．Ｄａｓ他、Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ Ｌｅｔｔｅｒｓ、８８、２４２９０４（２００６年） Ｊ．Ｗａｎｇ他、Ｓｃｉｅｎｃｅ、第２９９巻、１７１９−１７２２頁（２００３年）
本発明は、前記のような問題点を解決するために、オンアクシススパッタリングにより強誘電体薄膜を製造する方法であって、蒸着率を高めて大量生産を可能にするのみならず、基板を接地から絶縁した状態で蒸着し、酸素陰イオンによるリスパッタリング効果を最小限に留め、表面粗さを最小化した強誘電体薄膜を製造する方法及び同方法により得ることが可能な強誘電体薄膜を提供することにある。
上述の目的を達成するために、本発明は強誘電体薄膜素子製造方法を提供し、同方法は、ＳｒＴｉＯ３（ＳＴＯ）基板上にＳｒＲｕＯ３（ＳＲＯ）薄膜を蒸着する工程と、同蒸着されたＳＲＯ薄膜にＢｉＦｅＯ３（ＢＦＯ）薄膜を蒸着する工程とを含み、各薄膜の蒸着は同ＳｒＴｉＯ３基板を接地から絶縁した状態で実施することを特徴とする。
本発明の方法において、ＳＲＯ薄膜とＢＦＯ薄膜は、オンアクシスＲＦマグネトロンスパッタリングで蒸着されることを特徴とする。
また本発明の方法において、ＢＦＯ薄膜は、ＳＴＯ基板を５５０℃ないし６５０℃に加熱した状態で蒸着されることを特徴とする。
また本発明の方法において、ＢＦＯ薄膜は、ＳＴＯ基板を５７０℃に加熱した状態で蒸着されることを特徴とする。
また本発明の方法は、ＢＦＯ薄膜の蒸着後、４００Ｔｏｒｒ（５３．３３ｋＰａ）の酸素圧で一定時間インシチュー（ｉｎ ｓｉｔｕ）方式で熱処理する工程をさらに含むことを特徴とする。
また本発明の方法において、ＳＲＯ薄膜は、ＳｒＴｉＯ３基板とＢＦＯ薄膜との間の格子不整合を減らし、かつ強誘電体薄膜素子の下部電極として使用され、その厚さが１００ｎｍであることを特徴とする。
また本発明の方法において、ＳｒＴｉＯ３基板と接地との絶縁は、ホルダー（ｈｏｌｄｅｒ）と接地との間に設けられたセラミックスからなる絶縁層によりなされることを特徴とする。
また、本発明の方法において、ＳｒＴｉＯ３基板と接地との絶縁は、ＳｒＴｉＯ３基板が設置されたホルダーとＳｒＴｉＯ３基板との間に設けられたセラミックスからなる絶縁層によりなされることを特徴とする。
本発明はさらに、本発明の方法により製造された強誘電体薄膜素子を提供する。
本発明は、ＲＦマグネトロンスパッタリングを用いて強誘電体薄膜素子を製造することによって大量生産を可能にする。
また本発明は、オンアクシススパッタリングによって強誘電体薄膜を蒸着することにより、その蒸着率を顕著に向上させることができる。
更に本発明は、基板が設置されたホルダーと接地とを絶縁した状態で蒸着を行うので、強誘電体薄膜の表面を均一に形成可能である。
更に本発明は、強誘電体薄膜の表面が均一に形成されるので、漏洩電流が顕著に低減し、残留分極が大きくなるという効果がある。
以下、図面を参照して本発明による強誘電体薄膜素子及びその製造方法に関して詳細に説明する。
図１（ａ）は、本発明による強誘電体薄膜素子製造装置の一実施例を図示したものである。強誘電体薄膜素子は、所定の工程によりホルダー１０上にＳＴＯ基板２０を結合する。本実施例では、モリブデン材料からなるホルダー１０を使用したが、これに限定されるものではない。ＳｒＴｉＯ３（ＳＴＯ）は、高い誘電定数を有する誘電物質であり、基本的に不導体である絶縁物質であり、そのＳＴＯ基板２０上に導電性物質であるＳｒＲｕＯ３（ＳＲＯ）薄膜３０を蒸着する。ＳＲＯを蒸着するために、ＳＲＯシングルターゲットを配置し、Ａｒのような不活性気体と酸素とをチェンバーに注入した状態で同ターゲットを陰極にしてチェンバー内に電位差をかけるとプラズマが形成され、Ａｒ＋などがターゲットに入射され、同ターゲットから飛び出したＳＲＯ分子が蒸着されてＳＲＯ薄膜３０が形成される。
ＳＲＯ薄膜３０は導電性物質であり、強誘電体薄膜素子がメモリー素子のキャパシターに使用される場合、下部電極を形成し、ＳＲＯ薄膜３０上に蒸着されるＢＦＯ薄膜とＳＴＯ基板２０との間の格子定数の不整合（ｍｉｓｍａｔｃｈ）を減らすために一定の厚さで蒸着され、そのために１００ｎｍの厚さで蒸着されることが好ましい。
ＳＲＯ薄膜３０を蒸着後、ＢＦＯ薄膜がエピタキシャル層で蒸着される。ＢＦＯ薄膜のエピタキシャル成長はＰＬＤ法にて蒸着することができるが、大量生産には相応しくない問題点が存在することはすでに言及した。本発明は、このような従来の問題点を解決するために、強誘電体薄膜素子をＲＦスパッタリングによって製造する。強誘電体薄膜素子をＲＦスパッタリングによって製造することは大量生産においては有利ではあるが、蒸着のためにチェンバー内に不活性気体とともに存在する酸素陰イオンによりリスパッタリングが起こり、強誘電体薄膜の表面が不均一に形成されるという問題点がある。このような問題点を解決するために、ターゲットと基板が９０゜をなすオフアクシス（ｏｆｆ−ａｘｉｓ）方式のスパッタリングで強誘電体薄膜を蒸着することもできるが、蒸着率が悪くなるという問題点がある。
本発明では、酸素陰イオンによるリスパッタリングを最小化して蒸着率を高めるために、基板が設置されたホルダー１０を接地から絶縁した状態で蒸着を行なう。そのために本発明の一実施例では、ホルダー１０と接地との間に絶縁層を設け、基板と接地との間を絶縁する。また、ＳＴＯ基板２０とホルダー１０との間に絶縁層を設け、基板と接地との間を絶縁することもできる。
従来は、基板を接地に連結した状態で蒸着が行なわれ、通常は陰極が印加されるターゲットによって加速された酸素陰イオンが接地と同一なポテンシャルである基板に入射することになり、リスパッタリングが発生して薄膜の表面が荒れるという問題点があった。強誘電体は、表面粗さすなわち、ＲＭＳ（二乗平均平方根）が低いほど、上部電極とのインターフェースが良好になり漏洩電流が低くなる特性がある。
本発明の図１（ａ）のように基板を接地と絶縁すると、放電によって生じた電子等によって基板が設置されたホルダー１０全体がマイナスの電位を帯びるようになる。従来のように基板が接地に接続されている場合、電子などが流入しても電位に変化はないが、本発明の場合、基板が接地と絶縁された状態であるために電子等が流入するとマイナスの電位を帯びるようになり、それにより酸素陰イオンによるリスパッタリングが著しく減少する。
図１（ａ）、（ｂ）及び（ｃ）の各々のＢＦＯ薄膜のＲＭＳは、１４Å、２２Å、４７Åであり基板を接地と確実に絶縁するほど、ＢＦＯ薄膜の表面粗さが良好になることが分かる。図１（ｃ）は、本発明の一実施例である図１（ａ）と対比するためにＳＲＯ薄膜３０を接地に連結してＢＦＯ薄膜を蒸着したものである。酸素陰イオンによるリスパッタリングによって表面粗さが、図１（ａ）に比べて非常に大きくなっており、それによって図３（ｄ）に図示されたように漏洩電流においても著しい差があることが明らかとなった。
図２（ａ）は、（００１）ＢＦＯ／（００１）ＳＲＯ／（００１）ＳＴＯに対する上記図１（ａ）、（ｂ）及び（ｃ）の各場合のΘ−２Θ ＸＲＤ（Ｘ線回折）スキャンの結果を示したグラフである。同グラフを参照すると、三種類の場合のすべてにおいてＢＦＯの各結晶面に対するピークのみが明確に観察されるので、Ｂｉ酸化物やＦｅ酸化物に関連したいかなる不純物も存在しないことが分かる。
また、図２（ｂ）は、高分解能ＸＲＤを使用して（００２）のピークのみを測定した結果であり、図１（ｃ）は、ＢＦＯ薄膜のピークが広く広がるのに比べて図１（ａ）の場合、ＢＦＯ薄膜のピークがはっきりしているのみならず、ＳＲＯ薄膜のピークとは明確に区分されている。これは酸素陰イオンによるリスパッタリングが低減することによってＢＦＯ薄膜及びＳＴＯ基板がさらに明確に区分されることを示し、ＢＦＯ薄膜の結晶性が良好であることを示している。すなわち、図２（ｂ）で見られるように、酸素陰イオンのリスパッタリングを低減することによりＢＦＯ薄膜の結晶性が向上し、それによりＢＦＯ薄膜が均一に蒸着されたことが分かる。
図２（ｃ）は、図１（ａ）の場合において、ＢＦＯ薄膜がエピタキシャル成長をしたということを証明するためのＸＲＤ ＲＳＭ（逆格子マッピング）の結果であり、ｘ軸とｙ軸はそれぞれ面内（ｉｎ−ｐｌａｎｅ）と面外（ｏｕｔ−ｏｆ−ｐｌａｎｅ）の不整合を示す。まず、ｙ軸では回折スポットの中心部が一致していない。これは、各薄膜の面外格子定数に差があることを意味する。これは、ＳＴＯ基板、ＢＦＯ薄膜及びＳＲＯ薄膜の結晶構造の差に起因することであり自然なことである。特に、中間のＢＦＯ薄膜のグラフに３個の中心部が認められ、中央のものは圧縮変形を十分に受けた（ｆｕｌｌｙ−ｓｔｒａｉｎｅｄ）正方晶系構造で、両側のものは圧縮変形が緩和したバルク構造のような（ｒｅｌａｘｅｄ ｂｕｌｋ−ｌｉｋｅ）菱面体晶系構造であることを示している。これは、ＳＴＯ基板の影響で圧縮変形を十分に受けた正方晶系構造から徐々にＢＦＯ薄膜の圧縮変形が緩和したバルク構造のような菱面体晶系構造に変わる過程で現われた面内格子定数の変化を反映したものであり、ＢＦＯ薄膜内に圧縮変形を十分に受けた正方晶系構造と圧縮変形が緩和したバルク構造のような菱面体晶系構造とが０．５度のねじれ（ｄｉｓｔｏｒｔｉｏｎ）を有していることを示す。このような結果は、ＳＴＯ基板の影響下にてＢＦＯ薄膜がエピタキシャル成長したことを示すものであり、面方向において、ＢＦＯ薄膜及びＳＲＯ薄膜がＳＴＯ基板２０との不整合を発生しなかったことを意味する。
図３の（ａ）、（ｂ）及び（ｃ）は、本発明の図１（ａ）、１（ｂ）及び１（ｃ）の各製造方法によって製造された強誘電体薄膜素子のＰ−Ｅループを示したものであり、１ｋＨｚの周波数で測定した。１（ａ）の場合、残留分極（Ｐｒ）が４８μＣ／ｃｍ２であってＰ−Ｅループのグラフがシャープに現われることから飽和が十分であったことが分かる。それに比べて図３の（ｂ）及び（ｃ）を参照すると、１（ｂ）の場合は残留分極が２９μＣ／ｃｍ２であり、１（ｃ）の場合には飽和が不十分であり正確な残留分極を測定することが困難であった。これは、漏洩電流に起因しており、これらの結果から、１（ａ）の場合に漏洩電流が顕著に小さいことが分かる。
図３の（ｄ）は漏洩電流を示したグラフであり、電場が２００ｋｖ／ｃｍでは、１（ａ）に比べて１（ｂ）及び（ｃ）の漏洩電流が１００から１０００倍程度大きいことが分かる。また、本発明によるＢＦＯ薄膜の残留分極の値は、既存のスパッタリングで製造されたＢＦＯ薄膜に比べて非常に高い値であり、それは本発明によって製造された強誘電体薄膜素子が非常に優れた性能を示すことを意味する。図３（ｄ）を参照すると、図１の（ｃ）の場合に比べてセラミックス層によって基板が絶縁された状態で蒸着された図１の（ａ）場合は、全区間の印加電圧において漏洩電流が非常に小さいことが分かる。
本発明による強誘電体薄膜素子の製造方法は、基板の温度を５５０℃ないし６５０℃に加熱した状態で蒸着が行なわれる。温度が６５０℃を越えた場合、Ｂｉは揮発性が強いためにＢＦＯの組成に影響を与えるので純粋な面（ｐｕｒｅ ｐｈａｓｅ）のＢＦＯ薄膜が良好に形成されないという問題点があり、更に層間拡散（ｉｎｔｅｒｄｉｆｆｕｓｉｏｎ）と化学変動（ｃｈｅｍｉｃａｌ ｆｌｕｃｔｕａｔｉｏｎ）が生じ得るという問題点もある。一方、温度が５５０℃以下の場合、温度に敏感な結晶面の特性上、エピタキシャルしたＢＦＯ薄膜が形成されないということが起こり得る。したがって、５５０℃ないし６５０℃に基板を加熱した状態で蒸着を行うことが好ましく、特に、５７０℃の温度にて優れたＢＦＯ薄膜を得ることができる。
ＢＦＯ薄膜を蒸着した後、酸素雰囲気で熱処理を施す工程をさらに有するが、これは蒸着を終えた後、ＢＦＯ薄膜内部に発生し得る酸素空乏を無くすためである。ＢＦＯ薄膜に酸素空乏が生じた場合、強誘電体の抵抗が低くなって漏洩電流が大きくなるので安定的なＰ−Ｅループを得ることが困難となり、残留分極値も非常に小さくなってしまう。
したがって、強誘電体薄膜の残留分極特性を最大にするために、４００Ｔｏｒｒ（５３．３３ｋＰａ）の酸素圧下にてインシチュー方式で熱処理工程を施し、それにより、より優れた特性を有する強誘電体薄膜素子を製造することができる。このような熱処理工程を経た後、ＢＦＯ薄膜の上部に上部電極を蒸着する。上部電極には多様な物質を使用することができるが、ＢＦＯ薄膜の上部電極としては、特に、Ｐｔと酸素が含まれた導電性物質を使用する場合に良好な特性が現われる。
（ａ）、（ｂ）及び（ｃ）は、本発明による強誘電体薄膜素子製造装置、及びそれによる薄膜の均一度を示した図である。 （ａ）、（ｂ）及び（ｃ）は、図１の強誘電体薄膜素子製造装置によって製造された薄膜のＸＲＤグラフである。 （ａ）、（ｂ）及び（ｃ）は、図１（ａ）、（ｂ）及び（ｃ）の強誘電体薄膜素子製造装置によって製造された薄膜の場合のＰ−Ｅループをそれぞれ示し、（ｄ）は図１（ａ）乃至（ｃ）の装置における漏洩電流を示したグラフである。
符号の説明
１０：ホルダー
２０：ＳＴＯ基板
３０：ＳＲＯ薄膜
４０：絶縁層

Claims (8)

  1. ＳｒＴｉＯ３（ＳＴＯ）基板上にＳｒＲｕＯ３（ＳＲＯ）薄膜を蒸着する工程と、
    前記蒸着されたＳＲＯ薄膜にＢｉＦｅＯ３（ＢＦＯ）薄膜を蒸着する工程と、
    前記ＢＦＯ薄膜の蒸着後、５３．３３ｋＰａ（４００Ｔｏｒｒ）の酸素圧で一定時間インシチュー方式で熱処理する工程と、
    を含み、
    前記各薄膜の蒸着が前記ＳＴＯ基板を接地から絶縁した状態で実施されることを特徴とする、強誘電体薄膜素子製造方法。
  2. 前記ＳＲＯ薄膜と前記ＢＦＯ薄膜とを、オンアクシスＲＦマグネトロンスパッタリングで蒸着させることを特徴とする、請求項１に記載の強誘電体薄膜素子製造方法。
  3. 前記ＢＦＯ薄膜を、前記ＳＴＯ基板を５５０℃ないし６５０℃に加熱した状態で蒸着させることを特徴とする、請求項１に記載の強誘電体薄膜素子製造方法。
  4. 前記ＢＦＯ薄膜を、前記ＳＴＯ基板を５７０℃に加熱した状態で蒸着させることを特徴とする、請求項３に記載の強誘電体薄膜素子製造方法。
  5. 前記ＳＲＯ薄膜は、前記ＳＴＯ基板と前記ＢＦＯ薄膜との間の格子不整合を減らし、かつ前記強誘電体薄膜素子の下部電極として使用され、その厚さが１００ｎｍであることを特徴とする、請求項１に記載の強誘電体薄膜素子製造方法。
  6. 前記ＳＴＯ基板と接地との絶縁が、前記ＳＴＯ基板が設置されたホルダーと接地との間に設けられたセラミックスからなる絶縁層によってなされることを特徴とする、請求項１に記載の強誘電体薄膜素子製造方法。
  7. 前記ＳＴＯ基板と接地との絶縁が、前記ＳＴＯ基板が設置されたホルダーと前記ＳＴＯ基板との間に設けられたセラミックスからなる絶縁層によってなされることを特徴とする、請求項１に記載の強誘電体薄膜素子製造方法。
  8. 請求項１ないし請求項７のいずれか一項に記載の方法によって製造された強誘電体薄膜素子。
JP2008219756A 2007-10-11 2008-08-28 強誘電体薄膜素子及びその製造方法 Expired - Fee Related JP4927799B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20070102747 2007-10-11
KR10-2007-0102747 2007-10-11

Publications (2)

Publication Number Publication Date
JP2009094482A JP2009094482A (ja) 2009-04-30
JP4927799B2 true JP4927799B2 (ja) 2012-05-09

Family

ID=40534627

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008219756A Expired - Fee Related JP4927799B2 (ja) 2007-10-11 2008-08-28 強誘電体薄膜素子及びその製造方法

Country Status (3)

Country Link
US (1) US7888138B2 (ja)
JP (1) JP4927799B2 (ja)
KR (1) KR101003982B1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8400047B2 (en) * 2009-03-12 2013-03-19 Canon Kabushiki Kaisha Piezoelectric material, piezoelectric device, and method of producing the piezoelectric device
JP6023722B2 (ja) * 2011-12-22 2016-11-09 キヤノンアネルバ株式会社 ＳｒＲｕＯ３膜の成膜方法
JP5912702B2 (ja) * 2012-03-16 2016-04-27 国立大学法人山梨大学 複合セラミックスおよびその製造方法
CN106835052A (zh) * 2017-04-16 2017-06-13 北京工业大学 利用射频磁控溅射工艺制备BiFeO3薄膜阻变存储器的方法
JP2018206855A (ja) * 2017-05-31 2018-12-27 Tdk株式会社 積層構造体及びスピン変調素子
CN112242221A (zh) * 2020-10-23 2021-01-19 天津大学 一种具有交换偏置效应的氮化铁基多铁性异质结构及制备方法
CN113690051B (zh) * 2021-06-30 2023-03-31 中国科学院深圳先进技术研究院 具有超晶格结构和超高储能效率的多组分弛豫铁电薄膜材料及其制备方法
CN115595534B (zh) * 2022-10-26 2023-11-28 湖南工程学院 一种导电铝酸镧/钛酸锶薄膜及其制备方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07180047A (ja) * 1993-12-24 1995-07-18 Matsushita Electric Ind Co Ltd 強誘電体薄膜素子の製造方法及び製造装置
JP2004179219A (ja) * 2002-11-25 2004-06-24 Matsushita Electric Ind Co Ltd 磁気デバイスおよびこれを用いた磁気メモリ
JP2004253535A (ja) * 2003-02-19 2004-09-09 Matsushita Electric Ind Co Ltd 誘電体薄膜形成装置および誘電体薄膜形成方法
US20060288928A1 (en) 2005-06-10 2006-12-28 Chang-Beom Eom Perovskite-based thin film structures on miscut semiconductor substrates
US7696549B2 (en) * 2005-08-04 2010-04-13 University Of Maryland Bismuth ferrite films and devices grown on silicon
US20070029592A1 (en) * 2005-08-04 2007-02-08 Ramamoorthy Ramesh Oriented bismuth ferrite films grown on silicon and devices formed thereby
JP5041765B2 (ja) * 2005-09-05 2012-10-03 キヤノン株式会社 エピタキシャル酸化物膜、圧電膜、圧電膜素子、圧電膜素子を用いた液体吐出ヘッド及び液体吐出装置
EP1905867A1 (en) * 2006-09-28 2008-04-02 Fujifilm Corporation Process for forming a film, piezoelectric film, and piezoelectric device

Also Published As

Publication number Publication date
US7888138B2 (en) 2011-02-15
JP2009094482A (ja) 2009-04-30
US20090098664A1 (en) 2009-04-16
KR20090037282A (ko) 2009-04-15
KR101003982B1 (ko) 2010-12-31

Similar Documents

Publication Publication Date Title
JP4927799B2 (ja) 強誘電体薄膜素子及びその製造方法
JP5853753B2 (ja) ペロブスカイト機能積層膜
US8183594B2 (en) Laminar structure on a semiconductor substrate
US11527706B2 (en) Film structure body and method for manufacturing the same
JP5140935B2 (ja) マグネトロンスパッタ成膜装置、及び半導体装置の製造方法
JP7011760B2 (ja) 膜構造体の製造方法
Liu et al. Low-temperature integration of lead-based ferroelectric capacitors on Si with diffusion barrier layer
WO2020218617A1 (ja) 強誘電性膜の製造方法、強誘電性膜、及びその用途
JP2001007299A (ja) 多層状電極の鉛ゲルマネート強誘電体構造およびその堆積方法
US20100182730A1 (en) Ferroelectric varactor with improved tuning range
JP2021166302A (ja) 成膜装置及び膜構造体
KR100378276B1 (ko) 절연 재료, 절연막 피복 기판, 그 제조 방법 및 박막 소자
CN111344876B (zh) 膜结构体及其制造方法
Ahn et al. Mixed grains and orientation-dependent piezoelectricity of polycrystalline Nd-substituted Bi4Ti3O12 thin films
Bozgeyik Frequency dependent ferroelectric properties of BaZrO3 modified Sr0. 8Bi2. 2Ta2O9 thin films
Zhang et al. Effect of LaNiO3 interlayer on electrical properties of Pb (Zr0. 52Ti0. 48) O3/LaNiO3/Pb (Zr0. 52Ti0. 48) O3 composite films
JP5344482B2 (ja) 単結晶ダイヤモンド上にｐｚｔ薄膜を形成する方法、ｐｚｔ薄膜が形成された単結晶ダイヤモンド、及びｐｚｔ薄膜が形成された単結晶ダイヤモンドを使用したキャパシタ
JP2004281742A (ja) 半導体素子、半導体センサーおよび半導体記憶素子
KR20020086568A (ko) 강유전 층의 제조 방법
JP5228158B2 (ja) 半導体基板上の積層構造
Kim et al. Comparison of ferroelectric and insulating properties of Mn-doped BiFeO3 films formed on Pt, SrRuO3/Pt, and LaNiO3/Pt bottom electrodes by radio-frequency sputtering
JP6282735B2 (ja) Ｐｚｔ薄膜積層体の製造方法
JPWO2018216226A1 (ja) 成膜装置及び成膜方法
KR101057849B1 (ko) 강유전체박막을 포함하는 커패시터
KR100584998B1 (ko) 반도체 소자의 강유전체 캐패시터 제조방법

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110714

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110726

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111019

TRDD Decision of grant or rejection written
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20120113

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120117

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120209

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150217

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees