JP5344482B2 - 単結晶ダイヤモンド上にｐｚｔ薄膜を形成する方法、ｐｚｔ薄膜が形成された単結晶ダイヤモンド、及びｐｚｔ薄膜が形成された単結晶ダイヤモンドを使用したキャパシタ - Google Patents

Description

本発明は単結晶ダイヤモンド上に良好な圧電特性を持ったチタン酸ジルコン酸鉛（Ｐｂ（Ｚｒ，Ｔｉ）Ｏ_３。以下、ＰＺＴと称する）薄膜を形成する方法、ＰＺＴ薄膜が形成された単結晶ダイヤモンド、及びそのようなダイヤモンドを使用したキャパシタに関し、更に詳細には、単結晶タイヤモンドとＰＺＴ薄膜の間にフッ化物緩衝層を設けることに関する。

強誘電性及び圧電性を持つＰＺＴ薄膜は、シリコン半導体と組み合わせることにより、電子機械デバイス、センサ／アクチュエータ、及び不揮発性メモリデバイスとして既に工業化されている。一方、ダイヤモンド半導体は、エネルギーバンドギャップＥｇ＝５．５ｅＶの広い値を持ち、半導体の中では最も堅い材料であり、耐熱性及び耐電圧性に極めて優れた材料である。これらＰＺＴ薄膜とダイヤモンド半導体を組み合わせた新規な電子機械デバイス、センサ／アクチュエータ、及び不揮発性メモリへの応用に関する報告例は極めて少ない。これは多結晶及び単結晶ダイヤモンド上に直接、強誘電性及び圧電性を持つペロブスカイト構造のＰＺＴ薄膜を作製することが難しいことに起因している。

これまで多結晶ダイヤモンド膜上に白金（Ｐｔ）薄膜（特許文献１、２）やチタン酸ストロンチウム（ＳｒＴｉＯ_３）薄膜（特許文献３）を介して、即ち、これらの膜を緩衝層として用いることによってＰＺＴ薄膜を堆積させ、アニール処理を施すことによってペロブスカイト構造を得る方法が報告されている。しかしながら、このようにして得られたＰＺＴ薄膜は、シリコン上のＳｉＯ_２及びＰｔ薄膜を介したＰＺＴ薄膜に比べると強誘電性特性が不十分であった。

ＰＺＴ薄膜の強誘電性特性の向上には、単結晶ダイヤモンド上にＰＺＴ薄膜を作製することが極めて重要である。これまでに、単結晶ダイヤモンド上にＡｌ_２Ｏ_３／ＳｒＴｉＯ_３多層薄膜（ここで“／”は堆積順序を示し、“／”の左側を先に堆積させることを示す。以下同様）を緩衝層として用いてスパッタリング法によってＰＺＴ薄膜を堆積させ、アニール処理を施すことによって、ペロブスカイト構造のＰＺＴ薄膜を作製することにより、残留分極電荷３１μＣ／ｃｍ^２及び抗電界３５ｋＶ／ｃｍが達成されている（非特許文献１）。

本発明は、デバイスに応用できるようなＰＺＴ薄膜を形成した単結晶ダイヤモンドを得るため、更に残留分極電荷の大きなＰＺＴ薄膜を得ることを目的とする。本発明はまたダイヤモンド内キャリアのＰＺＴ薄膜への注入を抑える絶縁層を得ることも目的とする。

本発明の一側面によれば、ダイヤモンド単結晶表面上にＣａＦ_２、ＢａＦ_２、ＭｇＦ_２から選ばれた少なくとも１種類のフッ化物の単層膜または多層膜を形成し、このフッ化物の単層膜又は多層膜の上に直接ＰＺＴ薄膜を形成することによる、ダイヤモンド単結晶上にＰＺＴ薄膜を形成する方法が提供される。

上記ダイヤモンド単結晶表面は、ダイヤモンド単結晶基板表面あるいはダイヤモンド単結晶基板上に設けられたダイヤモンドエピタキシャル層表面とすることができる。

上記ダイヤモンド単結晶基板はＢ添加ｐ^＋型ダイヤモンド単結晶基板であり、前記ダイヤモンドエピタキシャル層はｐ型ダイヤモンドエピタキシャル層とすることができる。

上記フッ化物の膜を形成する前に、エピタキシャルダイヤモンド層表面を硫酸及び硝酸の混合溶液で処理することにより、表面伝導層を除去し及び酸素終端表面を得るようにすることができる。

上記ダイヤモンド単結晶はＩｂ型またはＩＩａ型ダイヤモンド単結晶とすることができる。

上記ＰＴＺ薄膜を形成した後、このＰＺＴ薄膜にアニール処理を施してペロブスカイト相に相転移させることができる。

上記フッ化物の単層膜または多層膜の形成と上記ＰＺＴ薄膜の形成は高周波マグネトロンスパッタリング法により行うことができる。

本発明の他の側面によれば、ダイヤモンド単結晶表面上に形成されたＣａＦ_２、ＢａＦ_２、ＭｇＦ_２から選ばれた少なくとも１種類のフッ化物の単層膜または多層膜、及び上記フッ化物の単層膜又は多層膜の上に形成されたＰＺＴ薄膜とを設けた、ＰＺＴ薄膜が形成されたダイヤモンドが与えられる。

上記ダイヤモンド単結晶表面はダイヤモンド単結晶基板上に設けられたダイヤモンドエピタキシャル層表面とすることができる。

上記ダイヤモンド単結晶基板はＢ添加ｐ^＋型ダイヤモンド層単結晶基板であり、上記ダイヤモンドエピタキシャル層はｐ型ダイヤモンドエピタキシャル層とすることができる。

上記ダイヤモンド単結晶はＩｂ型あるはＩＩａ型ダイヤモンド単結晶とすることができる。

本発明の更に他の側面によれば、上記のＰＺＴ薄膜が形成されたダイヤモンドの前記ＰＺＴ薄膜及び前記ダイヤモンド単結晶基板に夫々電極を設けたキャパシタが提供される。

上記ＰＺＴ薄膜の作成方法によって提供されるＰＺＴ薄膜付き単結晶ダイヤモンドにおいては、単結晶ダイヤモンド上のＰＺＴ薄膜は従来技術のほぼ２倍の極めて大きな残留分極電荷（６８μＣ／ｃｍ^２）を持つという優れた特性を有する。

また、上記キャパシタの作成方法によれば、ｐ型ダイヤモンドからの順方向漏れ電流密度が１０^−６Ａ／ｃｍ^２以下に抑制できる。

ｐ^＋型ダイヤモンド基板／ｐ型ダイヤモンドエピ層／ＣａＦ_２／ＰＺＴ／金属構造からなる縦型のキャパシタの概略図。 ＷＣ−ＰＺＴ−ＷＣからなるくし形電極構造からなる横型ダイオードの概略図であり、ａは断面図、ｂは平面図を表す。 Ｉｂ型ダイヤモンド（１００）単結晶／ＣａＦ_２／ＰＺＴ薄膜のＸ線回折パターンを示す図。 Ｉｂ型ダイヤモンド（１００）単結晶／ＣａＦ_２／ＰＺＴ薄膜／ＷＣの測定された面内分極電荷の印加電界依存性を示す図。 ｐ^＋型ダイヤモンド基板／ｐ型ダイヤモンドエピ層／ＣａＦ_２／ＰＺＴ／金属構造からなるキャパシタの電流―電圧特性を示す図。 ｐ^＋型ダイヤモンド基板／ｐ型ダイヤモンドエピ層／ＣａＦ_２／ＰＺＴ／金属構造からなるキャパシタの規格化された静電容量―印加電圧特性を示す図。

本発明においては、単結晶ダイヤモンド上にＣａＦ_２、ＢａＦ_２、及びＭｇＦ_２の内少なくとも一種類のフッ化物単層膜あるいは多層膜を形成して緩衝層として用いることにより、その上に良好な強誘電特性を有するＰＺＴ薄膜を作製できるようになる。更に、ＣａＦ_２、ＢａＦ_２、及びＭｇＦ_２のエネルギーバンドギャップがそれぞれ１２、１２．４、及び９．２ｅＶでありダイヤモンドのＥｇよりかなり大きいため、これらのフッ化物膜はダイヤモンド内の電子または正孔に対して絶縁層（ブロッキング層）としても振舞うことが可能である。本発明ではこれを利用して、ｐ型ダイヤモンド／絶縁物／ＰＺＴ／金属構造からなるキャパシタも提供することができる。

なお、単結晶ダイヤモンドとしては、以下の実施例ではＩｂ型ダイヤモンドを使用しているが、ＩＩａ型ダイヤモンドを使用しても良い。

以下では、実施例によって本発明を更に詳細に説明する。

１．実施例１ ダイヤモンドエピタキシャル層上でのＰＺＴ薄膜の作成

１−１ ダイヤモンドエピタキシャル層の作成
ダイヤモンドエピタキシャル層をマイクロ波プラズマ気相成長（ＭＰＣＶＤ）法により成長させた。成長条件は以下の通りである。
・成長技術：マイクロ波プラズマ気相成長（ＭＰＣＶＤ）法
・下地基板：ボロン（Ｂ）添加（１００）面方位ｐ^＋型ダイヤモンド基板（ボロン濃度５×１０^１９ｃｍ^−３）、及びＩｂ型絶縁性（１００）面方位ダイヤモンド基板（大きさ２．５ｍｍ×２．５ｍｍ、厚さ０．５ｍｍ）
・原料ガス：メタン（ＣＨ_４）、流量０．４ｓｃｃｍ
・キャリア（希釈）ガス：水素（Ｈ_２）、流量５００ｓｃｃｍ
・ＣＨ_４／Ｈ_２比：０．０８％
・成長中圧力：８０Ｔｏｒｒ
・マイクロ波パワー：４００Ｗ
・基板温度：９３０℃
・成長時間：８時間
・エピタキシャル層の厚さ：０．５μｍ

成長終了後、即ち、メタンガスの供給を止めた後、エピタキシャル層を１０分間水素雰囲気下で基板温度に保持した。ダイヤモンドエピタキシャル層内のボロン濃度は１０^１６ｃｍ^−３であった。従ってダイヤモンド層の表面は水素終端された状態である。このプロセスは、ダイヤモンドエピタキシャル層を成長させる標準的なプロセスである。ダイヤモンドエピタキシャル層成長後、エピタキシャル基板は、表面伝導層を除去し酸素終端表面を得るために、硫酸及び硝酸の混合溶液中で２５０℃、３０分間処理した。

１−２ ＣａＦ_２及びＰＺＴ薄膜の作成
ＣａＦ_２及びＰＺＴ薄膜は高周波マグネトロンスパッタリング法によって作製された。スパッタリングターゲットはＣａＦ_２（９９．９％）及び化合物状態のＰｂ（Ｚｒ_０．５２Ｔｉ_０．４８）Ｏ_３（９９．９％）を用いた。ターゲットカソードにＡｒガスを供給し１３．５６ＭＨｚの高周波を印加することによりプラズマ放電させ、スパッタリングを行った。スパッタリング中の圧力は１Ｐａであった。ＣａＦ_２薄膜を１２ｎｍ堆積後に、ＰＺＴ薄膜を１μｍ堆積させた。ＰＺＴ薄膜をペロブスカイト相とするために、試料に６５０℃で３分間のアニールを施した。

ＰＺＴ薄膜の面内横方向における残留分極電荷を測定するために、ＰＺＴ表面に電極間隔１０μｍのくし型構造からなるＷＣ電極をフォトリソグラフィー法により作製し、ＷＣ−ＰＺＴ−ＷＣからなる横型ダイオードを作成した。図２にこのようにして作成したＷＣ−ＰＺＴ−ＷＣからなる横型ダイオードの概略図を示す。図２において、ａは平面図、ｂは断面図である。Ｉｂ型ダイヤモンド単結晶基板２３の上にＣａＦ_２／ＰＺＴ層２２が形成されており、その上に更にＷＣ電極２１が形成される。ＷＣ電極幅２１Ｌおよび電極間隔２２Ｌは、ともに１０μｍである。くし型ＷＣ電極の全体の大きさは図２ａにおいて、６００×２７０μｍである。Ｉｂ型ダイヤモンド単結晶基板２３の大きさは２．５×２．５ｍｍであり、この基板上にＷＣ−ＰＺＴ−ＷＣ横型ダイオードは少なくとも１０個は作製できる。

図３にＩｂ型ダイヤモンド（１００）単結晶／ＣａＦ_２／ＰＺＴ薄膜のＸ線回折パターンを示す。回折線の指数はペロブスカイト相に対応しており、作製したＰＺＴ薄膜は強誘電相であるペロブスカイト単相であることがわかる。

図４にＩｂ型ダイヤモンド（１００）単結晶／ＣａＦ_２／ＰＺＴ薄膜にＷＣのくし形電極構造を作製した横型ダイオードに対して測定された面内分極電荷の印加電界依存性を示す。曲線４１は印加電界±５０ｋＶ／ｃｍ、曲線４２は±６０ｋＶ／ｃｍ、曲線４３は±１００ｋＶ／ｃｍの範囲で測定した曲線をそれぞれ示す。曲線４２及び４３より、印加電界０ｋＶ／ｃｍの分極電荷で定義される残留分極電荷は、６８μＣ／ｃｍ^２であり、分極電荷０ｋＶ／ｃｍの印加電界で定義される抗電界は３３ｋＶ／ｃｍである。これらの値は強誘電性薄膜として十分な値を示しており、非特許文献１のＩｂ型ダイヤモンド（１００）単結晶／Ａｌ_２Ｏ_３／ＳｒＴｉＯ_３／ＰＺＴ薄膜に較べて、抗電界はほぼ同じであるが、残留分極電荷は約２倍大きいことがわかる。

２．実施例２ キャパシタの作成
ｐ^＋型ダイヤモンド基板／ｐ型ダイヤモンドエピタキシャル層／ＣａＦ_２／ＰＺＴ／金属構造からなるキャパシタを作製するために、ボロン添加基板裏面にオーム性電極としてＴｉ／Ｗを、またＰＺＴ薄膜上に１００μｍ径のＷＣ電極を作製した。図１にｐ^＋型ダイヤモンド基板／ｐ型ダイヤモンドエピタキシャル層／ＣａＦ_２／ＰＺＴ／金属構造からなる縦型のキャパシタの概略図を示す。図１において、実施例１で得られた構造、つまりボロン添加ｐ^＋型ダイヤモンド基板１２の上にｐ型ダイヤモンドエピタキシャル層１３を成長させ、更にその上にＣａＦ_２薄膜１４とＰＺＴ薄膜１５を堆積し、アニーリングによりＰＺＴ薄膜１５をペロブスカイト相とした構造の両面に電極を設けた。ｐ^＋型ダイヤモンド基板１２の裏面にはＴｉ／ＷＣ電極１１を、またＰＺＴ薄膜１５の上にはＷＣ電極１６を設け、ＷＣ電極１６の直径１１Ｌは１００μｍとした。

図５に、上で作製したｐ^＋型ダイヤモンド基板／ｐ型ダイヤモンドエピタキシャル層／ＣａＦ_２／ＰＺＴ／金属構造からなるキャパシタの電流―電圧特性を示す。電圧の符号は、基板側のＴｉ／ＷＣ電極を接地する（つまり、この電極をゼロ電位とする）ことによって定義されている。ｐ^＋型ダイヤモンド基板／ｐ型ダイヤモンドエピタキシャル層を用いるため、ＷＣ電極が負電圧極性においてはダイヤモンド側の正孔がＷＣ電極に注入されるバイアス条件（順方向バイアス条件）であり、一方、正電圧極性においては逆方向バイアス条件となっている。図から、ゼロＶから負電圧−５Ｖまでの範囲で順方向の漏れ電流密度は１０^−６Ａ／ｃｍ^２以下に抑制できていることがわかる。また、ゼロＶから正電圧５Ｖまでの範囲で逆方向の漏れ電流密度は１０^−８Ａ／ｃｍ^２以下である。このようにして、ＣａＦ_２／ＰＺＴ薄膜構造がダイヤモンド内正孔に対するブロッキング層、即ち絶縁層として働いていることがわかる。

図６に、ｐ^＋型ダイヤモンド基板／ｐ型ダイヤモンドエピタキシャル層／ＣａＦ_２／ＰＺＴ／金属構造からなるキャパシタの規格化された静電容量―印加電圧特性を示す。図５と同様に、電圧の符号は、基板側のＴｉ／ＷＣ電極を接地することによって定義されており、電圧の掃引は、図中の矢印で示す通り、＋８Ｖからスタートし、−８Ｖで折り返し増加させ＋８Ｖで止めた。＋８Ｖから−３Ｖまでの静電容量の単調増加はダイヤモンドエピタキシャル層内に形成される空間電荷領域の減少に対応しており、−３Ｖから−８Ｖまでの変化に対して静電容量が一定値をとることは、ｐ型ダイヤモンドエピ層／ＣａＦ_２界面のダイヤモンドエピ層内に正孔の蓄積が起きていることを示している。このようにして、ＣａＦ_２／ＰＺＴ多層薄膜はダイヤモンド内正孔に対して絶縁層として働くことが実証される。

なお、上述の実施例においては、ＰＺＴ薄膜作成のための緩衝層のフッ化物としてＣａＦ_２を使用したが、この緩衝層は、フッ化物としてＣａＦ_２、ＢａＦ_２、及びＭｇＦ_２の少なくとも一つを使用した単層膜あるいは多層膜であればよい。また金属電極としてＷＣを用いてｐ型ダイヤモンド／ＣａＦ_２／ＰＺＴ／金属構造のキャパシタを作製したが、この金属電極には任意の金属を使用することができる。

また、ダイヤモンド単結晶の面方位は実施例では（１００）を利用しているが、他の任意の面、例えば（１１１）や（１１０）でも構わない。

以上詳細に説明したように、本発明によれば大きな残留分極電荷を持つという優れた特性を有するＰＺＴ薄膜が単結晶ダイヤモンド上に提供され、またダイヤモンドからの順方向漏れ電流密度が小さいキャパシタが提供される。

１１：Ｔｉ／ＷＣ電極
１２：ボロン添加ｐ^＋型ダイヤモンド単結晶基板
１３：ｐ型ダイヤモンドエピタキシャル層
１４：ＣａＦ_２薄膜
１５：ＰＺＴ薄膜
１６：ＷＣ電極
１１Ｌ：ＷＣ電極の直径
２１：ＷＣ電極
２２：ＣａＦ_２／ＰＺＴ層
２３：Ｉｂ型ダイヤモンド単結晶基板
２１Ｌ：ＷＣ電極の幅
２２Ｌ：電極間隔

特許公開公報２００２−０９８６２２号「ダイヤモンド薄膜上にＰＺＴ圧電薄膜を形成する方法」 米国特許公報７，６０２，１０５号、“Ｐｉｅｚｏｅｌｅｃｔｒｉｃａｌｌｙ ａｃｔｕａｔｅｄ ｕｌｔｒａｎａｎｏｃｒｙｓｔａｌｌｉｎｅ ｄｉａｍｏｎｄ ｔｉｐ ａｒｒａｙ ｉｎｔｅｇｒａｔｅｄ ｗｉｔｈ ｆｅｒｒｏｅｌｅｃｔｒｉｃ ｏｒ ｐｈａｓｅ ｃｈａｎｇｅ ｍｅｄｉａ ｆｏｒ ｈｉｇｈ−ｄｅｎｓｉｔｙ ｍｅｍｏｒｙ” 米国特許公報６，２４８，３９４号、“Ｐｒｏｃｅｓｓ ｆｏｒ ｆａｂｒｉｃａｔｉｎｇ ｄｅｖｉｃｅ ｃｏｍｐｒｉｓｉｎｇ ｌｅａｄ ｚｉｒｃｏｎａｔｅ ｔｉｔａｎａｔｅ”

Ｍ． Ｙ． Ｌｉａｏ， Ｍ． Ｉｍｕｒａ， Ｘ． Ｆａｎｇ， Ｋ． Ｎａｋａｊｉｍａ， Ｇ． Ｃｈｅｎ， ａｎｄ Ｙ． Ｋｏｉｄｅ， "Ｉｎｔｅｇｒａｔｉｏｎ ｏｆ （ＰｂＺｒ０，５２Ｔｉ０．４８Ｏ３） ｏｎ ｓｉｎｇｌｅ ｃｒｙｓｔａｌ ｄｉａｍｏｎｄ ａｓ ｍｅｔａｌ−ｆｅｒｒｏｅｌｅｃｔｒｉｃ−ｉｎｓｕｌａｔｏｒ−ｓｅｍｉｃｏｎｄｕｃｔｏｒ ｃａｐａｃｉｔｏｒ，" Ａｐｐｌ． Ｐｈｙｓ． Ｌｅｔｔｓ．， ９４， ２４２９０１， ２００９．

Claims (12)

1. 以下のステップ（ａ）及び（ｂ）を設けたダイヤモンド単結晶上にＰＺＴ薄膜を形成する方法。
   （ａ）ダイヤモンド単結晶表面上にＣａＦ_２、ＢａＦ_２、ＭｇＦ_２から選ばれた少なくとも１種類のフッ化物の単層膜または多層膜を形成する。
   （ｂ）前記フッ化物の単層膜又は多層膜の上に直接ＰＺＴ薄膜を形成する。
2. 前記ダイヤモンド単結晶表面はダイヤモンド単結晶基板上に設けられたダイヤモンドエピタキシャル層表面である、請求項１に記載の方法。
3. 前記ダイヤモンド単結晶基板はＢ添加ｐ^＋型ダイヤモンド単結晶基板であり、前記ダイヤモンドエピタキシャル層はｐ型ダイヤモンドエピタキシャル層である、請求項２記載の方法。
4. 前記ステップ（ａ）の前に、前記エピタキシャルダイヤモンド層表面を硫酸及び硝酸の混合溶液で処理することにより、表面伝導層を除去し及び酸素終端表面を得る、請求項２または３に記載の方法。
5. 前記ダイヤモンド単結晶はＩｂ型あるいはＩＩａ型ダイヤモンド単結晶である、請求項１から４のいずれかに記載のダイヤモンド単結晶上にＰＺＴ薄膜を形成する方法。
6. 前記ステップ（ｂ）の後に、前記ＰＺＴ薄膜にアニール処理を施して前記ＰＺＴ薄膜をペロブスカイト相に相転移させるステップを設けた、請求項１から５のいずれかに記載の方法。
7. 前記ステップ（ａ）の前記フッ化物の単層膜または多層膜の形成と前記ステップ（ｂ）の前記ＰＺＴ薄膜の形成は高周波マグネトロンスパッタリング法により行われる、請求項１から６のいずれかに記載の方法。
8. 以下の（ａ）及び（ｂ）を設けた、ＰＺＴ薄膜が形成されたダイヤモンド。
   （ａ）ダイヤモンド単結晶表面上に形成されたＣａＦ_２、ＢａＦ_２、ＭｇＦ_２から選ばれた少なくとも１種類のフッ化物の単層膜または多層膜。
   （ｂ）前記フッ化物の単層膜又は多層膜の上に直接形成されたＰＺＴ薄膜。
9. 前記ダイヤモンド単結晶表面はダイヤモンド単結晶基板上に設けられたダイヤモンドエピタキシャル層表面である、請求項８記載のＰＺＴ薄膜が形成されたダイヤモンド。
10. 前記ダイヤモンド単結晶基板はＢ添加ｐ^＋型ダイヤモンド層単結晶基板であり、前記ダイヤモンドエピタキシャル層はｐ型ダイヤモンドエピタキシャル層である、請求項９記載のＰＺＴ薄膜が形成されたダイヤモンド。
11. 前記ダイヤモンド単結晶はＩｂ型あるいはＩＩａ型ダイヤモンド単結晶である、請求項８から１０のいずれかに記載のＰＺＴ薄膜が形成されたダイヤモンド。
12. 請求項８から１１のいずれかに記載のＰＺＴ薄膜が形成されたダイヤモンドの前記ＰＺＴ薄膜及び前記ダイヤモンド単結晶基板に夫々電極を設けたキャパシタ。