JP2019052326A - Pzt薄膜積層体の製造方法 - Google Patents

Pzt薄膜積層体の製造方法 Download PDF

Info

Publication number
JP2019052326A
JP2019052326A JP2017175006A JP2017175006A JP2019052326A JP 2019052326 A JP2019052326 A JP 2019052326A JP 2017175006 A JP2017175006 A JP 2017175006A JP 2017175006 A JP2017175006 A JP 2017175006A JP 2019052326 A JP2019052326 A JP 2019052326A
Authority
JP
Japan
Prior art keywords
thin film
pzt
pzt thin
layer
sputtering
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017175006A
Other languages
English (en)
Other versions
JP6973745B2 (ja
Inventor
宏樹 小林
Hiroki Kobayashi
宏樹 小林
達朗 露木
Tatsuro Tsuyuki
達朗 露木
神保 武人
Taketo Jinbo
武人 神保
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ulvac Inc
Original Assignee
Ulvac Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ulvac Inc filed Critical Ulvac Inc
Priority to JP2017175006A priority Critical patent/JP6973745B2/ja
Publication of JP2019052326A publication Critical patent/JP2019052326A/ja
Application granted granted Critical
Publication of JP6973745B2 publication Critical patent/JP6973745B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Micromachines (AREA)
  • Physical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)
  • Semiconductor Memories (AREA)

Abstract

【課題】500℃未満の温度下でLaNiO3からなるバッファ層上にスパッタリングによってPZT薄膜層を形成する際に、PZT薄膜層において本来の(001)配向に対して面方位の異なる結晶部分の発生を防止する技術を提供する。【解決手段】シリコン基板10上に、TiOX層4を介して設けられた白金電極層5と、白金電極層5上に設けられたLaNiO3からなるバッファ層6とを有する基板を用意する。ニッケルを含有する金属をドープしたPZTターゲットを用い、500℃未満の温度下において、LaNiO3からなるバッファ層6上にスパッタリングによってPZT薄膜層7を形成する。【選択図】 図1

Description

本発明は、チタン酸ジルコン酸鉛(PZT)を用いたPZT薄膜積層体を製造する技術に関する。
優れた圧電性,強誘電性を有するチタン酸ジルコン酸鉛(Pb(Zr,Ti)O3)即ちPZTからなる薄膜は、その強誘電性を生かし、不揮発性メモリ(FeRAM)用途として使用されている。
さらには近年、MEMS技術との融合により、PZT薄膜からなるMEMS圧電素子が実用化されつつある。主要デバイスとして、インクジェットヘッド(アクチュエータ)や角速度センサ,ジャイロセンサなど応用が広がっている。
このようなPZT薄膜は、圧電定数及び絶縁耐圧が共に大きいことが望まれるが、近年、スパッタリングによってPZT薄膜を形成する場合に、下地層である白金電極層とPZT薄膜との間にペロブスカイト構造を有する例えばLaNiO3からなるバッファ層(シード層)を形成することによって、500℃未満でPZT薄膜を形成することができ、これにより圧電定数及び絶縁耐圧を向上させることができることが知られている。
ところで、PZT薄膜は、その配向方向により物理定数が異なることが知られており、特に正方晶系においては、分極軸に平行なc軸(001)配向を得ることで高い圧電性・強誘電性を示す。
しかし、白金電極層とPZT薄膜との間にLaNiO3からなるバッファ層を形成した後、500℃未満でスパッタリングによってPZT薄膜を形成した場合に、結晶の面方位が本来の(001)配向からずれて、変化する結晶部分が発生するという問題がある。
国際公開第2015/137198号
本発明は、このような従来の技術の課題を解決するためになされたもので、その目的とするところは、500℃未満の温度下でLaNiO3からなるバッファ層上にスパッタリングによってPZT薄膜層を形成する際に、PZT薄膜層において本来の(001)配向に対して面方位の異なる結晶部分の発生を防止する技術を提供することにある。
上記目的を達成するためになされた本発明は、PZT薄膜積層体を製造する方法であって、半導体基体上に、金属チタン又はチタン酸化物からなる白金密着層を介して設けられた白金電極層と、当該白金電極層上に設けられたLaNiO3からなるバッファ層とを有する基板を用意し、ニッケルを含有する金属をドープしたPZTターゲットを用い、500℃未満の温度下において、前記LaNiO3からなるバッファ層上にスパッタリングによってPZT薄膜層を形成する工程を有するPZT薄膜積層体の製造方法である。
本発明は、前記ニッケルを含有する金属が、ニッケル又はランタン・ニッケル合金であるPZT薄膜積層体の製造方法である。
本発明は、前記PZTターゲットにおける前記ニッケルを含有する金属のドープ量が、PZT100atm%に対して0.1atm%以上5atm%以下であるPZT薄膜積層体の製造方法である。
本発明によれば、500℃未満の温度下においてLaNiO3からなるバッファ層上にスパッタリングによってPZT薄膜層を形成する際に、ニッケルを含有する金属をドープしたPZTターゲットを用いることにより、PZTの粒成長を抑制することができるため、PZT薄膜層において本来の(001)配向に対して面方位の異なる結晶部分の発生を防止することができる。
(a)(b):本発明によって製造されるPZT薄膜積層体の例の概略構成を示す断面図 比較例1のPZT薄膜の透過型電子顕微鏡(TEM)写真
以下、本発明を実施するための形態について図面を参照して説明する。
図1(a)(b)は、本発明によって製造されるPZT薄膜積層体の例の概略構成を示す断面図である。
図1(a)に示すように、本例のPZT薄膜積層体1は、半導体基体であるSi基板10上に形成された酸化珪素(SiO2)層3上に、金属チタン(Ti)又はチタン酸化物(TiOX)からなる白金(Pt)密着層4と、白金(Pt)からなる白金電極層5と、バッファ層(シード層)6と、PZT薄膜層7とが、この順序で形成されているものである。
なお、白金電極層5は、デバイスが構成された場合に下部電極層として機能するもので、その場合には、図1(b)に示すように、PZT薄膜層7上に上部電極層8が設けられる。
本例のPZT薄膜積層体1を製造するには、Si基板10上に、SiO2層3と、金属チタン又はTiOx層からなる白金密着層4と、白金電極層5がこの順序で形成された基板を用意する。
そして、この基板の白金電極層5の表面に、スパッタリングによってLaNiO3からなるバッファ層6を形成する。
このバッファ層6は、RFスパッタリング法によって形成することができる。
この場合、スパッタリングターゲットとしてLaNiO3ターゲットを用い、スパッタガスである例えばアルゴンガス中において、高周波電力(例えば13.56MHz)を印加してスパッタリングを行う。
スパッタリングの際の基板温度は、500℃より低い温度に設定することが好ましい。
例えば、435℃以上485℃以下に設定することが好ましい。
なお、LaNiO3からなるバッファ層6の厚さは、100nm以下に設定することが好ましい。
LaNiO3からなるバッファ層6の厚さが100nmを超えると、ペロブスカイト単相構造の膜を形成することができない場合がある。
さらに、PZT薄膜層7は、RFスパッタリング法によって形成することができる。
本発明では、スパッタリングターゲットとして、ニッケル(Ni)を含有する金属をドープしたPZTターゲットを用いる。
ここで、ニッケル(Ni)を含有する金属としては、ニッケル又はランタン・ニッケル合金(LaNi5)があげられる。
すなわち、本発明では、ニッケルをドープしたPZTターゲット又はランタン・ニッケル合金をドープしたPZTターゲットを用いることができる。
本発明の場合、PZTターゲットにおけるニッケルを含有する金属のドープ量は特に限定されることはないが、PZT100atm%に対して0.1atm%以上5atm%以下に設定することが好ましく、より好ましくはPZT100atm%に対して0.5atm%以上5atm%以下、さらに好ましくはPZT100atm%に対して0.5atm%以上1atm%以下である。
PZTターゲットにおけるニッケルを含有する金属のドープ量がPZT100atm%に対して0.1atm%未満であると、本発明の効果を十分に発揮することができず、5atm%を超えると、ペロブスカイト単相構造の膜を形成することができない場合がある。
成膜条件としては、スパッタガスである例えばアルゴンガス中において、高周波電力(例えば13.56MHz)を印加してスパッタリングを行う。
スパッタリングの際の基板温度は、500℃より低い温度に設定することが好ましい。
例えば、430℃以上485℃以下に設定することが好ましい。
以下、本発明の実施例を比較例とともに説明する。
〔実施例1〕
<LaNiO3からなるバッファ層の形成>
直径8インチのSi基板上に、厚さ100nmのSiO2層と、白金密着層である厚さ35nmのTiOx層と、白金電極層である厚さ100nmのPt層がこの順序で形成された評価用基板を用いた。
この評価用基板を用い、RFマグネトロンスパッタリング法により、Pt層の表面に、膜厚100nmのLaNiO3層からなるバッファ層を形成した。
この場合、スパッタリングターゲットとしてLaNiO3ターゲットを用い、スパッタガスとしてアルゴンガスを用いて圧力0.1Paとした。
また、スパッタリングの際の基板温度は485℃となるように制御した。
<PZT薄膜層の形成>
RFマグネトロンスパッタリング法により、上記評価用基板のLaNiO3からなるバッファ層の表面に、膜厚2μmのPZT薄膜層を形成した。
この場合、スパッタリングターゲットとして、ニッケルのドープ量がPZT100atm%に対して0.5atm%であるPZTターゲットを用いた。
成膜条件は、スパッタガスとしてアルゴンガスを用い、圧力0.1Paとした。
また、スパッタリングの際の基板温度は485℃となるように制御した。
〔実施例2〕
スパッタリングターゲットとして、ランタン・ニッケル合金(LaNi5)のドープ量がPZT100atm%に対して0.5atm%のPZTターゲットを用いた以外は実施例1と同一の条件でPZT薄膜層を形成した。
〔比較例1〕
スパッタリングターゲットとして、金属をドープしないPZTターゲットを用いた以外は実施例1と同一の条件でPZT薄膜層を形成した。
〔比較例2〕
スパッタリングターゲットとして、ランタン(La)のドープ量がPZT100atm%に対して0.5atm%のPZTターゲットを用いた以外は実施例1と同一の条件でPZT薄膜層を形成した。
[評価結果]
<PZT薄膜層の結晶配向性>
実施例1、2及び比較例1、2によって形成されたPZT薄膜層に対し、光学顕微鏡及び透過型電子顕微鏡(TEM)を用いて結晶の配向状態を観察した。その結果を図2及び表1に示す。
図2のTEM画像に示すように、金属をドープしないPZTターゲットを用いた比較例1の場合は、隣接する領域Aから領域Bにわたって、ある境界面を境に、結晶の面方位が本来の(001)配向からずれて、変化していることが見てとれる。
これに対し、実施例1、2及び比較例2によって形成されたPZT薄膜層は、このような結晶の配向のずれは観察されなかった。
<PZT薄膜層の圧電特性の評価>
実施例1、2及び比較例1、2によって形成したPZT薄膜上に、上部電極層としてPtを用いたMIM(metal-insulator-metal)構造を形成し、圧電特性の評価を行った。その結果を表1に示す。
表1に示すように、金属をドープしたPZTターゲットを用いた実施例1、2及び比較例2と、金属をドープしないPZTターゲットを用いた比較例1との間において、顕著な圧電定数の差は見られなかった。
<PZT薄膜層の絶縁耐圧の評価>
実施例1、2及び比較例1、2によって形成したPZT薄膜上に、上部電極層としてPtを用いたMIM構造を形成し、超高抵抗/超低電流測定用電位計(ケースレー社製 6514型)を用いてI−V測定を行うことにより、絶縁耐圧を測定した。その結果を表1に示す。
表1に示すように、ニッケルをドープしたPZTターゲットを用いた実施例1、ランタン・ニッケル合金をドープしたPZTターゲットを用いた実施例2については、金属をドープしないPZTターゲットを用いた比較例1と比べて絶縁耐圧の値が若干低下したが、実用上問題のない範囲であった。
これに対し、ランタンをドープしたPZTターゲットを用いた比較例2については、金属をドープしないPZTターゲットを用いた比較例1と比べて絶縁耐圧の値が大幅に低下した。
以上より、本発明によれば、良好な圧電定数及び絶縁耐圧を維持しつつ、PZT薄膜層において本来の(001)配向に対して面方位の異なる結晶部分の発生を防止しうることを確認できた。
1…PZT薄膜積層体
3…SiO2
4…白金密着層
5…白金電極層
6…LaNiO3からなるバッファ層
7…PZT薄膜層
10…Si基板(半導体基体)

Claims (3)

  1. PZT薄膜積層体を製造する方法であって、
    半導体基体上に、金属チタン又はチタン酸化物からなる白金密着層を介して設けられた白金電極層と、当該白金電極層上に設けられたLaNiO3からなるバッファ層とを有する基板を用意し、
    ニッケルを含有する金属をドープしたPZTターゲットを用い、500℃未満の温度下において、前記LaNiO3からなるバッファ層上にスパッタリングによってPZT薄膜層を形成する工程を有するPZT薄膜積層体の製造方法。
  2. 前記ニッケルを含有する金属が、ニッケル又はランタン・ニッケル合金である請求項1記載のPZT薄膜積層体の製造方法。
  3. 前記PZTターゲットにおける前記ニッケルを含有する金属のドープ量が、PZT100atm%に対して0.1atm%以上5atm%以下である請求項1又は2のいずれか1項記載のPZT薄膜積層体の製造方法。
JP2017175006A 2017-09-12 2017-09-12 Pzt薄膜積層体の製造方法 Active JP6973745B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2017175006A JP6973745B2 (ja) 2017-09-12 2017-09-12 Pzt薄膜積層体の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017175006A JP6973745B2 (ja) 2017-09-12 2017-09-12 Pzt薄膜積層体の製造方法

Publications (2)

Publication Number Publication Date
JP2019052326A true JP2019052326A (ja) 2019-04-04
JP6973745B2 JP6973745B2 (ja) 2021-12-01

Family

ID=66013257

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017175006A Active JP6973745B2 (ja) 2017-09-12 2017-09-12 Pzt薄膜積層体の製造方法

Country Status (1)

Country Link
JP (1) JP6973745B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020204083A (ja) * 2019-06-19 2020-12-24 株式会社アルバック Pzt膜の成膜方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH098239A (ja) * 1995-06-20 1997-01-10 Oki Electric Ind Co Ltd 電荷蓄積部の誘電体薄膜の製造方法
WO2015137198A1 (ja) * 2014-03-10 2015-09-17 株式会社アルバック 多層膜の製造方法および多層膜
WO2017085924A1 (ja) * 2015-11-16 2017-05-26 富士フイルム株式会社 圧電体膜、圧電素子、および液体吐出装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH098239A (ja) * 1995-06-20 1997-01-10 Oki Electric Ind Co Ltd 電荷蓄積部の誘電体薄膜の製造方法
WO2015137198A1 (ja) * 2014-03-10 2015-09-17 株式会社アルバック 多層膜の製造方法および多層膜
WO2017085924A1 (ja) * 2015-11-16 2017-05-26 富士フイルム株式会社 圧電体膜、圧電素子、および液体吐出装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020204083A (ja) * 2019-06-19 2020-12-24 株式会社アルバック Pzt膜の成膜方法

Also Published As

Publication number Publication date
JP6973745B2 (ja) 2021-12-01

Similar Documents

Publication Publication Date Title
US20210359195A1 (en) Laminated substrate with piezoelectric thin film, piezoelectric thin film element and method for manufacturing this element
CN103548164B (zh) 压电元件用下部电极及具备它的压电元件
JP6091281B2 (ja) 圧電体薄膜積層基板
JP2008522426A (ja) Plt/pzt強誘電体構造体
JP6992239B2 (ja) 車載用pzt薄膜積層体の製造方法
JP2006310744A (ja) 薄膜キャパシタ及び半導体装置
JP6202202B2 (ja) 圧電薄膜、圧電薄膜素子及びターゲット並びに圧電薄膜及び圧電薄膜素子の製造方法
JP2021166302A (ja) 成膜装置及び膜構造体
JP6065022B2 (ja) 誘電体デバイスの製造方法
JP6196797B2 (ja) 圧電体薄膜積層基板及び圧電体薄膜素子
JP2002043644A (ja) 薄膜圧電素子
JP6973745B2 (ja) Pzt薄膜積層体の製造方法
KR20160038631A (ko) 에너지 저장용 커패시터, 이의 제조 방법 및 이를 포함하는 전력 전자 기기
JP2002043643A (ja) 薄膜圧電素子
JP2017017211A (ja) 積層薄膜構造体の製造方法、積層薄膜構造体及びそれを備えた圧電素子
KR102493684B1 (ko) Pzt 박막적층체 및 pzt 박막적층체의 제조 방법
JP2018190890A (ja) 圧電膜を有する積層基板、圧電膜を有する素子および圧電膜を有する積層基板の製造方法
US8692443B2 (en) Electrical component comprising a material with a perovskite structure and optimized electrodes and fabrication process
US10181557B2 (en) Thin film piezoelectric element and manufacturing method thereof
JP2024034606A (ja) Pzt薄膜積層体の成膜方法およびpzt薄膜積層体
JP6569149B2 (ja) 強誘電体セラミックス、強誘電体メモリ及びその製造方法
JP6311179B2 (ja) 強誘電体セラミックス
WO2022202381A1 (ja) 圧電膜、圧電素子及び圧電膜の製造方法
JP2000068454A (ja) 誘電体薄膜コンデンサ
JP2011119608A (ja) 圧電素子、圧電素子を用いたポンプ、および圧電素子の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200630

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20200727

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20200805

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210330

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210406

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210604

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20211005

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20211026

R150 Certificate of patent or registration of utility model

Ref document number: 6973745

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150