JP2001308077A - 半導体製造装置 - Google Patents
半導体製造装置Info
- Publication number
- JP2001308077A JP2001308077A JP2000127952A JP2000127952A JP2001308077A JP 2001308077 A JP2001308077 A JP 2001308077A JP 2000127952 A JP2000127952 A JP 2000127952A JP 2000127952 A JP2000127952 A JP 2000127952A JP 2001308077 A JP2001308077 A JP 2001308077A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- manufacturing apparatus
- semiconductor manufacturing
- semiconductor wafer
- cover component
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Abandoned
Links
Landscapes
- Physical Vapour Deposition (AREA)
- Drying Of Semiconductors (AREA)
- Semiconductor Memories (AREA)
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
Abstract
(57)【要約】
【課題】半導体装置の製造に際して静電チャック機構に
より固定されるウェハ上の強誘電体、磁性材料、その他
トランジスタ特性を劣化させる材料等の加工を行う際
に、ウェハ周辺および裏面に材料が飛散、汚染すること
を防止抑制し得る半導体製造装置を提供する 【解決手段】真空容器内に被処理ウェハ10を保持する下
部電極を収容し、エッチングガスが導入され、高周波電
力が印加されることによって放電プラズマを発生するド
ライエッチング装置において、真空容器内に収容され、
ウェハを固定するための静電チャック機構と、処理容器
内に収容され、ウェハの周辺部の上面あるいは上方を覆
うカバーリング13とを具備する。
より固定されるウェハ上の強誘電体、磁性材料、その他
トランジスタ特性を劣化させる材料等の加工を行う際
に、ウェハ周辺および裏面に材料が飛散、汚染すること
を防止抑制し得る半導体製造装置を提供する 【解決手段】真空容器内に被処理ウェハ10を保持する下
部電極を収容し、エッチングガスが導入され、高周波電
力が印加されることによって放電プラズマを発生するド
ライエッチング装置において、真空容器内に収容され、
ウェハを固定するための静電チャック機構と、処理容器
内に収容され、ウェハの周辺部の上面あるいは上方を覆
うカバーリング13とを具備する。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体製造装置に
係り、特に強誘電体材料、磁性材料、その他トランジス
タ特性を劣化させる材料等を処理する製造装置に関する
もので、例えば強誘電体メモリ、磁気メモリなどの製造
に使用される。
係り、特に強誘電体材料、磁性材料、その他トランジス
タ特性を劣化させる材料等を処理する製造装置に関する
もので、例えば強誘電体メモリ、磁気メモリなどの製造
に使用される。
【０００２】
【従来の技術】近年、強誘電体メモリ、磁気メモリ等の
研究開発が盛んとなり、強誘電体メモリに関しては製品
生産が急速に立ち上がっている。この強誘電体メモリ
は、情報記憶用キャパシタの電極間絶縁膜に強誘電体薄
膜を用いた強誘電体メモリセルのアレイを有する。
研究開発が盛んとなり、強誘電体メモリに関しては製品
生産が急速に立ち上がっている。この強誘電体メモリ
は、情報記憶用キャパシタの電極間絶縁膜に強誘電体薄
膜を用いた強誘電体メモリセルのアレイを有する。
【０００３】図１３は、従来の強誘電体メモリセルの構
造の一例を示している。
造の一例を示している。
【０００４】この強誘電体メモリセルを形成する際、ま
ず、シリコンウェハ101 に素子分離領域102 を形成した
後、ゲート絶縁膜103 を形成し、ゲート電極104 、ゲー
ト保護絶縁膜105 、ドレイン・ソース領域（拡散層領
域）106 、107 を順次形成することによりパストランジ
スタ（スイッチ用のＭＯＳトランジスタ）を形成する。
この後、BPSG膜108 等を堆積して平坦化し、その上層に
下部電極109 ／強誘電体膜110 ／上部電極111 を順に堆
積し、それぞれパターニングを行って強誘電体キャパシ
タを配置し、その上層に絶縁膜（例えばプラズマTEOS）
112 を堆積し、この絶縁膜112 と前記BPSG膜108 に開け
たコンタクトホールを介して局所配線113を施し、さら
にその上層に絶縁膜114 を堆積し、この絶縁膜114 等に
開けたコンタクトホールを介して金属配線115 、116 を
施した後、パッシベーション膜で保護する。
ず、シリコンウェハ101 に素子分離領域102 を形成した
後、ゲート絶縁膜103 を形成し、ゲート電極104 、ゲー
ト保護絶縁膜105 、ドレイン・ソース領域（拡散層領
域）106 、107 を順次形成することによりパストランジ
スタ（スイッチ用のＭＯＳトランジスタ）を形成する。
この後、BPSG膜108 等を堆積して平坦化し、その上層に
下部電極109 ／強誘電体膜110 ／上部電極111 を順に堆
積し、それぞれパターニングを行って強誘電体キャパシ
タを配置し、その上層に絶縁膜（例えばプラズマTEOS）
112 を堆積し、この絶縁膜112 と前記BPSG膜108 に開け
たコンタクトホールを介して局所配線113を施し、さら
にその上層に絶縁膜114 を堆積し、この絶縁膜114 等に
開けたコンタクトホールを介して金属配線115 、116 を
施した後、パッシベーション膜で保護する。
【０００５】ここで、強誘電体メモリセルキャパシタの
強誘電体としては、Pb(Zr(1-x),Tix)O3 （チタン酸ジル
コン酸鉛、以下、PZT と記す）、SrBi2 Ta2 O9 （スト
ロンチウム・ビスマス・タンタル、以下、SBT と記
す）、Bi4 Ti3 O12等のペロブスカイト構造を含む酸化
物あるいはそれらの一部を置換元素に置換した酸化物が
用いられる。また、一般に、強誘電体材料としてPZT や
SBT を用いた場合、強誘電体キャパシタの電極材料とし
てPt、Ir、Ir O2 、Ru、Ru O2 、LSCOなどの貴金属ある
いは導電性酸化物が用いられる。
強誘電体としては、Pb(Zr(1-x),Tix)O3 （チタン酸ジル
コン酸鉛、以下、PZT と記す）、SrBi2 Ta2 O9 （スト
ロンチウム・ビスマス・タンタル、以下、SBT と記
す）、Bi4 Ti3 O12等のペロブスカイト構造を含む酸化
物あるいはそれらの一部を置換元素に置換した酸化物が
用いられる。また、一般に、強誘電体材料としてPZT や
SBT を用いた場合、強誘電体キャパシタの電極材料とし
てPt、Ir、Ir O2 、Ru、Ru O2 、LSCOなどの貴金属ある
いは導電性酸化物が用いられる。
【０００６】上記したような強誘電体メモリが形成され
たLSI あるいは強誘電体メモリを搭載したシステムLSI
の製造ラインでは、他のSiデバイスも共用で製造する場
合が多い関係上、強誘電体キヤパシタ材料（例えばPt，
Pb、Ir等）が、ウェハ周辺部およびウェハ裏面部に付着
することを好まない。なぜなら、ウェハ裏面部に付着し
た材料が装置を汚染し、この汚染物質が他のデバイスに
付着した場合に、前記材料がSi中に深い準位を作り、ト
ランジスタ特性等を劣化させる可能性があるためであ
る。
たLSI あるいは強誘電体メモリを搭載したシステムLSI
の製造ラインでは、他のSiデバイスも共用で製造する場
合が多い関係上、強誘電体キヤパシタ材料（例えばPt，
Pb、Ir等）が、ウェハ周辺部およびウェハ裏面部に付着
することを好まない。なぜなら、ウェハ裏面部に付着し
た材料が装置を汚染し、この汚染物質が他のデバイスに
付着した場合に、前記材料がSi中に深い準位を作り、ト
ランジスタ特性等を劣化させる可能性があるためであ
る。
【０００７】このような理由により、ゾルゲル法を用い
た強誘電体成膜時には、Siウェハ周辺部および裏面部に
強誘電体膜が回り込ませないようにウェハ周辺部を遮蔽
することが多い。また、Pt等の電極材料のスパッタ堆積
時にはウェハ周辺部にカットリングを採用する場合があ
る。
た強誘電体成膜時には、Siウェハ周辺部および裏面部に
強誘電体膜が回り込ませないようにウェハ周辺部を遮蔽
することが多い。また、Pt等の電極材料のスパッタ堆積
時にはウェハ周辺部にカットリングを採用する場合があ
る。
【０００８】一方、半導体装置の製造工程で使用される
ドライエッチング装置においては、表面に任意のマスク
パターンが形成された半導体ウェハを真空容器（真空チ
ャンバー）内に設置し、この真空チャンバー内にエッチ
ングガスを導入し、所定の圧力下で所定の高周波電力を
印加して放電プラズマを発生させ、反応性イオンにより
ウェハ表面をエッチング加工する。このような反応性イ
オンエッチング（RIE）の際、一般的には、反応性イオ
ンとウェハの被エッチング層との反応により、蒸気圧の
高い反応生成物が生成され、この反応生成物は大部分は
排気されるが、その一部は真空チャンバー内の低温部に
付着する。
ドライエッチング装置においては、表面に任意のマスク
パターンが形成された半導体ウェハを真空容器（真空チ
ャンバー）内に設置し、この真空チャンバー内にエッチ
ングガスを導入し、所定の圧力下で所定の高周波電力を
印加して放電プラズマを発生させ、反応性イオンにより
ウェハ表面をエッチング加工する。このような反応性イ
オンエッチング（RIE）の際、一般的には、反応性イオ
ンとウェハの被エッチング層との反応により、蒸気圧の
高い反応生成物が生成され、この反応生成物は大部分は
排気されるが、その一部は真空チャンバー内の低温部に
付着する。
【０００９】また、ドライエッチング装置において、Si
ウェハ面内の温度ひいてはエッチングレートの均一性を
向上するために、静電チャック機構を採用してウェハを
固定する。
ウェハ面内の温度ひいてはエッチングレートの均一性を
向上するために、静電チャック機構を採用してウェハを
固定する。
【００１０】図１４は、従来の静電チャック機構を採用
したドライエッチング装置の一部を示す。この装置にお
いては、真空チャンバー内でSiウェハ10を上部電極11に
対向させて静電チャック機構12により固定するが、ウェ
ハ周辺部には覆いがない。
したドライエッチング装置の一部を示す。この装置にお
いては、真空チャンバー内でSiウェハ10を上部電極11に
対向させて静電チャック機構12により固定するが、ウェ
ハ周辺部には覆いがない。
【００１１】前記Siウェハ10上面に堆積形成された強誘
電体キヤパシタ膜10a 、例えばPt／Pb(Zr Ti)O3 ／Pt積
層膜（以下、Pt／PZT ／Pt積層膜と記す）を図14の装置
を用いてパターニング加工する際、エッチングガスとし
てC12 、CF4 ガスを用いると、Pt、Pb等の元素とCl、F
等の化合物の蒸気圧が著しく低いので、エッチング速度
が遅くなる。そこで、エッチングガスとしてArガスを用
い、物理的なスパッタ効果を利用したエッチングを採用
する場合が多い。
電体キヤパシタ膜10a 、例えばPt／Pb(Zr Ti)O3 ／Pt積
層膜（以下、Pt／PZT ／Pt積層膜と記す）を図14の装置
を用いてパターニング加工する際、エッチングガスとし
てC12 、CF4 ガスを用いると、Pt、Pb等の元素とCl、F
等の化合物の蒸気圧が著しく低いので、エッチング速度
が遅くなる。そこで、エッチングガスとしてArガスを用
い、物理的なスパッタ効果を利用したエッチングを採用
する場合が多い。
【００１２】ところで、前記Pt／PZT ／Pt積層膜が前述
のゾルゲル法で形成されている場合には、Siウェハ周辺
部のPZT 、Pt膜は除去されているが、本願発明者らは、
Pt／PZT ／Pt積層膜を図１４の装置を用いてエッチング
加工すると、エッチング加工の最中に、図１５に示すよ
うにウェハ周辺部および裏面部に強誘電体キヤパシタ材
料が飛散し、堆積することを見出した。
のゾルゲル法で形成されている場合には、Siウェハ周辺
部のPZT 、Pt膜は除去されているが、本願発明者らは、
Pt／PZT ／Pt積層膜を図１４の装置を用いてエッチング
加工すると、エッチング加工の最中に、図１５に示すよ
うにウェハ周辺部および裏面部に強誘電体キヤパシタ材
料が飛散し、堆積することを見出した。
【００１３】このように飛散した強誘電体材料を除去す
ることは難しい。なぜなら、Pt等の材料は王水しか溶解
しなく、通常のウェット処理等を用いて洗浄することは
適切でなく、現実問題として洗浄除去が著しく困難であ
る。
ることは難しい。なぜなら、Pt等の材料は王水しか溶解
しなく、通常のウェット処理等を用いて洗浄することは
適切でなく、現実問題として洗浄除去が著しく困難であ
る。
【００１４】また、スパッタ装置においても、静電チャ
ック機構によりウェハを固定して例えば前記したような
PZT 膜をスパッタ形成する際にウェハ周辺部に回り込み
が発生し、この不要な膜を除去するためには新たな工程
が必要になり、製造コストが高くなる。
ック機構によりウェハを固定して例えば前記したような
PZT 膜をスパッタ形成する際にウェハ周辺部に回り込み
が発生し、この不要な膜を除去するためには新たな工程
が必要になり、製造コストが高くなる。
【００１５】このような問題は、近年、Si LSIで用いら
れるようになったCu配線におけるスパッタ堆積工程、あ
るいはRIE 工程でも予想される。
れるようになったCu配線におけるスパッタ堆積工程、あ
るいはRIE 工程でも予想される。
【００１６】なお、特開平１１−２６５６３号公報の
「静電吸着電極装置」には、静電吸着電極自体の外周部
を保護するため、あるいは、プラズマを閉じ込めるため
のフォーカスリング（ガイドリング、カバーリング）を
ウェハの外周に配設したドライエッチング装置が開示さ
れている。このドライエッチング装置では、反応生成物
の一部が静電吸着電極の外周部やフォーカスリングに堆
積することを防止するために、フォーカスリングの近傍
で冷却ガスを吹き付ける構成が提案されているが、ウェ
ハ周辺部および裏面部に強誘電体キャパシタ材料などが
飛散し、堆積する現象やその防止策については開示され
ていない。
「静電吸着電極装置」には、静電吸着電極自体の外周部
を保護するため、あるいは、プラズマを閉じ込めるため
のフォーカスリング（ガイドリング、カバーリング）を
ウェハの外周に配設したドライエッチング装置が開示さ
れている。このドライエッチング装置では、反応生成物
の一部が静電吸着電極の外周部やフォーカスリングに堆
積することを防止するために、フォーカスリングの近傍
で冷却ガスを吹き付ける構成が提案されているが、ウェ
ハ周辺部および裏面部に強誘電体キャパシタ材料などが
飛散し、堆積する現象やその防止策については開示され
ていない。
【００１７】
【発明が解決しようとする課題】上記したように従来の
静電チャック機構を装備した半導体製造装置は、強誘電
体材料等の加工を行う時にウェハ裏面部および周辺部に
材料が飛散し、それを除去するために通常のウェット処
理等を用いて洗浄することは著しく困難である、あるい
は新たな除去工程が必要になって製造コストが高くなる
という問題があった。
静電チャック機構を装備した半導体製造装置は、強誘電
体材料等の加工を行う時にウェハ裏面部および周辺部に
材料が飛散し、それを除去するために通常のウェット処
理等を用いて洗浄することは著しく困難である、あるい
は新たな除去工程が必要になって製造コストが高くなる
という問題があった。
【００１８】本発明は上記の問題点を解決すべくなされ
たもので、半導体装置の製造に際して静電チャック機構
により固定されるウェハ上で強誘電体、磁性材料、金属
材料、その他トランジスタ特性を劣化させる材料等の加
工を行う際に、ウェハ周辺および裏面に材料が飛散、汚
染することを防止抑制し得る半導体製造装置を提供する
ことを目的とする。
たもので、半導体装置の製造に際して静電チャック機構
により固定されるウェハ上で強誘電体、磁性材料、金属
材料、その他トランジスタ特性を劣化させる材料等の加
工を行う際に、ウェハ周辺および裏面に材料が飛散、汚
染することを防止抑制し得る半導体製造装置を提供する
ことを目的とする。
【００１９】
【課題を解決するための手段】本発明の半導体製造装置
は、処理容器内部に被処理半導体ウェハを収容し、前記
半導体ウェハの表面処理を行うための表面処理装置と、
前記処理容器内に収容され、前記半導体ウェハを固定す
るための静電チャック機構と、前記処理容器内に収容さ
れ、前記半導体ウェハの周辺部の上面あるいは上方を覆
うカバー部品とを具備することを特徴とする。
は、処理容器内部に被処理半導体ウェハを収容し、前記
半導体ウェハの表面処理を行うための表面処理装置と、
前記処理容器内に収容され、前記半導体ウェハを固定す
るための静電チャック機構と、前記処理容器内に収容さ
れ、前記半導体ウェハの周辺部の上面あるいは上方を覆
うカバー部品とを具備することを特徴とする。
【００２０】
【発明の実施の形態】以下、図面を参照して本発明の実
施の形態を詳細に説明する。
施の形態を詳細に説明する。
【００２１】＜実施形態１＞図１は、本発明の第１の実
施の形態に係るドライエッチング装置の一例としてマグ
ネトロンRIE 装置を示す。
施の形態に係るドライエッチング装置の一例としてマグ
ネトロンRIE 装置を示す。
【００２２】このRIE 装置は、真空容器（真空チャンバ
ー）1 の内部に平行平板電極を有する構造のものであ
り、基本的な構成のほか、上部電極11に対向する位置で
被処理基板（半導体ウェハ10）を上面に載置した状態で
固定支持するステージである静電チャック機構12と、ウ
ェハ10の周辺部の上面あるいは上方を覆うカバー部品13
を備えている。
ー）1 の内部に平行平板電極を有する構造のものであ
り、基本的な構成のほか、上部電極11に対向する位置で
被処理基板（半導体ウェハ10）を上面に載置した状態で
固定支持するステージである静電チャック機構12と、ウ
ェハ10の周辺部の上面あるいは上方を覆うカバー部品13
を備えている。
【００２３】前記ステージは、温度調節機構（図示せ
ず）を有し、ウェハの温度を制御可能である。そして、
真空チャンバーの例えば天壁にはガス導入管２が接続さ
れており、真空チャンバーの側壁下部には排気口３が設
けられており、真空チャンバーの側壁部にはウェハ10を
外部との間で搬送するためのゲート（図示せず）が設け
られている。
ず）を有し、ウェハの温度を制御可能である。そして、
真空チャンバーの例えば天壁にはガス導入管２が接続さ
れており、真空チャンバーの側壁下部には排気口３が設
けられており、真空チャンバーの側壁部にはウェハ10を
外部との間で搬送するためのゲート（図示せず）が設け
られている。
【００２４】さらに、図示しないが、高周波電源、ガス
流量を制御するためのガス制御回路などのほか、真空チ
ャンバー内に高密度な磁界を作り、プラズマ中のイオン
に異方性を持たせるために磁石が設けられている。
流量を制御するためのガス制御回路などのほか、真空チ
ャンバー内に高密度な磁界を作り、プラズマ中のイオン
に異方性を持たせるために磁石が設けられている。
【００２５】なお、図１に示したRIE 装置の構成は一例
であり、実際の構成は種々の形式のものがある。
であり、実際の構成は種々の形式のものがある。
【００２６】図２は、図１中のウェハ10およびカバー部
品13を取り出して拡大して示す平面図である。図３は、
図１中のウェハ10およびカバー部品13を取り出して拡大
して示す断面図である。
品13を取り出して拡大して示す平面図である。図３は、
図１中のウェハ10およびカバー部品13を取り出して拡大
して示す断面図である。
【００２７】ウェハ10は、本例では、強誘電体メモリ搭
載システムLSI を製造するために、Siウェハ10上の絶縁
膜上に強誘電体キヤパシタ膜（例えばPt/PZT/Pt 積層
膜）10a が例えばゾルゲル法を用いて堆積され、ウェハ
周辺部およびウェハ裏面部に強誘電体キヤパシタ膜が回
り込まないように形成されている、つまり、ウェハ周辺
部にはPZT 、Pt膜は存在しない。
載システムLSI を製造するために、Siウェハ10上の絶縁
膜上に強誘電体キヤパシタ膜（例えばPt/PZT/Pt 積層
膜）10a が例えばゾルゲル法を用いて堆積され、ウェハ
周辺部およびウェハ裏面部に強誘電体キヤパシタ膜が回
り込まないように形成されている、つまり、ウェハ周辺
部にはPZT 、Pt膜は存在しない。
【００２８】カバー部品13として、本例では、ウェハ周
辺部の上面の全周を覆うようにリング構造のものが用い
られている。このリング構造のカバー部品（カバーリン
グ、ガードリング、以下、カバーリングと記す）13は、
例えばアルミナ製であり、上面が水平面であり、内縁部
には下向きの鍔部130 が垂直に設けられており、鍔部13
0 の先端面（下面）は平坦であり、ウェハ周辺部の上面
に対接している。そして、本例では、カバーリング13
は、ウェハ端（ベベル部100 の端縁）から2 mmの範囲を
覆うように設けられている。この際、ベベル部100 の幅
は通常は0.15mmであるので、ベベル部100 を含む領域を
カバーリング13で覆っている。
辺部の上面の全周を覆うようにリング構造のものが用い
られている。このリング構造のカバー部品（カバーリン
グ、ガードリング、以下、カバーリングと記す）13は、
例えばアルミナ製であり、上面が水平面であり、内縁部
には下向きの鍔部130 が垂直に設けられており、鍔部13
0 の先端面（下面）は平坦であり、ウェハ周辺部の上面
に対接している。そして、本例では、カバーリング13
は、ウェハ端（ベベル部100 の端縁）から2 mmの範囲を
覆うように設けられている。この際、ベベル部100 の幅
は通常は0.15mmであるので、ベベル部100 を含む領域を
カバーリング13で覆っている。
【００２９】次に、図１のRIE 装置の動作について、図
４を参照しながら説明する。
４を参照しながら説明する。
【００３０】図１に示すように、Siウェハ10上に堆積形
成されたPt/PZT/Pt 積層膜10a を電極11に対向させてSi
ウェハ10を静電チャック機構12により固定し、ウェハ周
辺部をカバーリング13により覆った状態で、ガス導入管
２から真空チャンバー１内にエッチングガス（例えばAr
ガス）を導入し、排気口３の弁により真空チャンバー１
内の圧力を調整し、この圧力が安定になった後、高周波
電源から高周波電力を印加する。これにより、真空チャ
ンバー１内に放電プラズマが発生し、このプラズマによ
りSiウェハ10上のPt/PZT/Pt 積層膜10a がエッチング加
工される。
成されたPt/PZT/Pt 積層膜10a を電極11に対向させてSi
ウェハ10を静電チャック機構12により固定し、ウェハ周
辺部をカバーリング13により覆った状態で、ガス導入管
２から真空チャンバー１内にエッチングガス（例えばAr
ガス）を導入し、排気口３の弁により真空チャンバー１
内の圧力を調整し、この圧力が安定になった後、高周波
電源から高周波電力を印加する。これにより、真空チャ
ンバー１内に放電プラズマが発生し、このプラズマによ
りSiウェハ10上のPt/PZT/Pt 積層膜10a がエッチング加
工される。
【００３１】この際、本実施形態では、アルミナ製のカ
バーリング13によりウェハ周辺部を覆った状態であるの
で、図４に示すように、ウェハ周辺部およびウェハ裏面
部へのPt/PZT/Pt 積層膜10a の材料の飛散や回り込みに
よる汚染を抑制できることが判明した。
バーリング13によりウェハ周辺部を覆った状態であるの
で、図４に示すように、ウェハ周辺部およびウェハ裏面
部へのPt/PZT/Pt 積層膜10a の材料の飛散や回り込みに
よる汚染を抑制できることが判明した。
【００３２】例えば、Pt/PZT/Pt 積層膜10a のうちのPZ
T 膜=Pb(ZrxTi(1-x))O3 膜を150 nmエッチングした場
合、カバーリング13で覆われたウェハ周辺部およびウェ
ハ裏面部におけるPb、Zr、Tiの面濃度はそれぞれ 1×10
10atoms/cm2 以下であった。
T 膜=Pb(ZrxTi(1-x))O3 膜を150 nmエッチングした場
合、カバーリング13で覆われたウェハ周辺部およびウェ
ハ裏面部におけるPb、Zr、Tiの面濃度はそれぞれ 1×10
10atoms/cm2 以下であった。
【００３３】これに対して、図１４に示した従来のRIE
装置により前記PZT 膜を150 nmエッチングした場合に
は、図１５に示したようにウェハ周辺部およびウェハ裏
面部にPb、Zr、Tiが飛び散って汚染し、それぞれの面濃
度は〜 1×1013atoms/cm2 であった。
装置により前記PZT 膜を150 nmエッチングした場合に
は、図１５に示したようにウェハ周辺部およびウェハ裏
面部にPb、Zr、Tiが飛び散って汚染し、それぞれの面濃
度は〜 1×1013atoms/cm2 であった。
【００３４】上記したように、本実施形態１では、ウェ
ハを固定するための静電チャック機構12を有するRIE 装
置においてウェハ周辺部の上面を覆うカバーリング13を
設けたので、ウェハ周辺部における各元素の面濃度が従
来のRIE 装置と比べて３桁も低減している。このように
ウェハ周辺部およびウェハ裏面部にエッチング材料が飛
散、汚染するのを防ぐことができる結果、共用ラインで
強誘電体メモリ以外の他のSiデバイスも汚染問題の心配
なく製造ができる。つまり、強誘電体メモリ専用ライン
が必要無くなり、大幅なコスト低減が可能となる。
ハを固定するための静電チャック機構12を有するRIE 装
置においてウェハ周辺部の上面を覆うカバーリング13を
設けたので、ウェハ周辺部における各元素の面濃度が従
来のRIE 装置と比べて３桁も低減している。このように
ウェハ周辺部およびウェハ裏面部にエッチング材料が飛
散、汚染するのを防ぐことができる結果、共用ラインで
強誘電体メモリ以外の他のSiデバイスも汚染問題の心配
なく製造ができる。つまり、強誘電体メモリ専用ライン
が必要無くなり、大幅なコスト低減が可能となる。
【００３５】なお、ウェハ周辺部の外周の一部の上面を
覆うようにカバーリング13を設けた場合でも、ウェハ周
辺部およびウェハ裏面部へのPt/PZT/Pt 積層膜10a の材
料の飛散や回り込みによる汚染を抑制することができ
る。
覆うようにカバーリング13を設けた場合でも、ウェハ周
辺部およびウェハ裏面部へのPt/PZT/Pt 積層膜10a の材
料の飛散や回り込みによる汚染を抑制することができ
る。
【００３６】＜実施形態２＞前述した実施形態１では、
カバーリング13がSiウェハ10の表面に直接に接した構造
であるが、カバーリングがSiウェハ10の表面に直接に接
しない構造（ウェハ周辺部の上方を覆う構造）でもよ
く、その一例を以下に説明する。
カバーリング13がSiウェハ10の表面に直接に接した構造
であるが、カバーリングがSiウェハ10の表面に直接に接
しない構造（ウェハ周辺部の上方を覆う構造）でもよ
く、その一例を以下に説明する。
【００３７】図５は、本発明の第２の実施の形態に係る
RIE 装置の一部を示している。
RIE 装置の一部を示している。
【００３８】このRIE 装置は、図１に示したRIE 装置と
比べて、カバーリング13の鍔部の先端面がウェハ周辺部
の上面に間隔（例えば0.5mm ）をあけて対向している点
が異なり、その他は同じであるので図２中と同一符号を
付してその説明を省略する。
比べて、カバーリング13の鍔部の先端面がウェハ周辺部
の上面に間隔（例えば0.5mm ）をあけて対向している点
が異なり、その他は同じであるので図２中と同一符号を
付してその説明を省略する。
【００３９】このRIE 装置により図２に示したようなPZ
T 膜を150 nmエッチングした場合、ウェハ周辺部に付着
したPb, Zr, Tiの量は1 ×1010〜1 ×1011atoms ／cm2
であり、前述した実施形態１とほぼ同程度の効果が認め
られた。
T 膜を150 nmエッチングした場合、ウェハ周辺部に付着
したPb, Zr, Tiの量は1 ×1010〜1 ×1011atoms ／cm2
であり、前述した実施形態１とほぼ同程度の効果が認め
られた。
【００４０】なお、Siウェハ10表面とカバーリング13と
の間の距離（対向間隔）を2.5cm 程度まで対向間隔を広
げても上記した効果は認められ、ウェハ周辺部に付着し
たPb, Zr, Tiの量は5 ×1011atoms ／cm2 以下であっ
た。
の間の距離（対向間隔）を2.5cm 程度まで対向間隔を広
げても上記した効果は認められ、ウェハ周辺部に付着し
たPb, Zr, Tiの量は5 ×1011atoms ／cm2 以下であっ
た。
【００４１】＜実施形態３＞前述した実施形態１で使用
した構造のカバーリング13は、図６に示すように、その
上面のエッチング付着物はエッチングガスにより叩かれ
るので少ないが、カバーリング13の鍔部の側壁内面にエ
ッチング付着物が多く（厚く）堆積し、ダストの原因に
なり易かった。そこで、このダストを低減するように改
善した構造の一例を以下に説明する。
した構造のカバーリング13は、図６に示すように、その
上面のエッチング付着物はエッチングガスにより叩かれ
るので少ないが、カバーリング13の鍔部の側壁内面にエ
ッチング付着物が多く（厚く）堆積し、ダストの原因に
なり易かった。そこで、このダストを低減するように改
善した構造の一例を以下に説明する。
【００４２】図７（ａ）は、本発明の第３の実施の形態
に係るRIE 装置で使用されるカバーリング13a およびウ
ェハ10の断面構造の一部を示している。
に係るRIE 装置で使用されるカバーリング13a およびウ
ェハ10の断面構造の一部を示している。
【００４３】このカバーリング13a は、図１に示したカ
バーリング13と比べて、鍔部の側壁内面に９０度未満の
テーパー角度を付けている点が異なり、その他は同じで
あるので図３中と同一符号を付してその説明を省略す
る。
バーリング13と比べて、鍔部の側壁内面に９０度未満の
テーパー角度を付けている点が異なり、その他は同じで
あるので図３中と同一符号を付してその説明を省略す
る。
【００４４】上記したようにテーパーをつけたカバーリ
ング13a を採用すると、エッチング中にテーパー面が叩
かれるので、エッチング付着物の堆積量が少なくなり、
ダスト数の低減に効果があった。また、テーパー角度を
小さくすることにより、ウェハ面内のエッチング均一性
が向上した。
ング13a を採用すると、エッチング中にテーパー面が叩
かれるので、エッチング付着物の堆積量が少なくなり、
ダスト数の低減に効果があった。また、テーパー角度を
小さくすることにより、ウェハ面内のエッチング均一性
が向上した。
【００４５】なお、カバーリング13a のリング周辺部の
全面（鍔部の側壁内面の全周）にテーパー角度を付ける
場合に最も効果があったが、リング周辺部の少なくとも
一部が90度未満のテーパーを有する構造であれば、効果
が認められた。
全面（鍔部の側壁内面の全周）にテーパー角度を付ける
場合に最も効果があったが、リング周辺部の少なくとも
一部が90度未満のテーパーを有する構造であれば、効果
が認められた。
【００４６】図７（ｂ）乃至（ｅ）は、図７（ａ）中の
カバーリング13a の複数の変形例を示す。
カバーリング13a の複数の変形例を示す。
【００４７】図７（ｂ）に示すカバーリング13b は、図
７（ａ）に示したカバーリング13aと比べて、鍔部の側
壁内面のテーパー角度が二段階に変化している点が異な
る。なお、鍔部の側壁内面のテーパー角度は三段階以上
に変化させてもよい。
７（ａ）に示したカバーリング13aと比べて、鍔部の側
壁内面のテーパー角度が二段階に変化している点が異な
る。なお、鍔部の側壁内面のテーパー角度は三段階以上
に変化させてもよい。
【００４８】図７（ｃ）に示すカバーリング13c は、図
７（ｂ）に示したカバーリング13bと比べて、上面にも
テーパー角度がつけられている点が異なる。
７（ｂ）に示したカバーリング13bと比べて、上面にも
テーパー角度がつけられている点が異なる。
【００４９】図７（ｄ）に示すカバーリング13d は、図
７（ａ）に示したカバーリング13aと比べて、鍔部が斜
め内側下方に向かって設けられている点が異なる。
７（ａ）に示したカバーリング13aと比べて、鍔部が斜
め内側下方に向かって設けられている点が異なる。
【００５０】図７（ｅ）に示すカバーリング13e は、図
７（ａ）に示したカバーリング13bと比べて、上面にも
テーパー角度がつけられている点が異なる。
７（ａ）に示したカバーリング13bと比べて、上面にも
テーパー角度がつけられている点が異なる。
【００５１】＜実施形態４＞前述した実施形態１〜３に
示した構造のカバーリング13、13a 〜13e は、その重量
が重い場合に、ウェハ周辺部に重量負荷がかかり、ウェ
ハが外れたり、ウェハ面内の温度の均一性が悪くなるこ
とがある。そこで、これを解消するように改善した構造
の一例を以下に説明する。
示した構造のカバーリング13、13a 〜13e は、その重量
が重い場合に、ウェハ周辺部に重量負荷がかかり、ウェ
ハが外れたり、ウェハ面内の温度の均一性が悪くなるこ
とがある。そこで、これを解消するように改善した構造
の一例を以下に説明する。
【００５２】図８（ａ）は、本発明の第４の実施の形態
に係るRIE 装置で使用されるカバーリング83およびウェ
ハ10、静電チャック機構12の断面構造の一部を示してい
る。
に係るRIE 装置で使用されるカバーリング83およびウェ
ハ10、静電チャック機構12の断面構造の一部を示してい
る。
【００５３】このカバーリング83は、図７（ａ）に示し
たカバーリング13a と比べて、外径が小さくされて軽量
化され、その水平部の下面がカバーリング支持台80によ
り支持されている。また、静電チャック機構12は、図８
（ｂ）に示すように上下動可能な構造を有する。その他
は同じであるので図３中と同一符号を付してその説明を
省略する。
たカバーリング13a と比べて、外径が小さくされて軽量
化され、その水平部の下面がカバーリング支持台80によ
り支持されている。また、静電チャック機構12は、図８
（ｂ）に示すように上下動可能な構造を有する。その他
は同じであるので図３中と同一符号を付してその説明を
省略する。
【００５４】図９は、図８（ａ）中のカバーリング83、
カバーリング支持台80およびウェハ10の上面を示してい
る。
カバーリング支持台80およびウェハ10の上面を示してい
る。
【００５５】図８（ａ）、（ｂ）および図９に示すよう
な構造により、ウェハ周辺部への重量負荷を軽減できる
ので、ウェハの反りが無くなり、ウェハ面内の温度の均
一性がよくなり、エッチングの面内均一性が改善され
た。
な構造により、ウェハ周辺部への重量負荷を軽減できる
ので、ウェハの反りが無くなり、ウェハ面内の温度の均
一性がよくなり、エッチングの面内均一性が改善され
た。
【００５６】＜実施形態５＞前述した実施形態１〜３に
示した構造を有するRIE 装置においては、カバーリング
13、13a 〜13e 自体の上下動の可否ついては触れていな
いが、カバーリング自体の上下動が可能な構造を有する
ようにしてもよく、その一例を以下に説明する。
示した構造を有するRIE 装置においては、カバーリング
13、13a 〜13e 自体の上下動の可否ついては触れていな
いが、カバーリング自体の上下動が可能な構造を有する
ようにしてもよく、その一例を以下に説明する。
【００５７】図１０は、本発明の第５の実施の形態に係
るRIE 装置で使用されるカバーリング13a およびウェハ
10、静電チャック機構12の断面構造の一部を示してい
る。
るRIE 装置で使用されるカバーリング13a およびウェハ
10、静電チャック機構12の断面構造の一部を示してい
る。
【００５８】このRIE 装置は、静電チャック機構12自体
の上下位置は固定させ、例えば図７（ａ）に示したよう
なカバーリング13a 自体の上下動が可能な構造を持たせ
たものであり、その他は同じであるので図７（ａ）中と
同一符号を付してその説明を省略する。
の上下位置は固定させ、例えば図７（ａ）に示したよう
なカバーリング13a 自体の上下動が可能な構造を持たせ
たものであり、その他は同じであるので図７（ａ）中と
同一符号を付してその説明を省略する。
【００５９】このような構造により、カバーリング13a
自体を上下動させてウェハ周辺部上に対接させたり対向
させたりすることが可能である。その結果、ウェハ周辺
部にかかるカバーリング13a の重量負荷を制御できる。
自体を上下動させてウェハ周辺部上に対接させたり対向
させたりすることが可能である。その結果、ウェハ周辺
部にかかるカバーリング13a の重量負荷を制御できる。
【００６０】＜実施形態６＞前述した実施形態１〜３に
示した構造を有するRIE 装置においては、静電チャック
機構12自体の上下動の可否ついては触れていないが、そ
れ自体の上下動が可能な構造を有するようにしてもよ
く、その一例を以下に説明する。
示した構造を有するRIE 装置においては、静電チャック
機構12自体の上下動の可否ついては触れていないが、そ
れ自体の上下動が可能な構造を有するようにしてもよ
く、その一例を以下に説明する。
【００６１】図１１は、本発明の第６の実施の形態に係
るRIE 装置で使用されるカバーリング13a およびウェハ
10、静電チャック機構12の断面構造の一部を示してい
る。
るRIE 装置で使用されるカバーリング13a およびウェハ
10、静電チャック機構12の断面構造の一部を示してい
る。
【００６２】このRIE 装置は、例えば図７（ａ）に示し
たようなカバーリング13a の上下位置は固定させ、静電
チャック機構12自体の上下動が可能な構造を持たせたも
のであり、その他は同じであるので図７（ａ）中と同一
符号を付してその説明を省略する。
たようなカバーリング13a の上下位置は固定させ、静電
チャック機構12自体の上下動が可能な構造を持たせたも
のであり、その他は同じであるので図７（ａ）中と同一
符号を付してその説明を省略する。
【００６３】このような構造により、静電チャック機構
12自体を上下動させてウェハ周辺部の上面をカバーリン
グ13a の下面に対接させたり対向させたりすることが可
能である。その結果、ウェハ周辺部にかかるカバーリン
グ13a の重量負荷を制御できる。
12自体を上下動させてウェハ周辺部の上面をカバーリン
グ13a の下面に対接させたり対向させたりすることが可
能である。その結果、ウェハ周辺部にかかるカバーリン
グ13a の重量負荷を制御できる。
【００６４】＜実施形態７＞前述した実施形態１〜３に
示した構造を有するRIE 装置においては、カバーリング
13、13a 〜13e 自体および静電チャック機構12自体の上
下動の可否ついては触れていないが、それぞれの上下動
が可能な構造を有するようにしてもよく、その一例を以
下に説明する。
示した構造を有するRIE 装置においては、カバーリング
13、13a 〜13e 自体および静電チャック機構12自体の上
下動の可否ついては触れていないが、それぞれの上下動
が可能な構造を有するようにしてもよく、その一例を以
下に説明する。
【００６５】図１２は、本発明の第７の実施の形態に係
るRIE 装置で使用されるカバーリング13a およびウェハ
10、静電チャック機構12の断面構造の一部を示してい
る。
るRIE 装置で使用されるカバーリング13a およびウェハ
10、静電チャック機構12の断面構造の一部を示してい
る。
【００６６】このRIE 装置は、例えば図７（ａ）に示し
たようなカバーリング13a 自体の上下動が可能な構造を
持たせるとともに、静電チャック機構12自体の上下動が
可能な構造を持たせたものであり、その他は同じである
ので図７（ａ）中と同一符号を付してその説明を省略す
る。
たようなカバーリング13a 自体の上下動が可能な構造を
持たせるとともに、静電チャック機構12自体の上下動が
可能な構造を持たせたものであり、その他は同じである
ので図７（ａ）中と同一符号を付してその説明を省略す
る。
【００６７】このような構造により、カバーリング13a
自体および／または静電チャック機構12自体を上下動さ
せてウェハ周辺部の上面とカバーリング13a の下面を対
接させたり対向させたりすることが可能である。その結
果、ウェハ周辺部にかかるカバーリング13a の重量負荷
を制御できる。
自体および／または静電チャック機構12自体を上下動さ
せてウェハ周辺部の上面とカバーリング13a の下面を対
接させたり対向させたりすることが可能である。その結
果、ウェハ周辺部にかかるカバーリング13a の重量負荷
を制御できる。
【００６８】なお、前記各実施形態において、カバーリ
ングがウェハ周辺部を覆う面積に関しては、ウェハ端か
ら0.05mm以上の範囲を覆うと前記したような効果が認め
られ、ウェハ周辺部に付着したPb, Zr, Tiの量は1 ×10
11atoms ／cm2 以下であった。また、ウェハ上部を全く
覆わない、すなわちウェハ端から0mmの範囲を覆う場合
でも、ウェハ周辺部にカバーリングを配置することによ
り、ウェハ裏面部に付着したPb, Zr, Tiの量は1 ×1011
atoms ／cm2 以下であった。
ングがウェハ周辺部を覆う面積に関しては、ウェハ端か
ら0.05mm以上の範囲を覆うと前記したような効果が認め
られ、ウェハ周辺部に付着したPb, Zr, Tiの量は1 ×10
11atoms ／cm2 以下であった。また、ウェハ上部を全く
覆わない、すなわちウェハ端から0mmの範囲を覆う場合
でも、ウェハ周辺部にカバーリングを配置することによ
り、ウェハ裏面部に付着したPb, Zr, Tiの量は1 ×1011
atoms ／cm2 以下であった。
【００６９】また、前記各実施形態において、カバーリ
ング自体の高さは1 cm以下であることがエッチングの面
内均一性の点で望ましいことが認められた。因みに、カ
バーリングによりウェハ端から2 mmの範囲を覆い、Siウ
エハ上の SiO2 膜をエッチングした場合、ウェハ端から
5 mmよりウェハ中央部における SiO2 膜の厚さの面内均
一性は10% 以内であった。
ング自体の高さは1 cm以下であることがエッチングの面
内均一性の点で望ましいことが認められた。因みに、カ
バーリングによりウェハ端から2 mmの範囲を覆い、Siウ
エハ上の SiO2 膜をエッチングした場合、ウェハ端から
5 mmよりウェハ中央部における SiO2 膜の厚さの面内均
一性は10% 以内であった。
【００７０】また、前記各実施形態において、リングの
材料としては、前述したアルミナ等のセラミック材料の
ほか、石英、導電性のシリコン、アルマイト、SiC （シ
リコンカーバイト）等、あるいはそれらのうちの任意の
組み合わせを主材料とする材質が適切である。
材料としては、前述したアルミナ等のセラミック材料の
ほか、石英、導電性のシリコン、アルマイト、SiC （シ
リコンカーバイト）等、あるいはそれらのうちの任意の
組み合わせを主材料とする材質が適切である。
【００７１】また、前記リングの表面に、ドライエッチ
ング時に堆積された強誘電体材料が剥れ難くなるような
材料（アルミナ、シリコン、シリコンカーバイト、アル
マイト等）、前記強誘電体材料自体等（Pt，Ti等）をコ
ーティングする方法も有効である。
ング時に堆積された強誘電体材料が剥れ難くなるような
材料（アルミナ、シリコン、シリコンカーバイト、アル
マイト等）、前記強誘電体材料自体等（Pt，Ti等）をコ
ーティングする方法も有効である。
【００７２】また、前記各実施形態のRIE 装置は、プラ
ズマ源がICP （誘導結合型プラズマ）方式その他に変更
されてもカバーリング部を用いることによる基本効果は
同様に得られる。
ズマ源がICP （誘導結合型プラズマ）方式その他に変更
されてもカバーリング部を用いることによる基本効果は
同様に得られる。
【００７３】また、前記各実施形態のRIE 装置は、強誘
電体メモリの製造に本発明を適用したが、ウェハ上の強
誘電体、磁性材料、その他トランジスタ特性を劣化させ
る材料等の加工を行う際に本発明を適用することによっ
て、ウェハ周辺および裏面に材料が飛散、汚染すること
を防止抑制することができる。
電体メモリの製造に本発明を適用したが、ウェハ上の強
誘電体、磁性材料、その他トランジスタ特性を劣化させ
る材料等の加工を行う際に本発明を適用することによっ
て、ウェハ周辺および裏面に材料が飛散、汚染すること
を防止抑制することができる。
【００７４】即ち、MRAMの製造に際して本発明を適用す
ることによって、磁性材料がウェハ周辺部に付着するこ
とを防止することが可能になる。また、DRAMのセルキャ
パシタの容量を稼ぐためにキャパシタ絶縁膜として比誘
電率が大きな高誘電率誘電体である例えば(Ba,Sr)TiO3
（チタン酸バリウムストロンチウム）等の薄膜およびP
t、Ru、Sr、Ir等の電極材料、Ru O2 、 IrOx 、 SrRuO
3 等の金属酸化膜を使用する場合にも、本発明を適用す
ることによって材料がウェハ周辺部に付着することを防
止することが可能になる。また、近年、Si LSIで用いら
れるようになったCu配線を形成するためのスパッタ堆積
工程あるいはRIE 工程に、本発明を適用することによっ
て、Cu材料（金属材料）がウェハ周辺部に付着すること
を防止することが可能になる。その他、金属材料として
Coを用いる場合も対象となる。
ることによって、磁性材料がウェハ周辺部に付着するこ
とを防止することが可能になる。また、DRAMのセルキャ
パシタの容量を稼ぐためにキャパシタ絶縁膜として比誘
電率が大きな高誘電率誘電体である例えば(Ba,Sr)TiO3
（チタン酸バリウムストロンチウム）等の薄膜およびP
t、Ru、Sr、Ir等の電極材料、Ru O2 、 IrOx 、 SrRuO
3 等の金属酸化膜を使用する場合にも、本発明を適用す
ることによって材料がウェハ周辺部に付着することを防
止することが可能になる。また、近年、Si LSIで用いら
れるようになったCu配線を形成するためのスパッタ堆積
工程あるいはRIE 工程に、本発明を適用することによっ
て、Cu材料（金属材料）がウェハ周辺部に付着すること
を防止することが可能になる。その他、金属材料として
Coを用いる場合も対象となる。
【００７５】また、前記各実施形態は、ドライエッチン
グ装置を示したが、静電チャック機構を有するスパッタ
装置等に本発明に係るカバーリング機構を適用した場合
にも、スパッタ時のウェハ周辺および裏面への膜の回り
込みを抑制することができる。
グ装置を示したが、静電チャック機構を有するスパッタ
装置等に本発明に係るカバーリング機構を適用した場合
にも、スパッタ時のウェハ周辺および裏面への膜の回り
込みを抑制することができる。
【００７６】
【発明の効果】上述したように本発明の半導体製造装置
によれば、半導体装置の製造に際して静電チャック機構
により固定されるウェハ上で強誘電体、磁性材料、金属
材料、その他トランジスタ特性を劣化させる材料等の加
工を行う際に、ウェハ周辺および裏面に材料が飛散、汚
染することを防止抑制することができる。
によれば、半導体装置の製造に際して静電チャック機構
により固定されるウェハ上で強誘電体、磁性材料、金属
材料、その他トランジスタ特性を劣化させる材料等の加
工を行う際に、ウェハ周辺および裏面に材料が飛散、汚
染することを防止抑制することができる。
【図１】本発明の第１の実施の形態に係るドライエッチ
ング装置の一例としてマグネトロンRIE 装置の要部を示
す構成説明図。
ング装置の一例としてマグネトロンRIE 装置の要部を示
す構成説明図。
【図２】図１中のウェハおよびカバー部品を取り出して
拡大して示す平面図。
拡大して示す平面図。
【図３】図１のRIE 装置の動作を説明するためにウェハ
およびカバー部品の一部を示す断面図。
およびカバー部品の一部を示す断面図。
【図４】図３の一部を拡大して示す断面図。
【図５】本発明の第２の実施の形態に係るRIE 装置の一
部を示を示す構成説明図。
部を示を示す構成説明図。
【図６】本発明の第１の実施の形態で使用した構造のカ
バーリングの鍔部の側壁内面にエッチング付着物が堆積
した様子を示す断面図。
バーリングの鍔部の側壁内面にエッチング付着物が堆積
した様子を示す断面図。
【図７】本発明の第３の実施の形態に係るRIE 装置で使
用されるカバーリングおよびその複数の変形例を示す断
面図。
用されるカバーリングおよびその複数の変形例を示す断
面図。
【図８】本発明の第４の実施の形態に係るRIE 装置で使
用されるカバーリングおよびウェハ、静電チャック機構
の断面構造の一部を示す断面図。
用されるカバーリングおよびウェハ、静電チャック機構
の断面構造の一部を示す断面図。
【図９】図８中のカバーリング、カバーリング支持台お
よびウェハを示す上面図。
よびウェハを示す上面図。
【図１０】本発明の第５の実施の形態に係るRIE 装置で
使用されるカバーリングおよびウェハ、静電チャック機
構の一部を示す断面図。
使用されるカバーリングおよびウェハ、静電チャック機
構の一部を示す断面図。
【図１１】本発明の第６の実施の形態に係るRIE 装置で
使用されるカバーリングおよびウェハ、静電チャック機
構の一部を示す断面図。
使用されるカバーリングおよびウェハ、静電チャック機
構の一部を示す断面図。
【図１２】本発明の第７の実施の形態に係るRIE 装置で
使用されるカバーリングおよびウェハ、静電チャック機
構の一部を示す断面図。
使用されるカバーリングおよびウェハ、静電チャック機
構の一部を示す断面図。
【図１３】従来の強誘電体メモリセルの一例を示す断面
図。
図。
【図１４】従来の静電チャック機構を採用したドライエ
ッチング装置の一部を示す構成説明図。
ッチング装置の一部を示す構成説明図。
【図１５】強誘電体キヤパシタ膜（Pt／PZT ／Pt積層
膜）が堆積形成されたSiウェハを図14のドライエッチン
グ装置を用いてパターニング加工した際、ウェハ周辺部
および裏面部に強誘電体キヤパシタ材料が飛散し、堆積
した様子を示す断面図。
膜）が堆積形成されたSiウェハを図14のドライエッチン
グ装置を用いてパターニング加工した際、ウェハ周辺部
および裏面部に強誘電体キヤパシタ材料が飛散し、堆積
した様子を示す断面図。
10…Siウェハ、 10a …強誘電体キヤパシタ膜（例えばPt／PZT ／Pt積層
膜）、 11…上側電極、 12…静電チャック機構、 13…カバー部品。
膜）、 11…上側電極、 12…静電チャック機構、 13…カバー部品。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 27/10 ４６１ Ｈ０１Ｌ 27/10 ４４４Ｂ (72)発明者 谷口 泰之 神奈川県横浜市磯子区新磯子町33番地 株 式会社東芝生産技術センター内 (72)発明者 國島 巌 神奈川県横浜市磯子区新杉田町８番地 株 式会社東芝横浜事業所内 Ｆターム(参考） 4K029 CA05 JA05 5F004 BA04 BB18 BB22 BB23 BB28 BB30 DA23 DB13 5F083 AD21 AD49 FR02 GA25 GA27 JA15 JA17 JA38 JA43 PR03 ZA11 5F103 AA08 BB22 BB33 DD27 GG02 HH03 LL14
Claims (13)
- 【請求項１】 処理容器内部に被処理半導体ウェハを収
容し、前記半導体ウェハの表面処理を行うための表面処
理装置と、 前記処理容器内に収容され、前記半導体ウェハを固定す
るための静電チャック機構と、 前記処理容器内に収容され、前記半導体ウェハの周辺部
の上面あるいは上方を覆うカバー部品とを具備すること
を特徴とする半導体製造装置。 - 【請求項２】 前記カバー部品を上下動する機構をさら
に具備することを特徴とする請求項１記載の半導体製造
装置。 - 【請求項３】 前記カバー部品に対して前記静電チャッ
ク機構を上下動する機構をさらに具備することを特徴と
する請求項１記載の半導体製造装置。 - 【請求項４】 前記静電チャック機構および前記カバー
部品を上下動する機構をさらに具備することを特徴とす
る請求項１記載の半導体製造装置。 - 【請求項５】 前記カバー部品を支持する支持台と、前
記支持台上で前記カバー部品を上下動する機構をさらに
具備することを特徴とする請求項１記載の半導体製造装
置。 - 【請求項６】 前記カバー部品は、前記半導体ウェハの
表面に直接に接触した状態でウェハ周辺部の上面を覆う
ことを特徴とする請求項１乃至５のいずれか１項に記載
の半導体製造装置。 - 【請求項７】 前記カバー部品は、前記半導体ウェハの
表面に直接に接触しない状態でウェハ周辺部の上方を覆
うことを特徴とする請求項１乃至５のいずれか１項に記
載の半導体製造装置。 - 【請求項８】 前記カバー部品は、前記ウェハを覆う部
分の少なくとも一部が90度未満の傾斜面を有することを
特徴とする請求項１乃至７のいずれか１項に記載の半導
体製造装置。 - 【請求項９】 前記カバー部品は、前記半導体ウェハの
端縁より0.05mm以上の範囲を覆うことを特徴とする請求
項１乃至８のいずれか１項に記載の半導体製造装置。 - 【請求項１０】 前記カバー部品は、その材質が主とし
てアルミナ、シリコン、シリコンカーバイト、アルマイ
ト、石英であることを特徴とする請求項１乃至９のいず
れか１項に記載の半導体製造装置。 - 【請求項１１】 前記カバー部品は、その表面に、アル
ミナ、シリコン、シリコンカーバイト、アルマイト、チ
タンを主たる材質とするコーティングが施されているこ
とを特徴とする請求項１乃至９のいずれか１項に記載の
半導体製造装置。 - 【請求項１２】 前記表面処理装置は、処理容器内部に
エッチングガスが導入され、所定の気圧下で高周波電力
が印加されることによって放電プラズマを発生し、前記
半導体ウェハの表面に成膜されている強誘電体材料ある
いは磁性材料をドライエッチングする装置であることを
特徴とする請求項１記載の半導体製造装置。 - 【請求項１３】 前記表面処理装置は、前記半導体ウェ
ハの表面に強誘電体材料、磁性材料、誘電体材料、金属
材料、絶縁膜材料、金属酸化膜材料のいずれかを成膜す
るスパッタ装置であることを特徴とする請求項１記載の
半導体製造装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000127952A JP2001308077A (ja) | 2000-04-27 | 2000-04-27 | 半導体製造装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000127952A JP2001308077A (ja) | 2000-04-27 | 2000-04-27 | 半導体製造装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001308077A true JP2001308077A (ja) | 2001-11-02 |
Family
ID=18637467
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000127952A Abandoned JP2001308077A (ja) | 2000-04-27 | 2000-04-27 | 半導体製造装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001308077A (ja) |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004082007A1 (ja) * | 2003-03-12 | 2004-09-23 | Tokyo Electron Limited | 半導体処理用の基板保持構造及びプラズマ処理装置 |
| JP2006032592A (ja) * | 2004-07-15 | 2006-02-02 | Mitsubishi Electric Corp | 表示装置の製造方法および表示装置の製造装置 |
| JP2006294845A (ja) * | 2005-04-11 | 2006-10-26 | Matsushita Electric Ind Co Ltd | ドライエッチング方法およびその装置 |
| GB2398166B (en) * | 2003-02-07 | 2007-03-28 | Trikon Technologies Ltd | Electrostatic clamping of thin wafers in plasma processing vacuum chamber |
| JP2007321244A (ja) * | 2006-05-30 | 2007-12-13 | Applied Materials Inc | 基板処理チャンバのためのリングアセンブリ |
| JP2010192488A (ja) * | 2009-02-16 | 2010-09-02 | Sumitomo Precision Prod Co Ltd | プラズマ処理装置 |
| JP2013004736A (ja) * | 2011-06-16 | 2013-01-07 | Nec Corp | 半導体装置の製造方法 |
| JP2014132656A (ja) * | 2013-01-04 | 2014-07-17 | Psk Inc | 基板処理装置及び方法 |
| JP2014523114A (ja) * | 2011-06-15 | 2014-09-08 | アプライド マテリアルズ インコーポレイテッド | 基板キャリアを用いたハイブリッドレーザ・プラズマエッチングウェハダイシング |
| JP2014232877A (ja) * | 2013-05-29 | 2014-12-11 | エスピーティーエス テクノロジーズ リミティド | 半導体被加工物を加工する装置 |
| JP2019151879A (ja) * | 2018-03-01 | 2019-09-12 | 株式会社アルバック | 成膜装置 |
| JP2021501987A (ja) * | 2017-11-03 | 2021-01-21 | インターナショナル・ビジネス・マシーンズ・コーポレーションＩｎｔｅｒｎａｔｉｏｎａｌ Ｂｕｓｉｎｅｓｓ Ｍａｃｈｉｎｅｓ Ｃｏｒｐｏｒａｔｉｏｎ | 半導体デバイス製作用の高アスペクト比誘電孔における選択的相変化材料成長 |
-
2000
- 2000-04-27 JP JP2000127952A patent/JP2001308077A/ja not_active Abandoned
Cited By (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2398166B (en) * | 2003-02-07 | 2007-03-28 | Trikon Technologies Ltd | Electrostatic clamping of thin wafers in plasma processing vacuum chamber |
| CN100388434C (zh) * | 2003-03-12 | 2008-05-14 | 东京毅力科创株式会社 | 半导体处理用的基板保持结构和等离子体处理装置 |
| US7837828B2 (en) | 2003-03-12 | 2010-11-23 | Tokyo Electron Limited | Substrate supporting structure for semiconductor processing, and plasma processing device |
| WO2004082007A1 (ja) * | 2003-03-12 | 2004-09-23 | Tokyo Electron Limited | 半導体処理用の基板保持構造及びプラズマ処理装置 |
| KR100752800B1 (ko) * | 2003-03-12 | 2007-08-29 | 동경 엘렉트론 주식회사 | 반도체처리용의 기판유지구조 및 플라즈마 처리장치 |
| JP4506318B2 (ja) * | 2004-07-15 | 2010-07-21 | 三菱電機株式会社 | 表示装置の製造方法および表示装置の製造装置 |
| US7527658B2 (en) | 2004-07-15 | 2009-05-05 | Mitsubishi Denki Kabushiki Kaisha | Method of manufacturing displays and apparatus for manufacturing displays |
| JP2006032592A (ja) * | 2004-07-15 | 2006-02-02 | Mitsubishi Electric Corp | 表示装置の製造方法および表示装置の製造装置 |
| JP2006294845A (ja) * | 2005-04-11 | 2006-10-26 | Matsushita Electric Ind Co Ltd | ドライエッチング方法およびその装置 |
| JP2007321244A (ja) * | 2006-05-30 | 2007-12-13 | Applied Materials Inc | 基板処理チャンバのためのリングアセンブリ |
| JP2010192488A (ja) * | 2009-02-16 | 2010-09-02 | Sumitomo Precision Prod Co Ltd | プラズマ処理装置 |
| JP2014523114A (ja) * | 2011-06-15 | 2014-09-08 | アプライド マテリアルズ インコーポレイテッド | 基板キャリアを用いたハイブリッドレーザ・プラズマエッチングウェハダイシング |
| JP2013004736A (ja) * | 2011-06-16 | 2013-01-07 | Nec Corp | 半導体装置の製造方法 |
| JP2014132656A (ja) * | 2013-01-04 | 2014-07-17 | Psk Inc | 基板処理装置及び方法 |
| US9508541B2 (en) | 2013-01-04 | 2016-11-29 | Psk Inc. | Apparatus and method for treating substrate |
| JP2014232877A (ja) * | 2013-05-29 | 2014-12-11 | エスピーティーエス テクノロジーズ リミティド | 半導体被加工物を加工する装置 |
| JP2021501987A (ja) * | 2017-11-03 | 2021-01-21 | インターナショナル・ビジネス・マシーンズ・コーポレーションＩｎｔｅｒｎａｔｉｏｎａｌ Ｂｕｓｉｎｅｓｓ Ｍａｃｈｉｎｅｓ Ｃｏｒｐｏｒａｔｉｏｎ | 半導体デバイス製作用の高アスペクト比誘電孔における選択的相変化材料成長 |
| JP7267271B2 (ja) | 2017-11-03 | 2023-05-01 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 半導体デバイス製作用の高アスペクト比誘電孔における選択的相変化材料成長 |
| JP2019151879A (ja) * | 2018-03-01 | 2019-09-12 | 株式会社アルバック | 成膜装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW434837B (en) | Method and apparatus for superior step coverage and interface control for high K dielectric capacitors and related electrodes | |
| US20120231553A1 (en) | Substrate processing apparatus and fabrication process of a semiconductor device | |
| US6211034B1 (en) | Metal patterning with adhesive hardmask layer | |
| JP2001308077A (ja) | 半導体製造装置 | |
| US20030176073A1 (en) | Plasma etching of Ir and PZT using a hard mask and C12/N2/O2 and C12/CHF3/O2 chemistry | |
| US7115522B2 (en) | Method for manufacturing semiconductor device | |
| JPH11243181A (ja) | 薄膜キャパシタ及びその製造方法 | |
| JPH11126779A (ja) | 構造化方法 | |
| JP2003100994A (ja) | 強誘電体メモリおよびその製造方法 | |
| JP2000133783A (ja) | 半導体集積回路装置の製造方法および半導体集積回路装置 | |
| JP2008098339A (ja) | プラズマ処理装置、プラズマ処理方法、およびプラズマ処理装置のクリーニング方法 | |
| US20060252223A1 (en) | Method for forming ferroelectric capacitor, ferroelectric capacitor and electronic device | |
| JP3166746B2 (ja) | キャパシタ及びその製造方法 | |
| JP3466174B2 (ja) | 半導体装置およびその製造方法 | |
| JPH11168174A (ja) | 半導体装置のキャパシタ形成方法 | |
| JP2003338608A (ja) | 強誘電体キャパシタ及びその製造方法 | |
| CN101359662B (zh) | 半导体装置 | |
| KR100506872B1 (ko) | 강유전체 메모리 소자의 캐패시터 형성방법 | |
| US20030143805A1 (en) | Semiconductor device having a capacitor and method of manufacturing the same | |
| US7015049B2 (en) | Fence-free etching of iridium barrier having a steep taper angle | |
| JP2000195846A (ja) | ドライエッチング方法およびドライエッチング装置 | |
| US7041511B2 (en) | Pt/PGO etching process for FeRAM applications | |
| KR19990005439A (ko) | 반도체 장치의 강유전체 캐패시터 및 그 제조방법 | |
| US6867053B2 (en) | Fabrication of a FeRAM capacitor using a noble metal hardmask | |
| KR100247916B1 (ko) | 비휘발성식각부산물의처리방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040609 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050120 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050125 |
|
| A762 | Written abandonment of application |
Free format text: JAPANESE INTERMEDIATE CODE: A762 Effective date: 20050328 |