JP7267271B2 - 半導体デバイス製作用の高アスペクト比誘電孔における選択的相変化材料成長 - Google Patents
半導体デバイス製作用の高アスペクト比誘電孔における選択的相変化材料成長 Download PDFInfo
- Publication number
- JP7267271B2 JP7267271B2 JP2020521989A JP2020521989A JP7267271B2 JP 7267271 B2 JP7267271 B2 JP 7267271B2 JP 2020521989 A JP2020521989 A JP 2020521989A JP 2020521989 A JP2020521989 A JP 2020521989A JP 7267271 B2 JP7267271 B2 JP 7267271B2
- Authority
- JP
- Japan
- Prior art keywords
- phase change
- change material
- dielectric material
- depositing
- metal electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000012782 phase change material Substances 0.000 title claims description 90
- 230000012010 growth Effects 0.000 title claims description 37
- 238000005389 semiconductor device fabrication Methods 0.000 title description 5
- 238000000034 method Methods 0.000 claims description 79
- 229910052751 metal Inorganic materials 0.000 claims description 77
- 239000002184 metal Substances 0.000 claims description 77
- 238000000151 deposition Methods 0.000 claims description 54
- 239000003989 dielectric material Substances 0.000 claims description 54
- 230000008569 process Effects 0.000 claims description 51
- 230000008021 deposition Effects 0.000 claims description 36
- 230000015654 memory Effects 0.000 claims description 31
- 238000003860 storage Methods 0.000 claims description 25
- 150000004767 nitrides Chemical class 0.000 claims description 24
- 238000005229 chemical vapour deposition Methods 0.000 claims description 19
- 230000008859 change Effects 0.000 claims description 17
- 238000000231 atomic layer deposition Methods 0.000 claims description 16
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 claims description 14
- 238000005530 etching Methods 0.000 claims description 13
- 239000011148 porous material Substances 0.000 claims description 12
- 239000000203 mixture Substances 0.000 claims description 10
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 8
- 239000010936 titanium Substances 0.000 claims description 8
- 239000007789 gas Substances 0.000 claims description 7
- 229910000618 GeSbTe Inorganic materials 0.000 claims description 6
- 150000001875 compounds Chemical class 0.000 claims description 5
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 4
- 229910052782 aluminium Inorganic materials 0.000 claims description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 4
- 229910021529 ammonia Inorganic materials 0.000 claims description 4
- 229910052786 argon Inorganic materials 0.000 claims description 4
- 238000005137 deposition process Methods 0.000 claims description 4
- 229910052715 tantalum Inorganic materials 0.000 claims description 4
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims description 4
- 229910052719 titanium Inorganic materials 0.000 claims description 4
- 229910000069 nitrogen hydride Inorganic materials 0.000 claims description 3
- 230000000149 penetrating effect Effects 0.000 claims 2
- 238000005498 polishing Methods 0.000 claims 2
- 238000004519 manufacturing process Methods 0.000 description 65
- 238000012545 processing Methods 0.000 description 34
- 239000004065 semiconductor Substances 0.000 description 21
- 238000010586 diagram Methods 0.000 description 15
- 230000006870 function Effects 0.000 description 11
- 235000012431 wafers Nutrition 0.000 description 8
- 230000008901 benefit Effects 0.000 description 7
- 238000004590 computer program Methods 0.000 description 7
- 239000000463 material Substances 0.000 description 6
- 230000005855 radiation Effects 0.000 description 5
- 230000005540 biological transmission Effects 0.000 description 4
- 238000013461 design Methods 0.000 description 4
- 230000000116 mitigating effect Effects 0.000 description 4
- 238000001020 plasma etching Methods 0.000 description 4
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 4
- 238000004891 communication Methods 0.000 description 3
- 239000000835 fiber Substances 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 238000005240 physical vapour deposition Methods 0.000 description 3
- 238000003491 array Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000001465 metallisation Methods 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 239000002243 precursor Substances 0.000 description 2
- 230000001902 propagating effect Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910010037 TiAlN Inorganic materials 0.000 description 1
- 230000006978 adaptation Effects 0.000 description 1
- 230000003698 anagen phase Effects 0.000 description 1
- 230000006399 behavior Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- -1 chalcogenide compounds Chemical class 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 238000000224 chemical solution deposition Methods 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 238000011982 device technology Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000010884 ion-beam technique Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000006911 nucleation Effects 0.000 description 1
- 238000010899 nucleation Methods 0.000 description 1
- 238000005192 partition Methods 0.000 description 1
- 238000012805 post-processing Methods 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000012876 topography Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
- H10N70/021—Formation of switching materials, e.g. deposition of layers
- H10N70/023—Formation of switching materials, e.g. deposition of layers by chemical vapor deposition, e.g. MOCVD, ALD
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
- H10N70/061—Shaping switching materials
- H10N70/066—Shaping switching materials by filling of openings, e.g. damascene method
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
- H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/828—Current flow limiting means within the switching material region, e.g. constrictions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
- H10N70/8828—Tellurides, e.g. GeSbTe
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
- H10N70/041—Modification of switching materials after formation, e.g. doping
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
- H10N70/061—Shaping switching materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
- H10N70/061—Shaping switching materials
- H10N70/063—Shaping switching materials by etching of pre-deposited switching material layers, e.g. lithography
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
- H10N70/8265—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices on sidewalls of dielectric structures, e.g. mesa-shaped or cup-shaped devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/841—Electrodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/841—Electrodes
- H10N70/8413—Electrodes adapted for resistive heating
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
- H10N70/8825—Selenides, e.g. GeSe
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
- Chemical Vapour Deposition (AREA)
Description
本発明は、一般に、半導体デバイス製作における相変化材料成長のための方法、およびその方法によって形成される装置に関する。より詳細には、本発明は、半導体デバイス製作用の高アスペクト比誘電孔における選択的相変化材料成長のための方法、およびその方法によって形成される装置に関する。
集積回路（ＩＣ：Integrated Circuit）は、基板としてシリコンなどの半導体材料を使用して不純物を加えることにより形成された電子回路であり、トランジスタ、ダイオード、コンデンサ、および抵抗器などのソリッド・ステート電子デバイスを形成する。「チップ」または「パッケージ」として一般に知られているように、集積回路は、「パッケージ」を形成する、硬質プラスチックに大抵入れられている。現代の電子機器の構成要素は、大抵長方形の黒色プラスチック・パッケージであるように見え、プラスチック・ケースからコネクタ・ピンが突き出ている。しばしば、多くのこのようなパッケージは、その中のチップが電子回路を形成して特定の機能を行うように、電気的に結合される。
ＩＣを設計する際に使用されるソフトウェア・ツールは、非常に小さな規模の回路レイアウトおよび回路部品を作り出し、細工し、または処理する。このようなツールが細工することのできる回路部品のうちのいくつかは、シリコンに形成されると、差渡しで数十ナノメートルにしかならない。これらのソフトウェア・ツールを使用して作り出され、細工された設計は、複雑であり、意図した電子回路を形成するように相互接続された何十万ものこのような回路部品を含むことが多い。
レイアウトは、設計目的を達成するために設計者が選択して配置する形状を含む。その目的は、設計されたようにウェーハ上に形状－目標形状を出現させることである。しかし、形状は、フォトリソグラフィを通してウェーハ上に製造される場合、設計されたように正確には現れない可能性がある。例えば、角張った隅部を有する長方形形状は、ウェーハ上に丸められた隅部を有する長方形形状のように現れ得る。
一旦、単にレイアウトとも呼ばれる設計レイアウトがＩＣ用に確定されると、設計は、一組のマスクまたはレチクルに変換される。一組のマスクまたはレチクルは、１つまたは複数のマスクまたはレチクルである。製造中に、半導体ウェーハは、ＩＣの微視的構成要素を形成するように、マスクを通して光または放射線に曝される。このプロセスは、フォトリソグラフィとして知られている。
製造マスクは、ウェーハの上にマスクの内容をうまく製造または印刷するために使用可能なマスクである。フォトリソグラフィ印刷プロセスの間中、放射線は、マスクを通して放射線のある所望の強度でフォーカスされる。放射線のこの強度は、一般に「ドーズ」とも呼ばれる。放射線のフォーカスおよびドージングは、ウェーハ上の所望の形状および電気的特性を達成するように制御される。
多くの半導体デバイスは平面状であり、すなわち、半導体構造が１つの平面上に製作される。非平面状デバイスは３次元（３Ｄ）デバイスであり、構造のいくつかは、所与の製作面の上または下に形成される。
現在のところ、高密度、高性能で、また低い電力消費で済むメモリ・デイバスが求められている。新たに出現したメモリ・デバイス技術は、相変化メモリの技術である。相変化メモリ（ＰＣＭ：Phase Change Memory）は、不揮発性のランダム・アクセス・メモリ（ＲＡＭ：Random Access Memory）のタイプである。ＰＣＭは、相変化材料の挙動を活用し、そこにおいて、相変化材料は、相変化材料を流れる電流に反応する、結晶相と非晶相との間の転移が可能である。典型的に、ＰＣＭ製作において、相変化材料は、ゲルマニウム－アンチモン－テルル（ＧＳＴ：Germanium-Antimony-Tellurium）などのカルコゲナイド化合物を含む。
ＰＣＭは、ボトム電極接触とトップ電極接触との間に配置された相変化材料の領域を含む。相変化材料は、結晶相における場合には低抵抗率、非晶相における場合には高抵抗率を有する。非晶相にＰＣＭを設定するために、相変化材料は、最初に溶かされ、次に、大電流パルスを短時間印加することによって急速に冷却され、ＰＣＭセルに非晶質で高抵抗の材料の領域を残す。結晶相にＰＣＭを設定するために、中電流パルスが、比較的低抵抗を有する相変化材料の結晶化には十分長い時間、結晶化温度と融解温度との間の温度で相変化材料にアニール処理を施す。ＰＣＭの状態を読むために、セルの抵抗率は、相変化材料の状態を乱さない低電流電気信号をセルに流すことによって、測定される。加えて、ＰＣＭ技術は、いくつかの別個の中間状態を達成する能力を有し、それによって、増加したメモリ密度を提供する単一セルにおいて、ＰＣＭが多重ビットを保持する能力を提供する。
相変化メモリ・デバイス素子は、幾通りかの方法で構成され得る。１つの実装形態において、平面状相変化材料膜は堆積され、ピラーは、リソグラフィで画定され、プラズマ・エッチングによって相変化材料にパターニングされる。このような実装形態の欠点は、相変化材料がエッチング、クリーニング、およびカプセル化などの処理に過敏で、デバイス製作中に損傷される可能性があることを含む。別の実装形態において、パターン化穴は誘電材料に形成され、相変化材料は穴の中で成長する。この実装形態は、後処理によってピラーが損傷するのを避けるように、相変化メモリ・ピラーに良好な代替物を提供する。しかし、この実装形態の欠点は、高密度メモリ素子に必要な、ナノメートル・サイズで高アスペクト比の穴を完全に埋めるという大きな課題があることである。
相変化材料は、物理蒸着（ＰＶＤ：Physical Vapor Deposition）、化学蒸着（ＣＶＤ：Chemical Vapor Deposition）、プラズマ増強化学蒸着（ＰＥＣＶＤ：Plasma-EnhancedChemical Vapor Deposition）、および、有機金属化学蒸着（ＭＯＣＶＤ：Metalorganic Chemical Vapor Deposition）などによって、いくつかの方法で堆積され得る。しかし、いかなる場合でも、ナノメートル・サイズで高アスペクト比の穴を埋めることは課題である。原子層堆積（ＡＬＤ：Atomic Layer Deposition）は、ナノメートル・サイズで高アスペクト比の穴を埋めるのに使用され得る別の技法である。しかし、ＡＬＤは、層ごとの成長が遅く、前駆物質が堆積後に膜に残る可能性があるという不利な点を有する。ＣＶＤプロセスは一般的に速いが、不完全な充填問題に陥る。加えて、層ごとの成長でさえ、凹んだ穴外形を完全に埋めることはできない。相変化材料のＡＬＤは、誘電シード層と比較して、金属シード層上でより速く進み、より一様になることが見出されたので、誘電体において金属層ライニング穴（すなわち、金属ライナ）で相変化材料を成長させるのに有益である。金属ライナを有することも、ＰＣＭデバイス操作において、電気抵抗ドリフト軽減に対して有益さを示している。
金属ライナ上のＧＳＴなどの相変化材料のＣＶＤ堆積のための既存の解決策は、いくつかの欠点を示す。金属ライナ上の非晶質ＧＳＴのＣＶＤ堆積は、堆積後に完全に埋められた穴を提供することができるが、相変化材料にボイド（void）をもたらす容積収縮を受ける。金属ライナ上の結晶質ＧＳＴのＣＶＤ堆積は、核形成部位からの方向である結晶粒子の成長を提供し、相変化材料の内部で遮断（blocking）およびボイド形成を可能にする。金属ライナ上のナノ結晶質ＧＳＴのＣＶＤ堆積は、穴のできる限り完全な充填を可能にする、小粒子の成長を提供する。しかし、遮断によるボイドはまだ発生し、ナノ結晶粒子の成長のためのプロセスウインドは非常に小さい。
例示的な実施形態は、ＰＣＭデバイスなどの半導体デバイスの製作用の、高アスペクト比の誘電孔における相変化材料の成長のための本方法および技術が、上記の問題を提示することを認識している。本明細書に記述された例示的な実施形態は、小さく（例えば、２０ｎｍ限界寸法以下）、低リセット電流を有し、電気抵抗ドリフト軽減を有し、かつ、ウェーハ歩留まりにわたってボイドがない、相変化メモリ・デバイスを提供する、半導体デバイス製作用の、高アスペクト比の誘電孔における選択的相変化材料の成長を提供する。
例示的な実施形態は、方法および装置を提供する。半導体デバイスを製作するための方法の実施形態は、半導体デバイスの第１の誘電材料の内部の孔にコンフォーマルにライナを堆積させることを含む。この実施形態において、孔は、第１の誘電材料を通って、第１の金属電極の上面まで貫通する。この実施形態は、ライナだけが孔の側壁に実質的に残るように、ライナをエッチングすることをさらに含む。この実施形態は、相変化材料で孔を実質的に埋めるために、第１の誘電層の孔の内部に相変化材料を選択的に堆積させることをさらに含む。この実施形態において、相変化材料の選択的堆積は、第１の誘電材料の露出面上の相変化材料の成長率より実質的に大きい率で、ライナ上の相変化材料の成長率を生じさせる。少なくとも１つの実施形態によって提供される利点は、低リセット電流および電気抵抗ドリフト軽減の１つまたは複数を提供する、半導体デバイスにおける相変化材料の実質的にボイドのない充填を有する半導体デバイスの製作を含む。
一実施形態は、ライナの堆積、ライナのエッチング、および、相変化材料の選択的堆積の間中、真空を適用することをさらに含む。一実施形態において、ライナは、コンフォーマルな原子層堆積成長プロセスを使用して堆積される。一実施形態において、ライナは金属窒化物を含む。一実施形態において、金属窒化物は、タンタル（Ｔａ）、チタン（Ｔｉ）、およびアルミニウム（Ａｌ）の１つまたは複数を含む。一実施形態において、ライナは、プラズマ・エッチング・プロセスを使用してエッチングされる。
一実施形態において、相変化材料は、ゲルマニウム－アンチモン－テルル（ＧＳＴ）化合物を含む。一実施形態において、相変化材料の選択的堆積は、所定の温度でのゲルマニウム－アンチモン－テルル（ＧＳＴ）成長の選択的堆積を含む。一実施形態において、選択的堆積は、化学蒸着（ＣＶＤ）、パルス式ＣＶＤ、および原子層堆積（ＡＬＤ）の１つまたは複数を含む。
一実施形態には、相変化材料の選択的堆積の間中、特定の流量でガス混合物の流れを加えることがさらに含まれる。この実施形態において、ガス混合物は、アンモニア（ＮＨ３）およびアルゴン（Ａｒ）の混合物を含む。
一実施形態には、相変化材料と接触する第２の金属電極を形成することがさらに含まれる。一実施形態において、第２の金属電極は、堆積プロセスを使用して形成される。一実施形態において、半導体デバイスは、相変化メモリ・デバイスを含む。
装置の一実施形態は、半導体デバイスの第１の金属電極、およびその内部に孔を含む第１の誘電材料を含む。この実施形態において、孔は、第１の金属電極の上面まで第１の誘電材料を貫通する。この実施形態は、第１の誘電材料の孔の側壁上のライナをさらに含む。この実施形態において、ライナは、ライナだけが孔の側壁上に実質的に残るように、第１の誘電材料にコンフォーマルに堆積し、エッチングされる。この実施形態は、相変化材料で孔を実質的に埋めるために、第１の誘電層の孔の内部に選択的に堆積した相変化材料をさらに含む。この実施形態において、相変化材料の選択的堆積は、第１の誘電材料の露出面上の相変化材料の成長率より実質的に大きい率で、ライナ上の相変化材料の成長率を生成する。少なくとも１つの実施形態によって提供される利点は、低リセット電流および電気抵抗ドリフト軽減の１つまたは複数を提供する、半導体デバイスにおける相変化材料の実質的にボイドのない充填を有する半導体デバイスを含む。
一実施形態において、ライナは金属窒化物を含む。一実施形態において、金属窒化物は、タンタル（Ｔａ）、チタン（Ｔｉ）、およびアルミニウム（Ａｌ）の１つまたは複数を含む。一実施形態において、相変化材料は、ゲルマニウム－アンチモン－テルル（ＧＳＴ）化合物を含む。
別の実施形態には、相変化材料と接触する第２の金属電極がさらに含まれる。別の実施形態において、半導体デバイスは、相変化メモリ・デバイスを含む。
一実施形態は、コンピュータ使用可能プログラム製品を含む。コンピュータ使用可能プログラム製品は、１つまたは複数のコンピュータ可読ストレージ・デバイス、および、１つまたは複数のストレージ・デバイスの少なくとも１つに格納されたプログラム命令を含む。
本発明の特性と考えられる新規な特徴が、添付の特許請求の範囲に明示されている。しかし、本発明自体とともに好ましい使用態様、それらのさらなる目的およびその利点は、以下の添付図面と一緒に、例示的な実施形態の以下の詳細な説明を参照すことによって、最もよく理解されるであろう。
本発明を記述するのに使用した例示的な実施形態は、上述の問題、および半導体デバイス製作において相変化材料成長に関連した他の問題を概して扱い、解決する。様々な例示的な実施形態において、誘電孔のパターンの内側の相変化材料の制御された選択的堆積成長は、相変化メモリ・デバイスまたは他の適切な半導体デバイスの製作を容易にするために提供される。一実施形態において、コンフォーマルな原子層堆積成長プロセスは、誘電材料の１つまたは複数の孔に薄い金属ライナを堆積させるように行われ、金属ライナのプラズマ・エッチング・プロセスは、金属ライナが孔側壁上にのみ含まれるように行われる。この実施形態において、ＮＨ３限定結晶質ＧｅｘＳｂｙＴｅｚ（ＧＳＴ）成長プロセスのパルス状化学蒸着は、ＧＳＴが他の露出絶縁面より早く金属ライナ上で優先的に成長するように行われる。１つまたは複数の実施形態において、このプロセスは、金属ライナがその特性を維持し、ライナとＧＳＴとの間に酸化されたインタフェースがないように、プロセス間で真空破壊なしで行われ、こうして、低リセット電流、電気抵抗ドリフト軽減、および、相変化メモリ（ＰＣＭ）デバイス内のボイドのない相変化材料成長などの、相変化メモリ・デバイスの電気的特性または性能特性あるいはその両方を改善する。
一実施形態は、ソフトウェア・アプリケーションとして実装され得る。一実施形態を実装しているアプリケーションは、既存の製作システムの変更形態として、既存の製作システムと協働して動作する別個のアプリケーションとして、独立型アプリケーションとして、またはそれらのいくつかの組合せとして構成され得る。例えば、このアプリケーションは、相変化メモリ・デバイスを製作するために、製作システムに本明細書に記述されたステップを行わせる。
説明を分かりやすくするために、またそれへの限定を何も暗示することなく、例示的な実施形態は、単一のＰＣＭデバイスを使用して記述される。一実施形態は、異なる数のＰＣＭデバイス、異なるメモリ・デバイス、または例示的な実施形態の範囲内の任意の他の適切な半導体デバイスで実装され得る。さらに、誘電孔は、本明細書に記述された例示的な実施形態において見出される誘電孔以外の、その形状および幾何学的向きを有することができる。ＰＣＭメモリ・デバイスは、ＣＭＯＳ論理回路（例えば、ＮＡＮＤおよびＮＯＲ）、メモリ・セル（例えば、ＳＲＡＭ）、アナログ回路（例えば、ＰＬＬ）、および入力／出力（Ｉ／Ｏ）回路などのいくつかの有用な回路に配線され得る。
さらに、ＰＣＭデバイス例の簡略図は、図および例示的な実施形態において使用される。ＰＣＭデバイスの実際の製作において、本明細書に示されていないかまたは記述されていない付加的構造は、例示的な実施形態の範囲を逸脱することなく存在し得る。同様に、例示的な実施形態の範囲内で、ＰＣＭデバイス例における示されるかまたは記述された構造は、本明細書に記述の通り同様な動作または結果をもたらすように、別様に製作され得る。
ＰＣＭデバイス例の２次元図面における別様の陰影部分は、本明細書に記述の通りＰＣＭデバイス例における異なる構造を表現するように意図される。異なる構造は、当業者に知られている適切な材料を使用して製作され得る。
本明細書に描写された特定の形状または形状の寸法は、例示的な実施形態に限定されることを意図されない。形状および寸法は、図面および説明を単に分かりやすくするために選ばれ、例示的な実施形態によりＰＣＭデバイスを実際に製作するのに使用され得る実際の形状および寸法を誇張し、最小化し、そうでなければ変化させ得る。
さらに、例示的な実施形態は、単なる例としてＰＣＭデバイスに関して記述される。様々な例示的な実施形態によって記述されたステップは、他の平面状および非平面状デバイスを製作するのに適合し得、このような適合は例示的な実施形態の範囲内で意図される。
ソフトウェア・アプリケーションに実装される場合の実施形態は、製作システムに、本明細書に記述されたようなあるステップを行わせる。製作プロセスのステップは、いくつかの図に描写される。すべてのステップが特定の製作プロセスに必要ではない場合がある。いくつかの製作プロセスは、例示的な実施形態の範囲を逸脱することなく、様々な順番でステップを実施し、いくつかのステップを結び付け、いくつかのステップを省くかまたは取り換え、または、それらのいくつかの組合せおよび他のステップの操作を行い得る。
本明細書に記述された実施形態の方法は、製造デバイス、ツール、またはデータ処理システム上で実行するように実装される場合、本明細書に記述されるようなＰＣＭデバイス製作においてその製造デバイス、ツール、またはデータ処理システムの機能性の実質的な発展を備える。
この開示における例は、説明を分かりやすくするためだけに使用され、例示的な実施形態に限定されない。付加的データ、作業、動作、タスク、活動、および操作は、この開示から考えられることとなり、同様の事は、例示的な実施形態の範囲内で意図される。
本明細書にリスト化された任意の利点は、例のみであり、例示的な実施形態に限定される意図はない。付加的または異なる利点は、特定の例示的な実施形態によって実現され得る。
さらに、特定の例示的な実施形態は、上にリスト化された利点のいくつか、すべてを有し得るか、または有し得ない。
図を参照して、特に図１および２を参照して、これらの図は、例示的な実施形態が実装され得る、データ処理環境のダイヤグラム例である。図１および２は、例のみであり、様々な実施形態が実装され得る、環境に関して任意の限定を主張または意味することは意図されない。特定の実装形態は、以下の説明に基づき描写された環境に多くの変更をなし得る。
図１は、例示的な実施形態が実装され得る、データ処理システムのネットワークのブロック図を示す。データ処理環境１００は、例示的な実施形態が実装され得る、コンピュータのネットワークである。データ処理環境１００は、ネットワーク１０２を含む。ネットワーク１０２は、データ処理環境１００内で一緒に接続された、様々なデバイスとコンピュータとの間に通信リンクを提供するのに使用される媒体である。ネットワーク１０２は、有線通信リンク、無線通信リンク、または光ファイバ・ケーブルなどの、接続を含み得る。
クライアントまたはサーバは、ネットワーク１０２に接続されたあるデータ処理システムの役割例のみであり、これらのデータ処理システムのための他の構成または役割を除外する意図はない。サーバ１０４およびサーバ１０６は、データベース１０９を含むストレージ・ユニット１０８と一緒にネットワーク１０２に結合する。ソフトウェア・アプリケーションは、データ処理環境１００における任意のコンピュータ上で実行し得る。クライアント１１０、１１２、および１１４もネットワーク１０２に結合される。サーバ１０４もしくは１０６、または、クライアント１１０、１１２もしくは１１４などのデータ処理システムは、データを含み得、その上で実行するソフトウェア・アプリケーションまたはソフトウェア・ツールを有し得る。
単なる例として、またこのようなアーキテクチャに対する限定を何ら意味することなく、図１は、実施形態の実装例において使用可能である特定の構成要素を示す。例えば、サーバ１０４および１０６、ならびにクライアント１１０、１１２、１１４は、単なる例としてのサーバおよびクライアントとして示され、クライアント－サーバ・アーキテクチャに対する限定を意味しない。別の例として、一実施形態は、示されるようにいくつかのデータ処理システムおよびデータ・ネットワークにわたって分散され得るが、別の実施形態は、例示的な実施形態の範囲内で単一のデータ処理システム上に実装され得る。データ処理システム１０４、１０６、１１０、１１２、および１１４も、実施形態を実装するのに適切なクラスタ、区分、および他の構成におけるノード例を表す。
デバイス１３２は、本明細書に記述されたデバイスの例である。例えば、デバイス１３２は、スマートフォン、タブレット・コンピュータ、ラップトップ・コンピュータ、設置型または携帯型におけるクライアント１１０、装着型計算デバイス、または任意の他の適切なデバイスの形を取ることができる。図１の別のデータ処理システムにおいて実行するように記述された任意のソフトウェア・アプリケーションは、同じ方法で、デバイス１３２において実行するように構成され得る。図１の別のデータ処理システムにおいて記憶または生成されたデータまたは情報は、類似の方法で、デバイス１３２において記憶または生成されるように構成され得る。
アプリケーション１０５は、本明細書に記述された実施形態を実装する。製作制御システム１０７は、半導体デバイスの製作中に、製造設備およびシーケンス・プロセス・ステップを制御するための、任意の適切な制御システムである。製作制御システム１０７も、本明細書に記述された実施形態を実装する。非限定例において、アプリケーション１０５は、特定の製造デバイスまたはツール内のレシピ・プログラムを示す。レシピ・プログラムは、単一の製造ツール内で半導体基板を処理している間中、ツール物理的プロセス・パラメータ（例えば、プロセス温度、環境、圧力、前駆物質ガス流、プロセス・ステップ持続時間、イオン・ビーム・エネルギー、イオン・ビーム線量、および他のもの）を制御する。１つまたは複数の実施形態において、製作制御システム１０７は、半導体基板処理フローを制御し、すなわち、製作制御システム１０７は、製造デバイスまたはツールのシーケンス、および、そのシーケンスにおけるそれぞれのツールに対する適切なレシピ・プログラムまたはアプリケーション１０５の選択を担当している。したがって、アプリケーション１０５および製作制御システム１０７は、本明細書に記述された方法でＰＣＭデバイスを製作するための命令を提供する。
図２を参照して、この図は、例示的な実施形態が実装され得る、データ処理システムのブロック図を示す。データ処理システム２００は、図１のサーバ１０４および１０６、またはクライアント１１０、１１２、および１１４、あるいは、そのプロセスを実施しているコンピュータ使用可能プログラムコードまたは命令が、例示的な実施形態用に位置し得る、別のタイプのデバイス、などの、コンピュータの例である。
示された例において、データ処理システム２００は、ノース・ブリッジおよびメモリ・コントローラ・ハブ（ＮＢ／ＭＣＨ）２０２およびサウス・ブリッジおよび入力／出力（Ｉ／Ｏ）コントローラ・ハブ（ＳＢ／ＩＣＨ）２０４を含む、ハブ・アーキテクチャを使用する。処理ユニット２０６、主メモリ２０８、およびグラフィック・プロセッサ２１０は、ノース・ブリッジおよびメモリ・コントローラ・ハブ（ＮＢ／ＭＣＨ）２０２に結合される。
示された例において、ローカル・エリア・ネットワーク（ＬＡＮ：Local Area Network）アダプタ２１２は、サウス・ブリッジおよびＩ／Ｏコントローラ・ハブ（ＳＢ／ＩＣＨ）２０４に結合される。オーディオ・アダプタ２１６、キーボードおよびマウス・アダプタ２２０、モデム２２２、読み出し専用メモリ（ＲＯＭ）２２４、ユニバーサル・シリアル・バス（ＵＳＢ：Universal Serial Bus）および他のポート２３２、ならびにＰＣＩ／ＰＣＩｅデバイス２３４は、バス２３８を通して、サウス・ブリッジおよびＩ／Ｏコントローラ・ハブ２０４に結合される。ハード・ディスク・ドライブ（ＨＤＤ：Hard Disk Drive）またはソリッド・ステート・ドライブ（ＳＳＤ：Solid-State Drive）２２６およびＣＤ－ＲＯＭ２３０は、バス２４０を通して、サウス・ブリッジおよびＩ／Ｏコントローラ・ハブ２０４に結合される。ＰＣＩ／ＰＣＩｅデバイス２３４は、例えば、イーサネット（Ｒ）・アダプタ、アドイン・カード、およびノートブック・コンピュータ用のＰＣカードを含み得る。ＰＣＩはカード・バス・コントローラを使用するが、ＰＣＩｅはそれを使用しない。ＲＯＭ２２４は、例えば、フラッシュ２値入力／出力システム（ＢＩＯＳ：Binary Input/Output System）であり得る。ハード・ディスク・ドライブ２２６およびＣＤ－ＲＯＭ２３０は、例えば、一体型ドライブ・エレクトロニクス（ＩＤＥ：Integrated Drive Electronics）、シリアル・アドバンスト技術アタッチメント（ＳＡＴＡ：Serial Advanced Technology Attachment）インタフェース、または、外部ＳＡＴＡ（ｅＳＡＴＡ：External-SATA）およびマイクロＳＡＴＡ（ｍＳＡＴＡ：Micro-SATA）などの異形を使用し得る。スーパーＩ／Ｏ（ＳＩＯ）デバイス２３６は、バス２３８を通して、サウス・ブリッジおよびＩ／Ｏコントローラ・ハブ（ＳＢ／ＩＣＨ）２０４に結合され得る。
主メモリ２０８、ＲＯＭ２２４、またはフラッシュ・メモリ（図示せず）などのメモリは、コンピュータ使用可能ストレージ・デバイスのいくつかの例である。ハード・ディスク・ドライブまたはソリッド・ステート・ドライブ２２６、ＣＤ－ＲＯＭ２３０、および他の同様の使用可能デバイスは、コンピュータ使用可能ストレージ媒体を含んでいる、コンピュータ使用可能ストレージ・デバイスのいくつかの例である。
オペレーティング・システムは、処理ユニット２０６上で動作する。オペレーティング・システムは、図２のデータ処理システム２００内の様々な構成要素の制御を調整し、かつ提供する。図１のアプリケーション１０５および製作制御システム１０７などの、オペレーティング・システム用の命令、オブジェクト指向プログラミング・システム、および、アプリケーションまたはプログラムは、ハード・ディスク・ドライブ２２６上のコード２２６Ａの形式などのストレージ・デバイス上に位置し、処理ユニット２０６による実行のために、主メモリ２０８などの１つまたは複数のメモリのうちの少なくとも１つにロードされ得る。例示的な実施形態のプロセスは、例えば、主メモリ２０８、読み出し専用メモリ２２４、または、１つもしくは複数の周辺デバイスなどの、メモリに位置し得る、コンピュータ実装型命令を使用して、処理ユニット２０６によって行われ得る。
さらに、１つの場合において、コード２２６Ａは、同様なコード２０１Ｃがストレージ・デイバス２０１Ｄに格納されている、リモート・システム２０１Ｂからネットワーク２０１Ａ上でダウンロードされ得る。別の場合において、コード２２６Ａは、ダウンロードされたコード２０１Ｃがストレージ・デバイス２０１Ｄに格納されている、リモート・システム２０１Ｂにネットワーク２０１Ａ上でダウンロードされ得る。
図１および２のハードウェアは、実装形態に応じて変化し得る。フラッシュ・メモリ、同等の不揮発性メモリ、または、光ディスク・ドライブおよび同種のものなどの、他の内部ハードウェアまたは周辺デバイスは、図１および２に示されたハードウェアに加えてまたはその代わりに使用され得る。加えて、例示的な実施形態のプロセスは、マルチプロセッサ・データ処理システムに適用され得る。
図３を参照して、図３は、本発明の実施形態による、プロセスによって生成された相変化メモリ（ＰＣＭ）デバイスの実施形態の横断面図を示す。ＰＣＭデバイス３００は、ボトム金属電極３０２、および、ボトム金属電極３０２の１つまたは複数の側の周りに配置された第１の誘電材料３０４を含む。ＰＣＭデバイス３００は、第２の誘電材料３０６を通って孔をライニングするライナ３１０、および、ライナ３１０およびボトム金属電極３０２と接触する孔内に配置された相変化材料３１２をさらに含む。特定の実施形態において、相変化材料３１２はＧＳＴ化合物を含む。ＰＣＭデバイス３００は、金属ライナ３１０および相変化材料３１２と接触するトップ金属電極３１４、および、トップ金属電極３１４の側の周りに配置された第３の誘電材料３１６をさらに含む。したがって、相変化材料３１２は、ボトム金属電極３０２とトップ金属電極３１４との間に配置される。
図４～９を参照して、これらの図は、１つまたは複数の例示的な実施形態による、ＰＣＭデバイス３００を製作するためのプロセス例を示す。図４～９に示された特定の実施形態において、単一のＰＣＭデバイス３００が製作される。他の実施形態において、どんなＰＣＭデバイスおよび他の半導体デバイスも、類似の方法でウェーハ上に製作され得ることを理解されたい。
図４を参照して、図４は、構造４００が例示的な実施形態により形成される、プロセスの一部を示す。例示的な実施形態において、アプリケーション１０５および製作システム１０７によって制御された製造製作システムは、第１の誘電材料３０４を堆積させ、誘電材料３０４に開口を形成し、かつ開口内にボトム金属電極３０４を堆積させる。この実施形態において、製作システム１０７は、ボトム金属電極３０４を十分に磨く。この実施形態において、製作システム１０７は、ボトム金属電極３０２および第１の誘電材料３０４の上面の上に第２の誘電材料３０６を堆積させる。
特定の実施形態において、第１の誘電材料３０４および第２の誘電材料３０６は、適切な堆積プロセス、例えば、ＣＶＤ、プラズマ増強化学蒸着（ＰＥＣＶＤ）、ＡＬＤ、蒸発、ＰＶＤ、化学溶液蒸着、または他の同様なプロセスによって形成され得る。誘電材料の厚さは、使用される誘電材料の組成およびその数と同様に、堆積プロセスに応じて、変わることがある。
図５を参照して、図５は、構造５００が例示的な実施形態により形成される、プロセスの一部を示す。例示的な実施形態において、製作システム１０７は、ボトム金属電極３０２の上面まで第２の誘電材料３０６を貫通する孔３０８を形成する。特定の実施形態において、製作システム１０７は、反応イオン・エッチング（ＲＩＥ：Reactive Ion Etching）、化学エッチング、プラズマ・エッチング、または別の適切なエッチング・プロセスなどの、エッチング・プロセスを使用して、孔３０８を形成する。
図６を参照して、図６は、構造６００が例示的な実施形態により形成される、プロセスの一部を示す。１つまたは複数の実施形態において、製作システム１０７は、図５の構造５００に真空を適用し、コンフォーマルな金属蒸着プロセスを使用して、孔３０８の側壁を含む第２の誘電層３０６の露出面上にライナ３１０を堆積させる。特定の実施形態において、製作システム１０７は、コンフォーマルな原子層堆積成長プロセスを使用して、第２の誘電材料３０６の露出面上に金属ライナを堆積させる。特定の実施形態において、ライナ３１０は、３～６ナノメートル（ｎｍ）の厚さを有する。１つまたは複数の実施形態において、ライナ３１０の材料は金属窒化物を含む。特定の実施形態において、金属窒化物は、タンタル（Ｔａ）、チタン（Ｔｉ）、アルミニウム（Ａｌ）の１つまたは複数、それらの窒化物、ならびに、ＴａＮ、ＴａＴｉＮおよびＴｉＡｌＮなどのその組合せを含む。
図７を参照して、図７は、構造７００が例示的な実施形態により形成される、プロセスの一部を示す。１つまたは複数の実施形態において、製作システム１０７は、図６の真空を維持し、これは図６のプロセスと図７のプロセスとの間で真空破壊がないことを意味する。この実施形態において、製作システム１０７は、ライナ３１０のみが孔３０８の側壁上に残るように、エッチング・プロセスを使用してライナ３１０をエッチングする。特定の実施形態において、製作システム１０７は、プラズマ・エッチング・プロセスを使用して、ライナ３１０をエッチングする。
図８を参照して、図８は、構造８００が例示的な実施形態により形成される、プロセスの一部を示す。１つまたは複数の実施形態において、製作システム１０７は、図７の真空を維持し、これは図７のプロセスと図８のプロセスとの間で真空破壊がないことを意味する。この実施形態において、製作システム１０７は、相変化材料３１２で孔３０８を実質的に埋めるために、第２の誘電層３０６の孔３０８の内部に相変化材料３１２を選択的に堆積させる。特定の実施形態において、相変化材料の選択的堆積は、化学蒸着（ＣＶＤ）、パルス式ＣＶＤ、および原子層堆積（ＡＬＤ）の１つまたは複数を含む。相変化材料３１２の選択的堆積は、第２の誘電材料３０６の露出面上の相変化材料３１２の成長率より実質的に大きい率で、ライナ３１０上の相変化材料３１２の成長率をもたらす。したがって、孔３０８は、構造８００の他の面上の相変化材料３１２の最小限の堆積で、相変化材料３１２で実質的に埋められる。特定の実施形態において、相変化材料３１２はＧＳＴ化合物を含む。特定の実施形態において、ＮＨ３限定結晶質ＧｅｘＳｂｙＴｅｚ（ＧＳＴ）成長の原子層堆積は、ＧＳＴが他の露出誘電面上より早くライナ３１０上で優先的に成長するように、所定の温度で使用される。１つまたは複数の実施形態において、アンモニア（ＮＨ３）／アルゴン（Ａｒ）の混合物の特定の流量での流れは、相変化材料３１２の堆積の間中に構造８００に晒され、ＧＳＴ堆積の改善された選択性および成長、ならびに相変化材料３１２で孔３０８のより完全な充填をもたらす。
図９を参照して、図９は、ＰＣＭデバイス３００が例示的な実施形態により形成される、プロセスの一部を示す。１つまたは複数の実施形態において、製作システム１０７は、前もって適用された真空を解放し得る。１つまたは複数の実施形態において、製作システム１０７は、相変化材料３１２の上面および第２の誘電材料３０６の上面の一部の上にトップ金属電極３１４を堆積させる。この実施形態において、製作システム１０７は、トップ金属電極３１４の側の周りに第３の誘電材料３１６をさらに堆積させる。図４～９に記述されたプロセスの結果として、図３に示されたＰＣＭデバイス３００は、１つまたは複数の実施形態により製作される。
図１０を参照して、図１０は、例示的な実施形態による、相変化メモリ・デバイスを製作するためのプロセス１０００例のフローチャートを示す。ブロック１００２において、アプリケーション１０５および製作システム１０７によって制御された製造製作システムは、第１の誘電材料３０４を堆積させ、第１の誘電材料３０４に開口を形成する。ブロック１００４において、製作システム１０７は、第１の誘電材料３０４の開口の内部にボトム金属電極３０４を堆積させる。
ブロック１００６において、製作システム１０７は、第１の誘電材料３０４およびボトム金属電極３０２の上に第２の誘電材料３０６を堆積させる。ブロック１００８において、製作システム１０７は、ボトム金属電極３０２の上面まで、第２の誘電材料３０６を貫通する孔３０６を形成する。１つまたは複数の実施形態において、製作システム１０７は、製作の間中、構造に真空を適用する。ブロック１０１０において、製作システム１０７は、コンフォーマルな金属堆積プロセスを使用して、孔３０８の側壁を含む第２の誘電層３０６の露出面上にライナ３１０を堆積させる。ブロック１０１２において、製作システム１０７は、ライナ３１０のみが孔３０８の側壁上に実質的に残るように、エッチング・プロセスを使用して、ライナ３１０をエッチングする。
ブロック１０１４において、製作システム１０７は、第２の誘電層３０６の孔３０８内に相変化材料３１２を選択的に堆積させ、相変化材料３１２で孔３０８を実質的に埋めるようにする。相変化材料３１２の選択的堆積は、第２の誘電材料３０６の露出面上の相変化材料３１２の成長率よりも実質的に大きい率で、ライナ３１０上の相変化材料３１２の成長率をもたらす。したがって、孔３０８は、構造８００の他の面上の相変化材料３１２の最小限の堆積で、相変化材料３１２で実質的に埋められる。１つまたは複数の実施形態において、製作システム１０７は、アンモニア（ＮＨ３）／アルゴン（Ａｒ）のガス混合物の特定の流量での流れを、相変化材料３１２の堆積中の構造に適用し、相材料堆積の改善された選択性および成長、ならびに相変化材料３１２で孔３０８のより完全な充填をもたらす。他の特定の実施形態において、他のガス混合物は、相材料堆積の選択性および成長を改善するのに使用され得る。１つまたは複数の実施形態において、製作システム１０７は、前もって適用された真空を解放し得る。
ブロック１０１６において、製作システム１０７が、相変化材料３１２の上面に接触してトップ金属電極３１４を形成する。特定の実施形態では、製作システム１０７が、堆積を使用してトップ金属電極３１４を形成する。ブロック１０１８において、製作システム１０７は、トップ金属電極３１４の側部の周りに第３の誘電材料３１６を堆積させる。ブロック１０２０において、製作システム１０７が、半導体回路に結果として生じた構造体をまとめて、図３のＰＣＭデバイス３００を形成する。
このように、コンピュータ実施式の方法、システム、または装置、およびコンピュータ・プログラム製品が、選択的相変化材料成長および他の関係する特徴、機能、または動作を使用してＰＣＭデバイスを製作するのに、例示的な実施形態において提供される。ある種のデバイスに関して実施形態またはその一部が記述されている場合、コンピュータ実施式の方法、システム、もしくは装置、コンピュータ・プログラム製品、またはその一部が、その種のデバイスの適切で同様の表現で使用されるように適合または構成される。
一実施形態があるアプリケーションにおいて実装されるとして記述されている場合、ソフトウェア・アズ・ア・サービス（ＳａａＳ）モデルにおけるそのアプリケーションの配信が、例示的な実施形態の範囲内で意図されている。ＳａａＳモデルでは、実施形態を実装するアプリケーションの能力が、クラウド・インフラストラクチャにおいてそのアプリケーションを実行することによって、ユーザに提供される。ユーザは、ｗｅｂブラウザ（例えば、ｗｅｂベースのｅメール）、または他の軽量クライアント・アプリケーションなどの薄いクライアント・インタフェースを通し様々なクライアント・デバイスを使用して、そのアプリケーションにアクセスすることができる。ユーザは、ネットワーク、サーバ、オペレーティング・システム、またはクラウド・インフラストラクチャのストレージを含む基礎的なクラウド・インフラストラクチャを管理することも制御することもない。場合によっては、ユーザは、ＳａａＳアプリケーションの能力を管理または制御することさえしなくてもよい。また場合によっては、アプリケーションのＳａａＳ実装形態は、限られたユーザ固有アプリケーション構成設定の考えられ得る例外を許すことができる。
本発明は、任意の可能な技術的細目集積度のシステム、方法、またはコンピュータ・プログラム製品あるいはその組合せであり得る。コンピュータ・プログラム製品には、プロセッサに本発明の態様を実施させるためのコンピュータ可読プログラム命令を有する、１つまたは複数のコンピュータ可読ストレージ媒体が含まれ得る。
コンピュータ可読ストレージ媒体は、命令実行デバイス用の命令を保持し、格納することができる有形のデバイスとすることができる。コンピュータ可読ストレージ媒体は、例えば、電子ストレージ・デバイス、磁気ストレージ・デバイス、光ストレージ・デバイス、電磁ストレージ・デバイス、半導体ストレージ・デバイス、または以上の任意の適切な組合せであり得るが、それらに限定されるものではない。コンピュータ可読ストレージ媒体のより具体的な例の非網羅的リストには、ポータブル・コンピュータ・ディスケット、ハード・ディスク、ランダム・アクセス・メモリ（ＲＡＭ）、読み取り専用メモリ（ＲＯＭ）、消去可能プログラマブル読み取り専用メモリ（ＥＰＲＯＭ：Erasable Programmable Read-Only Memory、またはフラッシュ・メモリ）、スタティック・ランダム・アクセス・メモリ（ＳＲＡＭ：Static Random Access Memory）、ポータブル・コンパクト・ディスク読み取り専用メモリ（ＣＤ－ＲＯＭ：Compact Disc Read-Only Memory）、デジタル・バーサタイル・ディスク（ＤＶＤ：Digital Versatile Disk）、メモリ・スティック、フロッピー・ディスク、それに記録された命令を有する溝内のパンチカードまたは隆起構造体などの機械式符号化デバイス、および以上の任意の適切な組合せが含まれる。コンピュータ可読ストレージ媒体は、本明細書で使用される際、電波もしくは他の自由に伝播する電磁波、導波管もしくは他の伝送媒体を通して伝播する電磁波（例えば、光ファイバ・ケーブルを通過する光パルス）、または電線を通して伝送される電気信号など、言わば一時的な信号であると解釈されるものではない。
本明細書に記載のコンピュータ可読プログラム命令は、ネットワーク、例えば、インターネット、ローカル・エリア・ネットワーク、広域ネットワークまたは無線ネットワークあるいはその組合せを介して、コンピュータ可読ストレージ媒体からそれぞれのコンピューティング／処理デバイスに、または外部コンピュータもしくは外部ストレージ・デバイスにダウンロードされ得る。ネットワークは、銅伝送ケーブル、光伝送ファイバ、無線伝送、ルータ、ファイアウォール、スイッチ、ゲートウェイ・コンピュータまたはエッジ・サーバあるいはその組合せを備え得る。各コンピューティング／処理デバイス内のネットワーク・アダプタ・カードまたはネットワーク・インタフェースは、ネットワークからコンピュータ可読プログラム命令を受信し、コンピュータ可読プログラム命令を、それぞれのコンピューティング／処理デバイス内のコンピュータ可読媒体に格納するために転送する。
本発明の動作を実施するためのコンピュータ可読プログラム命令は、アセンブラ命令、命令－セット－アーキテクチャ（ＩＳＡ：Instruction-Set-Architecture）命令、機械命令、機械依存命令、マイクロコード、ファームウェア命令、状態設定データ、集積回路用の構成データ、または、Ｓｍａｌｌｔａｌｋ（Ｒ）、Ｃ＋＋などのオブジェクト指向プログラミング言語、および「Ｃ」プログラミング言語または同様のプログラミング言語などのプログラミング言語を含む、１つまたは複数のプログラミング言語の任意の組合せで書き込まれたソースコードもしくはオブジェクトコードであり得る。コンピュータ可読プログラム命令は、ユーザのコンピュータ上で完全に、ユーザのコンピュータ上で部分的に、独立型ソフトウェアパッケージとして、一部はユーザのコンピュータ上でかつその他はリモートコンピュータ上で、またはリモートコンピュータもしくはサーバ上で完全に、実行され得る。後者の場合、リモートコンピュータが、ローカル・エリア・ネットワーク（ＬＡＮ）または広域ネットワーク（ＷＡＮ：Wide Area Network）を含む任意のタイプのネットワークを通して、ユーザのコンピュータに接続され得るか、あるいは、外部コンピュータへの接続が作られ得る（例えば、インターネットサービスプロバイダを使用してインターネットを通して）。実施形態によっては、例えば、プログラマブル論理回路、フィールド・プログラマブル・ゲート・アレイ（ＦＰＧＡ：Field-Programmable Gate Array）、またはプログラマブル・ロジック・アレイ（ＰＬＡ：Programmable logic Array）を含む電子回路は、本発明の態様を行うために、コンピュータ可読プログラム命令の状態情報を活用して電子回路を個人化することによって、コンピュータ可読プログラム命令を実行し得る。
本明細書では、本発明の実施形態による、方法、装置（システム）、およびコンピュータ・プログラム製品のフローチャートまたはブロック図あるいはその両方を参照して、本発明の態様が説明されている。フローチャートまたはブロック図あるいはその両方の各ブロック、およびフローチャートまたはブロック図あるいはその両方におけるブロックの組合せは、コンピュータ可読プログラム命令によって実装され得ることを理解されたい。
このようなコンピュータ・プログラム命令は、コンピュータまたは他のプログラム可能なデータ処理装置のプロセッサを介して実行される命令が、フローチャートまたはブロック図あるいはその両方の１つまたは複数のブロックに指定される機能／動作を実施するための手段を作り出すべく、汎用コンピュータ、専用コンピュータ、または他のプログラム可能なデータ処理装置のプロセッサに提供されてマシン作り出すものであってよい。このようなコンピュータ可読プログラム命令はまた、命令を記憶したコンピュータ可読ストレージ媒体が、フローチャートまたはブロック図あるいはその両方の１つまたは複数のブロックに指定される機能／動作の態様を実施する命令を含む製造品を有するように、コンピュータ可読ストレージ媒体に記憶され、コンピュータ、プログラム可能なデータ処理装置または他のデバイスあるいはその組合せに特定の方式で機能するよう指示することができるものであってもよい。
コンピュータ可読プログラム命令は、コンピュータ、他のプログラマブル装置、または他のデバイス上で実行される命令が、フローチャートまたはブロック図あるいはその両方の１つまたは複数のブロックに指定される機能／動作を実施するように、コンピュータによって実行されるプロセスを生み出すべく、コンピュータ、他のプログラム可能なデータ処理装置、または他のデバイスにロードされ、コンピュータ、他のプログラム可能装置、または他のデバイス上で一連の動作ステップを実行させるものであってもよい。
図中のフローチャートおよびブロック図は、本発明の様々な実施形態による、システム、方法、およびコンピュータ・プログラム製品の考えられ得る実装形態のアーキテクチャ、機能性、および動作を示す。この点では、フローチャートまたはブロック図における各ブロックは、モジュール、セグメント、または命令の一部に相当し得、命令には、規定の論理機能を実施するための１つまたは複数の実行可能命令が含まれる。いくつかの代替の実装形態では、ブロックに示されている機能は、図に示されている順番以外で行われ得る。例えば、関わる機能性に応じて、連続して示されている２つのブロックが、実際には、実質的に同時に実行されることもあり、または、それらのブロックが、逆の順番で実行される場合もある。ブロック図またはフローチャートあるいはその両方の各ブロック、およびブロック図またはフローチャートあるいはその両方におけるブロックの組合せが、規定の機能もしくは動作を行う、または専用ハードウェア命令とコンピュータ命令との組合せを実施する専用ハードウェアベースのシステムによって実装され得ることにも留意されたい。
Claims (11)
- 相変化メモリ（ＰＣＭ）デバイスを製作するための方法であって、
第１の誘電材料を堆積させることと、
前記第１の誘電材料に開口を形成することと、
前記開口内にボトム金属電極を堆積させ、前記ボトム金属電極を磨くことと、
前記ボトム金属電極および前記第１の誘電材料の表面に第２の誘電材料を堆積させることと、
前記相変化メモリ（ＰＣＭ）デバイスの前記第２の誘電材料内の孔に金属窒化物をコンフォーマルに堆積させることであって、前記孔が前記第２の誘電材料を貫通し、前記ボトム金属電極の上面の一部を露出させる、前記堆積させることと、
前記金属窒化物が、前記金属窒化物のエッチング後に前記ボトム金属電極の前記上面の前記一部を露出させて前記孔の側壁全体のみに直接残るように、前記金属窒化物をエッチングすることと、
前記孔を相変化材料で埋めるように、前記第２の誘電材料の前記孔内にのみ前記相変化材料を選択的に堆積させることであって、前記相変化材料の前記選択的堆積が、前記第２の誘電材料の露出面上の前記相変化材料の成長率よりも大きい率で前記金属窒化物上の前記相変化材料の成長率をもたらす、前記堆積させることと、
前記金属窒化物の前記堆積、前記金属窒化物のエッチング、および前記相変化材料の前記選択的堆積の最中に真空を適用することと、
前記相変化材料の上面および前記第２の誘電材料の上面の一部に接触してトップ金属電極を堆積させ、前記トップ金属電極の側部の周りに第３の誘電材料を堆積させることと、を含む、方法。 - コンフォーマル原子層堆積成長プロセスを使用して、前記金属窒化物が堆積される、請求項１に記載の方法。
- 前記金属窒化物は、タンタル（Ｔａ）、チタン（Ｔｉ）、およびアルミニウム（Ａｌ）のうちの１つまたは複数を含む、請求項１に記載の方法。
- 前記金属窒化物は、プラズマ・エッチング・プロセスを使用してエッチングされる、請求項１に記載の方法。
- 前記相変化材料は、ゲルマニウム－アンチモン－テルル（ＧＳＴ）化合物を含む、請求項１に記載の方法。
- 前記相変化材料の前記選択的堆積は、所定の温度におけるゲルマニウム－アンチモン－テルル（ＧＳＴ）成長の選択的堆積を含む、請求項１に記載の方法。
- 前記選択的堆積は、化学蒸着（ＣＶＤ）、パルス式ＣＶＤ、および原子層堆積（ＡＬＤ）のうちの１つまたは複数を含む、請求項１に記載の方法。
- 前記相変化材料の前記選択的堆積中に特定の流量でガス混合物の流れを加えることをさらに含む、請求項１に記載の方法。
- 前記ガス混合物は、アンモニア（ＮＨ３）とアルゴン（Ａｒ）の混合物を含む、請求項８に記載の方法。
- 前記トップ金属電極が、堆積プロセスを使用して形成される、請求項１に記載の方法。
- １つまたは複数のコンピュータ可読ストレージ・デバイス、および前記１つまたは複数のストレージ・デバイスのうちの少なくとも１つに格納されたプログラム命令を備えるコンピュータ使用可能プログラム製品であって、前記格納されたプログラム命令が、
第１の誘電材料を堆積させるためのプログラム命令と、
前記第１の誘電材料に開口を形成するためのプログラム命令と、
前記開口内にボトム金属電極を堆積させ、前記ボトム金属電極を磨くためのプログラム命令と、
前記ボトム金属電極および前記第１の誘電材料の表面に第２の誘電材料を堆積させるためのプログラム命令と、
前記第２の誘電材料内の孔に金属窒化物をコンフォーマルに堆積させるためのプログラム命令であって、前記孔が前記第２の誘電材料を貫通し、前記ボトム金属電極の上面の一部を露出させる、前記プログラム命令と、
前記金属窒化物が、前記金属窒化物のエッチング後に前記ボトム金属電極の前記上面の前記一部を露出させて前記孔の側壁全体にのみ直接残るように、前記金属窒化物をエッチングするためのプログラム命令と、
前記孔を相変化材料で埋めるように、前記第２の誘電材料の前記孔内にのみ前記相変化材料を選択的に堆積させるためのプログラム命令であって、前記相変化材料の前記選択的堆積が、前記第２の誘電材料の露出面上の前記相変化材料の成長率よりも大きい率で前記金属窒化物上の前記相変化材料の成長率をもたらす、前記プログラム命令と、
前記金属窒化物の前記堆積、前記金属窒化物のエッチング、および前記相変化材料の前記選択的堆積の最中に真空を適用するためのプログラム命令と、
前記相変化材料の上面および前記第２の誘電材料の上面の一部に接触してトップ金属電極を堆積させ、前記トップ金属電極の側部の周りに第３の誘電材料を堆積させるためのプログラム命令と、
を含む、コンピュータ使用可能プログラム製品。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US15/803,349 | 2017-11-03 | ||
| US15/803,349 US10141503B1 (en) | 2017-11-03 | 2017-11-03 | Selective phase change material growth in high aspect ratio dielectric pores for semiconductor device fabrication |
| PCT/IB2018/058468 WO2019087050A1 (en) | 2017-11-03 | 2018-10-30 | Selective phase change material growth in high aspect ratio dielectric pores for semiconductor device fabrication |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2021501987A JP2021501987A (ja) | 2021-01-21 |
| JP2021501987A5 JP2021501987A5 (ja) | 2021-04-22 |
| JP7267271B2 true JP7267271B2 (ja) | 2023-05-01 |
Family
ID=64315486
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2020521989A Active JP7267271B2 (ja) | 2017-11-03 | 2018-10-30 | 半導体デバイス製作用の高アスペクト比誘電孔における選択的相変化材料成長 |
Country Status (6)
| Country | Link |
|---|---|
| US (2) | US10141503B1 (ja) |
| JP (1) | JP7267271B2 (ja) |
| CN (1) | CN111279500B (ja) |
| DE (1) | DE112018004630B4 (ja) |
| GB (1) | GB2582470B (ja) |
| WO (1) | WO2019087050A1 (ja) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10141503B1 (en) | 2017-11-03 | 2018-11-27 | International Business Machines Corporation | Selective phase change material growth in high aspect ratio dielectric pores for semiconductor device fabrication |
| US10825514B2 (en) * | 2018-04-20 | 2020-11-03 | International Business Machines Corporation | Bipolar switching operation of confined phase change memory for a multi-level cell memory |
| US11158788B2 (en) * | 2018-10-30 | 2021-10-26 | International Business Machines Corporation | Atomic layer deposition and physical vapor deposition bilayer for additive patterning |
| US11482669B2 (en) * | 2019-09-10 | 2022-10-25 | Globalfoundries Singapore Pte. Ltd. | Memory device and a method for forming the memory device |
| CN112635661B (zh) * | 2019-10-09 | 2023-08-01 | 联华电子股份有限公司 | 多位可变电阻式存储器单元及其形成方法 |
| US20230363299A1 (en) * | 2019-12-19 | 2023-11-09 | Shanghai Integrated Circuit Equipment & Materials Industry Innovation Center Co., Ltd. | Phase change memory unit and preparation method therefor |
| KR20210124843A (ko) | 2020-04-07 | 2021-10-15 | 삼성전자주식회사 | 메모리 소자 |
| CN112133825A (zh) * | 2020-09-03 | 2020-12-25 | 中国科学院上海微系统与信息技术研究所 | 一种高稳定性相变存储单元及其制备方法 |
| KR20220039629A (ko) * | 2020-09-22 | 2022-03-29 | 에이에스엠 아이피 홀딩 비.브이. | 게르마늄 칼코지나이드를 포함한 층을 증착하기 위한 시스템, 소자, 및 방법 |
| KR20220071026A (ko) | 2020-11-23 | 2022-05-31 | 에스케이하이닉스 주식회사 | 반도체 장치 및 반도체 장치의 제조 방법 |
| US11476418B2 (en) | 2020-12-08 | 2022-10-18 | International Business Machines Corporation | Phase change memory cell with a projection liner |
| US11456415B2 (en) | 2020-12-08 | 2022-09-27 | International Business Machines Corporation | Phase change memory cell with a wrap around and ring type of electrode contact and a projection liner |
| US11545624B2 (en) | 2021-03-29 | 2023-01-03 | International Business Machines Corporation | Phase change memory cell resistive liner |
| US11980111B2 (en) * | 2021-09-08 | 2024-05-07 | International Business Machines Corporation | Confined bridge cell phase change memory |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001308077A (ja) | 2000-04-27 | 2001-11-02 | Toshiba Corp | 半導体製造装置 |
| US20090305458A1 (en) | 2006-11-02 | 2009-12-10 | Advanced Technology Materials, Inc. | Antimony and germanium complexes useful for cvd/ald of metal thin films |
| US20100214830A1 (en) | 2009-02-24 | 2010-08-26 | Franceschini Michele M | Memory reading method for resistance drift mitigation |
| WO2011078398A1 (en) | 2009-12-25 | 2011-06-30 | Ricoh Company, Ltd. | Field-effect transistor, semiconductor memory, display element, image display device, and system |
| US20110155985A1 (en) | 2009-12-29 | 2011-06-30 | Samsung Electronics Co., Ltd. | Phase change structure, and phase change memory device |
| JP2011151370A (ja) | 2009-12-25 | 2011-08-04 | Ricoh Co Ltd | 電界効果型トランジスタ、半導体メモリ、表示素子、画像表示装置及びシステム |
| US20150243884A1 (en) | 2014-02-27 | 2015-08-27 | International Business Machines Corporation | Metal nitride keyhole or spacer phase change memory cell structures |
| WO2016048701A1 (en) | 2014-09-26 | 2016-03-31 | Intel Corporation | Laminate diffusion barriers and related devices and methods |
| WO2016194092A1 (ja) | 2015-05-29 | 2016-12-08 | 株式会社日立製作所 | 半導体記憶装置及びその製造方法並びに半導体記憶装置の製造装置 |
Family Cites Families (44)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4795657A (en) * | 1984-04-13 | 1989-01-03 | Energy Conversion Devices, Inc. | Method of fabricating a programmable array |
| US5814527A (en) | 1996-07-22 | 1998-09-29 | Micron Technology, Inc. | Method of making small pores defined by a disposable internal spacer for use in chalcogenide memories |
| US6511867B2 (en) | 2001-06-30 | 2003-01-28 | Ovonyx, Inc. | Utilizing atomic layer deposition for programmable device |
| JP4434527B2 (ja) * | 2001-08-08 | 2010-03-17 | 株式会社東芝 | 半導体記憶装置 |
| US6885573B2 (en) * | 2002-03-15 | 2005-04-26 | Hewlett-Packard Development Company, L.P. | Diode for use in MRAM devices and method of manufacture |
| US6855975B2 (en) * | 2002-04-10 | 2005-02-15 | Micron Technology, Inc. | Thin film diode integrated with chalcogenide memory cell |
| US6937509B2 (en) * | 2003-09-08 | 2005-08-30 | Hewlett-Packard Development Company, L.P. | Data storage device and method of forming the same |
| US7042757B2 (en) * | 2004-03-04 | 2006-05-09 | Hewlett-Packard Development Company, L.P. | 1R1D MRAM block architecture |
| KR100687750B1 (ko) * | 2005-09-07 | 2007-02-27 | 한국전자통신연구원 | 안티몬과 셀레늄 금속합금을 이용한 상변화형 메모리소자및 그 제조방법 |
| US7617231B2 (en) | 2005-12-07 | 2009-11-10 | Electronics And Telecommunications Research Institute | Data hashing method, data processing method, and data processing system using similarity-based hashing algorithm |
| US7642539B2 (en) * | 2005-12-13 | 2010-01-05 | Macronix International Co., Ltd. | Thin film fuse phase change cell with thermal isolation pad and manufacturing method |
| CN100514663C (zh) * | 2005-12-30 | 2009-07-15 | 财团法人工业技术研究院 | 半导体存储元件、相变存储元件及其制造方法 |
| US8542524B2 (en) * | 2007-02-12 | 2013-09-24 | Avalanche Technology, Inc. | Magnetic random access memory (MRAM) manufacturing process for a small magnetic tunnel junction (MTJ) design with a low programming current requirement |
| US7382647B1 (en) * | 2007-02-27 | 2008-06-03 | International Business Machines Corporation | Rectifying element for a crosspoint based memory array architecture |
| US7678606B2 (en) * | 2007-09-04 | 2010-03-16 | Industrial Technology Research Institute | Phase change memory device and fabrication method thereof |
| US8275842B2 (en) | 2007-09-30 | 2012-09-25 | Symantec Operating Corporation | System and method for detecting content similarity within email documents by sparse subset hashing |
| KR101168977B1 (ko) | 2007-11-19 | 2012-07-26 | 삼성전자주식회사 | 콘택홀에 인접한 층간절연막 상에 성장 방지막을 갖는집적회로 메모리 소자의 제조 방법 |
| US7879645B2 (en) | 2008-01-28 | 2011-02-01 | Macronix International Co., Ltd. | Fill-in etching free pore device |
| US7960203B2 (en) | 2008-01-29 | 2011-06-14 | International Business Machines Corporation | Pore phase change material cell fabricated from recessed pillar |
| JP2009206418A (ja) * | 2008-02-29 | 2009-09-10 | Elpida Memory Inc | 不揮発性メモリ装置及びその製造方法 |
| US8101456B2 (en) | 2008-10-01 | 2012-01-24 | International Business Machines Corporation | Method to reduce a via area in a phase change memory cell |
| US10103331B2 (en) * | 2010-02-05 | 2018-10-16 | Industry-University Cooperation Foundation Hanyang University | Slurry for polishing phase-change materials and method for producing a phase-change device using same |
| US9812638B2 (en) * | 2010-03-19 | 2017-11-07 | Globalfoundries Inc. | Backend of line (BEOL) compatible high current density access device for high density arrays of electronic components |
| US8728859B2 (en) * | 2010-08-12 | 2014-05-20 | International Business Machines Corporation | Small footprint phase change memory cell |
| US8559217B2 (en) | 2010-12-10 | 2013-10-15 | International Business Machines Corporation | Phase change material cell with stress inducer liner |
| US8822970B2 (en) * | 2011-02-21 | 2014-09-02 | Korea Advanced Institute Of Science And Technology (Kaist) | Phase-change memory device and flexible phase-change memory device insulating nano-dot |
| US20120267601A1 (en) | 2011-04-22 | 2012-10-25 | International Business Machines Corporation | Phase change memory cells with surfactant layers |
| KR101872949B1 (ko) * | 2011-05-17 | 2018-07-02 | 삼성전자주식회사 | 상변화 메모리 장치 및 이의 제조 방법 |
| US8592795B2 (en) * | 2011-07-01 | 2013-11-26 | Micron Technology, Inc. | Multilevel mixed valence oxide (MVO) memory |
| FR2995443B1 (fr) * | 2012-09-10 | 2014-09-26 | St Microelectronics Crolles 2 | Cellule memoire a changement de phase |
| CN102810637A (zh) * | 2012-09-13 | 2012-12-05 | 中国科学院上海微系统与信息技术研究所 | 用于替代dram及flash的相变存储单元及其制作方法 |
| US10224279B2 (en) * | 2013-03-15 | 2019-03-05 | Monolithic 3D Inc. | Semiconductor device and structure |
| US9515262B2 (en) * | 2013-05-29 | 2016-12-06 | Shih-Yuan Wang | Resistive random-access memory with implanted and radiated channels |
| CN103346258B (zh) * | 2013-07-19 | 2015-08-26 | 中国科学院上海微系统与信息技术研究所 | 相变存储单元及其制备方法 |
| KR102077641B1 (ko) * | 2013-08-06 | 2020-02-14 | 삼성전자주식회사 | 상변화 물질막, 이의 형성 방법 |
| US9589635B2 (en) * | 2014-12-11 | 2017-03-07 | International Business Machines Corporation | Semiconductor device with a stoichiometric gradient |
| US9385318B1 (en) | 2015-07-28 | 2016-07-05 | Lam Research Corporation | Method to integrate a halide-containing ALD film on sensitive materials |
| FR3043842B1 (fr) * | 2015-11-13 | 2017-12-15 | Commissariat Energie Atomique | Procede de fabrication d’une memoire pcram |
| US9735202B1 (en) * | 2016-02-16 | 2017-08-15 | Sandisk Technologies Llc | Implementation of VMCO area switching cell to VBL architecture |
| US10256406B2 (en) * | 2016-05-16 | 2019-04-09 | Micron Technology, Inc. | Semiconductor structures including liners and related methods |
| CN106355183A (zh) | 2016-08-16 | 2017-01-25 | 珠海市魅族科技有限公司 | 检测主题文件相似度的方法及装置 |
| US10128437B1 (en) * | 2017-08-31 | 2018-11-13 | Micron Technology, Inc. | Semiconductor structures including memory materials substantially encapsulated with dielectric materials, and related systems and methods |
| US10374014B2 (en) * | 2017-10-16 | 2019-08-06 | Sandisk Technologies Llc | Multi-state phase change memory device with vertical cross-point structure |
| US10141503B1 (en) | 2017-11-03 | 2018-11-27 | International Business Machines Corporation | Selective phase change material growth in high aspect ratio dielectric pores for semiconductor device fabrication |
-
2017
- 2017-11-03 US US15/803,349 patent/US10141503B1/en active Active
-
2018
- 2018-10-03 US US16/151,052 patent/US10886464B2/en active Active
- 2018-10-30 GB GB2007518.0A patent/GB2582470B/en active Active
- 2018-10-30 DE DE112018004630.3T patent/DE112018004630B4/de active Active
- 2018-10-30 JP JP2020521989A patent/JP7267271B2/ja active Active
- 2018-10-30 WO PCT/IB2018/058468 patent/WO2019087050A1/en active Application Filing
- 2018-10-30 CN CN201880070625.1A patent/CN111279500B/zh active Active
Patent Citations (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001308077A (ja) | 2000-04-27 | 2001-11-02 | Toshiba Corp | 半導体製造装置 |
| US20090305458A1 (en) | 2006-11-02 | 2009-12-10 | Advanced Technology Materials, Inc. | Antimony and germanium complexes useful for cvd/ald of metal thin films |
| WO2008057616A8 (en) | 2006-11-02 | 2010-03-18 | Advanced Technology Materials, Inc. | Antimony and germanium complexes useful for cvd/ald of metal thin films |
| JP2010514918A (ja) | 2006-11-02 | 2010-05-06 | アドバンスド テクノロジー マテリアルズ，インコーポレイテッド | 金属薄膜のｃｖｄ／ａｌｄに有用なアンチモンおよびゲルマニウム錯体 |
| JP2012518862A (ja) | 2009-02-24 | 2012-08-16 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 抵抗ドリフト軽減のためのメモリ読み取り方法、メモリ・コントローラ、コンピュータ・プログラム、及びメモリ・デバイス |
| US20100214830A1 (en) | 2009-02-24 | 2010-08-26 | Franceschini Michele M | Memory reading method for resistance drift mitigation |
| WO2010097302A1 (en) | 2009-02-24 | 2010-09-02 | International Business Machines Corporation | Memory reading method taking care of resistance drift effects |
| WO2011078398A1 (en) | 2009-12-25 | 2011-06-30 | Ricoh Company, Ltd. | Field-effect transistor, semiconductor memory, display element, image display device, and system |
| US20120248451A1 (en) | 2009-12-25 | 2012-10-04 | Yuji Sone | Field-effect transistor, semiconductor memory display element, image display device, and system |
| JP2011151370A (ja) | 2009-12-25 | 2011-08-04 | Ricoh Co Ltd | 電界効果型トランジスタ、半導体メモリ、表示素子、画像表示装置及びシステム |
| JP2011139070A (ja) | 2009-12-29 | 2011-07-14 | Samsung Electronics Co Ltd | 相変化構造物、相変化物質層の形成方法、相変化メモリ装置及び相変化メモリ装置の製造方法 |
| US20110155985A1 (en) | 2009-12-29 | 2011-06-30 | Samsung Electronics Co., Ltd. | Phase change structure, and phase change memory device |
| US20150243884A1 (en) | 2014-02-27 | 2015-08-27 | International Business Machines Corporation | Metal nitride keyhole or spacer phase change memory cell structures |
| WO2016048701A1 (en) | 2014-09-26 | 2016-03-31 | Intel Corporation | Laminate diffusion barriers and related devices and methods |
| US20160093804A1 (en) | 2014-09-26 | 2016-03-31 | Christopher Petz | Laminate diffusion barriers and related devices and methods |
| JP2017532771A (ja) | 2014-09-26 | 2017-11-02 | インテル・コーポレーション | 積層拡散障壁及び関連デバイス及び方法 |
| WO2016194092A1 (ja) | 2015-05-29 | 2016-12-08 | 株式会社日立製作所 | 半導体記憶装置及びその製造方法並びに半導体記憶装置の製造装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| GB202007518D0 (en) | 2020-07-01 |
| WO2019087050A1 (en) | 2019-05-09 |
| US10886464B2 (en) | 2021-01-05 |
| US20190140171A1 (en) | 2019-05-09 |
| DE112018004630T5 (de) | 2020-07-16 |
| DE112018004630B4 (de) | 2022-02-03 |
| GB2582470B (en) | 2021-05-19 |
| CN111279500A (zh) | 2020-06-12 |
| GB2582470A (en) | 2020-09-23 |
| CN111279500B (zh) | 2023-12-22 |
| JP2021501987A (ja) | 2021-01-21 |
| US10141503B1 (en) | 2018-11-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP7267271B2 (ja) | 半導体デバイス製作用の高アスペクト比誘電孔における選択的相変化材料成長 | |
| JP7362195B2 (ja) | 縦型ジョセフソン接合超電導デバイス | |
| JP6505955B2 (ja) | 縦積層型ナノワイヤ電界効果トランジスタ | |
| US20180138398A1 (en) | Phase change memory cell with constriction structure | |
| US10937828B2 (en) | Fabricating embedded magnetoresistive random access memory device with v-shaped magnetic tunnel junction profile | |
| KR100968888B1 (ko) | 상변화 메모리 소자를 이용한 비휘발성 프로그래머블 스위치 소자 및 그 제조 방법 | |
| JP2020532121A (ja) | 誘電バリアを有する自己選択型メモリ・セル | |
| US10658459B2 (en) | Nanosheet transistor with robust source/drain isolation from substrate | |
| US10312349B2 (en) | Reducing resistance of bottom source/drain in vertical channel devices | |
| JP5846240B2 (ja) | 不揮発性メモリを備えた集積回路システム及びその製造方法 | |
| JP2022055333A (ja) | 相変化（ｐｃｍ）デバイス及び製造方法 | |
| JP2022510755A (ja) | トレンチ形成されたキュービットのための電気リード線 | |
| CN104051274B (zh) | 一种用于加工载体的方法 | |
| JP2015072977A (ja) | 不揮発性半導体記憶装置及びその製造方法 | |
| US11659780B2 (en) | Phase change memory structure with efficient heating system | |
| JP2012089643A (ja) | 記憶装置の製造方法、並びに記憶素子および記憶装置 | |
| CN103531710A (zh) | 一种高速低功耗相变存储器单元及其制备方法 | |
| TWI322993B (en) | Programmable resistance random access memory and method of forming the same | |
| CN108123032B (zh) | 阻变随机存储器存储单元及其制作方法、电子装置 | |
| US11114157B1 (en) | Low resistance monosilicide electrode for phase change memory and methods of making the same | |
| US20210336136A1 (en) | Low resistance multi-layer electrode for phase change memory and methods of making the same | |
| TWI845139B (zh) | 積體電路裝置及其製造方法以及製造半導體裝置的方法 | |
| TW202337003A (zh) | 積體電路及其形成方法 | |
| KR20220084164A (ko) | 금속 산화물 재료를 포함하는 전자 장치 및 관련 방법 및 시스템 | |
| TWI411021B (zh) | 自會聚底部電極環 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7426 Effective date: 20200828 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20200831 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210309 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210419 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20220502 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20220530 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220531 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220830 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20221025 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230404 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230419 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7267271 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |